DE3851828T2 - Verfahren zum epitaktischen wachstum eines substrats für hochbrillante led. - Google Patents

Verfahren zum epitaktischen wachstum eines substrats für hochbrillante led.

Info

Publication number
DE3851828T2
DE3851828T2 DE3851828T DE3851828T DE3851828T2 DE 3851828 T2 DE3851828 T2 DE 3851828T2 DE 3851828 T DE3851828 T DE 3851828T DE 3851828 T DE3851828 T DE 3851828T DE 3851828 T2 DE3851828 T2 DE 3851828T2
Authority
DE
Germany
Prior art keywords
layer
gaas substrate
phase epitaxy
type
carrier concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3851828T
Other languages
English (en)
Other versions
DE3851828D1 (de
Inventor
Masahiro Mitsubishi Mo Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Kasei Corp
Original Assignee
Mitsubishi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Kasei Corp filed Critical Mitsubishi Kasei Corp
Application granted granted Critical
Publication of DE3851828D1 publication Critical patent/DE3851828D1/de
Publication of DE3851828T2 publication Critical patent/DE3851828T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/099—LED, multicolor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/108—Melt back
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Description

    Technisches Gebiet
  • Die Erfindung betrifft ein Verfahren zum Epitaxie-Wachstum eines Wafers für eine Hochintensitäts-LED. Insbesondere betrifft die Erfindung ein Verfahren zum Epitaxie-Wachstum, welches zur Ausbildung einer stabilen Elektrode erforderlich ist, die geringen Kontaktwiderstand aufweist und ohmsche Eigenschaften zeigt, zum Zwecke der Herstellung eines Hochintensitäts-LED-Chips.
    • Stand der Technik
  • Um epitaktisch einen Wafer wachsen zu lassen, beispielsweise für eine Rot emittierende Hochintensitäts-LED, wird im Stand der Technik zuerst eine Schicht aus Zn-dotiertem Al0,75Ga0,25As (p-Typ) als p-Typ-Mantelschicht bis zu einer Dicke von 200 um auf einem GaAS-Substrat ((100)-Oberfläche) des p-Typs durch Flüssigphasen-Epitaxie (LPE) hergestellt. Darauffolgt die Ausbildung einer Schicht aus Zn-dotiertem Al0,35Ga0,65As (p-Typ) als p-aktive Schicht bis zu einer Dicke von 2-3 um, sowie einer Schicht aus Te-dotiertem Al0,75Ga0,25As (n-Typ) als Mantelschicht des n-Typs bis zu einer Dicke von 50 um. Dann wird ein Substrat-selektives Ätzmittel (z. B. NH&sub4;OH:H&sub2;O&sub2; = 1,7) zur Entfernung des lichtabsorbierenden GaAs-Substrats verwendet, wodurch ein Hochintensitäts-LED-Chip hergestellt wird.
  • In einem Fall, in welchem eine AuZn-Elektrode auf der Schicht aus Zn-dotiertem Al0,75Ga0,25As bei dem voranstehend geschilderten Verfahren nach dem Stand der Technik ausgebildet wird, wird eine Epitaxialschicht mit einer Trägerkonzentration von nur 3 · 10¹&sup7; cm&supmin;³ stabil durch Flüssigphasen-Epitaxie hergestellt. Daher ist der Kontaktwiderstand groß, und es tritt eine Varianz der Spannung (VF-Wert) auf, die zum Durchlaß eines Stroms von 20 mA in Vorwärtsrichtung der lichtemittierenden Diode (LED) erforderlich ist. Darüber hinaus wird die Lebensdauer der lichtemittierenden Diode negativ durch Wärme beeinflußt, die erzeugt wird, wenn ein Strom durch den Kontaktwiderstand fließt. In Applied Physics Letters, Band 43, Nr. 11, Seiten 1034-36 ist ein alternatives Verfahren zur Herstellung einer LED beschrieben, unter Verwendung von LPE, wobei p-dotiertes AlGaAs mit einer Trägerkonzentration von 5 · 10¹&sup7; cm&supmin;³ verwendet wird.
  • Die vorliegende Erfindung soll die voranstehend geschilderten Probleme lösen, und ihr Ziel ist die Bereitstellung eines Verfahrens zum epitaktischen Wachstum eines Wafers für eine Hochintensitäts-LED, bei welchem in Bezug auf die Trägerkonzentration der AlGaAs-Schicht des p-Typs, die bezüglich der Ausbildung einer stabilen Elektrode mit geringem Kontaktwiderstand und ohmschen Eigenschaften Schwierigkeiten hervorruft, vorher eine AlGaAs-Schicht mit einer Trägerkonzentration von mehr als 5 · 10¹&sup7; cm&supmin;³ durch Gasphasen-Epitaxie (MOCVD- Verfahren, MBE-Verfahren, usw.) ausgebildet wird, wodurch der zwischen einer AuZn-Elektrode und der AlGaAs-Schicht bei Ausbildung der Elektrode erzeugte Kontaktwiderstand verringert und die Varianz unterdrückt werden kann.
    • Beschreibung der Erfindung
  • Das Verfahren zum epitaktischen Wachstum des Wafers gemäß der vorliegenden Erfindung zeichnet sich dadurch aus, daß ein erster Schritt der Ausbildung einer AlxGa1-xAs-Schicht (x ≥ 0,3) des p-Typs mit einer Trägerkonzentration von mehr als 5 · 10¹&sup7; cm&supmin;³ auf einem GaAs-Substrat bis zu einer Dicke von 3-7 um durch Gasphasen-Epitaxie vorgesehen ist, ein zweiter Schritt der Ausbildung einer Doppel-Heterostruktur, die aus drei AlGaAs-Epitaxie-Schichten besteht, die als Mantelschicht des p-Typs, als aktive Schicht, und als Mantelschicht des n-Typs dienen, und ein dritter Schritt des Entfernens des GaAs-Substrats.
  • Das Verfahren zum epitaktischen Wachstum des Wafers gemäß der vorliegenden Erfindung beruht auf der Tatsache, daß bei Verwendung einer AuZn-Legierung oder dergleichen als ohmscher Elektrode der AlxGa1-xAs-Schicht des p-Typs der Kontaktwiderstand desto kleiner und die angelegte Spannung (VF) , die zum Durchlaß eines Vorwärtsstroms von 10 mA erforderlich ist, desto niedriger ist, je höher die Trägerkonzentration dieser Schicht ist. Gasphasen-Epitaxie und Flüssigphasen- Epitaxie werden zusammen eingesetzt. Eine Schicht, die eine Trägerkonzentration aufweist, die drei- oder fünfmal so hoch ist wie jene einer Epitaxie-Schicht, die durch Flüssigphasen- Epitaxie (LPE) hergestellt wurde, kann mit hervorragender Reproduzierbarkeit durch Flüssigphasen-Epitaxie (MOCVD-Verfahren, MBE-Verfahren, usw.) realisiert werden. Unter Verwendung dieser AlxGa1-xAs-Schicht als Elektrodenkontaktschicht kann der Kontaktwiderstand verringert und die Varianz verkleinert werden. Das Mischkristallverhältnis der AlxGa1-xAs- Mantelschicht wird so eingestellt, daß es höher ist als das Mischkristallverhältnis der Heterostruktur-Aktivschicht, und zwar so, daß das Verhältnis 0,3 ≤ · ≤ 0,8 erfüllt ist.
    • Kurzbeschreibung der Zeichnungen
  • Fig. 1(A) bis 1(E) sind Ansichten von Vorgängen zur Erläuterung eines Verfahrens zur Durchführung eines epitaktischen Wachstums gemäß der vorliegenden Erfindung;
  • Fig. 2 ist eine Ansicht zur Erläuterung einer Flüssigphasen- Epitaxie beim Vorgang von Fig. 1;
  • Fig. 3 ist ein Schaltbild einer VF-Meßschaltung;
  • Fig. 4(A), (B) sind Ansichten zur Erläuterung von Verteilungen einer angelegten Spannung VF gemäß der vorliegenden Erfindung und eines Vergleichsbeispiels;
  • Fig. 5 ist eine Ansicht zur Erläuterung der Beziehung zwischen an eine LED angelegter Spannung und Vorwärtsstrom; und
  • Fig. 6 ist eine Ansicht zur Erläuterung der Beziehung zwischen Trägerkonzentration und Widerstand.
    • Beste Art der Ausführung der Erfindung
  • Eine Ausführungsform wird nachstehend unter Bezugnahme auf die Zeichnungen beschrieben.
  • Fig. 1(A) bis (E) sind Ansichten von Vorgängen zur Erläuterung eines Verfahrens zum epitaktischen Wachstum eines Wafers für eine Hochintensitäts-LED gemäß der vorliegenden Erfindung, und Fig. 2 ist eine vergrößerte Ansicht, welche einen Flüssigphasen-Epitaxieschritt unter den Vorgangsschritten von Fig. 1 erläutert. In den Figuren bezeichnet die Bezugsziffer 1 ein Zn-dotiertes GaAs-Substrat, 2 eine Al0,7 Ga0,3As-Schicht des p-Typs, 3 eine Al0,7Ga0,3As-Schicht, 4 eine aktive Al0,35Ga0,65As-Schicht, und 5 eine Al0,7Ga0,3As-Mantelschicht des n-Typs.
  • In einem ersten Schritt wurde durch Einsatz einer Gasphasen- Epitaxie (MOCVD-Verfahren, MBE-Verfahren, usw.) eine Zn-dotierte Al0,7GA0,3As-Schicht mit einer Trägerkonzentration von 1 · 10¹&sup8; cm&supmin;³ bis zu einer Dicke von 7 um auf einem 350 um dicken, Zn-dotierten GaAs-Substrat hergestellt, welches um 20 gegenüber der (100)-Oberfläche versetzt ist. Die Schicht wurde ausgebildet unter Verwendung von Wasserstoff (H&sub2;) , Arsin (AsH&sub3;), Trimethylgallium (Ga(CH&sub3;)&sub3;), Trimethylaluminium (Al(CH&sub3;)&sub3;) und Diethylzink ((C&sub2;H&sub5;)&sub2;) als Gase bei einem V/III- Verhältnis von 50 (AsH&sub3;/(Ga(CH&sub3;)&sub3; + Al(CH&sub3;)&sub3;)), einer Gesamtflußrate von 8 l/min und einem Wachstumsdruck von 5,33 · 10³ Pa (40 Torr) (siehe Fig. 1(A)).
  • Daraufhin wurde die Oberfläche dieses epitaktischen Wafers, die so ausgebildet wurde, daß sie die Al0,7Ga0,3As-Schicht durch Gasphasenepitaxie erhielt, mittels Flüssigphasenepitaxie zurückgeschmolzen (LPE-Verfahren), um den Einfluß eines Oxidfilms zu entfernen, worauf dann eine Epitaxieschicht mit einer Doppelheterostruktur aufeinanderfolgend auf dem Wafer aufwachsen gelassen wurde. Im einzelnen wurden, nachdem die Temperatur auf 950ºC in einer Wasserstoffatmosphäre erhöht wurde, eine Schmelze 1 zur Ausbildung einer Mantelschicht des p-Typs, eine Schmelze zur Ausbildung einer Aktivschicht des p-Typs, und eine Schmelze 3 zur Ausbildung einer Mantelschicht des n-Typs aufeinanderfolgend aufgebracht, um den Wafer zu bedecken, während die Temperatur mit einer Rate von -0,5ºC/min absinken konnte, wodurch die gewünschte Epitaxieschicht hergestellt wurde.
  • Die Aufbringung jeder Schmelze wird nachstehend in der Reihenfolge beschrieben.
  • Bei der Schmelze 1 wurde die Temperatur auf 950ºC in einer Wasserstoff-Atmosphäre erhöht, und eine Al0,7Ga0,3As-Schicht 3 wurde als Mantelschicht des p-Typs mit einer Dicke von 200 um erzeugt, während die Temperatur auf 780ºC absinken konnte (Fig. 1(B)).
  • Bei der Schmelze 2 wurde eine Al0,35Ga0,55As-Schicht 4 als Aktivschicht des p-Typs mit einer Dicke von 2 um erzeugt, während die Temperatur von 780ºC auf 779ºC absinken konnte (Fig. 1(C)).
  • Bei der Schmelze 3 wurde eine Al0,7G a0,3As-Schicht 5 des n-Typs als Mantelschicht des n-Typs erzeugt, mit einer Dicke von 50 um, während die Temperatur von 779ºC auf 700ºC absinken konnte (Fig. 1(D)).
  • Das lichtabsorbierende GaAs-Substrat 1 des epitaktisch so durch die Gasphasenepitaxie des ersten Schrittes und die Flüssigphasenepitaxie des zweiten Schrittes gewachsenen Wafers wurde selektiv bei einer Temperatur von 23ºC entfernt, unter Verwendung eines selektiven Ätzmittels von NH&sub4;OH : H&sub2;O&sub2; = 1,7 (Fig. 1(E)).
  • Eine ohmsche Elektrode wurde auf dem so erhaltenen LED-Chip ausgebildet. Im einzelnen wurde eine Elektrode aus einem Elektrodenmaterial AuZn bei einer Anlaßtemperatur von 500ºC und einer Zeit von 10 min auf der Al0,7Ga0,3As-Schicht 2 (Zn-dotiert) mit einer Oberflächen-Trägerkonzentration von 1 · 10¹&sup8; cm&supmin;³ hergestellt, und es wurde eine Elektrode aus einem Elektrodenmaterial Au-AuGe-Ni bei einer Anlaßtemperatur von 500 ºC und einer Zeit von 10 min auf der Schicht 5 aus Al0,7Ga0,3As (Te-dotiert) mit einer Oberflächen-Trägerkonzentration von 1 · 10¹&sup8; cm&supmin;³ hergestellt.
  • Fig. 3 ist eine Ansicht zur Erläuterung einer Schaltung zur Messung einer Spannung VF, die an den LED-Chip angelegt wird, wobei die Bezugsziffer 6 eine Konstantstromquelle bezeichnet, 7 einen LED-Chip, 8 ein Amperemeter, und 9 ein Voltmeter.
  • In Fig. 3 wurde die Messung des erfindungsgemäßen LED-Chips dadurch durchgeführt, daß der LED-Chip 7 mit einem konstanten Strom von der Konstantstromquelle 6 versorgt wurde, und eine Ablesung des Voltmeters 9 für VF erfolgte, wenn das Amperemeter 8 20 mA anzeigte.
    • (Vergleichsbeispiel)
  • Als Vergleichsbeispiel ließ man eine Doppelheterostruktur- Epitaxieschicht auf einem Zn-dotierten GaAs-Substrat (auf der (100)-Oberfläche) durch Flüssigphasen-Epitaxie (LPE-Verfahren) aufwachsen, unter gleichen Bedingungen wie bei der Ausführungsform der Erfindung, dann wurde das GaAs-Substrat entfernt, und es wurde eine Elektrode unter denselben Bedingungen wie bei der Ausführungsform der Erfindung hergestellt.
  • Fig. 4 ist eine Ansicht zur Erläuterung der Meßergebnisse von VF in Bezug auf die vorliegende Erfindung und das Vergleichsbeispiel.
  • Die Spannungen VF, die an 63 Proben von LED-Chips gemäß der Erfindung angelegt wurden, sind in Fig. 4(A) gezeigt, aus welcher hervorgeht, daß es eine geringe Varianz im Bereich niedriger Spannungen VF = 1,8-2,0 V gibt.
  • Die in Fig. 4(B) gezeigten. Ergebnisse wurden in Bezug auf 100 LED-Chips des Vergleichsbeispiels erhalten. Es wird deutlich, daß ein großes Ausmaß der Varianz bei hohen Spannungen von VF = 2,5-12,0 V und über einen breiten Bereich existiert.
  • Die Nützlichkeit des Verfahrens zum epitaktischen Wachstum des Hochintensitäts-LED-Wafers gemäß der vorliegenden Erfindung wird durch diese Ergebnisse demonstriert.
  • Fig. 5 ist eine Ansicht zur Erläuterung der Beziehung zwischen der angelegten Spannung und dem Vorwärtsstrom, und Fig. 6 ist eine Ansicht, welche die Beziehung zwischen der Trägerkonzentration und dem Kontaktwiderstand zeigt.
  • Je höher die Trägerkonzentration ist, desto kleiner ist der Kontaktwiderstand, wie aus Fig. 6 hervorgeht. Aus Fig. 5 wird deutlich, daß bei einer Abnahme des Kontaktwiderstandes der Wert von VF klein wird. Daher ist es gemäß der vorliegenden Erfindung möglich, einen Chip mit kleinem VF zu realisieren.
  • Bei der voranstehenden Ausführungsform wird ein undotiertes GaAs-Substrat verwendet. Da jedoch praktisch keine gegenseitige Diffusion bei dem Epitaxie-Wachstumsverfahren gemäß der Erfindung auftritt ist es möglich, die Art des GaAs-Substrats frei auszuwählen.
  • Gemäß der voranstehend beschriebenen vorliegenden Erfindung kann der bei der Herstellung der AuZn-Elektrode auftretende Kontaktwiderstand verringert werden, und ist es möglich, den Wirkungsgrad und die Betriebssicherheit des LED-Chips zu verbessern. Zusätzlich wird dadurch die Ausbeute erhöht, daß Gasphasen- und Flüssigphasen-Epitaxie zusammen eingesetzt werden, und ist es möglich, den gewünschten Chip in einem kurzen Zeitraum zu erhalten. Obwohl es schwierig ist, die Trägerkonzentration der Mantelschicht des p-Typs auf mehr als 5 · 10¹&sup7; durch Flüssigphasen-Epitaxie zu stabilisieren, wird durch Einsatz von Gasphasen-Epitaxie eine stabilisierte Trägerkonzentration von mehr als 5 · 10¹&sup7; cm&supmin;³ erhalten. Wird die Trägerkonzentration der Mantelschicht des p-Typs durch Flüssigphasen-Epitaxie erhöht, so erfolgt eine stärkere Diffusion von Zn in die Aktivschicht des p-Typs, und die Leuchtdichte nimmt ab. Allerdings ist es möglich, dies durch das Epitaxie-Wachstumsverfahren gemäß der vorliegenden Erfindung zu vermeiden. Darüber hinaus ist die Grenzfläche zwischen dem GaAs-Substrat und der Kontaktschicht flach, und kann die Verfahrensausbeute wesentlich verbessert werden.
    • Industrielle Einsetzbarkeit
  • Wie voranstehend erläutert kann der Kontaktwiderstand bei der Herstellung der Elektrode verringert werden, und ist es möglich, den Wirkungsgrad und die Betriebssicherheit des LED-Chips zu verbessern. Weiterhin wird dadurch die Ausbeute vergrößert, daß Gasphasen- und Flüssigphasen-Epitaxie zusammen eingesetzt werden, und ist es möglich, den gewünschten Chip innerhalb eines kurzen Zeitraums zu erhalten. Daher weist die Erfindung in der Industrie einen hohen Nutzwert auf.

Claims (3)

1. Verfahren zum epitaktischen Wachstum eines Wafers für eine Hochintensitäts-LED, mit einem ersten Schritt der Ausbildung einer AlxGa1-xAs-Schicht (x ≥ 0,3) des p-Typs mit einer Trägerkonzentration von mehr als 5 · 10¹&sup7; cm&supmin;³ auf einem GaAs-Substrat zu einer Dicke von 3-7 um durch Gasphasen-Epitaxie, einem zweiten Schritt der Ausbildung einer Doppelheterostruktur, die aus drei AlGaAs-Schichten besteht, die als Mantelschicht des p-Typs, als Aktivschicht, und als Mantelschicht des n-Typs dienen, mittels Flüssigphasen-Epitaxie, und einem dritten Schritt der Entfernung des GaAs- Substrats.
2. Verfahren nach Anspruch 1, bei welchem das Mischkristallverhältnis x der AlxGa1-xAs-Mantelschicht des p-Typs so eingestellt ist, daß es höher ist als das Mischkristallverhältnis der Heterostruktur-Aktivschicht, und so, daß die Beziehung 0,3 ≤ · ≤ 0,8 gilt.
3. Verfahren nach Anspruch 1 oder 2, bei welchem ein Zndotiertes GaAs-Substrat als das GaAs-Substrat verwendet wird.
DE3851828T 1987-07-09 1988-07-06 Verfahren zum epitaktischen wachstum eines substrats für hochbrillante led. Expired - Fee Related DE3851828T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17183987A JPS6415913A (en) 1987-07-09 1987-07-09 Epitaxial growth method of substrate for high-brightness led
PCT/JP1988/000677 WO1989000769A1 (en) 1987-07-09 1988-07-06 Substrate for highly bright led and method of epitaxially growing the same

Publications (2)

Publication Number Publication Date
DE3851828D1 DE3851828D1 (de) 1994-11-17
DE3851828T2 true DE3851828T2 (de) 1995-05-11

Family

ID=15930713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3851828T Expired - Fee Related DE3851828T2 (de) 1987-07-09 1988-07-06 Verfahren zum epitaktischen wachstum eines substrats für hochbrillante led.

Country Status (6)

Country Link
US (1) US4921817A (de)
EP (1) EP0322465B1 (de)
JP (1) JPS6415913A (de)
KR (1) KR970010570B1 (de)
DE (1) DE3851828T2 (de)
WO (1) WO1989000769A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712094B2 (ja) * 1988-10-19 1995-02-08 信越半導体株式会社 発光半導体素子用エピタキシャルウェーハの製造方法
US5103271A (en) * 1989-09-28 1992-04-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating the same
US5235194A (en) * 1989-09-28 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor light-emitting device with InGaAlP
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
GB2318680B (en) 1996-10-24 2001-11-07 Univ Surrey Optoelectronic semiconductor devices
JP2009088160A (ja) * 2007-09-28 2009-04-23 Dowa Electronics Materials Co Ltd 発光ダイオードおよびその製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3647579A (en) * 1968-03-28 1972-03-07 Rca Corp Liquid phase double epitaxial process for manufacturing light emitting gallium phosphide devices
NL6910274A (de) * 1969-07-04 1971-01-06
US3636617A (en) * 1970-03-23 1972-01-25 Monsanto Co Method for fabricating monolithic light-emitting semiconductor diodes and arrays thereof
NL7117428A (de) * 1970-12-23 1972-06-27
JPS4894368A (de) * 1972-03-13 1973-12-05
FR2217068B1 (de) * 1973-02-13 1978-10-20 Labo Electronique Physique
US4051061A (en) * 1973-08-10 1977-09-27 Philips Corp Gallium phosphide light emitting semiconductive materials
JPS518180A (ja) * 1974-07-10 1976-01-22 Mitsubishi Electric Corp Tagenkagobutsuketsushohakubanno seizohoho
US3993533A (en) * 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
JPS5286059A (en) * 1976-01-13 1977-07-16 Nippon Telegr & Teleph Corp <Ntt> Process for production and apparatus used for process of semiconductor device
JPS5423391A (en) * 1977-07-22 1979-02-21 Nec Corp Gallium-arsenic semiconductor element
US4190813A (en) * 1977-12-28 1980-02-26 Bell Telephone Laboratories, Incorporated Strip buried heterostructure laser
GB1602498A (en) * 1978-05-31 1981-11-11 Secr Defence Fet devices and their fabrication
US4168998A (en) * 1978-12-06 1979-09-25 Mitsubishi Monsanto Chemical Co. Process for manufacturing a vapor phase epitaxial wafer of compound semiconductor without causing breaking of wafer by utilizing a pre-coating of carbonaceous powder
JPS55123126A (en) * 1979-03-15 1980-09-22 Nippon Telegr & Teleph Corp <Ntt> Method for semiconductor crystal growth
JPS6038036B2 (ja) * 1979-04-23 1985-08-29 松下電器産業株式会社 電場発光素子
JPS55165688A (en) * 1979-06-11 1980-12-24 Fujitsu Ltd Preparation of light emission semiconductor device
JPS5635410A (en) * 1979-08-31 1981-04-08 Fujitsu Ltd Method and device for manufacturing semiconductor device
US4226649A (en) * 1979-09-11 1980-10-07 The United States Of America As Represented By The Secretary Of The Navy Method for epitaxial growth of GaAs films and devices configuration independent of GaAs substrate utilizing molecular beam epitaxy and substrate removal techniques
US4230505A (en) * 1979-10-09 1980-10-28 Rca Corporation Method of making an impatt diode utilizing a combination of epitaxial deposition, ion implantation and substrate removal
US4329189A (en) * 1980-02-04 1982-05-11 Northern Telecom Limited Channelled substrate double heterostructure lasers
JPS5728375A (en) * 1980-07-28 1982-02-16 Fujitsu Ltd Manufacture of semiconductor device
US4477294A (en) * 1981-05-06 1984-10-16 The United States Of America As Represented By The Secretary Of The Army Method of forming GaAs on Aly Ga1-y As transmission mode photocathodehode
US4421576A (en) * 1981-09-14 1983-12-20 Rca Corporation Method for forming an epitaxial compound semiconductor layer on a semi-insulating substrate
JPS5969977A (ja) * 1982-10-15 1984-04-20 Matsushita Electric Ind Co Ltd 半導体発光装置
JPH0634409B2 (ja) * 1984-01-20 1994-05-02 富士通株式会社 発光ダイオ−ド
JPS60198812A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体発光素子の製造方法
JPS61104680A (ja) * 1984-10-27 1986-05-22 Toshiba Corp 発光ダイオ−ドの製造方法
FR2574601B1 (fr) * 1984-12-11 1987-07-17 Menigaux Louis Procede de fabrication d'un laser a semi-conducteur a ruban enterre
JPS61154124A (ja) * 1984-12-27 1986-07-12 Toshiba Corp 半導体装置の製造方法
JPS61198789A (ja) * 1985-02-28 1986-09-03 Stanley Electric Co Ltd 光半導体素子の連続製造方法
JPS61281561A (ja) * 1985-06-06 1986-12-11 Oki Electric Ind Co Ltd 半導体面発光素子の製造方法
JPS61281560A (ja) * 1985-06-06 1986-12-11 Oki Electric Ind Co Ltd 半導体面発光素子の製造方法
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
JPS63304614A (ja) * 1987-06-03 1988-12-12 Matsushita Electric Ind Co Ltd 半導体エピタキシャル成長方法
JPS63312685A (ja) * 1987-06-16 1988-12-21 Fujitsu Ltd 発光ダイオ−ドの製造方法

Also Published As

Publication number Publication date
US4921817A (en) 1990-05-01
EP0322465A4 (de) 1989-10-04
WO1989000769A1 (en) 1989-01-26
DE3851828D1 (de) 1994-11-17
JPS6415913A (en) 1989-01-19
KR970010570B1 (en) 1997-06-28
EP0322465B1 (de) 1994-10-12
EP0322465A1 (de) 1989-07-05

Similar Documents

Publication Publication Date Title
DE69119124T2 (de) Quaternäres II-VI-Halbleitermaterial für photonische Bauelemente
DE69029340T2 (de) Halbleiterlaser mit fünfelementigem Verbindungshalbleiter
DE69009216T2 (de) Epitaxialstruktur für lichtemittierende Halbleiteranordnungen und lichtemittierende Halbleiteranordnung mit dieser Struktur.
DE3779775T2 (de) Halbleiterlaser mit streifenfoermiger mesa-wellenleiterstruktur und dessen herstellungsverfahren.
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE68911322T2 (de) Epitaxiales Substrat für hochintensive LEDS und Herstellungsverfahren.
DE60033252T2 (de) Mehrschichtige halbleiter-struktur mit phosphid-passiviertem germanium-substrat
DE2231926A1 (de) Verfahren zur herstellung von halbleitermaterial und zur herstellung von halbleitereinrichtungen
DE19615179B4 (de) Verfahren zur Herstellung lichtemittierender Halbleiterbauelemente mit verbesserter Stabilität
DE68924841T2 (de) Optoelektronische Vorrichtung mit grossem Energiebandabstand und Herstellungsverfahren.
DE69029453T2 (de) Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung
DE68920853T2 (de) Verfahren für das Wachstum von epitaxialen Schichten.
DE19882202B4 (de) Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2927454C2 (de)
DE3851828T2 (de) Verfahren zum epitaktischen wachstum eines substrats für hochbrillante led.
DE69133388T2 (de) Herstellungsmethode von Halbleiterstrukturen mit Qantumquellenleitungen
DE69101123T2 (de) Halbleiterlaser zum Erzeugen sichtbaren Lichts.
DE2818262A1 (de) Gaas-gaalas-solarzelle und verfahren zu ihrer herstellung
DE69219100T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE68923765T2 (de) Verfahren zur Herstellung einer Epitaxialscheibe vom doppelten Heteroübergangs-Typ.
DE69207503T2 (de) Einkristall einer Halbleiterverbindung
DE112007002539T5 (de) ZnO-Schicht und lichtemittierende Halbleitervorrichtung
DE3324220A1 (de) Gallium-phosphid-leuchtdiode
DE69306709T2 (de) Halbleiterlaser und sein Herstellungsverfahren
DE19835008A1 (de) Verfahren zur Herstellung eines III-V Halbleiters

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee