WO1989000769A1 - Substrate for highly bright led and method of epitaxially growing the same - Google Patents

Substrate for highly bright led and method of epitaxially growing the same Download PDF

Info

Publication number
WO1989000769A1
WO1989000769A1 PCT/JP1988/000677 JP8800677W WO8900769A1 WO 1989000769 A1 WO1989000769 A1 WO 1989000769A1 JP 8800677 W JP8800677 W JP 8800677W WO 8900769 A1 WO8900769 A1 WO 8900769A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
growth method
type
phase growth
Prior art date
Application number
PCT/JP1988/000677
Other languages
English (en)
French (fr)
Inventor
Masahiro Noguchi
Original Assignee
Mitsubishi Monsanto Chemical Company
Mitsubishi Kasei Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Monsanto Chemical Company, Mitsubishi Kasei Corporation filed Critical Mitsubishi Monsanto Chemical Company
Priority to EP88906070A priority Critical patent/EP0322465B1/en
Priority to DE3851828T priority patent/DE3851828T2/de
Publication of WO1989000769A1 publication Critical patent/WO1989000769A1/ja
Priority to KR89700422A priority patent/KR970010570B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/099—LED, multicolor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/108—Melt back
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Definitions

  • the present invention relates to an epitaxial growth method for a substrate for a high-brightness LED, and is particularly necessary for manufacturing a high-brightness LED chip and for forming a stable electrode having low contact resistance and high ohmicity. On epitaxial growth methods.
  • Z n de one-flop A £ 0. 75 G a 0. 25 A s layer in the case of forming a A u Z n electrode, 3 X 1 0 17 c m- 3 in liquid phase ⁇ method Since only an epitaxial layer with a low carrier concentration is formed stably, the contact resistance increases and the light emitting diode (LED) has a forward current of 20 mA. Variation has occurred in the voltage (V F value) required to pass current. In addition, the heat generated when a current flows through the contact resistance adversely affects the life of the light emitting diode.
  • the present invention has been made to solve the above problem, and has a problem in forming a stable electrode having a low contact resistance and high ohmicity.
  • the concentration is determined by forming a p-type A £ Ga As A with a carrier concentration of 5 ⁇ 10 17 cm _ 3 or more in advance by vapor phase growth (MOCVD, MBE, etc.). It is an object of the present invention to provide an epitaxial growth method for a high-brightness LED substrate that can reduce the contact resistance generated between the P-type A £ G a As layer between the AZn electrode during formation and suppress the variation. Disclosure of the invention
  • the high-luminance LED substrate of the present invention and its epitaxial growth method are characterized in that the carrier concentration is 5 ⁇ 10 17 cm ⁇ 3 or more and the thickness is 3 to ⁇ m.
  • the carrier concentration is 5 ⁇ 10 17 cm ⁇ 3 or more and the thickness is 3 to ⁇ m.
  • a s be composed of a Epitaki 'Shall layer of the formed heterostructure on layer, and G a A s 5 X _ 0 17 c m_ 3 or more calibration re catcher based ⁇ by vapor deposition In concentration> type A £ x G a! - a first step of forming in s A s layer (.
  • X ⁇ 0 3) 3 to a 7 / m] ! is, you form Epitakisharu layer heterostructure in the liquid ⁇ length Act It is characterized by comprising a second step and a third step of removing the GaAs substrate.
  • the growth method and the liquid phase growth method are used together, and the vapor phase growth of a carrier concentration of 3 to 5 times the carrier concentration of the epitaxy layer formed by the liquid phase growth method (LPE method) Method (MOCVD method, MBE method, etc.) can be realized with good reproducibility.
  • LPE method liquid phase growth method
  • MOCVD method, MBE method, etc. liquid phase growth method
  • FIG. 1 (A) ⁇ (E) are process drawings Wepitakishi catcher Le deposition of the present invention
  • FIG. 2 shows a more liquid phase growth E in the first view of the process
  • Figure 3 is V F measuring circuit Fig. 4, Fig. 4 (A), Fig. 4 (B) 9 and shows the distribution of the applied voltage V F of the comparative example
  • Fig. 5 shows the relationship between the applied voltage Ichijun direction current to the LED
  • FIG. 6 is a diagram showing a relationship between resistance Kiyari catcher concentration is there.
  • FIG. 1 (A) to 1 (E) show the epitaxial growth process of a high-brightness LED substrate according to the present invention
  • FIG. FIG. 3 is an enlarged view of a process using a liquid growth method among the processes in the figure.
  • 1 is a Z ⁇ -doped GaAs substrate
  • 2 is a P-type A £.
  • 3 is P-type A. 7 G a 0.3 A—-S clad II, 4 for A £. 35 G a. . 65 A s active layer
  • 5 is an n-type A £ 0. 7 G aa A s class' down de layer.
  • a 350 m-thick ZII-doped GaAs substrate 2 ° 0 FF from the (100) plane was grown by vapor phase growth (MOCVD, MBE, etc.).
  • Substrate temperature 80 ° C, hydrogen (H 2 ), arsine (AsH 3 ), trimethyl aluminum (Ga (CH 3) 3 ), trimethyl aluminum (A £ (CH 3) 3), di 'E chill ⁇ zinc (Z n (C 2 H 5 ) z;) use the - There, 0 5 VZM ratio [a s H 3 / ⁇ G a (CH 3) 3 hundred AH ( CH 3) 3 ⁇ ;), the total flow rate 8 £ / min, under conditions of a growth pressure 4 0 T orr, 1 X 1 0 ie cm- by Canon Li catcher concentration of 3 Z n dough-flop a 0. 7 G a 0. 3 a s layer 'was 7 m formed (FIG. 1 (a)).
  • An ohmic electrode was formed on the LED chip thus obtained. That is, the surface key Ya Li catcher concentration 1 X 1 0 18 cir 3 P-type A £ 0. 7 G a. . 2 A s layer 2 (Z n de one-flop) in the Ako I temperature, to form an electrode in the electrode material eight 1! Sigma n at time 5 0 0 ° c, 1 0 minutes, The surface key Ya Li Key density 1 X 10 1 B In the n-type A o. 7 Ga o. 3 As layer 5 (Te doped) of cm s , the electrode material is Au—A u Ge in 10 minutes with a temperature of 500 ° C. — An electrode was formed by applying light.
  • a liquid crystal growth method (LPE method) was used to form a double heterostructure epitaxial layer under the same conditions as in the example of the present invention.
  • LPE method liquid crystal growth method
  • FIG. 5 is a diagram showing a relationship between applied voltage and forward current
  • FIG. 6 is a diagram showing a relationship between carrier concentration and contact resistance.
  • an undoped GaAs substrate was used.However, in the epitaxial growth method of the present invention, the type of GaAs substrate can be freely selected because there is almost no interdiffusion. It is possible to
  • the contact resistance when the AuZn electrode is formed can be reduced, and the efficiency and reliability of the LED chip can be improved.
  • the growth method and the liquid phase growth method it is possible to obtain a target chip with good yield in a short time.
  • the carrier concentration in the P cladding layer is increased by the liquid growth method, the Zn active layer becomes active.
  • the epitaxy growth method of the present invention can avoid this. Further, the interface between the GaAs substrate and the contact layer is flattened, and the process yield is greatly improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Description

明 細 高輝度 L E D用基板及びそのェピタキ シ ャル成長法
技 術 分 野
本発明は、 高輝度 L E D用基板のェ ピタキシャ ル成長 法に係り、 特に高輝度 L E Dチップを製造する上で、 接 触抵抗が小さ く ォーミ ッ ク性のある安定した電極を形成 する上で必要なェピタキシ ャル成長法に関する。
背 景 技 術
従来、 例えば赤色発光高輝度 L E D用基板をェピタキ シャル成長するのに、 まず P型 G a A s基板 [： ( 1 0 0 ) 面〕 上に Pク ラ ッ ド層として液相成長法 （ L P E法） に て Z n ドープ八 £。.750 3。.25八 5層を 2 0 0 m ( P 型） を形成した後、 Pアクティ ブ層として Z n ド一プ A 0.35G a 0.65A s層を 2〜 3 u m ( P型） を形成し、 次いで nク ラ ッ ド層として T e ドープ A £ 0.75 G a 0.25 A s層を 5 0 ( n型） を形成する。 続いて G a A s 基板選択性ェ ッチ ャ ン ト （例えば N H 4 0 H ： H 2 02 = 1 : 7 ) を用いて光吸収性 G a A S基板を除去して高 輝度 L E Dチップを得ていた。
上記従来の方法によると、 Z n ド一プ A £ 0. 75 G a 0. 25A s層に A u Z n電極を形成した場合、 液相戚長法で は 3 X 1 0 17 c m-3程度のキ ヤ リ ャ濃度のェピタキシ ャ ル層しか安定して形成されないため、 接触抵抗が大き く なり、 発光ダイ オー ド （ L E D ) の順方向に 2 0 m Aの 電流を流すのに必要な電圧 （ VF 値） にバラツキが生じ ていた。 また、 この接触抵抗に電流が流れる際に発生す る熱によって発光ダイオー ドの寿命にも悪い影響を与え ていた。
本発明は上記問題点を解決するためのもので、 接触抵 抗が小さ くォーミ ック性のある安定した電極を形成する 上で問題となる P型 A £ G a A s層のキヤ Tャ濃度につ いて、 予め気相成長法 （M O C V D法、 M B E法等） に て 5 X 1 0 17 c m _3以上のキヤ リャ濃度の p型 A £ G a A s餍を形成することによって、 電極形成時に A Z n 電極 P型 A £ G a A s層間に発生する接触抵抗を低く し. かつバラツキを押さえることのできる高耀度 L E D用基 板のェピタキシャル成晕法を提供することを目的とする, 発 明 の 開 示
そのために本発明の高耀度 L E D用基板及びそのェピ タキシャル成長法は、 キャリ ャ濃度が 5 X 1 0 17 c m- 3 以上、 厚さが 3 〜 Ί β mの P型 A £ G a Ί-χ A s層 （ ≥ 0. 3 ) と、 該 P型 A £ x G a！ - A s層上に形成 されたヘテロ構造のェピタキ 'シャル層とからなること、 及び G a A s基扳上に気相成長法にて 5 X !_ 0 17 c m_3 以上のキャ リ ャ濃度で >型 A £ x G a ！ - s A s層 （ x ≥ 0 . 3 ) を 3 〜 7 / mの]!:さで形成する第 1 の工程と、 液枏咸長法にてへテロ構造のェピタキシャル層を形成す る第 2 の工程と、 G a A s基板除去を行う第 3 の工程と からなることを特徵とする。 本発明の高輝度 L E D用基板及びそのヱピタキシ ャル 成長法は、 P型 A £ x G a ,.x A s層のォーミ ック電極 として A u Z n合金等を用いるものにおいて、 該層のキ ャ リャ濃度が高いほど接触抵抗が小さ く なり、 順方向電 流を 2 0 m A流すのに必要な印加電圧 （ VF ) が低く な ると言う事実に基づいたものであり、 気相成長法と液相 成長法を併用し、 液相成長法 （ L P E法） によつて形成 されるェピタキシャル層のキヤ リ ャ濃度の 3〜 5倍のキ ャ リ ャ濃度のものを気相成長法 （ M O C V D法、 M B E 法等） により、 再現性よ く実現でき、 この p型 A £ x G a A s層を電極のコ ンタク ト層として利用すること により、 接触抵抗を低く バラツキの少ないも'のとするこ とができる。
図面の簡単な説明
第 1図 （A ) 〜 （ E ) は本発明のヱピタキシ ャル成長 法の工程図、 第 2図は第 1図の工程における液相成長ェ 程を示す図、 第 3図は V F 測定回路図、 第 4図 （ A ) 、 第 4図 （ B ) は本凳？9と比較例の印加電圧 VF の分布を 示す図、 第 5図は L E Dへの印加電圧一順方向電流の関 係を示す図、 第 6図はキヤリ ャ濃度と抵抗の関係を示す 図である。
発明を実施するための最良の形態 以下、 実施例を図面を参照して説明する。
第 1図 .（ A ) 〜 （ E ) は本発明による高輝度 L E D屈 基板のェ ピタキシ ャ ル成長工程を示す図、 第 2図は第 1 図の工程のう ち液租成長法による工程の拡大図であり、 図中、 1ば Z π ドープ G a A s基板、 2は P型 A £。, , G a A s層、 3は P型 A 。 .7 G a 0. 3 A— -S クラ ッ ド羼、 4は A £。.35 G a。.65 A sアクティ ブ層、 5 は n 型 A £ 0.7 G a a A sクラ 'ン ド層である。
： まず第 1の工程として気相成長法 （M O C V D法、 M B E法等) により （1 0 0 ) 面より 2 ° 0 F Fした厚さ 3 5 0 mの Z II ドープ G a A s基板上に、 基板温度 8 0 ° c、 使用ガスとして水素 （ H 2 ) 、 アルシン （ A s H 3 ) 、 ト リ メ チルガリ ゥム ( G a ( C H 3 ) 3 ) 、 ト リ メ チルアルミ ニウム （ A £ ( C H 3 ) 3 ) 、 ジ ' ェ チル ♦ ジンク （ Z n (C2 H 5 ) z ；) を用-い、 VZM比 を 5 0 〔 A s H3 / { G a ( C H 3 ) 3 十 A H ( C H 3 ) 3 } ；) 、 総流量 8 £/min 、 成長圧 4 0 T o r rの条件 下において、 1 X 1 0 i ecm—3のキヤ リ ャ濃度で Z n ドー プの A 0. 7 G a 0.3 A s層'を 7 m形成した （第 1図 ( A) ) 。
次に、 気柑成長法にて A £。.7 G a 0.3 A s層を形成 せたェピタキシャルゥ工ハ上に、 さらに第 2工程とし て液租成長法 （ L P E法） で表面を ！ _〜 5 m程度メ ル トバックさせて酸化膜の影響を除去した後、 ダブルへテ 口構造のェ ピタキシャル層を順次形成させた。 即ち、 水 素雰囲気中にて 9 5 0 ° cまで舁温した後、 — 0. 5 ° c /min の速度で降温：させていく間に、 p -クラ ド層 彩成のためのメ ル ト 一 1、 P——ァクティブ層形成のため のメ ノレ ト一 2、 nク ラ ッ ド層形成のためのメ ル ト 一 3 を 順次かぶせていき、 所望のェ ピタキシ ャル層を形成した 次に各メ ル トの被覆を順をおつて説明する。
メ ル ト 一 1 において、 水素雰囲気中にて 9 5 0 ° c ま で昇温し、 7 8 0 ° c まで降温させる間に、 厚さ 2 0 0 mの p ク ラ ッ ド層と して p型 A £。.7 G a 0. 2 A s層
3を形成した （第 1図 （ B ) ) 。
メ ル ト 一 2 において、 温度 7 8 0 ° c力、ら 7 7 9 。 c まで降温させる間に、 厚さ 2 mの p アクティ ブ層とし て P型 A 0. 7 G a 0. a A s層 4を形成した （第 1図 （
C ) ) 。
次に、 メ ル ト 一 3 において、 温度 7 7 9 ° c力、ら 7 0 0 0 c まで降温させる間に、 厚さ 5 0 mの nク ラ ッ ド 層として n型 A £。， 7 G a 0. 3 A s層 5を形成した （第 1図 （ D ) ) 。
このように第 1 の工程の気相成長法及び第 2 の工程の 液相成長法により成長させたェピタキシ ャ ル成長ゥェハ の光吸収性 G a A s 基板 1 を N H 4 0 H ： H 2 02 = 1 ： 7 の選択性エ ッチングを用い t、 温度 2 3 ° c のもと で選択除去した （第 1図 （ E ) ) 。
こう して得られた L E Dチ ップにォーミ ック電極を形 成した。 すなわち、 表面キ ヤ リ ャ濃度 1 X 1 0 18cir 3の P型 A £ 0.7 G a 。 .2 A s層 2 ( Z n ド一プ） にはアコ ィ温度、 時間が 5 0 0 ° c、 1 0分間で電極材料八 1! ∑ nで電極を形成し、 また、 表面キ ヤ リ ャ濃度 1 X 1 0 1 B cm sの n型 A o. 7 G.a o. 3 A s層 5 ( T e ドープ） に はァ πィ温度 ' 時間が 5 0 0 ° c、 1 0分間で電極材料 A u— A u G e — Ν を甩いて電極を形成した。
第 3図は L E Dチップへの印加電圧 VF を測定する面 路を示す図で、 6 は定電流源、 7 は L E Dチップ、 8 は 電流計、 9 は電圧計である。
図において、 電流源 6より L E Dチップ 7に定電流を 供給し、 電流計 8が 2 ひ mAを指示した時の電圧計 9 の 読みを VF とレて本発明による L E Dチツプの測定を行 つた。 - 〔比較例〕 .
比-較例として Z n ドープの G a A s基板 〔 （ 1 0 0 ) 面上〕 に本発明の実施例と同じ条件で、 液相成長法 （ L P E法） にてダブルヘテロ構造ェピタキシ ャルを成長さ せた後、 G a A s基板を除去し、 さ らに、 本発明の実施 例と同じ条伴で電極を 成したものを用いた。
第 411 [は本発明と比較例についての VF 測定結果を示 す図である。
- 本 明による L E Dチ、ヘ' プ 6 3個のサンプルに对する 印加電圧 VF は、 第 4図 （A) に示すようになり、 VF = 1. 8〜 2. 0 Vと低電圧でバラツキが少ないことが 分かる。
また、 比較例の L E Dチップ 1 0 0個については、 第 4図 （ B ) に示すようになり、 V F = 2. 5〜 1 2. 0 Vの高い電圧で、 かつ広範 S [に亘つり、 バラッキが大き いことが分かる。
この結果から、 本発明の高輝度 L E D基板用ヱピタキ シャル成長方法の有用性が実証された。
第 5図は印加電圧と順方向電流の関係を示す図であり 第 6図はキャ リ ア濃度と接触抵抗との関係を示す図であ る。
第 6図から分かるようにキ ヤ リ ァ濃度が大きい程接触 抵抗が小さ く なり、 また第 5図から接触抵抗が小さ く な ると V F が小さ く なることが分かる。 したがって、 本発 明により VF の小さなチップを実現することが可能とな る。
なお、 上記実施例でばァン ドープの G a A s基板を使 用したが、 本発明のェ ピタキシ ャル成長法では相互拡散 がほとんどないため G a A s基板の種類を自由に選択す ることが可能である。
以上のように本発明によれば、 A u Z n電極を形成し た際の接触抵抗を低減させることができ、 L E Dチ 'ン プ の高効率化と高信頼性を達成できると共に、 気柑成長法 と液相成長法との併用により歩留まり良く短時間に目的 とするチップを得ることが可能となる。 また、 液相成長 法によ っては、 P クラ ッ ド層のキ ヤ リ ャ濃度を安定して 5 X 1 0 17 c m 3以上にするのは困難であるが、 気相成 長法をとることによって安定して 5 X 1 0 17 c m 3のキ ャ リ ャ濃度が得られる。 そして、 液枏成長法で P ク ラ ッ ド層のキ ヤ リ ャ濃度を上げると Z nの P アクティ ブ層へ の拡散が多く なり輝度が低下するが、 本発明のェピタキ シャル成長法でばこれを避けることが可能である。 さら に、 G a A s基板とユンタク ト層界面が平坦になり、 プ ロセス歩留まりが大幅に向上できる等の多大な効果があ る。
産業上の利用可能性
以上のように電極を形成した際の接触抵抗を低減させ て L E Dチップの高効率化と高信頼性を達成でき、 また 気相成長法と液相成長法との併用により歩留ま 良く短 時間に目的とするチップを得るこ'とが可能となるので、 産業上多大の利用価値がある。

Claims

請 求 の 範 囲
( 1 ) キヤ リ ャ濃度が 5 x l 0 17 c m- 3以上、 厚さが 3 〜 7 111の 1)型八 ^ 3£ 0 3 1-3£ 3層 （ ≥ 0. 3 ) と 該 P型 A £ x G a A s層上に彤成されたヘテロ構造 のェピタキシ ャル層とからなる高輝度 L E D用基板。
( 2 ) G a A s基板上に気相成長法にて 5 X 1 0 17 c m -3以上のキヤ リ ャ濃度で P型 A £ x G a A s層 （ x ≥ 0.
3 ) を 3 〜 7 mの厚さで形成する第 1 の工程と- 液相成長法にてへテロ構造のェピタキシャ ル層を形成す る第 2 の工程とミ G a A s基板除去を行う第 3 の工程と からなる高輝度 L E D用基板のェピタキシャ ル成長法。 ( 3 ) 上記第 2工程の液相成長時に不飽和メル.トを用い て第 1 の工程の気相成長法で形成したェピタキシ ャル層 を 1 〜 5 m程度メ ル トバックするこ とによ り表面に形 成される酸化膜の影響を除まする請求の範囲第 2項記載 の高輝度 L E D 基板のヱピタキシや ル成長法。
( 4 ) 上記第 2工程の液相成長法による成長時に、 P型 A £ x G a , A s ク ラ ッ ド層の混晶比 Xをへテロ構造 のァクティ ブ層の混晶比より高く かつ 0. 3 ≤ X≤ 0. 8 に設定する請求の範囲第.2項記載の高輝度 L E D用基 板のヱ ピタキシャ ル威長法。
( 5 ) G a A s 基板として Z n ドープの G a A s 基板を 使用する請求の範西第 2項乃至第 4項のう ちの何れか 1 項記載の高輝度 L E D ¾基板のェ ピタキ シ マル成長法。
PCT/JP1988/000677 1987-07-09 1988-07-06 Substrate for highly bright led and method of epitaxially growing the same WO1989000769A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP88906070A EP0322465B1 (en) 1987-07-09 1988-07-06 Method of epitaxially growing a substrate for highly bright led
DE3851828T DE3851828T2 (de) 1987-07-09 1988-07-06 Verfahren zum epitaktischen wachstum eines substrats für hochbrillante led.
KR89700422A KR970010570B1 (en) 1987-07-09 1989-03-08 Substrate for highly bright led and method of epitaxially growing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17183987A JPS6415913A (en) 1987-07-09 1987-07-09 Epitaxial growth method of substrate for high-brightness led
JP62/171839 1987-07-09

Publications (1)

Publication Number Publication Date
WO1989000769A1 true WO1989000769A1 (en) 1989-01-26

Family

ID=15930713

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1988/000677 WO1989000769A1 (en) 1987-07-09 1988-07-06 Substrate for highly bright led and method of epitaxially growing the same

Country Status (6)

Country Link
US (1) US4921817A (ja)
EP (1) EP0322465B1 (ja)
JP (1) JPS6415913A (ja)
KR (1) KR970010570B1 (ja)
DE (1) DE3851828T2 (ja)
WO (1) WO1989000769A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712094B2 (ja) * 1988-10-19 1995-02-08 信越半導体株式会社 発光半導体素子用エピタキシャルウェーハの製造方法
US5103271A (en) * 1989-09-28 1992-04-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating the same
US5235194A (en) * 1989-09-28 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor light-emitting device with InGaAlP
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
GB2318680B (en) 1996-10-24 2001-11-07 Univ Surrey Optoelectronic semiconductor devices
JP2009088160A (ja) * 2007-09-28 2009-04-23 Dowa Electronics Materials Co Ltd 発光ダイオードおよびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4894368A (ja) * 1972-03-13 1973-12-05
JPS518180A (ja) * 1974-07-10 1976-01-22 Mitsubishi Electric Corp Tagenkagobutsuketsushohakubanno seizohoho
JPS5286059A (en) * 1976-01-13 1977-07-16 Nippon Telegr & Teleph Corp <Ntt> Process for production and apparatus used for process of semiconductor device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3647579A (en) * 1968-03-28 1972-03-07 Rca Corp Liquid phase double epitaxial process for manufacturing light emitting gallium phosphide devices
NL6910274A (ja) * 1969-07-04 1971-01-06
US3636617A (en) * 1970-03-23 1972-01-25 Monsanto Co Method for fabricating monolithic light-emitting semiconductor diodes and arrays thereof
NL7117428A (ja) * 1970-12-23 1972-06-27
FR2217068B1 (ja) * 1973-02-13 1978-10-20 Labo Electronique Physique
US4051061A (en) * 1973-08-10 1977-09-27 Philips Corp Gallium phosphide light emitting semiconductive materials
US3993533A (en) * 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
JPS5423391A (en) * 1977-07-22 1979-02-21 Nec Corp Gallium-arsenic semiconductor element
US4190813A (en) * 1977-12-28 1980-02-26 Bell Telephone Laboratories, Incorporated Strip buried heterostructure laser
GB1602498A (en) * 1978-05-31 1981-11-11 Secr Defence Fet devices and their fabrication
US4168998A (en) * 1978-12-06 1979-09-25 Mitsubishi Monsanto Chemical Co. Process for manufacturing a vapor phase epitaxial wafer of compound semiconductor without causing breaking of wafer by utilizing a pre-coating of carbonaceous powder
JPS55123126A (en) * 1979-03-15 1980-09-22 Nippon Telegr & Teleph Corp <Ntt> Method for semiconductor crystal growth
JPS6038036B2 (ja) * 1979-04-23 1985-08-29 松下電器産業株式会社 電場発光素子
JPS55165688A (en) * 1979-06-11 1980-12-24 Fujitsu Ltd Preparation of light emission semiconductor device
JPS5635410A (en) * 1979-08-31 1981-04-08 Fujitsu Ltd Method and device for manufacturing semiconductor device
US4226649A (en) * 1979-09-11 1980-10-07 The United States Of America As Represented By The Secretary Of The Navy Method for epitaxial growth of GaAs films and devices configuration independent of GaAs substrate utilizing molecular beam epitaxy and substrate removal techniques
US4230505A (en) * 1979-10-09 1980-10-28 Rca Corporation Method of making an impatt diode utilizing a combination of epitaxial deposition, ion implantation and substrate removal
US4329189A (en) * 1980-02-04 1982-05-11 Northern Telecom Limited Channelled substrate double heterostructure lasers
JPS5728375A (en) * 1980-07-28 1982-02-16 Fujitsu Ltd Manufacture of semiconductor device
US4477294A (en) * 1981-05-06 1984-10-16 The United States Of America As Represented By The Secretary Of The Army Method of forming GaAs on Aly Ga1-y As transmission mode photocathodehode
US4421576A (en) * 1981-09-14 1983-12-20 Rca Corporation Method for forming an epitaxial compound semiconductor layer on a semi-insulating substrate
JPS5969977A (ja) * 1982-10-15 1984-04-20 Matsushita Electric Ind Co Ltd 半導体発光装置
JPH0634409B2 (ja) * 1984-01-20 1994-05-02 富士通株式会社 発光ダイオ−ド
JPS60198812A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体発光素子の製造方法
JPS61104680A (ja) * 1984-10-27 1986-05-22 Toshiba Corp 発光ダイオ−ドの製造方法
FR2574601B1 (fr) * 1984-12-11 1987-07-17 Menigaux Louis Procede de fabrication d'un laser a semi-conducteur a ruban enterre
JPS61154124A (ja) * 1984-12-27 1986-07-12 Toshiba Corp 半導体装置の製造方法
JPS61198789A (ja) * 1985-02-28 1986-09-03 Stanley Electric Co Ltd 光半導体素子の連続製造方法
JPS61281561A (ja) * 1985-06-06 1986-12-11 Oki Electric Ind Co Ltd 半導体面発光素子の製造方法
JPS61281560A (ja) * 1985-06-06 1986-12-11 Oki Electric Ind Co Ltd 半導体面発光素子の製造方法
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
JPS63304614A (ja) * 1987-06-03 1988-12-12 Matsushita Electric Ind Co Ltd 半導体エピタキシャル成長方法
JPS63312685A (ja) * 1987-06-16 1988-12-21 Fujitsu Ltd 発光ダイオ−ドの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4894368A (ja) * 1972-03-13 1973-12-05
JPS518180A (ja) * 1974-07-10 1976-01-22 Mitsubishi Electric Corp Tagenkagobutsuketsushohakubanno seizohoho
JPS5286059A (en) * 1976-01-13 1977-07-16 Nippon Telegr & Teleph Corp <Ntt> Process for production and apparatus used for process of semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ELECTRON. LETT., vol. 21, no. 5, 28 February 1985 (1985-02-28), pages 208 - 209 *
See also references of EP0322465A4 *

Also Published As

Publication number Publication date
US4921817A (en) 1990-05-01
EP0322465A4 (en) 1989-10-04
DE3851828T2 (de) 1995-05-11
DE3851828D1 (de) 1994-11-17
JPS6415913A (en) 1989-01-19
KR970010570B1 (en) 1997-06-28
EP0322465B1 (en) 1994-10-12
EP0322465A1 (en) 1989-07-05

Similar Documents

Publication Publication Date Title
EP0325493B1 (en) Epitaxial substrate for high-intensity LED, and method of manufacturing same
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP3914615B2 (ja) 半導体発光素子及びその製造方法
JPH07254732A (ja) 半導体発光装置
JPH06296040A (ja) 発光ダイオードの製造方法
JPH04242985A (ja) 窒化ガリウム系化合物半導体レーザダイオード
EP0616377B1 (en) Semiconductor light-emitting element and method for its manufacturing
US6809346B2 (en) Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode
JP6938568B2 (ja) 半導体光デバイスの製造方法及び半導体光デバイス
JPH08102548A (ja) 半導体発光素子及びその製造方法
WO1989000769A1 (en) Substrate for highly bright led and method of epitaxially growing the same
JP3442864B2 (ja) 半導体発光素子
JP2002368273A (ja) 半導体発光素子
JPH08274372A (ja) ３族窒化物半導体発光素子
JP4313478B2 (ja) ＡｌＧａＩｎＰ発光ダイオード
JP2001085742A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4401843B2 (ja) 正孔注入電極及び半導体素子
JP2003101071A (ja) 半導体発光素子
JP3577463B2 (ja) Ｉｉｉ族窒化物半導体発光ダイオード
JP3410166B2 (ja) 赤色発光ダイオード素子
JP2004356601A (ja) 発光ダイオード
US8629468B2 (en) Method for manufacturing light emitting device and light emitting device
JP4040135B2 (ja) ＺｎＳｅ系化合物半導体レーザの製造方法
JPH0730150A (ja) 発光ダイオード及びその製造方法
JP2804093B2 (ja) 光半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1988906070

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1988906070

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1988906070

Country of ref document: EP