DE3787163D1 - Halbleiterspeicher mit einer Speicherstruktur mit vielfachen Pegeln. - Google Patents

Halbleiterspeicher mit einer Speicherstruktur mit vielfachen Pegeln.

Info

Publication number
DE3787163D1
DE3787163D1 DE87311050T DE3787163T DE3787163D1 DE 3787163 D1 DE3787163 D1 DE 3787163D1 DE 87311050 T DE87311050 T DE 87311050T DE 3787163 T DE3787163 T DE 3787163T DE 3787163 D1 DE3787163 D1 DE 3787163D1
Authority
DE
Germany
Prior art keywords
memory
multiple levels
semiconductor memory
memory structure
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87311050T
Other languages
English (en)
Other versions
DE3787163T2 (de
Inventor
Thoru Patent Division Furuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3787163D1 publication Critical patent/DE3787163D1/de
Publication of DE3787163T2 publication Critical patent/DE3787163T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
DE87311050T 1986-12-15 1987-12-15 Halbleiterspeicher mit einer Speicherstruktur mit vielfachen Pegeln. Expired - Fee Related DE3787163T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61298398A JPS63149900A (ja) 1986-12-15 1986-12-15 半導体メモリ

Publications (2)

Publication Number Publication Date
DE3787163D1 true DE3787163D1 (de) 1993-09-30
DE3787163T2 DE3787163T2 (de) 1994-02-17

Family

ID=17859185

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87311050T Expired - Fee Related DE3787163T2 (de) 1986-12-15 1987-12-15 Halbleiterspeicher mit einer Speicherstruktur mit vielfachen Pegeln.

Country Status (5)

Country Link
US (1) US4841483A (de)
EP (1) EP0273639B1 (de)
JP (1) JPS63149900A (de)
KR (1) KR910006112B1 (de)
DE (1) DE3787163T2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2622179B2 (ja) * 1988-12-29 1997-06-18 シャープ株式会社 ダイナミック型半導体記憶装置
JPH02260298A (ja) * 1989-03-31 1990-10-23 Oki Electric Ind Co Ltd 不揮発性多値メモリ装置
JPH0834257B2 (ja) * 1990-04-20 1996-03-29 株式会社東芝 半導体メモリセル
JPH07122989B2 (ja) * 1990-06-27 1995-12-25 株式会社東芝 半導体記憶装置
JP2528737B2 (ja) * 1990-11-01 1996-08-28 三菱電機株式会社 半導体記憶装置およびその製造方法
JP2573416B2 (ja) * 1990-11-28 1997-01-22 株式会社東芝 半導体記憶装置
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
JP2564046B2 (ja) * 1991-02-13 1996-12-18 株式会社東芝 半導体記憶装置
EP0503633B1 (de) * 1991-03-14 1997-10-22 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung
JP3181311B2 (ja) * 1991-05-29 2001-07-03 株式会社東芝 半導体記憶装置
JP3464803B2 (ja) * 1991-11-27 2003-11-10 株式会社東芝 半導体メモリセル
US5291437A (en) * 1992-06-25 1994-03-01 Texas Instruments Incorporated Shared dummy cell
JPH08180688A (ja) * 1994-12-26 1996-07-12 Nec Corp 半導体記憶装置
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP3006510B2 (ja) * 1996-10-24 2000-02-07 日本電気株式会社 半導体メモリ
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
CA2217359C (en) * 1997-09-30 2005-04-12 Mosaid Technologies Incorporated Method for multilevel dram sensing
CA2273122A1 (en) * 1999-05-26 2000-11-26 Gershom Birk Multilevel dram with local reference generation
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
EP4342995A3 (de) 2006-03-31 2024-05-15 Chugai Seiyaku Kabushiki Kaisha Verfahren zur kontrolle der blut-pharmazeutizität von antikörpern
MY157796A (en) 2006-06-08 2016-07-29 Chugai Pharmaceutical Co Ltd Preventive or remedy for inflammatory disease
DE102007023653A1 (de) * 2007-05-22 2008-11-27 Qimonda Ag Halbleiterspeicher und Verfahren zum Betreiben eines Halbleiterspeichers
JP2009009641A (ja) * 2007-06-27 2009-01-15 Elpida Memory Inc 半導体記憶装置及びその読み出し方法
WO2009041643A1 (ja) 2007-09-26 2009-04-02 Chugai Seiyaku Kabushiki Kaisha Cdrのアミノ酸置換により抗体の等電点を改変する方法
JP4954326B2 (ja) 2008-04-11 2012-06-13 中外製薬株式会社 複数分子の抗原に繰り返し結合する抗原結合分子
TWI667346B (zh) 2010-03-30 2019-08-01 中外製藥股份有限公司 促進抗原消失之具有經修飾的FcRn親和力之抗體
WO2012053374A1 (en) * 2010-10-20 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US8933715B2 (en) * 2012-04-08 2015-01-13 Elm Technology Corporation Configurable vertical integration
CA2935143C (en) 2013-12-27 2024-05-07 Chugai Seiyaku Kabushiki Kaisha Method for purifying antibody having low isoelectric point
JP7457006B2 (ja) 2019-04-26 2024-03-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の動作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53144232A (en) * 1977-04-28 1978-12-15 Toshiba Corp Sensor circuit for multi-value signal charge transfer device
JPS5514588A (en) * 1978-07-19 1980-02-01 Toshiba Corp Semiconductor dynamic memory unit
JPS60239994A (ja) * 1984-05-15 1985-11-28 Seiko Epson Corp 多値ダイナミツクランダムアクセスメモリ
US4730280A (en) * 1984-11-20 1988-03-08 Fujitsu Limited Semiconductor memory device having sense amplifiers with different driving abilities

Also Published As

Publication number Publication date
KR880008337A (ko) 1988-08-30
EP0273639B1 (de) 1993-08-25
DE3787163T2 (de) 1994-02-17
KR910006112B1 (ko) 1991-08-13
EP0273639A3 (en) 1990-05-16
EP0273639A2 (de) 1988-07-06
US4841483A (en) 1989-06-20
JPS63149900A (ja) 1988-06-22
JPH059878B2 (de) 1993-02-08

Similar Documents

Publication Publication Date Title
DE3787163T2 (de) Halbleiterspeicher mit einer Speicherstruktur mit vielfachen Pegeln.
DE3485595D1 (de) Halbleiterspeicher mit einer speicherstruktur mit vielfachen pegeln.
DE3484955D1 (de) Halbleiterspeicher mit einer stapelstruktur.
DE3887926D1 (de) Halbleiteranordnung mit einer supraleitenden Metallisierung.
DE3583629D1 (de) Integrierte schaltung mit einer schmelzsicherungsschaltung.
DE3579130D1 (de) Halbleiter-anordnungen mit einer vergrabenen heterostruktur.
DE3751002T2 (de) Halbleiterspeicher.
DE3885532D1 (de) Halbleiter-Speicherschaltung mit einer Verzögerungsschaltung.
DE3788747T2 (de) Halbleiterspeicher.
DE3585733D1 (de) Halbleiterspeichereinrichtung mit lese-aenderung-schreib-konfiguration.
DE3586375D1 (de) Halbleiterspeicheranordnung mit einer redundanzschaltung.
DE3851392D1 (de) Halbleiteranordnung mit einer Leiterschicht.
DE3785133T2 (de) Halbleiterspeicheranordnung mit verbesserter bitzeilenordnung.
DE3771238D1 (de) Halbleiterspeicher.
DE3777927D1 (de) Halbleiterspeicheranordnung mit geteilten bitleitungen.
DE3784600T2 (de) Halbleiterspeicher mit schreibfunktion.
DE3777558D1 (de) Integrierte speicherschaltung mit einer einzigen schreibe-busschaltung.
DE3778470D1 (de) Halbleiterspeicheranordnung mit einer datenbus-ruecksetzungsschaltung.
DE3579654D1 (de) Halbleiterspeicheranordnung mit erweiterter anpassungsfaehigkeit.
DE68910705D1 (de) Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung.
DE3782808D1 (de) Halbleiterspeicheranordnung mit einem bitspaltenhochziehungsbetrieb.
DE69020237D1 (de) Halbleiterspeicheranordnung mit einer Bitleitungsstruktur mit niedrigem Geräusch.
DE3784298T2 (de) Halbleiterspeicher.
DE3775346D1 (de) Halbleiter-speicheranordnung mit einer vielzahl von speicherzellen vom ein-transistortyp.
DE3779618T2 (de) Halbleiterspeicher mit zellenanordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee