DE3780743T2 - Verfahren zum erzeugen von kontaktloechern durch siliziumnitrid und polyimid. - Google Patents

Verfahren zum erzeugen von kontaktloechern durch siliziumnitrid und polyimid.

Info

Publication number
DE3780743T2
DE3780743T2 DE8787113825T DE3780743T DE3780743T2 DE 3780743 T2 DE3780743 T2 DE 3780743T2 DE 8787113825 T DE8787113825 T DE 8787113825T DE 3780743 T DE3780743 T DE 3780743T DE 3780743 T2 DE3780743 T2 DE 3780743T2
Authority
DE
Germany
Prior art keywords
layer
polyimide
silicon nitride
photoresist
contact holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787113825T
Other languages
English (en)
Other versions
DE3780743D1 (de
Inventor
Madan Mohan Nanda
Steven Louis Peterman
David Stanasolovich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3780743D1 publication Critical patent/DE3780743D1/de
Application granted granted Critical
Publication of DE3780743T2 publication Critical patent/DE3780743T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Erzeugen von Kontaktlöchern durch Polyimid- und Siliziumnitridschichten, um Schaltkreise in einem integrierten Schaltkreis untereinander zu verbinden.
  • In der Herstellung von sehr hoch integrierten Schaltkreisen (VLSI) ist es zuweilen erforderlich, Verbindungen zwischen Metallisierungsebenen herzustellen, die durch eine oder mehrere Schichten aus Isoliermaterial voneinander getrennt sind. Im Fall eines integrierten Schaltkreises, wie in Fig. 1 dargestellt, in dem die Kontaktmetallschicht 10 nacheinander von einer Schicht 12 aus Siliziumnitrid und dann einer Schicht 14 aus Polyimid bedeckt ist, ist es erforderlich, Kontaktlöcher 16 durch diese beiden Schichten zu erzeugen, um Verbindungen mit weiteren Metallschichten herzustellen, die nachfolgend aufgebracht werden.
  • Es ist Stand der Technik, mit folgenden Verfahrensschritten Durchgangslöcher zu erzeugen:
  • 1) eine Photoresistschicht aufbringen; 2) lithographisch das Durchgangslochmuster definieren; und 3) die darunterliegende Schicht mit einem geeigneten nassen oder trockenen Ätzmittel ätzen. Ist es erforderlich, Durchgangslöcher durch zwei Schichten zu erzeugen, können die obigen Verfahrensschritte für die zweite Schicht wiederholt werden.
  • Das Problem liegt jedoch darin, daß es bei den Toleranzen der heutigen Technologien sehr schwierig ist, die Kontaktlöcher in den jeweiligen Schichten genau untereinander anzuordnen. Um sicherzustellen, daß die Kontaktlöcher ausreichend genau für eine brauchbare Metallisierung liegen, ist es erforderlich, die Kontaktlöcher in jeder Schicht deutlich breiter als eigentlich nötig zu machen, wie in Fig. 1 dargestellt. In VLSI-Anwendungen würde dies enorme Flächen auf einem Halbleiterchip beanspruchen.
  • IBM Technical Disclosure Bulletin, Vol. 27, No. 11, April 1985, Seite 6783-6784, "Via Hole Etch Process Through a Polyimide/Nitride Composite Layer", beschreibt ein Verfahren zum selbständigen Untereinanderanordnen, daß das Ätzen von Kontaktlöchern in einer Kompositschicht von Polyimid/Nitrid durch RIE erlaubt. Da die Dicke des Polyimids in den Gebieten der individuellen Öffnungen nicht homogen ist, wird das exponierte Polyimid RIE in einer CF&sub4;-Atmosphäre ausgesetzt, was gestoppt wird, wenn an der Basis einer ersten Öffnung in den Gebieten, wo am wenigsten Polyimid entfernt werden soll, eine dünne Polyimidschicht übrig ist. Das RIE wird in einer Sauerstoffatmosphäre fortgesetzt, bis alles Polyimid in der ersten Öffnung und allen anderen Öffnungen entfernt ist. Anschließend wird die Si&sub3;N&sub4;-Schicht in einer CF&sub4;-Atmosphäre geätzt. In diesem Verfahren ist kein Ätzstop für den ersten CF&sub4;-RIE-Schritt vorgesehen und der Atzüberhang in Sauerstoffatmosphäre kann nicht vernachlässigt werden, so daß eine Vergrößerung der Kontaktlochdimensionen erhalten wird.
  • Microelectronic Engineering 4(1986) 207-219, M. Deschler et. al., "Optimization Of Via Hole Plasma Etching In Polyimide for Overlay Interconnections" betrifft das Ätzen von Polyimidschichten in einem CF&sub4;-O&sub2;-Hochdruckplasma zum Herstellen V-förmiger Gruben. Gemäß diesem Stand der Technik werden bessere Bedingungen für die Herstellung von Kontaktlöchern erhalten, indem in einem Plasma mit einer CF&sub4;- Konzentration von etwa 5% in Sauerstoff geätzt wird.
  • Es ist ein Aufgabe dieser Erfindung, einen verbesserten Prozeß zum Herstellen von Kontaktlöchern durch eine Siliziumnitrid- und Polyimidschicht zu Verfügung zu stellen, wobei die Kontaktlöcher sich selbständig untereinander anordnen, so daß so wenig Chipfläche wie möglich verbraucht wird. Für dieses Verfahren ist nur ein Maskierschritt und ein lithographischer Schritt erforderlich, was die Anzahl der nötigen Prozeßschritte vermindert.
  • In Einklang mit diesen Aufgaben kann der folgende Prozeß verwendet werden, um gleichzeitig Kontaktlöcher durch eine Polyimid- und Siliziumnitridschicht zu erzeugen:
  • 1. Erzeugen eines Substrates mit einer ersten Schicht aus Siliziumnitrid und einer zweiten Schicht aus Polyimid;
  • 2. Aufbringen einer Photoresistschicht, die in der Lage ist, negativ geneigte Profile zu erzeugen;
  • 3. Lithographisches Definieren eines Musters von Kontaktlöchern in dem Photoresist;
  • 4. Entwickeln des Photoresists, um ein Muster von Kontaktlöchern mit negativ geneigtem Profil zu erhalten;
  • 5. Ätzen der Polyimidschicht mit einer CF&sub4;/O&sub2;-Gasmischung, wobei die entwickelte Photoresistschicht als Ätzmaske verwendet wird; und
  • 6. Ätzen der Siliziumnitridschicht mit einer CF&sub4;/H&sub2;-Gasmischung, wobei die geätzte Polyimidschicht als Ätzmaske verwendet wird.
  • Die oben beschriebenen und andere Vorteile sind leichter verständlich mit Bezug auf das bevorzugte Ausführungsbeispiel und die Zeichnungen, wobei:
  • Fig. 1 eine geschnittene Darstellung eines Halbleiterchips ist, die ein Verfahren gemäß dem Stand der Technik zum Herstellen von Kontaktlöchern durch zwei Isolierschichten darstellt.
  • Fig. 2A-E geschnittene Darstellungen eines Halbleiterchips sind, die Verfahrensschritte zum Herstellen von Kontaktlöchern durch zwei isolierende Schichten gemäß dieser Erfindung darstellen.
  • Eine geschnittene Darstellung eines Teils eines Halbleiterchips ist schematisch in Fig. 2A gezeigt. Das Substrat 20 zeigt den Teil eines Halbleiterchips, der bis zum Aufbringen von Metall oder anderen Sorten von Verbindungslinien bearbeitet wurde. Ein erstes Metallniveau 22 ist bereits auf das Substrat 20 aufgebracht worden. Die Wahl des Metalls für dieses erste Metallniveau 22 spielt für diese Erfindung keine Rolle und jegliches für diesen Zweck benutzte Metall kann verwendet werden. Es ist ausgesprochen üblich, VLSI-Schaltkreise zu entwerfen, in denen mehrere Niveaus von Metallverbindungen erforderlich sind. Um Kurzschlüsse zwischen Metallniveaus zu vermeiden, können Isolier- und Passivierschichten zwischen den Metallniveaus aufgebracht werden. In diesem bevorzugten Ausführungsbeispiel wird eine dünne, gleichförmige Schicht von Siliziumnitrid 24 mit einer Dicke von etwa 0.2-1.0 um zunächst auf das Substrat 20 und die Metallinien 22 aufgebracht. Als Verfahren zum Aufbringen des Siliziumnitrids kommen chemische Dampfabschaltung oder jegliche andere für diesen Zweck gebräuchliche Techniken in Frage. Auf die Siliziumnitridschicht 24 wird eine Planarisierschicht aus Polyimid 26 aufgebracht. Das Polyimid kann in einer Dicke in dem Bereich von 0.4-2.5 um aufgesponnen oder aufgesprüht werden, wie es dem Fachmann wohlbekannt ist.
  • Um elektrischen Kontakt zwischen dem ersten Metallniveau 22 und einem weiteren Metallniveau (nicht dargestellt) herzustellen, ist es erforderlich, ein Kontaktloch durch die Siliziumnitridschicht 24 und die Polyimidschicht 26 mit einem Profil, wie es durch die gepunkteten Linien dargestellt ist, zu erzeugen. Die leichte Neigung dieses Kontaktloches ist erforderlich, um eine gleichmäßige Metallbedeckung sicherzustellen.
  • Der erste Schritt bei der Erzeugung des Kontaktlochs ist das Aufbringen einer Photoresistschicht 28, wie in Fig. 2B dargestellt. Die Dicke der Photoresistschicht 28 liegt vorzugsweise in dem Bereich von 1.0-2.5 um. Die Auswahl des Photoresists ist nicht von großer Bedeutung, aber es sollte einer sein, der ein geneigtes Profil wie in Fig. 2C gezeigt erzeugen kann und relativ ätzbeständig ist. Ein positiver Photoresist mit einem Zusatz wie Imidazol wurde verwendet und hat sehr gute Ergebnisse gebracht.
  • Wie in noch in Fig. 2C dargestellt, wird die Photoresistschicht 28 einer Strahlung durch eine Maske (nicht dargestellt) wie üblich ausgesetzt und dann entwickelt, wobei eine Struktur, wie in Fig. 2C dargestellt, bestehen bleibt.
  • Die Polyimidschicht 26 wird reaktiv ionengeätzt, wobei die entwickelte Photoresistschicht 28 als Ätzmaske verwendet wird, und dies unter folgenden Prozeßparametern:
  • Energiedichte - 0.10 Watt pro Quadratzentimeter
  • CF&sub4; Durchflußrate - 6-10 cm³/min bei Standardbedingungen
  • O&sub2; Durchflußrate - 85-100 cm³/min bei Standardbedingungen
  • Druck - 33.25-53.2 ubar (3.325-5.32 Pa).
  • Die erhaltene Struktur ist in Fig. 2D dargestellt. Das Kontaktloch durch die Siliziumnitridschicht 24 wird anschließend mit einem anderen reaktiven Ionenätzverfahren mit den folgenden Parametern erzeugt:
  • Energiedichte - 0.25 Watt pro Quardratzentimeter
  • CF&sub4; Durchflußrate - 80-83 cm³/min bei Standardbedingungen
  • H&sub2; Durchflußrate - 15-19 cm³/min bei Standardbedingungen
  • Druck - 26.6-46.55 ubar (2.66-4.65 Pa).
  • Die erhaltene Struktur nach Entfernen des Resists ist in Fig. 2E dargestellt. Aufgrund der vernachlässigbaren organischen Ätzrate bei den CF&sub4;/H&sub2;-Prozeßbedingungen werden die Dimensionen und das Profil des Polyimids beibehalten. Die erhaltene Struktur ist nun bereit für das Aufbringen eines zweiten Metallniveaus.

Claims (2)

1. Verfahren zum Erzeugen von Kontaktlöchern durch eine Siliziumnitridschicht (24) und eine Polyimidschicht (26), wobei die Schichten auf einem integrierten Chip mit einer Vielzahl von Halbleiterbauelementen und mindestens einer Ebene von metallischen Leitern (22) angeordnet ist, das die folgenden Verfahrensschritte in der folgenden Reihenfolge umfaßt:
Aufbringen einer Siliziumnitridschicht (24) auf die Halbleiterbauelemente, wobei die Siliziumnitridschicht eine Dicke in dem Bereich von 0.2 bis 1.0 Mikrometer hat;
Aufbringen einer Polyimidschicht (26) auf dieser Siliziumnitridschicht (24), wobei die Polyimidschicht eine Dicke in dem Bereich von 0.4 bis 2.5 Mikrometer hat;
Aufbringen einer Photolackschicht (28), die Seitenwälle mit einem negativen Profil bilden kann, auf die Polyimidschicht (26);
Musterförmiges Belichten der Photolackschicht (28) durch Strahlung;
Entwickeln der belichteten Photolackschicht (28), um ein Bild mit negativ geflankten Seitenwällen zu bilden;
Ätzen der Polyimidschicht (26) mit einer Mischung von CF&sub4; und O&sub2;, wobei die mit einem Muster versehene Photolackschicht als Ätzmaske verwendet wird; und
Ätzen der Siliziumnitridschicht (24) mit einer Mischung von CF&sub4; und H&sub2;, wobei die geätzte Polyimidschicht (26) als Ätzmaske verwendet wird.
2. Verfahren gemäß Anspruch 1, wobei der Photolack ein positiver Photolack mit einem Imidazol als Additiv ist.
DE8787113825T 1986-10-09 1987-09-22 Verfahren zum erzeugen von kontaktloechern durch siliziumnitrid und polyimid. Expired - Fee Related DE3780743T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US91735086A 1986-10-09 1986-10-09

Publications (2)

Publication Number Publication Date
DE3780743D1 DE3780743D1 (de) 1992-09-03
DE3780743T2 true DE3780743T2 (de) 1993-03-11

Family

ID=25438667

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787113825T Expired - Fee Related DE3780743T2 (de) 1986-10-09 1987-09-22 Verfahren zum erzeugen von kontaktloechern durch siliziumnitrid und polyimid.

Country Status (4)

Country Link
US (1) US4978419A (de)
EP (1) EP0263348B1 (de)
JP (1) JPS63104425A (de)
DE (1) DE3780743T2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410420A (ja) * 1990-04-26 1992-01-14 Sanyo Electric Co Ltd 半導体集積回路の製造方法
FR2671909B1 (fr) * 1991-01-17 1999-01-22 Alcatel Nv Procede de lithogravure sur saillie notamment sur substrat semiconducteur.
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
KR940008323B1 (ko) * 1991-10-16 1994-09-12 삼성전자 주식회사 반도체장치의 층간접속방법
US5266530A (en) * 1991-11-08 1993-11-30 Bell Communications Research, Inc. Self-aligned gated electron field emitter
JPH05234965A (ja) * 1992-02-21 1993-09-10 Sony Corp コンタクトホールの形成方法
US5543335A (en) * 1993-05-05 1996-08-06 Ixys Corporation Advanced power device process for low drop
GB2279804A (en) * 1993-07-02 1995-01-11 Plessey Semiconductors Ltd Insulating layers for multilayer wiring
US5747375A (en) * 1993-07-22 1998-05-05 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor integrated circuit device
GB9414362D0 (en) * 1994-07-15 1994-09-07 Plessey Semiconductors Ltd Trimmable capacitor
KR0179838B1 (ko) * 1995-09-02 1999-04-15 문정환 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
JPH09306901A (ja) * 1996-05-17 1997-11-28 Nec Corp 半導体装置の製造方法
KR100226749B1 (ko) * 1997-04-24 1999-10-15 구본준 반도체 소자의 제조 방법
US5976987A (en) * 1997-10-03 1999-11-02 Vlsi Technology, Inc. In-situ corner rounding during oxide etch for improved plug fill
US6557253B1 (en) 1998-02-09 2003-05-06 Tessera, Inc. Method of making components with releasable leads
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP3387478B2 (ja) * 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3847068B2 (ja) * 2000-09-11 2006-11-15 アルプス電気株式会社 薄膜磁気ヘッド及びその製造方法
US6800422B2 (en) 2001-05-11 2004-10-05 Shipley Company, L.L.C. Thick film photoresists and methods for use thereof
US6645848B2 (en) 2001-06-01 2003-11-11 Emcore Corporation Method of improving the fabrication of etched semiconductor devices
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US20040171260A1 (en) * 2002-06-14 2004-09-02 Lam Research Corporation Line edge roughness control
DE10241990B4 (de) * 2002-09-11 2006-11-09 Infineon Technologies Ag Verfahren zur Strukturierung von Schichten auf Halbleiterbauelementen
JP2008300557A (ja) * 2007-05-30 2008-12-11 Mitsubishi Electric Corp 半導体装置
US8039356B2 (en) * 2010-01-20 2011-10-18 International Business Machines Corporation Through silicon via lithographic alignment and registration

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
DE3175488D1 (en) * 1981-02-07 1986-11-20 Ibm Deutschland Process for the formation and the filling of holes in a layer applied to a substrate
US4423547A (en) * 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
JPS58140139A (ja) * 1982-02-16 1983-08-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4447290A (en) * 1982-06-10 1984-05-08 Intel Corporation CMOS Process with unique plasma etching step
JPS59149025A (ja) * 1983-02-16 1984-08-25 Hitachi Ltd 半導体装置の製造法
US4497684A (en) * 1983-02-22 1985-02-05 Amdahl Corporation Lift-off process for depositing metal on a substrate
JPS59214240A (ja) * 1983-05-09 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
US4430153A (en) * 1983-06-30 1984-02-07 International Business Machines Corporation Method of forming an RIE etch barrier by in situ conversion of a silicon containing alkyl polyamide/polyimide
US4495220A (en) * 1983-10-07 1985-01-22 Trw Inc. Polyimide inter-metal dielectric process
US4487652A (en) * 1984-03-30 1984-12-11 Motorola, Inc. Slope etch of polyimide
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4523976A (en) * 1984-07-02 1985-06-18 Motorola, Inc. Method for forming semiconductor devices
JPS6237945A (ja) * 1985-08-13 1987-02-18 Toshiba Corp 半導体装置の製造方法
US4758306A (en) * 1987-08-17 1988-07-19 International Business Machines Corporation Stud formation method optimizing insulator gap-fill and metal hole-fill

Also Published As

Publication number Publication date
DE3780743D1 (de) 1992-09-03
EP0263348B1 (de) 1992-07-29
JPS63104425A (ja) 1988-05-09
EP0263348A3 (en) 1988-10-05
EP0263348A2 (de) 1988-04-13
US4978419A (en) 1990-12-18

Similar Documents

Publication Publication Date Title
DE3780743T2 (de) Verfahren zum erzeugen von kontaktloechern durch siliziumnitrid und polyimid.
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
EP0570609B1 (de) Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
DE68924468T2 (de) Verfahren und Struktur zur Herstellung einer Isolierung aus VLSI- und ULSI-Schaltungen.
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE3203898C2 (de)
DE3877412T2 (de) Bei einer mehrere halbleiterbausteine beinhaltenden verpackung fuer hohe ansprueche verwendbares mehrschichtenverbindungssystem.
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE69114346T2 (de) Verfahren zum Herstellen von mehrlagigen koplanaren Leitungs-/Isolator-Schichten unter Verwendung von lichtempfindlichem Polyimid.
DE69015472T2 (de) Gezielte Metallniederschlagung.
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE19626039A1 (de) Verfahren zum Herstellen einer Metalleitung
DE1639263B1 (de) Photolithographisches verfahren zum herstellen von halbleiter bauelementen oder integrierten schaltungen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2227344A1 (de) Verfahren zum aufbringen einer selektiv geaetzten, organischen schicht auf eine halbleiteroberflaeche
DE3782389T2 (de) "lift-off" verfahren zur herstellung von leiterbahnen auf einem substrat.
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
DE69416808T2 (de) Verfahren zur Herstellung einer mehrschichtigen Halbleitervorrichtung
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
DE3852370T2 (de) Flankenstruktur aus organischem Material.
DE3234907A1 (de) Verfahren zum herstellen einer monolithisch integrierten schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee