DE3530777A1 - Dynamische speichervorrichtung - Google Patents

Dynamische speichervorrichtung

Info

Publication number
DE3530777A1
DE3530777A1 DE19853530777 DE3530777A DE3530777A1 DE 3530777 A1 DE3530777 A1 DE 3530777A1 DE 19853530777 DE19853530777 DE 19853530777 DE 3530777 A DE3530777 A DE 3530777A DE 3530777 A1 DE3530777 A1 DE 3530777A1
Authority
DE
Germany
Prior art keywords
voltage
substrate
storage device
dynamic storage
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19853530777
Other languages
English (en)
Inventor
Katsumi Nishinomiya Hyogo Dosaka
Kazuyasu Itami Hyogo Fujishima
Hideto Itami Hyogo Hidaka
Masaki Kumanoya
Hideshi Miyatake
Tsutomu Amagasaki Hyogo Yoshihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3530777A1 publication Critical patent/DE3530777A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

TER MEER · MÜLLER ■ STEfNMELStER IAl t S U b_ f S h 1 D θ Π k i - F - 3 6' 7 3 - O
Dynamische Speichervorrichtung
Beschreibung
Die Erfindung betrifft eine dynamische Speichervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1.
Insbesondere bezieht sich die Erfindung auf eine Verbesserung der Spannungsversorgung von Speicherzellenanode bzw. Speicherzellenplatte und Substrat bei einem dynamischen MOS-RAM.
Bei dynamischen MOS-RAMs werden üblicherweise Speicherzellen mit einem Transistor und einem Kondensator (1-Transistor/1-Kondensator Speicherzellen) verwendet, die nachfolgend abgekürzt als 1Tr-1C-Speicherzellen bezeichnet werden. Die Figur 1 zeigt einen Querschnitt durch eine derartige 1Tr-1C-SpeicherzelIe. Sie enthält eine Bitleitungselektrode (1), eine Wortleitungselektrode (2), Diffusionsschichten (4), Oxydfilme (5) und (6), einen Speicherknotenpunkt (7) (vergleiche auch Fig. 2) und ein Substrat (8). Die Elemente (1), (2), (4) und (5) bilden einen MOS-Transistor, während die Elemente (3), (6) und (7) einen MOS-Kondensator bilden.
Die Zellenanodenelektrode (3) ist üblicherweise mit Erdpotential oder mit einer VersorgungsspannungsquelIe verbunden. In der 1Tr-1C-SpeicherzelIe sind Ladungsträger an der invertierten Schicht des Speicherknotenpunktes (7) gespeichert. Ein Ersatzschaltbild der 1Tr-1C-Speicherzel-Ie ist in Fig. 2 dargestellt. Gemäß dieser Fig. 2 ist
TER MEER · MÖLLER · STEIN KIEISTER ; ; ^ i t"S U;b i Stl i Den kl - F-'3B 73-02 "
eine MOS-Kapazität mit (9) bezeichnet, während eine Übergangskapazität zwischen der invertierten Schicht und dem Substrat (8) mit (10) bezeichnet ist. Die Übergangskapazität (10) beträgt normalerweise 20 % der MOS-Kapazität (9) 5
Bei Erhöhung der Speicherdichte eines dynamischen RAMs verkleinern sich die Zellenbereiche, so daß sich dadurch die MOS-Kapazität (9) und die Übergangskapazität (10) ebenfalls verkleinern. Um dieses Problem zu lösen, wurde bereits versucht, einen dünnen Film als Oxydfilm unterhalb der Zellenanode bzw. Zellenplatte zu verwenden, um auf diese Weise die Speicherkapazität zu sichern bzw. zu schützen. Mit abnehmender Filmdicke nimmt jedoch auch die Widerstandsfestigkeit ab, so daß bei dieser Maßnahme die Betriebszuverlässigkeit herabgesetzt wird. Als Gegenmaßnahme wurde vorgeschlagen, die Spannung der Zellenanode (3) nur halb so groß wie die Spannung zu wählen, die in den Speicherknotenpunkt (7) eingeschrieben werden soll. Hierdurch wird die Spannung, die an den Gate-Oxydfilm (6) angelegt wird, auf die Hälfte verringert, wodurch sich eine erheblich höhere Widerstandsfestigkeit ergibt.
Es gibt zwei Typen von Schaltungen, mit deren Hilfe eine Spannung erzeugbar ist, die halb so groß wie die Schreibspannung in einem dynamischen RAM ist, der durch eine einzige Versorgungsspannung von 5 V versorgt wird. Die eine Schaltung ist in Fig. 3 dargestellt und besitzt Widerstände (11, 12) zur Spannungsaufteilung. Die andere Schaltung ist in Fig. 4 dargestellt und besitzt MOS-Transistoren (13) zur Spannungsunterteilung. Die Ausgangswiderstände sind jedoch notwendigerweise relativ hoch aufgrund der Beschränkungen hinsichtlich der Ruhe- bzw. Reserveströme in den dynamischen RAMs oder aufgrund der Beschränkungen hinsichtlich der Transistorgrößen in beiden Fällen bei Verwendung der Schaltungen nach den Figuren 3 und 4.
TER meer · möller . STEiNMEfet&R "-- 311 tsüb i sh i Denki - F-'3~673-02
"~ 3b'JU777
In dynamischen RAMs, bei denen die Substratspannung im Inneren eines Chips erzeugt wird, besteht die Gefahr, daß die in der Speicherzelle gespeicherte Ladung bzw. Information verlorengeht, wenn die Zellenanode bzw. Zellenplatte einen hohen elektrischen Widerstand gegenüber dem Erdpotential bzw. der Versorgungsspannung annimmt.
Dieser oben beschriebene Nachteil wird im weiteren detaillierter erläutert.
Üblicherweise wird die Substratspannung durch eine Ladungspumpenschaltung erzeugt, wie sie in Fig. 5 dargestellt ist. Mit der Bezugsziffer (14) sind ein MOS-Transistor, mit der Bezugsziffer (15) ein Kondensator, mit der Bezugsziffer (16) ein Oszillator und mit dem Bezugszeichen Vßn eine Substratspannung bezeichnet. Die Betriebsweise der Ladungspumpenschaltung ist allgemein bekannt und braucht nicht im einzelnen beschrieben zu werden. Die durch diese Schaltung erzeugte Substratspannung VßB ist eine elektrisch gleitende Spannung, im Unterschied zu den Spannungen, die durch externe Spannungsquellen erzeugt werden. Es ist daher zu erwarten, daß diese Spannung zum Beispiel durch Kapazitätskopplungen und dergleichen beeinflußt wird.
Beim Betrieb eines dynamischen RAM werden Aufladungen und Entladungen wiederholt durchgeführt. Werden die Übergangskapazitäten, die mit vielen Transistoren verbunden sind, auf einmal bzw. gleichzeitig■aufgeladen oder entladen, so schwankt die Substratspannung aufgrund von Kapazitätskopplungen der Übergangskapazitäten.
In der Fig. 6 sind typische Signalverläufe, unter anderem auch der Verlauf der Substratspannung, dargestellt, wie sie beim Betrieb eines dynamischen RAM auftreten.
Mit WL sind ein Wortleitungssignal, mit SE ein Lesesignal
■Mitsubishi Denki - F-3673-02
~ 3 b 3 U 7 7 7
und mit Vnn wiederum die Substratspannung bezeichnet.
Nachdem ein äußeres RAS-Signal von einem hohen Pegel auf einen niedrigen Pegel übergeht, steigt das Wortleitungssignal WL an und nimmt einen hohen Pegel ein. Die Information der Speicherzelle wird dann zur Bitleitung übertragen. Danach steigt das Lesesignal SE an und nimmt einen hohen Pegel ein, so daß die Bitleitung abgetastet bzw. ausgelesen wird. In üblichen dynamischen RAMs werden alle Bitleitungen auf einmal abgetastet bzw. ausgelesen, so daß die mit allen Bitleitungen verbundenen großen Übergangskapazitäten entladen werden. Aufgrund dieser Kondensatorkopplung verändert sich die Substratspannung Vg8 in Richtung negativer Spannungswerte. Wenn das externe RAS-Signal anschließend wieder hohen Pegel annimmt, fällt das Wortleitungssignal WL auf den niedrigen Pegel zurück. Im Anschluß daran werden alle Bitleitungen vorgeladen. Die Substratspannung VßB ändert sich daher in entgegengesetzter Richtung, also in Richtung positiver Spannungswerte.
In der Fig. 7 sind Potentialpegel für Elektronen im Speicherzellenbereich dargestellt. SN zeigt Potentialpegel für den Speicherknotenpunkt, WL Potentialpegel für die Wortleitung und BL Potentialpegel für die Bitleitung .
Zunächst wird der Betrieb vor einer Änderung beschrieben:
Mit L ist ein Potentialpegel bezeichnet, der angenommen wird, wenn ein niedriger Pegel eingeschrieben ist. Elektronen werden bis zu diesem Pegel zugeführt. Mit H ist ein Potentialpegel bezeichnet, der eingenommen wird, wenn ein hoher Pegel eingeschrieben ist. In diesem Fall werden Elektronen bis zu diesem hohen Pegel zugeführt. Die Differenz zwischen dem L- und dem
TER meer · möller · sTEiNiidEfeTER : _ :M*i ^s Q b i.-; h i Denk ί - F-3673-02
Η-Zustand entspricht der Differenz der Ladungsmenge der gespeicherten Ladungen. Der EIN-Zustand der WL-Einrichtung bedeutet, daß die Wortleitung geöffnet ist. In diesem Fall kann der Potentialpegel auf den hohen Pegel H herunterfallen und in den Speicherknotenpunkt eingeschrieben werden. Der AUS-Zustand der WL-Einrichtung bedeutet, daß die Wortleitung geschlossen ist, so daß Speicherknotenpunkt und Bitleitung voneinander getrennt sind.
10
Im folgenden sei angenommen, daß die Bitleitung BL abgetastet bzw. ausgelesen wird, ein Signal mit niedrigem oder hohem Pegel im Speicherknotenpunkt gespeichert ist, und daß die Wortleitung WL geschlossen ist. Die Substratspannung ändert sich in diesem Fall in positiver Richtung, also in Richtung positiver Spannungen, während sich die Spannung am Speicherknotenpunkt ebenfalls in positiver Richtung um einen Betrag ändert, der durch Unterteilung der Änderung der Substratspannung im Verhältnis von Übergangskapazität (10) zu MOS-Kapazität (9) erhalten wird, wie in Fig. 2 zu erkennen ist. In diesem Zustand fallen nach der Veränderung beide Potentiale mit niedrigem und hohem Pegel herunter, wie in Fig. 7 dargestellt ist. Nimmt die Wortleitung im nächsten Zyklus einen hohen Pegel an, so fällt das Potential der Wortleitung nur bis zum hohen Pegel H vor der Änderung herunter, so daß die nach Änderung ausgelesene Ladungsmenge abnimmt, wie durch den schraffierten Bereich in Fig. 7 gezeigt ist. Der Umfang dieser Abnahme entspricht dabei der Änderung der Substratspannung. Die Änderung der Substratspannung hängt von der übergangskapazität ab, durch die Kapazitätskopplungen hervorgerufen werden, und weiter von Streukapazitäten zwischen dem Substrat und dem Erdpotential bzw. zwischen dem Substrat und der Spannungsversorgungsquelle. Ist die Streukapazität groß, wird nur eine geringe Änderung der Substratspan-
Mitsubishi Denki - F-3673-02
_ -- 3b3ÜV7'
nung erhalten. Die Streukapazität des Substrats selbst setzt sich aus der Summe von Übergangskapazitäten der Diffusionsschichten der Erdleitung und der Spannungsversorgungsleitung, der Kapazität zwischen dem Substrat und Erde aufgrund der Übergangskapazitäten der Bitleitungexi, der Kapazität zwischen dem Substrat und Erde aufgrund der Übergangskapazität des Speicherknotenpunktes, und der MOS-Kapazität zusammen. In Speichern mit großem Speichervermögen erreicht der Anteil der Kapazität zwischen dem Substrat und Erde aufgrund der Übergangskapazität des Speicherknotenpunktes und der MOS-Kapazität im Vergleich zu den anderen Kapazitäten einen Wert von etwa 50 %.
Wie anhand des in Fig. 2 dargestellten Ersatzschaltbi1-
des zu erkennen ist, ist die Kapazität pro Speicherzelle zwischen dem Substrat und Erde aufgrund der Übergangskapazität des Speicherknotenpunktes gleich der Summe aus Übergangskapazität (10) und MOS-Kapazität (9) . Die Übergangskapazität (10) beträgt dabei etwa 20 % der MOS-Kapazität (9), während die Kapazität zwischen dem Substrat und Erde ungefähr gleich der'Übergangskapazität (10) ist.
Wird an die Zellenanode bzw. Zellenplatte eine Spannung angelegt, die nur halb so groß ist wie die Schreibspannung, so nimmt die Zellenanode gegenüber Erde einen hochohmigen Zustand ein, wie bereits beschrieben. In diesem Fall wird die MOS-Kapazität (9) gegenüber Erde effektiv sehr klein, so daß die MOS-Kapazität (9) nicht unberücksichtigt bleiben kann. Vielmehr nimmt die Kapazität pro Speicherzelle zwischen dem Substrat und Erde durch die Übergangskapazität des Speicherknotenpunktes hindurch ab, und zwar auf einen Wert, der erheblich unterhalb der Übergangskapazität (10) liegt. 35
Daher nimmt auch die Streukapazität des Substrats selbst
TER meer · Müller ■ STBiiNitviEi^TER : Mitsubishi Denki - F-3673-02
x_^_ ^__ j b J U 7 7
ab, so daß eine große Änderung der Substratspannung aufgrund der Aufladung und Entladung der Bitleitung auftritt, Die Substratspannung kann dabei um das Zwei- bis Dreifache gegenüber dem Normalwert geändert werden. 5
Wie oben beschrieben besitzt der dynamische RAM den Nachteil, daß sich sein Arbeitsbereich aufgrund der kleineren Speicherladungsmenge verringert, wenn eine Spannung, die nur halb so groß wie die Schreibspannung ist, an die ZeI-lenanode bzw. Zellenplatte der Halbleiterspeichervorrichtung angelegt wird, die eine Generatorschaltung zur Erzeugung der Substratspannung einschließt.
Eine andere dynamische Speichervorrichtung ist bereits aus der us-ps 4,240,292 bekannt. In dieser Patentschrift wird eine RAM-Speicherzelle (Speicherzelle mit wahlfreiem Zugriff) beschrieben, bei der unterschiedliche Oxydfilmdicken für den Kondensator und den Transistor vorgesehen sind. Zur Erhöhung der Speicherkapazität wird ein dünner Oxydfilm verwendet, während gleichzeitig die Zellenanodenspannung herabgesetzt wird, beispielsweise auf einen Wert, der halb so groß wie die Schreibspannung ist. Dadurch wird das an den Oxydfilm angelegte elektrische Feld verringert.
Eine weitere dynamische Speicherzelle ist in dem Artikel "Single 5V, 64K RAM with Scaled-Down MOS Structure" HIROO MASUDA et al. IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. ED-27, No. 8, August 1980, S. 1607 -1612, diskutiert. Insbesondere ist erwähnt, daß in einem dynamischen RAM, der eine Generatorschaltung zur Erzeugung einer Substratspannung einschließt, das Signal/ Rauschverhältnis aufgrund der Schwankung der Substratspannung herabgesetzt wird, wobei die Schwankung durch Kapazitätskopplungen der durch Bitleitungen und Decoder gebildeten Übergänge verursacht und bei der Aufla-
TER meer · Müller · STEfNiSiE[STER. . !"Mitsubishi Denki - F-3673-CT2
^^ "_ Ίο - 3b3U777
dung und Entladung der Bitleitungen bzw. des Decoders entsteht. Weiterhin ist ein dynamischer RAM im Artikel "A 5V-only 64K Dynamic RAM", Lionel S. White et al., ISSCC Digest of Technical Papers, S. 230 - 231, Februar 1980, diskutiert. In diesem Artikel wird erwähnt, daß es möglich ist, Änderungen der Substratspannung dadurch zu unterdrücken, daß diese auf Erdpegel gehalten wird.
Der Erfindung liegt die Aufgabe zugrunde, einen dynamischen RAM zu schaffen, dessen Gate-Oxyd-Film eine erhöhte Durchbruchsspannung aufweist, und bei dem keine Verkleinerung der speicherbaren elektrischen Ladungsmenge auftritt, auch wenn an die Zellenanode bzw. ZeI-lenplatte eine Spannung angelegt wird, die nur halb so groß wie die Schreibspannung ist.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben.
Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die dynamische Speichervorrichtung mit einem Substrat und mehreren jeweils einen Transistor und einen Kondensator aufweisenden Speicherzellen, die an ihrer einen Kondensatorplatte bzw. Zellenanode eine Spannung erhalten, die nur halb so groß wie die Schreibspannung ist, zeichnet sich dadurch aus, daß das Substrat mit einer Spannungsquelle verbunden ist, durch die eine konstante Spannung an das Substrat anlegbar ist.
Die Zeichnung stellt Ausführungsbeispiele der Erfindung dar. Es zeigen:
Fig. 1 einen Querschnitt durch eine 1Tr-1C-SpeicherzelIe nach dem Stand der Technik,
TER meer ■ Möller · STEiNMEisTKR Mitsubishi Denki - F-3673-02
"^ "'_ n _ Τ53Ό77Τ
Fig. 2 ein Ersatzschaltbld der Speicherzelle nach Fig. 1, bei dem die ZeIlenanodenspannung mit dem Erdpotential übereinstimmt,
Fig. 3 und 4 Schaltdiagramme einer Generatorschaltung zur Erzeugung einer Spannung, die nur halb so groß wie die Schreibspannung ist,
Fig. 5 ein Schaltdiagramm einer konventionellen Ladungspumpenschaltung ,
Fig. 6 ein Diagramm mit verschiedenen Signalverlaufen zur Erläuterung der Änderung der Substratspannung, Fig. 7 ein Diagramm mit Potentialpegeln für Elektronen zur Erläuterung einer Speicherladungsverminderung beim Auftreten einer Schwankung der Substratspannung, Fig. 8 einen Querschnitt durch eine 1Tr-1C-SpeicherzelIe nach einem ersten Ausführungsbeispiel der Erfindung, an deren Zellenanode eine Spannung angelegt ist, die nur
halb so groß wie die Schreibspannung ist, und deren Substratspannung gleich dem Erdpotential ist, und Fig. 9 einen Querschnitt durch eine andere 1Tr-1C-Speicherzelle, die auf einem epitaktisch gewachsenen Substrat aufgebracht ist.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Fig. 8 näher beschrieben. In Fig. 8 sind gleiche Elemente wie in den Fig. 1 und 3 mit gleichen Bezugszeichen versehen. Eine Spannung, die der Hälfte der Schreibspannung entspricht (halbe Schreibspannung), ist mit Hilfe der Widerstände (11) und (12) an die Zellenelektrode bzw. Zellenplatte über die Elektrode (3) angelegt. An das Substrat (8) ist eine Substratspannung angelegt, die fest auf Erdpotential liegt.
Da bei diesem Ausführungsbeispiel das Substrat fest mit Erdpotential verbunden ist, kann keine Änderung der Substratspannung auftreten. Dementsprechend tritt auch kein Verlust an Ladungsspeichermenge auf. Die Spannung an der
ter meer · Müller ■ steinmei-ster -Mitsub'Shi Denki - F-3673-02
^ 3 b 3 U 7 7
- 12 -
Zellenanode bzw. Zellenplatte wird auf dem halben Wert der Schreibspannung gehalten, so daß ein dynamischer RAM mit einer erhöhten Durchbruchsspannung des Oxydfilms erhalten wird. Die Durchschlagsfestigkeit des Oxydfilms erhöht sich daher in Bezug auf die abgesenkte Spannung.
Bei einem üblichen dynamischen RAM wird eine umgekehrte bzw. Sperrvorspannung für die Diffusionsschichten an das Substrat angelegt, um eine Injektion von Elektronen in die Speicherzelle aus einer mit ihr verbundenen Schaltung aufgrund einer negativen Spitzenspannung oder negativen Eingangsspannung zu verhindern. Liegt das Substrat fest auf Erdpotential, so kann zwar die Möglichkeit einer Injektion von Elektronen auftreten, dieses Problem wird jedoch dadurch abgeschwächt bzw. beseitigt, daß für das Substrat selbst Material mit sehr vielen Rekombinationszentren verwendet wird, beispielsweise eine p+-Schicht 18. An der Oberfläche dieser Schicht befindet sich eine p~-Schicht (17), die beispielsweise eine epitaktisch gewachsene Schicht ist und zur Bildung eines Elementbereichs dient, in den die Schichten (4) eingebracht, und auf den die Schichten (5, 6) bzw. Elektroden (2, 3) aufgebracht werden, wie in Fig. 9 dargestellt ist. Bei einer derartigen Struktur werden die genannten Elektroden in den tiefliegenden Bereich des Substrats übertragen.
Wie beim Ausführungsbeispiel nach Fig. 8 gezeigt ist, liegt das Substrat fest auf Erdpotential. Hierauf ist die Erfindung jedoch nicht beschränkt. Vielmehr kann in dem Fall, in dem eine einzige 5V-SpannungsquelIe verwendet wird, die Substratspannung auch eine externe Spannung sein bzw. durch eine externe Spannungsquelle erzeugt werden, wobei ebenfalls die zuvor genannten Wirkungen erzielt werden.
- Milsubishi Denki - F-3673-02
353Ü777
- -13 -
Wie vorgehend beschrieben worden ist, wird das Substrat (8) an eine konstante Spannung gelegt bzw. auf stabilem Potential gehalten, so daß kein Verlust an Ladungsspeichermenge aufgrund einer Änderung der Substratspannung auftreten kann, auch wenn die Spannung an der Zellenanode bzw. Kondensatorplatte nur die Hälfte der Schreibspannung beträgt. Hierdurch erhöht sich ferner die Durchbruchsspannung des Gate-Oxyd-Films bzw. seine Widerstandsfestigkeit in Bezug auf die an ihm anliegende Spannung. Der dynamische RAM besitzt somit eine hohe Betriebszuverlässigkeit und einen großen Arbeitsbereich.

Claims (4)

3530777 TER M EER-MULLER-STEI N MEISTER PATENTANWÄLTE - EUROPEAN PATENT ATTORNEYS Dipl.-Chem. Dr. N. ter Meer Dipl. Ing. H. Steinmeister Dipl. Ing. F. E. Müller Artur-Ladebeck-Strasse Mauerkircherstrasse 45 D-8000 MÜNCHEN 80 D-48OO BIELEFELD 1 Mü/Ur/ki F-3673-02 28. August 1985 MITSUBISHI DENKI KABUSHIKI KAISHA 2-3, Marunouchi 2-chome Chiyoda-ku, Tokyo/Japan Dynamische Speichervorrichtung Priorität: 31. August 1984, Japan, Nr. Sho. 59-183074 (P) Patentansprüche
1. Dynamische Speichervorrichtung mit einem Substrat (8, 18) und mehreren jeweils einen Transistor und einen Kondensator aufweisenden Speicherzellen, die an ihrer einen Kondensatorplatte (3) eine Spannung erhalten, die nur halb so groß wie die Schreibspannung ist, dadurch gekennzeichnet, daß das Substrat (8, 18) mit einer Spannungsquelle verbunden ist, durch die eine konstante Spannung an das Substrat (8, 18) anlegbar ist.
2. Dynamische Speichervorrichtung nach Anspruch 1,
TER meer ■ Müller · sxeifvivieisrJER : : ΎΛt"süb 1 shi Denki - F36'73-02
dadurch gekennzeichnet, daß die Spannungsqueile außerhalb der dynamischen Speichervorrichtung liegt.
3. Dynamische Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Spannungsquelle eine auf Erdpotential liegende Spannung 1iefert.
4. Dynamische Speichervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das Substrat (18) mit Ausnahme eines Elementbereichs (17), in dem Transistor und Kondensator liegen, aus einem Material besteht, das sehr viele Rekombinationszentren für Elektronen enthält.
DE19853530777 1984-08-31 1985-08-28 Dynamische speichervorrichtung Withdrawn DE3530777A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183074A JPH0782753B2 (ja) 1984-08-31 1984-08-31 ダイナミックメモリ装置

Publications (1)

Publication Number Publication Date
DE3530777A1 true DE3530777A1 (de) 1986-03-13

Family

ID=16129293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853530777 Withdrawn DE3530777A1 (de) 1984-08-31 1985-08-28 Dynamische speichervorrichtung

Country Status (3)

Country Link
US (1) US4712123A (de)
JP (1) JPH0782753B2 (de)
DE (1) DE3530777A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3920646A1 (de) * 1988-08-26 1990-03-08 Mitsubishi Electric Corp Halbleiterspeichereinrichtung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655859B2 (ja) * 1988-02-03 1997-09-24 株式会社日立製作所 半導体記憶装置
JPH02214323A (ja) * 1989-02-15 1990-08-27 Mitsubishi Electric Corp 適応型ハイパスフィルタ
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240092A (en) * 1976-09-13 1980-12-16 Texas Instruments Incorporated Random access memory cell with different capacitor and transistor oxide thickness

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US424002A (en) * 1890-03-25 Fruit-grader
GB1374009A (en) * 1971-08-09 1974-11-13 Ibm Information storage
JPS50125684A (de) * 1974-03-20 1975-10-02
GB2007430B (en) * 1977-11-03 1982-03-03 Western Electric Co Semicinductor device and fabrication method
JPS5894190A (ja) * 1981-11-27 1983-06-04 Mitsubishi Electric Corp Mosダイナミツクメモリ
JPS59117258A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240092A (en) * 1976-09-13 1980-12-16 Texas Instruments Incorporated Random access memory cell with different capacitor and transistor oxide thickness

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
B. Prince/G.Due-Gundessen, Semicunsmoroe Memories, 1983, Verl. John Wiley & Sons, S.57, 58 *
Electronics, Vol. 54, 7.4.81, S. 95 *
ISSEC Digest of Technical Papers, Febr.1980, S.230, 231 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3920646A1 (de) * 1988-08-26 1990-03-08 Mitsubishi Electric Corp Halbleiterspeichereinrichtung

Also Published As

Publication number Publication date
US4712123A (en) 1987-12-08
JPH0782753B2 (ja) 1995-09-06
JPS6161293A (ja) 1986-03-29

Similar Documents

Publication Publication Date Title
DE2557359C2 (de) Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem
DE69531090T2 (de) Speicherzelle und Wortleitungstreiber für ASIC-hergestellten integrierten DRAM-Speicher
DE3032657C2 (de)
DE3925153C2 (de)
DE2850305C2 (de) Halbleiterspeichervorrichtung
DE4022153C2 (de)
DE69839034T2 (de) Halbleiter-Speicher-Vorrichtung und Verfahren zu deren Herstellung
DE4240002C2 (de) Halbleiterspeichervorrichtung
DE3519249A1 (de) Halbleitervorrichtung mit einer fehlerverhuetungseinrichtung
DE4121292A1 (de) Halbleiterspeichervorrichtung
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE2901233A1 (de) Dynamischer lese-auffrischdetektor
DE2707456C3 (de)
DE3002492C2 (de)
DE2347968C3 (de) Assoziative Speicherzelle
DE2242332C3 (de) Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff
DE3235672A1 (de) Aktiver hochziehkreis
DE4309364C2 (de) Halbleiterspeichervorrichtung und Betriebsverfahren dafür
DE10256959A1 (de) Halbleiterspeichervorrichtung mit Speicherzellen, die keine Auffrischvorgänge erfordern
DE3312263C2 (de) Integrierte Hochspannungs-Verteiler-und Steuerschaltungsanordnung und Verfahren zur selektiven Einspeisung einer Hochspannung in Schaltungsknoten
DE2363089A1 (de) Speicherzelle mit feldeffekttransistoren
EP1153394B1 (de) Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
EP1099224A2 (de) Schaltungsanordnung zur generierung einer referenzspannung für das auslesen eines ferroelektrischen speichers
DE2309616C2 (de) Halbleiterspeicherschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal