DE3501902A1 - Datenspeichereinrichtung - Google Patents
DatenspeichereinrichtungInfo
- Publication number
- DE3501902A1 DE3501902A1 DE19853501902 DE3501902A DE3501902A1 DE 3501902 A1 DE3501902 A1 DE 3501902A1 DE 19853501902 DE19853501902 DE 19853501902 DE 3501902 A DE3501902 A DE 3501902A DE 3501902 A1 DE3501902 A1 DE 3501902A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- data storage
- main line
- line
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Dipl.-Ing. A. Wasmeier
Dipl.-Ing. H. Graf
Zugelassen beim Europäischen Patentamt · Professional Representatives before the European Patent Office
Patentanwälte Postfach 382 8400 Regensburg 1 | Unser Zeichen Our Ref. |
D-8400 REGENSBURG 1 | GREFLINGER STRASSE 7 ? Telefon (0941) 547 53 |
An das Deutsche Patentamt Zweibrückenstraße 12 |
I/p 11.778 | Telegramm Begpatent Rgb. |
8000 München 2 | Telex 65709 repat d .:■ | |
Tag Date |
||
Ihr Zeichen Ihre Nachricht Your Ref. Your Letter |
18. Januar 1985 W/He |
|
Anmelder: INTERNATIONAL COMPUTERS LIMITED,
ICL House, Putney, London SW15 ISW, England
Titel: "Datenspeichereinrichtung"
Priorität: Großbritannien - Nr. 8401806 vom 24.1.1984
Erfinder: Johnson Loo - Ingenieur
Die Erfindung bezieht sich auf Datenspeichereinrichtungen mit den Merkmalen des Oberbegriffes des Anspruches 1.
Ein Faktor, der die Arbeitsgeschwindigkeit eines Datenspeichers begrenzt, ist die Zeit, die zur Verteilung der gewünschten
Adresse an die einzelnen Speicherchips erforderlich ist, aus denen der Speicher aufgebaut ist.
Aufgabe der Erfindung ist es, eine Möglichkeit zu schaffen, um diesen Zeitfaktor zu verringern.
Gemäß der Erfindung wird dies bei einer Datenspeichereinrichtung der gattungsgemäßen Art dadurch erreicht, daß die
Adressenhauptleitung an jedem Ende durch eine Leitungsab-schlußschaltung
abgeschlossen ist, die Signalreflexionen auf der Hauptleitung unterdrückt und auch Prüfvorgänge an der
Adresse durchführt.
Da die Leitungsabschlußschaltungen Signalreflexionen unterdrücken,
braucht die Adresse nicht über eine so lange Periode auf der Hauptleitung bereitgestellt werden, und damit kann
die Zykluszeit reduziert werden. Da die Leitungsabschlußschaltungen auch als Prüfschaltungen wirken, stellen sie eine
wirtschaftliche Verwendung von logischen Schaltungen dar.
In weiterer Ausgestaltung der Erfindung wird vorgeschlagen, die Speicherchips in einer Vielzahl von Gruppen anzuordnen,
wobei jede Gruppe eine getrennte Adressenhauptleitung besitzt, die parallel zu den Adresseneingängen aller Chips in
dieser Gruppe geschaltet ist, daß ein Adressensignal an alle Hauptleitungen parallel verteilt wird, und daß jede Hauptleitung
eine Leitungsabschlußschaltung an jedem Ende besitzt. Vorzugsweise vergleicht eine der Leitungsabschlußschaltungen,
die jeder Hauptleitung zugeordnet sind, die Adresse auf dieser Hauptleitung mit der Adresse auf der Hauptleitung in
Der Speicher wird durch ein 16-Bit-Adressensignal adressiert.
Die beiden Bits mit größtem Wert der Adresse werden zur Auswahl des speziellen Satzes von vier Bausteinen verwendet,
in denen das gewünschte Datenwort sich befindet. Die übrigen 14 Bits werden auf alle Chips parallel verteilt, so daß ein
Bit aus jedem Chip ausgewählt wird.
"Die Speicheradresse wird aus einer der beiden möglichen
Quellen erhalten, nämlich eine Datenadresse DADD oder eine Codeadresse CADD, wobei letztere verwendet wird, wenn ein
Code (d.h. Programminstruktionen) im Speicher zugegriffen wird. Die beiden Quellenadressen werden parallel einem Satz
von vier Multiplexern MXO - MX3 aufgegeben. Alle diese Multiplexer werden parallel betrieben, so daß sie in einem
ersten Zustand alle DADD und in einem zweiten Zustand alle CADD auswählen.
der benachbarten Gruppe von Spexcherchips. Dieser Test kann
kontinuierlich während des normalen Betriebes des Speichers
durchgeführt werden. Die andere der Leitungsabschlußschaltun- j
gen kann die Adresse auf der Hauptleitung mit einem vorbe- '
stimmten Wert vergleichen. Dieser kann während diagnostischer }
Versuche benutzt werden, bei denen der vorbestimmte Wert zum '%
Adressieren des Speichers dient. P
Nachstehend wird eine Datenspeichereinrichtung nach der *'
Erfindung anhand eines Ausführungsbeispieles in Form eines {
Blockschaltbildes der Einrichtung in Verbindung mit der I
Zeichnung beschrieben. t
Der Datenspeicher weist 16 Speicherbausteine MO - Ml5 auf. ['
Jeder dieser Bausteine enthält neun Speicherchips CO - C8 mit f;
direktem Zugriff (RAM). Jeder Chip besitzt 16.384 (16 K) ϊ
individuell adressierbare Bitspeicherplätze. Der Speicher ist h
so organisiert, daß eine Gesamtspeicherkapazität von 64 K i
Datenv/örtern vorliegt, wobei jedes Wort 36 Bits (32 Datenbits »
und 4 Paritätsbits) besitzt.
Nachstehend wird die Art und Weise, in der die Adressen auf die Chips verteilt werden, beschrieben. Der Ausgang eines
jeden Multiplexers MXO - 3 wird fächerförmig auf vier der Speicherbausteine verteilt. Die fächerförmigen Verteilungspfade aus den Multiplexern enthalten Widerstände R von 20 Ohm
zum Zweck der Dämpfung von Schwingungen. Jeder in der Zeichnung dargestellte Pfad besteht aus 14 parallelen
Bitleitungen, und zwar eine für jedes Adressenbit. Deshalb stellt jeder Widerstand R in der Zeichnung eine Gruppe von
solchen Widerständen, und zwar einen in jeder Bitleitung, dar.
Innerhalb eines jeden Bausteines ist die Adresse auf die neun
Chips CO - C8 über eine interne Adressenhauptleitung 10 verteilt. Ein Ende dieser Hauptleitung wird durch eine
Vergleichsschaltung 11 abgeschlossen, die fortlaufend die Adresse auf dieser Hauptleitung mit der Adresse auf der
Hauptleitung im benachbarten Baustein vergleicht. Dies bedeutet, daß die Adresse im Baustein MO mit der Adresse im
Baustein Ml, die Adresse im Baustein M2 mit der Adresse im
Baustein M3 usw. verglichen wird. Die Ausgänge aller Vergleichsvorrichtungen 11 werden in einem UND-Gatter 12 zur
Erzeugung eines Gesamtprüfsignals kombiniert. Wenn keine
Fehler in der Adressenverteilungsschaltung auftreten, sollten die Adressen auf allen Hauptleitungen 10 die gleichen sein
und deshalb sollten alle Vergleichsschaltungen 11 Gleichheit anzeigen und damit das UND-Gatter 14 freigegeben sein. Dieser
Test wird während des normalen Betriebes des Speichers durchgeführt.
Das andere Ende einer jeden Hauptleitung 10 wird durch eine Musterprüfschaltung 13 abgeschlossen, die die Adresse auf
dieser Hauptleitung mit einem starren, vorbestimmten Prüfmuster vergleicht, das für alle Bausteine MO - Ml5 das gleiche
ist. Das Prüfmuster kann beispielsweise ein Muster "lauter Einsen" sein. Die Resultate aus allen Schaltungen 13 werden
in einem UND-Gatter 14 so kombiniert, daß ein Gesamtprüfsignal
erzeugt wird.
Von Zeit zu Zeit kann die Adressierung der Chips dadurch geprüft werden, daß das vorbestimmte Prüfmuster dem Adresseneingang
des Speichers aufgegeben wird. Wenn diese Adresse von allen Hauptleitungen 10 richtig aufgenommen wird, zeigen die
Prüfschaltungen 13 alle Gleichheit an, und damit wird das
UND-Gatter 14 freigegeben. Dieser Test ist in der Lage, ein fehlerhaftes Verhalten eines der Multiplexer MXO - 3 anzuzeigen,
das durch die Vergleichsprüfung der Schaltungen 11 nicht
angezeigt werden könnte.
Die Vergleichsvorrichtungen 11 und die Musterprüfschaltungen
13 sind alle aus Schottky-Transistor-Transistor-Logikschaltungen (STTL) aufgebaut und stellen Abschlüsse für die
inneren Hauptleitungen 10 dar, die zusammen mit den Widerständen R Reflexionen an den Hauptleitungen unterdrücken.
Diese Eliminierung von Reflexionen ermöglicht, daß die Adressenhauptleitungen mit einer höheren Taktgeschwindigkeit
betrieben werden, so daß die Zyklusdauer des Speichers verringert wird. Beispielsweise ist es möglich, mit der
Erfindung die Speicherzykluszeit von 120 Nanosekunden auf 60 Nanosekunden zu verkürzen.
Anstatt eine Vielzahl von Multiplexern MXO - MX3 zu verwenden,
wie dargestellt, ist es auch möglich, einen einzigen Multiplexer zu verwenden, um die gewünschte Adresse auszuwählen,
und dann den Ausgang dieses Multiplexers einer Vielzahl von Treiberschaltungen zuzuführen, um die Adresse
fächerföripig auf alle Bausteine zu verteilen. Dies würde
jedoch eine zusätzliche logische Verzögerung in den Adressenpfad einführen. Durch Verwendung einer Vielzahl von Multiplexern
in der dargestellten Weise, wird die Notwendigkeit von Treiberschaltungen eliminiert und damit die Adressierung
beschleunigt.
ORIGINAL INSPECTED
- Leerseite -
Claims (6)
1. Datenspeichereinrichtung mit einer Vielzahl von Speicherchips und einer Adressenhauptleitung, die parallel zu den
Adresseneingängen der Chips geschaltet ist, dadurch gekennzeichnet, daß die Adressenhauptleitung (10) an jedem
Ende durch eine Leitungsabschlußschaltung (11, 13) abgeschlossen ist, die Signalreflexionen auf der Hauptleitung
unterdrückt und ferner Prüfvorgänge an der Adresse ausführt.
2. Datenspeichereinrichtung nach Anspruch 1, dadurch gekenn- ;
zeichnet, daß die Speicherchips (CO - C9) in einer Vielzahl von Gruppen (MO - Ml5) angeordnet sind, daß jede
Gruppe eine getrennte Adressenhauptleitung (10) besitzt,
die parallel zu den Adresseneingängen aller Chips in ,
dieser Gruppe geschaltet ist, daß ein Adressensignal auf alle Hauptleitungen parallel verteilt ist, und daß jede
Hauptleitung eine Leitungsabschlußschaltung (11 - 13) an -f
jedem Ende aufweist. ^
3. Datenspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß eine Leitungsabschlußschaltung (11) auf '.·>
jeder Hauptleitung (10) die Adresse auf dieser Hauptlei- ; tung mit der Adresse auf der der benachbarten Gruppe
zugeordneten Hauptleitung vergleicht.
4. Datenspeichereinrichtung nach Anspruch 3, dadurch gekennzeichnet,
daß die andere Leitungsabschlußschaltung (13)
auf jeder Hauptleitung (10) die Adresse auf dieser :
Hauptleitung mit einem vorbestimmten Wert vergleicht. ·'
5. Datenspeichereinrichtung nach einem der Ansprüche 2 - 4, ■■
dadurch gekennzeichnet, daß die Ausgänge der Leitungsab-schlußschaltungen
(11, 13) in mindestens einem UND- ::
Gatter (12, 14) vereinigt sind, um ein Gesamtprüfsignal für die Einrichtung zu erzeugen.
6. Datenspeichereinrichtung nach einem der Ansprüche 2 - 5,
gekennzeichnet durch erste und zweite Adresseneingangspfade (DADD, CADD) und eine Vielzahl von Hultiplexern
(MX), deren jeder erste und zweite Eingänge besitzt, die mit den ersten und zweiten Adresseneingangspfaden verbunden
sind, und deren jeder einen Ausgang besitzt, der mit einer entsprechenden Vielzahl der Hauptleitungen verbunden
ist, und die parallel so gesteuert sind, daß jeder Multiplexer den gleichen der Adresseneingangspfade
auswählt.
7, Datenspeicheranordnung nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß jede Leitungsabschlußschaltung
(11, 13) aus einer Schottky-Transistor-Transistor-Logikschaltung
besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB848401806A GB8401806D0 (en) | 1984-01-24 | 1984-01-24 | Data storage apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3501902A1 true DE3501902A1 (de) | 1985-08-01 |
Family
ID=10555444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853501902 Ceased DE3501902A1 (de) | 1984-01-24 | 1985-01-22 | Datenspeichereinrichtung |
Country Status (7)
Country | Link |
---|---|
US (1) | US4628512A (de) |
JP (1) | JPS60160097A (de) |
AU (1) | AU574422B2 (de) |
DE (1) | DE3501902A1 (de) |
FR (1) | FR2558633B1 (de) |
GB (2) | GB8401806D0 (de) |
ZA (1) | ZA85213B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8401806D0 (en) * | 1984-01-24 | 1984-02-29 | Int Computers Ltd | Data storage apparatus |
US4891811A (en) * | 1987-02-13 | 1990-01-02 | International Business Machines Corporation | Efficient address test for large memories |
JP3821678B2 (ja) * | 2001-09-06 | 2006-09-13 | エルピーダメモリ株式会社 | メモリ装置 |
KR20160091688A (ko) * | 2015-01-26 | 2016-08-03 | 에스케이하이닉스 주식회사 | 포스트 패키지 리페어 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3982111A (en) * | 1975-08-04 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Memory diagnostic arrangement |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1548848A (de) * | 1967-01-13 | 1968-12-06 | ||
NL170992C (nl) * | 1973-09-11 | 1983-01-17 | Philips Nv | Geintegreerd geheugensysteem. |
US3944800A (en) * | 1975-08-04 | 1976-03-16 | Bell Telephone Laboratories, Incorporated | Memory diagnostic arrangement |
US4085448A (en) * | 1976-10-04 | 1978-04-18 | International Business Machines Corporation | Data communication bus structure |
US4245344A (en) * | 1979-04-02 | 1981-01-13 | Rockwell International Corporation | Processing system with dual buses |
DE3003291C2 (de) * | 1980-01-30 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Zweikanalige Datenverarbeitungsanordnung für Eisenbahnsicherungszwecke |
US4403111A (en) * | 1981-07-15 | 1983-09-06 | Icot Corporation | Apparatus for interconnecting data communication equipment and data terminal equipment |
DE3275798D1 (en) * | 1981-10-21 | 1987-04-23 | Elxsi | Bus system |
GB8401806D0 (en) * | 1984-01-24 | 1984-02-29 | Int Computers Ltd | Data storage apparatus |
-
1984
- 1984-01-24 GB GB848401806A patent/GB8401806D0/en active Pending
-
1985
- 1985-01-09 ZA ZA85213A patent/ZA85213B/xx unknown
- 1985-01-11 US US06/690,726 patent/US4628512A/en not_active Expired - Fee Related
- 1985-01-11 GB GB08500763A patent/GB2153562B/en not_active Expired
- 1985-01-22 DE DE19853501902 patent/DE3501902A1/de not_active Ceased
- 1985-01-23 JP JP60009326A patent/JPS60160097A/ja active Pending
- 1985-01-23 AU AU38027/85A patent/AU574422B2/en not_active Ceased
- 1985-01-24 FR FR8501002A patent/FR2558633B1/fr not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3982111A (en) * | 1975-08-04 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Memory diagnostic arrangement |
Non-Patent Citations (1)
Title |
---|
Electronic Design, 30.9.81, S. 227-233 * |
Also Published As
Publication number | Publication date |
---|---|
JPS60160097A (ja) | 1985-08-21 |
GB8401806D0 (en) | 1984-02-29 |
GB2153562A (en) | 1985-08-21 |
ZA85213B (en) | 1985-09-25 |
US4628512A (en) | 1986-12-09 |
GB8500763D0 (en) | 1985-02-13 |
AU574422B2 (en) | 1988-07-07 |
GB2153562B (en) | 1987-10-14 |
FR2558633A1 (fr) | 1985-07-26 |
AU3802785A (en) | 1985-08-01 |
FR2558633B1 (fr) | 1988-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2803989C2 (de) | Digitaldatenspeicher mit wahlfreiem Zugriff | |
DE2008663C3 (de) | Datenspeicher- und Datenspeicheransteuerschaltung | |
DE3886114T2 (de) | Halbleiterspeichergerät mit redundanter Speicherzellenmatrix. | |
DE2442191C2 (de) | Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens | |
DE19530100C2 (de) | Integrierte Dram-Schaltung mit Reihenkopierschaltung und Verfahren | |
DE2948159A1 (de) | Integrierter speicherbaustein mit waehlbaren betriebsfunktionen | |
DE19614443A1 (de) | Inhalts-adressierbarer Speicher | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE3329022A1 (de) | Datenspeichereinrichtung | |
DE2364254A1 (de) | Schaltungsanordnung fuer datenverarbeitende geraete | |
DE2527062C3 (de) | Anpassungsfähiger Adressendecodierer | |
DE2261786A1 (de) | Nur-lese-speicher hoher dichte | |
DE69219518T2 (de) | Halbleiterspeicheranordnung | |
DE69125876T2 (de) | Kennzeichenschaltung für nichtflüchtige Speicheranordnung | |
DE2515099A1 (de) | Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten | |
DE2364253A1 (de) | Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung | |
DE69025782T2 (de) | Registerbankschaltung | |
DE3024153A1 (de) | Speicher-subsystem | |
DE3501902A1 (de) | Datenspeichereinrichtung | |
DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen | |
DE3780551T2 (de) | Speichereinrichtung unter verwendung von adressenmultiplex. | |
DE3828289C2 (de) | ||
DE69321544T2 (de) | Halbleiterspeicheranordnung | |
DE3242234A1 (de) | Hochintegrierte halbleiterspeicherschaltung | |
DE69626625T2 (de) | Verfahren, um redundante fehlerhafte Adressen in einer Speicheranordnung mit Redundanz zu erkennen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |