DE3329022A1 - Datenspeichereinrichtung - Google Patents

Description

Dipl.-lng. A. Wasmeier

Zugelassen beim Europäischen Patentamt - Professional Representatives before the European Patent Office Patentanwälte Postfach 382 8400 Regensburg 1 An das

Deutsche Patentamt Zu/eibrückenstraße

8000 München D-8400 REGENSBURG GREFLINGER STRASSE 7 Telefon (09 41) 5 47 53 Telegramm Begpatent Rgb. Telex 6 5709 repat d

ihr Zeichen
Ycur Ref.

Ihre Nachricht Your Letter Unser Zeichen
Our Ref.

I/p 11.210

Tag Date

3. August W/Ja

Anmelder: International Computers Limited ICL House, Putney, London SW15 ISW England

Titel: Erfinder: Datenspeichereinrichtung

Michael John.Ratcliffe

69 Edenbridge Road. Ladybridge Park Cheadle Hulme, Cheshire, SKR 5PX, England.

Priorität Großbritannien

Nr. 82 23 439

vom 14. August 1982

Konten: Bayerische Vereinsbank (BLZ 750 20073) 5 839 Postscheck München (BLZ 700100 80) 893 69-801 Gerichtsstand Regensburg

Datenspeichereinrichtunq

Die Erfindung bezieht sich auf Datenspeichereinrichtungen nacn dem Oberbegriff des Anspruches 1.

Es ist bekannt, Datenspeichereinrichtungen mit einer Fehleranzeige- und Korrekturlogik auszurüsten. Beispielsweise sind Hamming-Codes in der Lage, Doppelbit fehler anzuzeigen und Einfachbitfehler anzuzeigen und zu korrigieren.

Es ist ferner bekannt, Datenspeichereinrichtunqen aus einer Anzahl von Speicher vorrichtungen, z.B. Speicherchips mit direktem Zugriff, aufzubauen. Die Chips können beispielsweise auf einer gedruckten Schaltungsplat te angeordnet sein, die Eingengs-und Ausgangsverbindungen für Daten und verschiedene Steuersignale, z.B. Adressenbits, Markiersignale usw. aufweist. Die Steuersignale werden allen Chips parallel zugeführt, und dies macht üblicherweise erforderlich, daß geeignete Treiberschaltungen verwendet werden, um den erforderlichen Ansteuerung sstrom einzuspeisen, damit jedes Steuersignal auf eine Anzahl von Chips wirkt.

Bei einer solchen Anordnung tritt unter anderem das Problem auf, daß dann, wenn eine der Treiberschaltungen fehlerhaft arbeitet, verschiedene Chips einen unrichtigen Ausqang ergeben, was zu Mehrfach fehler η führt, die von der Fehleranzeioelogik nicht aufgezeigt werden können.

Aufgabe der Erfindung ist es deshalb, eine Datenspeichereinrichtung vorzuschlagen, bei der ein fehlerhaftes Arbeiten einer Treiberschaltung nicht zu anzeigbaren Fehlern führt.

Gemäß der Erfindung wird diese Aufgabe mit den Merkmalen des Kennzeichens des Anspruches 1 gelöst·

Weitere Ausgestaltungen der Erfindung sind Gegenstand der
Unteransprüche.

Dies bewirkt, daß dann, wenn eine Treiberschaltung fehlerhaft arbeitet, höchstens η Bits in einem gegebenen Datenwort beeinfluQ.t .werden und damit irgendwelche Fehler, die sich aus dieser fehlerhaften Arbeitsweise ergeben, von der Fehleranzeigevorrichtung zur Anzeige gebracht werden können.

Bei einer speziellen Ausführungsform der Erfindung weist die
Speichereinrichtung eine Vielzahl von Reihen von Speichervorrichtungen auf, die Bits eines bestimmten Wortes sind alle in der gleichen Reihe gespeichert, und jede Treiberschaltung speist das Steuersignal in nicht mehr als η Speichervorrichtungen in jeder Reihe ein. ' .

Nachstehend wird die Erfindung in Verbindung mit' der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigt:

Fig. 1 ein Gesamtschaltbild der Speichereinrichtung nach der

Erfindung,

Fig. 2 eine Schaltungsplatte im Detail, und
Fig. 3 die Art und Weise, in der Steuersignale auf Chips auf der Schaltungsplatte verteilt werden.

Nach Fig. 1 weist die Datenspeichereinrichtung einen Datenspeicher 10 mit 512 K individuell adressierbaren Speicherplätzen ■ auf, deren jeder 39 Bits aufnimmt. Die ersten 32 Bits in jedam Speicherplatz stellen ein Datenwort dar, während die übrigen 7 Bits einen Hämming-Code zum Prüfen und Korrigieren der Date.n
repräsentieren.

Der Speicher 10 besteht aus drei identischen gedruckten Schaltungsplatten 11, von denen jede einen Speicherabschnitt mit
einer Breite von 13 Bits hält. Jede Schaltungsplatte weist

dreizehn Dateneingangsanschlüsse 12 und dreizehn Datenausgangsanschlüsse 14 zur Eingabe und Ausgabe von Daten oder Hamming-Code-Bits auf.

Jedes Eingangsdatenv/ort wird einem Hamming-Code-Generator 15 zugeführt, der den entsprechenden Hamming-Code erzeugt. Dieser Code wi.rd in den Speicher 10 zusammen mit den Daten eingeschrieben. Jedes aus dem Speicher 10 ausgelesene Datenwort \i/ird zusammen mit dem zugeordneten Hamming-Code in eine Prüfschaltung 16 eingeführt. Diese Schaltung ist in der Lage, Doppelbitfehler in einem beliebigen Datenwort anzuzeigen, sowie Einzelbit fehler anzuzeigen und zu korrigieren. In letzterem Fall gibt die Prüfschaltung 16 an, welches Bit fehlerhaft ist, und steuert eine Inverterschaltung 17, so daß das fehlerhafte Bit invertiert und damit korrigiert wird.

Die Erzeugung von Hamming-Codes und die Prüfschaltungen sind in der Technik bekannt und somit u/erden diese Schaltungen hier nicht weitererläutert.

Figur 2 zeigt eine der Schaltungsplatten 11 im Detail. Die Schaltungsplatt.e nimmt sechsundzwanzig Speicherchips 20 mit direktem Zugriff auf, die in zwei Reihen und dreizehn Spalten angeordnet sind. Jeder Chip enthält 256 K individuell adressierbare Bits. Die drei Schaltungsplatten besitzen somit insgesamt neununddreißig Spalten, wobei jede Spalte zwei Chips 20 mit insgesamt 512 K Bit-Speicherplätzen enthält, d.h. ein Bit für jedes Wort. Die Bits eines jeden Datenwortes (und die Hamming-Bits) sind über die Spalten verteilt, und zwar jeweils ein Bit eines jeden Wortes pro Spalte. Die Bits eines bestimmten Wortes sind allein der gleichen Reihe von Chips vorhanden.

Jeder Dateneingangsanschluß 12 ist über eine Treiberschaltung 21 mit den Dateneingängen der entsprechenden Spalte von Speicherchips 20 verbunden. Die Datenausgänge einer jeden Spalte von

Chips 20 sind in einem ODER-Gatter 22 kombiniert und werden über einen Datenausgangspuffer 23 mit dem entsprechenden Anschluß der dreizehn Ausgangsanschlüsse 14 verbunden.

Um eineder 256 K Speicherplätze in einem Chip zu adressiereh, ist es erforderlich, eine 18-Bit-Adresse einzuspeisen. Diese Adresse wird in die Schaltungsplatte in zwei aufeinanderfolgenden Teilen von 9 Bits über neun Adressenleitungen A0-A8 eingeführt. Diese beiden Teile werden in zwei Adressenreqister mit 9 Bits (nicht dargestellt) in jedem Chip durch entsprechende Harkiersignale RAS und CAS eingegattert. Die beiden Reihen von Chips haben getrennte RAS-Signale. Dies dient zur Auswahl •zwischen den beiden Reihen, so daß eine der beiden 256 K Hälften des Speichers adressiert wird. Es sind ferner verschiedene andere Steuersignale, z.B. ein Schreibfreiqabesignal·WE zur Steuerunq der Chips 20 vorgesehen, sie werden jedoch nicht beschrieben, da sie zum Verständnis der Erfindung nicht erforderlich sind.

Es gibt somit verschiedene Steuersignale, z.B. die Adressensignale AO bis A8, das Markiersignal CAS und das Schreibfreigabe-, signal WE, die auf jeden Chip auf der Schaltungsplatte verteilt uerden müssen. Die Fig. 3 zeigt, wie eines der Steuersignale -AO verteilt wird. Die anderen Steuersignale werden in ähnlicher Weise verteilt .

Das Signal AO wird über eine Treiberschaltung.30 zugeführt, die einen ausreichend hohen Ausgangsstrom erzeugt, um sieben weitere' Treiberschaltungen 31 anzusteuern. Jede diese Treiberschaltungen 31 verteilt dann das Signal auf zwei Spalten von Chips 20, d.h. auf vier Chips, nämlich zwei in der ersten und zwei in der zweiten Reihe (eine Ausnahme hiervon bildet die letzte der Treiberschaltungen; da die Anzahl von Spalten ungerade ist, wird •in diesem Fall das Signal nur auf eine Spalte gegeben).

Hieraus ergibt sich, daß jede Treiberschaltung 31 das Signal AO auf nicht mehr als zwei Chips in jeder Reihe η ibt. i-ienn so kleine der ! re iberscha 11 unqen fehlerhaft arbeitet, t/erden menmehr als zwei Chips in irgendeiner .Weihe falsch adressiert u.-'d deshalb werden nicht mehr als zwei Datenbits in einem bestimmten Wort fehlerhaft. Somit ist die Hamminn-Prüfsenaltunq 16 stet? in der Lage, einen solchen fehler anzuzeigen.

Der Ausgang der Treiberschaltung 30 und der anderen Schaltuncen für die anderen Steuerbits wird auch einer Pari tatsprüfschaltunn 32 zusammen mit einem Paritätsbit P zugeführt. Diese Schaltung prüft die Richtigkeit der Steuersignale und erzeugt, falls ein fehler anaezeigt wird,- ein Pari tatsfehlersigna1 Pf über ein Paritatspufferregister 33. Wenn eine der Treiberschaltungen 30 fehlerhaft arbeitet, wird dies durch die Paritätsprüfschaltuna 3 2 a n g e ζ e ι ο i .

-8-Leerseite

Claims (5)

1. Patentansprüche

   (Iy Datenspeichereinrichtung zur Speicherung von Mehrbit-Datenwörtern, mit einer Vielzahl von Speichervorrichtungen, deren jede eine Vielzahl von individuell adressierbaren Speicherplätzen besitzt, und einer Fehieranzeiqeschaltung, die in der Lage ist, n-Bit-Fehler in einem in den Speichervorrichtunaen gespeicherten Datenwort anzuzeigen, wobei η qrößer als Eins ist,

   dadurch gekennzeichnet, daß ein Steuersignal (AO) an alle Speichervorrichtungen (20) über Treiberschaltungen (31) gegeben wird, deren jede das Steuersignal (AO) in eine Gruppe der Speichervorrichtungen (20) einspeist, die nicht mehr als η Bits enthalten, die zu einem Datenwort gehören.
2. 2. Datenspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichervorrichtungen Speicherchips mit direktem Zugriff sind.
3. 3. Datenspeichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Steuersiqnal (AO) ein Signal einer Gruppe von Adressensignalen (A0-A8) zum Adressieren der Speichervorrichtungen (20) ist.
4. 4. Datenspeicherei.nrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Fehleranzeigeschaltung (16) eine Hamming-Code-Prüfschaltung ist.
5. 5. Datenspeichereinrichtung nach einem der Ansprüche Ibis 4, dadurch gekennzeichnet, daß die Speichervorrichtungen (20) in einer Vielzahl von Reihen angeordnet sind,.daß die Bits eines Dateny/ortes alle in der gleichen Reihe gespeichert sind, und daß jede Treiberschaltung (31) das Steuersignal (AO) nicht mehr als η Speichervorrichtungen (20) in jeder Reihe zuführt.