DE3046721A1 - Programmierbare zelle oder elektronikanordnung - Google Patents

Description

Patentanwälte Dipl. Ing. Hans-Jürgen Müller Dr. rer. aat Tiiomae Bereu«

Dr.-Ing. Hang Lj

GrhSI*

Energy Conversion Devices, Inc. 1675 West Maple Road Troy, Michigan 48084 - USA Case 556.1

HJM/he

Programmierbare Zelle oder
Elektronikanordnung

130044/0557

2-

Beschreibung

Die Erfindung bezieht sich auf eine in programmierbaren Elektronikanordnungen, wie PROM-Einrichtungen, Logikanordnungen, Toranordnungen und Matritzenverbindungsanordnungen, verwendbare, programmierbare Zelle. Im Besonderen hat jede Zelle einen Speicherbereich, der aus Material hergestellt ist, das in der Phase änderbar und einstellbar bzw. überführbar oder umschaltbar, aber im wesentlichen nicht rückstellbar ist aus einem stark nicht-leitfähigen Zustand in einen stark leitfähigen Zustand. Die Erfindung bezieht sich auf das Informationsspeichern mit Schalteinrichtung durch Phasenänderung gemäß beispielsweise der US-PS 3 271 591.

Bisher wurden verschiedene Speichersysteme vorgeschlagen, die in verschiedene Gattungen unterteilbar sind. Eine derselben ist der Serientyp, bei dem die Information im Speichersystem seriell bzw. der Reihe nach erhalten wird, und bei der die Lesezeit zum Lesen eines speziellen Bits der Information im Speicher davon abhängt, an welcher Stelle er sich im Speicher befindet. Dies führt zu einer langen Lesezeit, um die Information aus dem Speicher abzurufen. Derartige Gattungen von Speichersystemen weisen eine Speichereinrichtung auf, die mit einem Magnetband oder einer Magnetscheibe darunter der sogenannten Floppy-Disc und magnetischer "Bubble"-Speichereinrichtung.

Eine andere Speichersystemgattung stellen die RAM (Random Access Memory) dar, bei denen die Lesezeit für jedes Bit im wesentlichen die gleiche ist.

Während das Speichern von Informationen in solchen Bubble-Speichern die Größe und Kosten dea Speichersystem^ wesent-

130044/0567

lieh vermindern und eine große Informationspackungsdichte bzw. Speicherdichte erreichen läßt, d.h. das kleine Abstände der Zentren benachbarter Speicherbereiche voneinander, in denen die Informationenbits gespeichert sind, vorhanden sind, sind solche Bubble-Systeme auf das serielle, d.h. reihenfolgenmäßige Lesen von Informationen beschränkt und gestatten keinen Schnellese-Direktzugriff (Random Access) zu den gespeicherten Informationen.

Außerdem wurde bereits das Datenkurztermspeichern mittels RAM-Einrichtungen vorgeschlagen, die Transintaren oder Kondensatoren an den Kreuzungsstellen von X- und Y-Achsleitern aufweisen. Eine solche Speichereinrichtung kann in eine von zwei Betriebszustände eingestellt werden. Diese Speichereinrichtungen ermöglichen eine ausreichend große Packungsdichte, d.h. einen kleinen Abstand zwischen den Zentren der Speicherstellen. Ein bedeutender Nachteil besteht jedoch darin, daß solche Einrichtungen flüchtig, d.h. nicht dauerhaft (volatile) arbeiten, da sie ununterbrochen mit einer Spannung versorgt werden müssen, um die gespeicherten Daten zu "halten". Solche Kurzzeitdatenspeicher werden daher auch als flüchtige Schneilese- und -schreibspeicher bezeichnet.

Ein Schnellesespeichersystem ist das sogenannte ROM (Read Only Memory)-System, bei dem Transistoren und Gleichrichter verwendet sind, die auf l-lalbleitersubstrate mit dauerhaft offenen oder dauerhaft geschlossenen Kontaktstellen zum Speichern von Informationenbits gebildet werden. Ein solches ROM-System wird während -der Herstellung desselben programmiert und weist eine kurze Schreibzeit und eine relativ große Packungsdichte aber auch Dauerspeichereigenschaften, d.h. eine Nichtflüchtigkeit fcler gespeicherten Informationen) auf. Der offensichtliche Nachteil eines solchen ROM-Systems besteht jedoch darin, daß die gespeicherten Daten nicht mehr änderbar sind. ROM-Speicher werden daher dem jeweiligen Anwendungsfall entsprechend in sogenannten "Auftragsverfahren" hergestellt, wobei die Anwendungen das Speichern des Betriebs-

130044/0557

basisprogramms eines Datenprozessors oder anderer nicht änderbarer Informationen betreffen.

Ein anderes Speichersystem ist ein programmierbarer Nur-Lese-Speicher (PROM), der vom Benutzer programmierbar ist, in diesem Zustand jedoch verbleibt. Ist das PROM-System einmal programmiert worden, dann arbeitet es identisch zu einem ROM-Sytem derselben Konfiguration.

Das am meisten verwendete PROM-System weist Schmelzeinsätze bzw. Sicherungsverbindungen auf, die an jedem Kreuzungspunkt einer X-Y-Matrix von Leitern angeordnet sind. Das Speichern von Informationen (logische "1" oder logische "0") wird durch Aufblähen, Abschmelzen bzw. Durchbrennen der Schmelzsicherung bzw« Sicherungsverbindung in einem vorgegebenen Muster erzielt. Derartige Schmelzverbindungen erstrecken sich auf einem Subctrat nach der Seite, nicht aber vertikal mit zwischen den sich kreuzenden Leitern; infolgedessen verlangen solche Schmelzverbindungen notwendigerweise eine große Fläche. Die Fläche einer typischen Speicherzelle oder Speicherregian (Speicherbereich), die eine Schmelzverbindung bzw. eine Sicherungsverbindung verwenden, beträgt etwa 650 bis etwa 1030 um² (1-1,6 mil²).

Der zum "Aufbrechen" der Schmelzverbindung zum Programmieren erforderliche Strom ist wegen des Notwendigwerdens eines vollständigen Durch3chmelzens bzw. Durchbrennens der Schmelzverbindung und wegen der arteigenen großen Leitfähigkeit des Materials der Schmelzverbindung recht groß. Typische Stromstärken 3ind 50 inA und die erforderliche Leistung beträgt etwa 250 - 400 mW. Die Schmelzverbindung, die einen schmalen Teil eines auf einem Substrat niedergeschlagenen Leiters darstellt, muß außerdem eine genaue Abmessung haben, um das vollständige und programmierbare Aufbrechen derselben zu gewährleisten. In dieser Beziehung verlangen die zur Herstellung einer solchen Schmelzverbindung erforderlichen fotolithographischen und Stz-Verfahren, daß die Schmelzverbindung mit sehr engen Toleranzen

13 ο ο α k /.σβ ε 7

hergestellt wird.

Ein anderes Hauptproblem bei PROM-Einrichtungen mit Schmelzverbindungen besteht darin, daß der kleine Spalt in der durchgebrannten Sicherung durch Ansammlung von leitfähigem Material wieder schließbar ist, das sich durch Diffusion oder andere Weise in Nachbarschaft des Spaltes befindet.

Die SchmelzsicherungstBchnologie wurde auch bei programmierbaren logischen Feldanordnungen, Toranordnungen und in sich verbundenen Matritzenanordnungen angewendet. Solche Anordnungen werden zur Schaffung von Auswahlmöglichkeiten für den Benutzer der integrierten Schaltung zwischen standardisierten großvolumigen logischen Anordnungen niedriger Kosten und in sehr teueren handbearbeiteten vom Kunden bestimmten integrierten Schaltkreis zugestanden. Diese Anordnungen erlauben einem Benutzer die Anordnung mit niedrigen Kosten zu programmieren, und zwar gemäß dem besonderen Anwendungswunsch de3 Benutzers mit wesentlich verminderten Kosten gogenübor den Kosten eines Schaltkreises nach Kundenwunsch.

Es wurde bereits vorgeschlagen, eine EEPROM-Einrichtung (electrically erasible programmable read only memory), eine vertikal angelegte Speicherregion oder -zelle in einem Speicherkreis zu schaffen, der vertikal an und zwischen einen oberen Y-Achsleiter und einem unteren X-Achsleiter in einer Speichermatrix gekoppelt wird. Ein solches EEPROM-System weist eine relativ große Packungsdichte auf.

Es sind EEPROM-Einrichtungen bekannt, die eine Matrix von X- und Y-Achsleiter aufweisen, bei denen ein Speicherkreis, der einen Speicherbereich und eine Isoliereinrichtung aufweist, an jedem Kreuzungspunkt angeordnet ist und sich im allgemeinen rechtwinklig zu den sich kreuzenden Leite~rn erstreckt, um hierdurch eine relativ große Packungsdichte zu ermöglichen.

Der in einer solchen EEPRQM-Einrichtung verwendete Speicherbereich wird typischerweise aus einem chalcogeniden Material

130044/0657

auf der Basis von Tellur und insbesondere aus amorphem Material, wie amorphem Germanium und amorphem Tellur gebildst. Andere Materialien, die ziemlich stark reversible Speicherbereiche haben, weisen Ge Te, auf, wobei a zwischen 5 und 70

ab'

Atom-?o und b zwischen 30 und 95 Atom-?o betragen. Einige dieser Werkstoffe weisen auch andere Elemente in unterschiedlichen Anteilen von 0 bis 40 Atom-?o auf, darunter befinden sich Antimon, Wismut, Arsen, Schwefel und/oder Selen.

Amorphe Werkstoffe, wie die oben beschriebenen, besitzen eine gute Reversiblität und ausreichende thermische Stabilität, so daß sie unter gewöhnlichen Temperaturbedingungen, denen sie bei der Verwendung ausgesetzt sind, nicht nachteilig beeinträchtigt werden. Der kristalline Zustand wird durch einen hohen Rückstell- bzw. Rückführstrom in den amorphen Zustand wieder zurückgeführt.

Ein bevorzugtes EEPROM-Material hat

a) gute Reversiblität und bis zu und mehr als 10 Zyklen,

b) eine maximale Arbeitstemperatur von etwa 200 C,

c) eine maximale Speichertemperatur von etwa 100 C,

d) eine Schwellenspannung von 3 V,

e) einen Einstellwiderstand von 300 0hm und

f) einen Ausschaltwiderstand (bei 175 C) von mindestens etwa 10 0hm.

Es ist auch bereits bekannt Isoliereinrichtungen zu schaffen, die in Reihe mit einem Speicherbereich oder einer Zelle zwischen sich kreuzende Leiter geschaltet ist und derartige Isoliereinrichtungen oder Isolierelemente bzw. Isolierorgane werden typischerweise durch Diffundieren verschiedenen Dotierungsmaterials in ein Einkristallsubstrat aus Silicium hergestellt, um einen Gleichrichter, Transistor oder eine MOS-Einrichtung, beispielsweise einen Feldeffekttransistor herzustellen. Ein solcher Diffusions- oder Diffundierungsprozess führt zu einer seitlicher Diffundierung bzw. Entschärfung (defusion) des Dotierungsmaterials in das Substratmaterial hinein. Als

130044/0557

ORIGINAL INSPECTED

Ergebnis wird die Zellenpackungsdichte des vorbekannten Speichersystems durch das Ausmaß der seitlichen Diffusion des Dotierungsmaterials und durch die zur Maskenabbildung bzw. Maskenausrichtung erforderliche Fehlerabweichung bestimmt .

Die Einrichtungen verwenden hierbei für jedes Isolierelement ein Einrichtungs-Isolierelement, wie einen Gleichrichter oder Transistor, bei dem die Isolierung durch eine PN-Verbindung hohorlmpedanz in einer Richtung des Stromflußes herstellt, wodurch ein sehr großer Ausschaltwiderstand erzielt wird.

Es wurde bereits vorgeschlagen, eine PN-Verbindung durch Vakuumniederschlag eines amorphen Halbleiterfilms entweder des N-Typs oder P-Typs an einem entgegengesetzt dotierten Silicium-Chip-Substrat zu bilden. Diesbezüglich wird auf die US-PS 4 062 034 Bezug genommen, die einen solchen Dünnfilmtransistor mit einer P-N-Verbindung beschreibt. Es wurde jedoch nicht vorgeschlagen einen solchen amorphen Halbleiter-Dünnfilmniederschlag zur Bildung eines Isolierelements in einem Speicherkreis zu verwenden, der auch einen Speicherbereich in einer programmierbaren Anordnung enthält.

Es wurde bisher auch noch nicht vorgeschlagen eine amorphe Legierung, die Silicium und Fluor aufweist und auch Viasserstoff enthalten kann, zur Schaffung eines Dünnfilmgleichrichters oder -transistors im Speicherkreis einer programmierbaren Anordnung zu verwenden. Es wurde bereits vorgeschlagen, Silicium- und Fluormaterialien in Solarzellen zu verwenden, die im wesentlichen einen fotoempfindlichen Gleichrichter bilden. Diesbezüglich wird auf die US-PS 4 217 374 und auf den Artikel von Masatsugu Izu "Amorphous Semiconductors Equivalent to Crystalline Semiconductors" und die US-PS 4 226 898 Bezug genommen.

Die Nachteile des Standes der Technik werden gemäß der Er-

130044/0557

findung durch eine programmierbare Zelle überwunden, die einen nicht-flüchtigen stark nicht-leitfähigen Zustand aufweist, der einstellbar und im wesentlichen nicht in den nicht-flüchtigen stark leitfähigen Zustand rückstellbar ist. Die Zellen können dazu verwendet werden, die Schmelzverbindungen in programmierbaren Anordnungen, wie PROM-Einrichtungen, logischen Anordnungen, Toranordnungen und Matritzenverbindungsanordnungen, zu ersetzen, um die Programmierzuverlässigkeit und Packungsdichte zu vergrößern und gleichzeitig die Gesamtkosten der Anordnungen wesentlich zu vermindern.

Die Zellen weisen einen nicht-leitfähigen Zustand oder einen Ausachaltwiderstand von 10000 bis 1000000 0hm oder mehr auf. Die Zellen sind durch eine Schwellenspannung von 10 bis 20 Volt oder weniger in den Leitfähigkeitszustand einstellbar bzw. umstellbar und durch einen Programmierstrom von 5 bis 25 mA oder weniger und in einer Programmierzeit von 10 bis 1000 us oder weniger. Die Zellen weisen eine maximal zulässige Arbeitstemperaturtoleranz von 200 bis 500°C oder mehr auf.

Die Zellen sind für spezielle gewünschte Eigenschaften, wie eine hohe Arbeitstemperatur, einen hohen Ausschaltwiderstand und einen niedrigen Einschaltwiderstand bzw. Einstellwiderstand bestimmt. Die Zunahme bzw. Verbesserung einiger der gewünschten Eigenschaften über die chalcogeniden Materialien des EEPROM-Typs hinaus, werden durch wesentliche Vermeidung der Reversibilität in den Zellen erzielt. Im Gegensatz zur Reversibilität von 10 Zyklen bei den EEPROM-Einrichtungen, haben die Zellen eine Reversibilität von 10 bis 100 Zyklen oder weniger.

Die Zellen können aus chalcogeniden Elementen, wie Germanium, Tellur und Selen oder Kombinationen derselben gebildet werden. Die Zellen können auch aus tetraedricchen Elementen, wie Silicium, Germanium und Kohlenstoff oder Kombinationen derselben gebildet werden und anderer Elemente, wie Sauerstoff, Wasserstoff oder Fluor aufweisen. Die Zellen können durch Zerstäuben bzw. Aufstäuben, chemischen Dampfniederschlag, Aufdampfen (wie

130044/0567

eine Elektronenstrahlepitaxy) oder durch Plasmaniederschlag abgeschieden werden. Bezüglich solcher Ab3cheidungs~ bzw. Niederschlagsverfahren wird auf die US-PS 4 217 374 und 4 226 898 verwiesen.

Jede Zelle wird in einer Anordnung mit einer Isoliereinrichtung und einem zugehörigen Adressierkreis niedergeschlagen. Die Isoliereinrichtung bzw. das Isolierelement und der Adressierkreis können Bi-polar-oder MOS-Einrichtungen oder Dünnfilmdioden oder -transistoren in MOS oder V-MOS-Konfiguration oder Kombinationen derselben sein. Die Zellen weisen eine Zellenfläche von weniger als 645 um² auf, was zu einer großen Zellenpackungsdichte in der Anordnung führt.

Demgemäß besteht eine erste Aufgabe der Erfindung in der Schaffung einer programmierbaren Zelle, die einen amorphen Zellenkörper aufweist,und bei der der Körper mindestens einen Teil besitzt, der eine einstellbare im wesentlichen nicht rückstellbare Einrichtung aufweist, die einen gut ausgebildeten nicht-leitfähigen Zustand besitzt, der in einen stark leitfähigen Zustand einstellbar bzw. umformbar ist.

Eine zweite Aufgabe der Erfindung besteht in der Schaffung einer programmierbaren Elektronikanordnung, die eine Vielzahl amorpher Zellenkörper aufweist, von denen mindestens je ein Teil eine einstellbare im wesentlichen nicht rückstellbare Einrichtung besitzt, die einen stark ausgebildeten nicht-leitfähigen Zustand hat, der in einen gut leitfähigen Zustand umstellbar ist.

Die Erfindung stellt daher eine programmierbare Zelle zur Verwendung in programmierbaren elektronischen Anordnungen, wie PROM-Anordnungen, logischen Anordnungen, Toranordnungen und untereinander verbundener Anordnungen (die interconnect arrays) dar. Die Zellen besitzen einen gut ausgeprägten nicht-leitfähigen Zustand, der in einen stark ausgebildeten leitfähigen Zustand überführbar, jedoch im wesentlichen nicht rückführbar ist. Die Zellen haben einen Widerstand von 10000 0hm oder mehr im Nicht-Leitfähigkeitszustand, der in den Leitfähigkeitszustand

130044/0567

durch eine Schwellenspannung von 20 V oder weniger, oder einem Strom von 25 mA oder weniger innerhalb von 1000 us oder weniger einstellbar bzw. umschaltbar ist. Die Zellen haben im Leitfähigkeitszustand einen Widerstand von 500 0hm oder weniger. Die Zellen weisen eine maximal zulässige Arbeitstemperatur von 200°C oder mehr und eine Speichertemperatur von 175°C oder mehr auf. Die Zellen können aus chalcogeniden Elementen, wie Germanium, Tellur und Selen oder Kombinationen derselben hergestellt werden. Die Zellen können auch auo tetraedrischen Elementen, wie Silicium, Germanium und Kohlenstoff oder Kombinationen derselben hergestellt werden.

Jede Zelle in einer Anordnung ist eine Zelle mit einem Dünnfilmniederschlag und weist eine Isoliereinrichtung auf, die eine bi-polare oder MOS-Einrichtung oder Dünnfilmdiode oder -transistor sein kann. Der zugehörige Adressierkreis kann auch eine übliche bi-polare oder MOS-Einrichtung oder eine Dünnfilm-Abscheidungseinrichtung sein. Die Zellen haben eine Zellenfläche von weniger als 65 0 um² zur Schaffung einer großen Zellenpackungsdichte.

Nunmehr werden beispielshaft bevorzugte Ausbildungsformen der Erfindung unter Bezugnahme auf die Zeichnung beschrieben. Darin zeigen:

Fig. 1 eine fragmentarische Aufsicht auf die mit einem niedergeschlagenen Film versehene Seite eines Silicium-Chip-Subotrats einer programmierbaren Anordnung, wie einer Speichermatrix, einor bereits bekannten PROM-Einrichtung;

Fig. 2 ein Schnittbild durch einen Speicherkreis, der in Fig.1 gezeigten PROM-Einrichtung entlang der Linie 2-2 von Fig. 1;

Fig. 3 ein schematisches Schaltdiagram eines Teils der PROM-Einrichtung von Fig. 1;

Fig. 4 eine fragmentarische Ansicht der mit dem niedergeschla-

../10

130044/0557

genen Film versehenen Seite einer programmierbaren Anordnung, wie einer PROM-Einrichtung, die gemäß der Erfindung hergestellt und auf einem Silicium-Chip-Substrat bzw. Träger abgeschieden ist, der eine Mehrzahl von Speicherkreisen aufweist, die jeweils eine Zelle oder einen Speicherbereich in Reihe mit einer im Substrat gebildeten isolierenden Schottky-Sperrschichtdiode (barrier diode) enthält;

Fig. 5 ein Schnittbild durch eine Zelle oder einen Speicherbereich und ein Isolierelement eines Speicherkreises, der in Fig. dargestellt ist, und zwar entlang der Linien 5-5 von Fig. 4;

Fig. 6 ein schematisches Schaltdiagram eines Teils der in Fig. 4 gezeigten PROM-Einrichtung;

Fig. 7 eine fragmentarische Aufsicht auf die mit dem abgeschiedenen Film versehene Seite eines Silicium-Chip-Substrats, der eine Zelle einer programmierbaren Anordnung bildet, die gemäß der Erfindung hergestellt ist und eine Mehrzahl von Speicherkreisen aufweist, die jeweils eine Zelle oder einen Speicherbereich enthalten, der in Reihe mit einer im Substrat gebildeten Isoliereinrichtung des Feldeffekttrar:3istortyps geschaltet ist;

Fig. 8 einen Teilschnitt eines Speicherkreises, der in Fig. 7 gezeigten Anordnung entlang der Linie 0-8 von Fig. 7;

Fig. 9 ein schematisches Schaltdiagram eines Teils der in Fig.7 gezeigten Anordnung, die einen Speicherkreis der PROM-Einrichtung zeigt;

Fig.10 eine fragmentarische Aufsicht auf die Dünnfilmseite eines Substrats einer Anordnung, die eine Vielzahl von Anordnungskreisen enthält, die jeweils eine Zelle oder einen Speicherbereich und eine Isoliereinrichtung enthalten, die in Dünnfilm-Niederschlagstechnik gemäß der Erfindung gebildet sind;

../11

130GU/0557

Fig. 11 ein Querschnitt durch die in Fig. 10 gezeigte Anordnung längs der Linie 11-11 von Fig. 10;

Fig. 12 ein schematischer Schaltkreis,der in Fig. 10 und 11 gezeigten'Anordnungskreise;

Fig. 13 ein Querschnitt durch eine insgesamt in Dünnfilm-Niederschlagstechnik hergestellte Anordnungszelle, die einen Kreis aufweist, der eine Zelle und ein Feldeffekttransistor - Isolierelement in Dünnfilmtechnik gemäß der Erfindung aufweist;

Fig. 14 ein schematischer Stromkreis einer Anzahl der in Fig. 13 gezeigten Kreise;

Fig. 15 eine Aufsicht auf ein Substrat oder einen Teil derselben, und zwar auf die Seite, auf der Anordnungskreise, wie Speicherkreis mit Dünnfilmniederschlägen, Speicherbereiche und Isoliereinrichtungen, zusammen mit dem Adressierkreis niedergeschlagen sind, der durch Dünnfilmabscheidungsverfahren gebildet ist, und

Fig. 16 eine Ansicht auf ein Silicium-Chip oder einen Teil desselben, bei dem die Anordnungskreise insgesamt oder teilweise durch Dünnfilmniederschlag gebildete Speicherbereiche und Isolierelemente zusammen mit dem Adressierkreis sind, der auf dem Chip durch Dotieren und Diffusionsbereiche innerhalb de3 Silicium-Chip-Substrats hergestellt worden.

In Figuren 1 und 2 ist ein Teil einer bekannten programmierbaren Anordnung, wie einer PROM-Einrichtung 10 dargestellt, die eine X-Y-Speichermatrix aufweist, welche X-Achs-Aluminiumleiter 12 und Y-Achs-N+ dotierte Siliciumleiter 14 enthält. Der N+ dotierte Silicium-Y-Achs-Leiter 14 ist von dem benachbarten Y-Achs-Leiter 14 durch Isolierkanäle 16 getrennt. Der aus Aluminium bestehende X-Leiter 12 weist kurze Arme 18 auf, die sich in Y-Richtung erstrecken und Kontakt mit einer Seite eines metallischen

../12

13OOU7'O557

Sicherungselements bzw. einer solchen Schmelzverbindung herstellen.

Wie in Figur 2 gezeigt, wird die Schmelzverbindunb 20 auf einer Schicht 22 aus Siliciumoxid niedergeschlagen, die ihrerseits auf einer Schicht 23 aus N-Epitaxial-Material niedergeschlagen oder aufgewachsen ist, in dem der Isolierkanal 16 gebildet ist. Die Schicht 23 wird auf einem P-Silicium-Substrat 24 gebildet und der N-dotierte Y-Leiter 14 wird dazwischen ausgebildet.

Wie am besten in Figur 1 gezeigt, erstreckt sich jede Schmelzverbindung 20 nach der Seite und weist diese einen in der Breite verminderten Toil 26 auf, der kritische Abmessungen (Dicke und Breite) besitzt, um ein Sicherungselernent bzw. eine Schmelzsicherung zu bilden, die durch einen vorbestimmten Strombetrag aufgeschmolzen oder anderweitig hinsichtlich ihrer Verbindung aufgebrochen werden kann. Die andere Seite der Schmelzverbindung 20 auf der Schicht 22 aus Si0_ besitzt einen darauf niedergeschlagenen Aluminiumleiter 28. Die Silicium-Dioxid-Schicht wurde zuerst weggeschnitten, so daß eine Schottky-Sperrdiode 30 aus Aluminium-Silicium an der freigesetzten Oberfläche der Silicium-Substratschicht 24 gebildet werden kann. Danach wird der Aluminiutnleiter 28 über der Silicium-Oxidschicht 22 und über der Aluminium-Silicium-Schottky-Sperrdiode 30 niedergeschlagen, um einen leitfähigen Pfad von einer Seite der Schmelzverbindung 20 zur Sperrdiode 30 herzustellen, die elektrisch mit den N+ Y-Leiter 14 gekoppelt ist. Die Schmelzverbindung 20 und die Diode 30 bilden einen Anordnungskreis 32, hier einen Speicherkreis.

Jedes der kristallinen Silicium-Substrate und darauf gebildeten Einrichtungen benutzen lithographische Verfahrensschritte mit Ausnahme dann, wenn dies anders beschrieben wird. So wird beispielsweise die Fotolithographie verwendet, wenn gemäß Figur 2 auf dem Substrat 24 des P-Typs der

../13

130044/0557

X-Leiter oder die eingegrabene Schicht 14 niedergeschlagen wird, um die gewünschten Bereiche freizusetzen. Die Schicht 14, typischerweise Arsen oder Phosphor, kann während des Bearbeiters durch Wärme diffundiert oder durch Ionen-Implantation gebildet werden. Die epitaxiale N-Schicht 23 wird dann auf dem Substrat 24 über
dem Leiter 14 aufgewachsen. Die Isolierkanäle 16 können Verbindungs- oder Oxidkanäle sein. Für einen Verbindungskanal (junction) wird die Schicht 23 mit einer Maske abgedeckt und wird P-Material niedergeschlagen und in die Schicht 23 bis zum Substrat 24 diffundiert. Bei einem Oxidkanal werden die Kanäle mit einer Maske abgedeckt und dann wird teilweise in die Schicht 23 eingeätzt und dann thermisch oxidiert, um die Kanäle bis zum Substrat 24 einzuarbeiten bzw. wachsen zu lassen.

Für andere Einrichtungen der Anordnung wird dann in die Schicht 23 zwischen die Kanäle 16 für eine Diode oder einen Transistor, wie für den Adressierkreis oder andere programmierbare Elemente, eine Basisschicht, typischerweise vom P-Typ, eindiffundiert. Danach wird ein Widerstandsdiffusionsschritt durchgeführt. Um einen Transistor zu bilden, wird dann dadurch ein Emitterschritt
durchgeführt, das ein Teil der Basisdiffusionsflächen von der
Maske freigelegt und Material des typischerweise N-Typs in diese eindiffundiert wird. Dann wird über die gesamte Schicht 23 einschließlich der Diffusionsbereiche die Oxidschicht 22 niedergeschlagen. Anschließend wird mit Hilfe der Photolithographie
durch jeden Teil des Oxids bzw. der Schicht 23 ein Oxidschnitt
wie für die Diode 30 an den Stellen durchgeführt, an denen Kontakt mit Dioden, Transistoren oder dergleichen erwünscht ist.
Platin, Palladium oder Aluminium wird dann auf das Oxid und die freigesetzten Siliciumbereiche aufgesprüht, aufgestäubt oder
niedergeschlagen, die dann beispielsweise 30 Minuten lang bei
45O⁰C wärmebehandelt werden. Hierdurch wird eine Metall-Silicid-Diode mit dem Silicium gebildet, ohne daß das Metall auf der
Oxidschicht 23 geändert wird. Um das Platin von der Oxidschicht wegzuätzen, aber keine Metallsilicide zu beeinträchtigen, wird
ein Ä'tzmittel, wie Aqua-Regia, verwendet.

. ./14

130044/0557

Danach werden die Schmelzverbindungen 20 gemustert und auf der Oxidschicht 23 ausgebildet. Die Schmelzverbindungen von etwa 200 K werden vertikal und kritisch dimensioniert. Anschließend werden die Leiter 12 und 28 auf der Oxidschicht 22, den Schmelzverbindungen 20 und den Dioden 30 in Mustern aufgetragen und aufgebracht. Eine nicht gezeigte Oxidschicht wird dann auf der gesamten Anordnung abgeschieden, die dann geätzt wird, um Kontakt mit den Leitern (erstes Metall) zu bringen, wo dies erwünscht ist. Dann wird ein nicht gezeigtes zweites Metall auf das Oxid und öffnungen kopiert, abgebildet bzw. bemustert. Dann wird eine andere Oxidschicht auf dem zweiten Metall gebildet; die Oxidschicht wird bia zum zweiten Metall geätzt, um die Verbindungs- bzw. Verlängerungsleitungen in üblicher Weise auszubilden.

Das schematische Schaltbild der bekannten Anordnung 10 ist in Figur 3 gezeigt.

Aus der obigen Beschreibung der vorbekannten Anordnung oder PROM-Einrichtung von Figuren 1, 2 und 3 und aus der Betrachtung der Figuren 1 und 2 ergibt sich sehr leicht, daß die seitliche Disposition der Schmelzverbindung 20 da3 Erfordernis von Isolierkanälen 16 und der seitlichen Anordnung der Schottky-Sperrdiode 30 zu einer Beschränkung der Packungsdichte der Speicherkreise 32 (Speicherzellen) Anlaß geben, die durch jede Schmelzverbindung 20 und Diode 30 gebildet sind, die sich an jeder Kreuzungsstelle an den X- und Y-Leitern 12 und 14 befindet und sich zwischen diesen erstrecken. Bei Verwendung einer 5 um Lithographie wird, wie gezeigt, der Abstand vorn Zentrum zum Zentrum zwischen benachbarten Speicherkreisen 32 (Zellen) typischer Weise 40 tifh betragen. Die Packungsdichte und daher die gesamte Zellengröße sind extrem wichtig, da die Kosten des Zellenteils der Anordnung exponentiell von der Zellenfläche abhängen. Eine größenmäßige Verminderung mit einem Faktor von 2 bedeutet eine effektive Kostenersparnis um den Faktor 5 oder 6.

../15

130044/0557

Bezugnehmend auf Figuren 4 und 5 ist ein Teil einer Programmieranordnung 50 gezeigt, die ebenfalls eine PROM-Einrichtung sein kann, die eine Mehrzahl von Verbindungen oder Speicherkreisen 52 aufweisen kann, die gemäß der Erfindung aus einem P-Silicium-Substrat 54 hergestellt sind. Gemäß Figur 5 erstreckt sich jeder Kreis 52 zwischen einem N+ Y-Leiter 56 im Substrat 54 und einem metallischen X-Leiter 58, der aus geeignetem Metall, wie Aluminium, hergestellt sein kann.

Kurz gesagt, weist der Kreis 52 eine Diode, wie eine Platin-Silicid-Schottkydiode 60 zwischen den Isolierkanälen 62 in einer N-Epitaxialschicht 64 auf, die auf der oberen Fläche des P-Silicium-Substrats 54 gebildet ist. Oberhalb der Epitaxialschicht 64 befindet sich eine Schicht aus Isoliermaterial 66, die Silicium-Dioxid sein und durch chemisches Bedampfen, Vakuumabscheidung oder thermische Oxidationsverfahren gebildet sein kann. Ein Teil der Schicht aus Isoliermaterial 66 ist oberhalb der Platin-Silicid-Schottkydiode 60 weggeschnitten und eine Schicht aus amorphem Material 68, das hinsichtlich seiner Phase - bzw. physikalischen Struktur änderbar ist, wird in den offenen Raum niedergeschlagen, um eine Zelle oder einen Speicherbereich 68 des Schaltkreises 52 zu bilden. Oberhalb der Zelle 68 befindet sich eine dünne leitfähige Sperrschicht 70, die vorzugsweise aus hitzebeständigem bzw. feuerfestem Metall oder einer solchen Metallegierung, wie Ti-W, hergestellt ist. Oberhalb dieser dünnen leitfähigen Sperrschicht befindet sich die Schicht eines stark leitfähigen Metalls, wie Aluminium, die den X-Leiter 58 bildet.

Derjenige Teil der in Figuren 4 und 5 gezeigten Anordnung 50 ist wie oben beschrieben auf einem selektiv dotierten kristallinen Halbleitersubstrat 54 gebildet, das ein Silicium-Chip sein kann. Wie oben erwähnt, ist da3 gezeigte Substrat 54 ein Silicium-Substrat des P-Typs, das eine Epitaxialischicht 64 aus N-Typ-Silicium aufweist, die auf der Oberseite des Substrats 54 gebildet ist. Wie ebenfalls gezeigt, erstreckt sich durch die Epitaxialschicht 64 hindurch ein Paar von Isolierkanälen 62,und zwar ein Paar für jede Reihe der Kreise 52, was zum Teilen der Epitaxialschicht 64 in elektronisch

isolierte Bereiche dien!:, zwischen denen die Epitaxialschicht 65 einen Teil der Y-Leitor 56 der Anordnung bildet.

Verbindungen niedrigen Widerstands werden zu den Enden der N+ Y-Leiter 56 in üblicher bekannter Weise durch Diffundieren von N+ Bereichen in die Epitaxialschicht direkt oberhalb der unteren N+ Bereiche hergestellt. Nicht gezeigte Leiter können über die Isolierschichten hinzugefügt werden, die über den in Figuren 4 und 5 gezeigten Sektionen mit leitfähigen Fingern niedergeschlagen sind, die Verbindung zu im Abstand befindlichen nicht gezeigten N+ diffundierten Bereichen zwischen den verschiedenen Zellen in jeder vertikalen Reihe von Zellen, gemäß Figur 4, angeordnet sind. Diese zusätzliche Arbeitsweise zum Vermindern des Widerstandes der Verbindungen zu den N+ Y-Leitern 56 sind nicht dargestellt, um eine unnötige Komplizierung in den Zeichnungen zu vermeiden.

Das seitliche Ausmaß jedes Speicherkreises, der die Packungsdichte vermindert, ist ein Grund, warum eine Speichermatrix in Allfilm-Abscheidungstechnik von Speicherkreisen in Verbindung mit der Beschreibung von Figur 11 beschrieben wird und die Verwendung einer Dünnfilmgleichrichtereinrichtung oder eines Transistor-Isolierelements, wie in Figuren 13 und 14 gezeigt, führt zu einer viel größeren Packungsdichte als diejenige, die mit der in Figuren 4 und 5 gezeigten Einrichtung erreichbar ist. Diesbezüglich beträgt der Abstand zwischen benachbarten Kreisen oder Zellen 52 vom Zentrum des einen zum Zentrum des anderen 30 um, was jedoch weniger als 40 um des Abstandea der Zellen nach der in Figuren 1 bis 3 gezeigten bekannten Einrichtung 10 bedeutet, die unter Verwendung der gleichen Lithographieverfahren für jede Einrichtung hergestellt ist.

In Bezug auf die Ausbildung des in Figur 5 gezeigten Speicherkreises 52 wird die Schicht aus Isoliermaterial 66 durch chemischen Dampfniederschlag, Zerstäuben, Plasmaniederschlag oder

../17

130044/0557

thermische Oxidation in eine Öffnung 72 darin unter dem Speicherbereich 68 gebildet, der unter Verwendung üblicher Verfahren mit fotoresistenten Masken und Ätzverfahren gebildet ist.

Die Sperrschicht 70 dient dazu, die Ionenwanderung aus der Aluminiumschicht zu begrenzen, die den X-Leiter 58 bildet und zu einer Herabsetzung des nicht rückstellbaren amorphen Materials Anlaß gibt, das die Zelle 68 als auch die freigelegten Dioden 60 irgendwo in der Anordnung bildet. Auf diese Weise sorgen Bänder aus Aluminium, die die X-Leiter 58 bilden, für eine elektrische Verbindung durch die darunter liegenden Bänder der Sperrschicht 70, um elektrischen Kontakt mit den Zellen 68 der verschiedenen Stromkreise 52 herzustellen. Die Schicht 70 ermöglicht auch eine höhere Arbeitstemperatur der Zellen 68.

Durch Anlegen geeigneter Schwellenspannungen positiver Polarität an die X- und Y-Leiter 58 und 56 werden Einstelloder Lesestromimpulse durch ausgewählte Kreise 52 geführt, so daß der Strom in einer Richtung niedrigen Widerstands durch die Schottky-Sperrdiode 60 hindurchtritt, die an der Grenzfläche zwischen den betreffenden Platin-Silicid-Bereichs und der darunter befindlichen Epitaxialschicht 64 gebildet ist.

Mit der so beschriebenen Ausbildung eines Stromkreises 52 wird die Packungsdichte desselben durch das Inabstandbringen der Isolierkanäle 70 begrenzt; der Abstand beträgt, wie in Figur 5 gezeigt, etwa 30 um. Der Abstand von 30 um zwischen den Isolierkanälen entspricht auch dem Abstand von Mitte zu Mitte zwischen benachbarten Stromkreisen 52 der Anordnung 50. Dieser Abstand ist geringer als der Abstand von 40 um zwischen don Isolierkanälen 70 der Einrichtung 10 nach dem Stand der Technik, die eine seitliche Sicherung (Schmelzverbindung) auf einem bipolaren Substrat, wie in Figuren 1 bis 3 gezeigt, verwendet.

../18

130044/0557

- JMS - Γ Z* Z.~ "IZl

• 25· 3Ö46721

Gemäß der Erfindung wird der Speicherbereich 68 aus einem einstellbaren, im wesentlichen nicht rückstcllbaren, phasenänderbaren Material hergestellt, der gewünschte thermische und elektrische Eigenschaften aufweist. Diese Materialien können wie gewünscht aus der Gruppe von Chalcogeniden, Germanium, Tellur und Selen, wie unten beschrieben wird, ausgewählt werden.

Mit GeTe als Ausgangsmaterial für die Zellenbereiche von Stromkreisen in einer Anordnung wurden Ge:Te-Materialien entwickelt, die eine niedrige Reversibilität und Rückstellbarkeit und gewünschte thermische und elektrische Eigenschaften aufweisen. Solche nicht rückstellbaren Materialien entsprechen der Formel Ge :Te. , wobei a 30 bis 100 Atom-?i und b 70 bis 0 Atom-Sä beträgt; ein solches Material ist Ge-_QTe,_Q. Ein solcher Film von Zellenmaterial wurde niedergeschlagen, um eine Zelle oder einen Speicherbereich mit einer Dicke von 1000 ff zu bilden. Ein solcher Zellenbereich wurde durch einen Impuls von 5 mA mit einer Impulsbreite von 7 bis 17 ms in einen dauerhaften Leitfähigkeitszustand eingestellt. Dieser Stromimpuls hebt die Temperatur der Zelle über deren Kristallisierungstemperatur, die 340 C beträgt, was zu einer raschen Bildung eines leitfähigen, kristallinen Fadens führt. Der Schmelzpunkt der Hauptmasse liegt oberhalb 75O⁰C, so daß keine Änderung des Materials stattfindet, das in einen amorphen Zustand zurückgestellt wird; eine extrem thermisch stabile, gegen Strahlung widerstandsfähige Zellenregion wird dadurch geschaffen.

Für einen niedrigeren Einstellstrom und einen höheren Ausschaltwiderstand als beim obigen Material kann ein Zellenbereich aus Ge^-Te._Q gebildet werden. Dieses Material weist eine niedrigere Kristallisierungstemperatur von 270 C auf, die zu einem niedrigeren Einstellstrom führt, um das Zellenmaterial in ihre kristalline Form einzustellen, in der es sehr leitfähig ist. Die Temperaturstabilität derselben ist dann noch oberhalb 725 C. Der Ausschalt-Zustandswiderstand dieses Materials ist größer als der des Materials Ge₇₀Te₃₀.

1300447^57

Ein weiteres Zellenmaterial, amorphes Ge. ,-Te. ,.Se. _n hat gewünschte Eigenschaften zur Verwendung in der programmierbaren Anordnung. Dieses Material weist eine begrenzte Anzahl von Umschaltungen bzw. Umkehrungen in der Größenordnung von 10 oder weniger auf. Als maximale Arbeitstemperatur hat sich etwa 250 C und als maximale Speichertemperatur etwa 200 C ergeben. Andere chalcogenide Materialien können gemäß der Erfindung verwendet werden.

Gemäß der Erfindung kann das sich in der Phase verändernde Material oder entsprechende Legierung ein tetrasdrisches Material sein, das mindestens eines der Elemente Silicium, Germanium oder Kohlenstoff ist, es kann auch Wasserstoff, Sauerstoff und/oder Fluor aufweisen. Eines der Materialien, aus denen die Zellen gebildet werden können, ist Silicium und Kohlenstoff mit einem Bereich von 0 bis 100 Atom-% Silicium und 100 bis 0 Atom-?o Kohlenstoff. Wenn das amorphe Material 100 Atom-ίύ amorpher Kohlenstoff ist, wird mindestens ein Teil dieses die Zelle formenden Materials durch einen geeigneten Stromimpuls mit einer geeigneten Schwellenspannung, die an den Speicherbereich gelegt wird, in leitfähiges Graphit umgewandelt.

Ein bevorzugtes Material, aus dem die Zelle oder der Speicherbereich gebildet werden kann, ist Si^Cco· Eine aus diesem Werkstoff hergestellte Zelle ist im wesentlichen irreversibel, d.h. im wesentlichen nicht rückstellbar. Dieses Zellenmaterial hat eine maximale Arbeitstemperatur von bis zu 500⁰C und eine maximale Speichertemperatur von 200⁰C bis zu etwa 400 C. Aus diesem Material hergestellte Einrichtungen können eine Schwellenspannung von 8 V aufweisen. Der Einstell- bzw. Einschaltwiderstand kann weniger als 500 0hm und der Ausschaltwiderstand bis zu 10 0hm aufweisen.

Durch Glimmentladung oder Plasmaniederschlag hergestellte Silicium- oder Germaniumlegierungen haben Eigenschaften,

../20

130044/0557

die denen des Si₅₀C₅₀ entsprechen. Eines dieser Materialien ist ein Werkstoff aus Silicium und Sauerstoff, bei dem Silicium mit 95 bis 100 Atom-?o und Sauerstoff mit 5 bis 0 Atom-?i beteiligt sind; ein bevorzugtes Material ist Si₉₅O₅. Andere Materialien oder "Legierungen" können durch Misch- oder Verbundgase , wie Silanen (Silicium Wasserstoff), Silicium-Tetrafluoriden und Wasserstoff, gebildet werden.

Dei der Herstellung der Zelle 68 wird die öffnung 72 zuerst mit einem üblichen Fotowider3tand3material abgedockt. Dann wird das amorphe, in der Phase änderbare Material in der öffnung bis zur gewünschten Dicke niedergeschlagen. Die Abscheidungs- bzw. Niederschlagsarbeitsweisen können die in den US-PS 4 217 374 und 4 226 898 beschriebenen sein. Ein beispielsweises Abscheidungsverfahren ist die Plasmaabscheidung aus SiH., das ein Verdünnungsmittel,wie Argongas,in einem Verhältnis von etwa 1:1 aufweisen kann. Das Substrat wird auf unterhalb Schmelztemperatur des Fotowiderstands, beispielsweise auf weniger als 150 C erhitzt.

Bei einer Betrieb3frequsnz von 30 kH wird Zellenmaterial zwischen 500 und 2000 % niedergeschlagen; bei etwa 000 A wird eine Schwellspannung von 8 V erzielt. Der Fotowiderstand wird dann abgezogen und die Sperrschicht 70, wie oben beschrieben, niedergeschlagen. Eine Änderung der Dicke der Zelle 68 verändert die Schwellenspannung, die zum Einstellen bzw. Umstellen des hinsichtlich seiner Phase änderbaren Materials in den Leitfähigkeitszustand erforderlich ist. Das beschriebene SiIiciummaterial kann im wesentlichen nicht zurückgestellt werden.

Das Einstellen des amorphen Materials, das den Zellenbereich 68 bildet, in den kristallinen Leitfähigkeitszustand wird bei den Ge:Te:Se-Legierungen bzw. -verbindungen oder den Si-Verbindungslegierungen üblicher Weise durch einen Strom durch das Material erreicht, dor oinon Wert von zwischen 10 uA und 10 mA bei einer Schwellenspannung von etwa 8 V hat, die für eine Zeitdauer von zwischen 1 us und 1 ms daran angelegt ist.

../21

130044/0567

Die oben beschriebenen Werkstoffe oder Verbindungen bzw. Legierungen führen zu zellenbildenden bzw. speicherregionbildenden Materialien, die einen stabilen stark leitfähigen Zustand und einen stabilen stark Nicht-Leitfähigkeitszustand haben. Der nicht-leitende Zustand ist im wesentlichen nicht rückstellbar in den stabilen stark leitfähigen Zustand durch Anlegen eines strombegrenzenden Spannungsimpulses oder eines spannungsbegrenzenden Stromimpulses an den Zellenbereich im Falle des Überschreitens eines vorbestimmten Schwellenwertes umschaltbar. Die Zelle bleibt in dem stark leitfähigen Zustand auch in Abwesenheit einer angelegten Spannung oder eines angelegton Stromes und bei allen Betriebsbedingungen.

Gemäß Figuren 7 und 8 ist eine andere Ausbildung einer programmierbaren Anordnung 100 gezeigt, die gemäß der Erfindung hergestellt ist. Die Anordnung 100 weist Stromkreise 102 auf, von denen jeder eine Zelle 104 besitzt, die aus amorphem Legierungsmaterial des oben beschriebenen Typs hergestellt ist; die Stromkreise 102 weisen auch ein Isolierelement 105 auf, das eine Feldeffekttransistoroinrichtung 105 deo M0S-Typ3 ist, die in einem Siliciumsubstrat 106 vom P-Typ gebildet ist; auf dem Substrat 106 sind die Stromkreise 102 ausgebildet.

Die Anordnung 100 weist einen X-Achs-Leiter 103 aus Aluminium auf, der mit einer Seite der Zelle oder des Speicherbereichs 104 verbunden ist. Die andere Seite der Zelle ist an einen N+ diffundierten drainbildenden Bereich 110 im Substrat 106 verbunden. Das Substrat 106 besitzt einen Y-Achs-Leiter 111, und zwar oberhalb eines Quellbereiches 112 des Feldeffekttransistors 105, der in das Substrat 106 diffundiert ist. Außerdem ist auf einer Isolierschicht 116 auf der Oberseite des Substrats 106 ein ein Tor bildender Y-Achs-Leiter 114 niedergeschlagen.

Wie dargestellt, ist bei der die Zelle 104 aufweisenden

../22

130044/0557

3ÖÄ6721

Konstruktion der Anordnung IUO dor Foldoffokttranaistor

105 dea MOS-Typs im SubnLraL 106 aunyobildot. Im Abstand voneinander befindliche parallele N+ Leitfähigkeitsbänder 110 und 112 aind in den uborun Ueroieh des Substrata

106 eindiffundiert, um hierdurch dio betreffenden quellenbildenden parallelen Bereiche 112 der MOB-Typ-Einrichtung und sau bildenden (drain) Bereiche 110 *u bilden, von denen jeder gemeinsam mit einem Kroiss 1U2 verwondoL wird. ·

Um die Auubildunij dou M. i-uink rciücü 102 furL/useL/on, wurden parallele LoriuoJiorunUe liri-ei <;Ιιυ aul du in üubutraL 106, wie beispioluwoiüo (Ju: tor ι >>υ I iorendo Schicht 116, ausgebildet. Eine solche luuliuruchichl kann Siliciumoxid oder Siliciumnitrid isein.

Unter Verwendung ufinou tjiiuiijnnl im ι I otuwiduruLoiidü-Muakierungs-A'tzverfahre.nü wird der Y-Leiter 111 zur Her- ,· stellung einer elektriuclien Vorbindung mit dem quellenbildenden Bereich 1J.2 und Y-Lurbi idendc Leiter 114 durch Vakuum niodenjeuehluqen udor nuf andere Woiiu; auf tlor I:julierschicht 1-16 gebildet. Derart ifjo Leiter 111 und 115 können aus verschiedenen Materialien hergestellt werden und aind typischer Weiue aus Polyuiliciuin gebildet. Verbindungen niedrigen Widerstands werden.in üblicher Weiee zum Y-Leiter 111 und Y-Torleitor 114 hergestellt.

Im Zuge des weiteren Auf'bauu dor Anordnung 1UU wird dann eine Isolierschicht 122 auf der oberen Oberfläche des Substrats 1Ό6 vacuumniodergooehlarjen oder anderweitig aufgebracht und wird ein Teil derselben weggeschnitten, um eine offene bzw. zugängliche Fläche 120 oberhalb der Saug- bzw. Drain-Bereiche 110 zu belassen. Eine Platins.chicht wird dann in die offene Fläche zwischen den Teilen der Isolierschicht 122 und auf der oberen Oberfläche des Substrats 106 abgeschieden, das dann zur Ausbildung einer Platinsilicid-Region 124 erhitzt wird, die einen Ohmschen-Bereich anstelle einer Schottky-Spcrrdiode bildet. Dann wird ein Ätzmittel, wie Aqua Regia, verwendet, um überschüssiges Platin, aber nicht den Platinsilicid-ßereich

124 zu entfernen. Eine Schicht aus Speichermaterial 104 v/ird dann in und um jede Öffnung 120 in der Isolierschicht 122 so niedergeschlagen, daß guter elektrischer Kontakt mit dem Platinsilicid-Bereich 124 hergestellt wird. Dann wird über die Isolierschicht 122 und das Drainbereichsrnaterial 104 eine dünne Sperrschicht (barrier layer) 126 niedergeschlagen, die vorzugsweise aus einem Material wie Ti-W bestehen kann. Anschließend wird eine dickere Schicht aus leitfähigem Metall, wie Aluminium, niedergeschlagen, um den X-Leiter 108 zu bilden.

Wie in Figur 8 gezeigt weist diese Anordnung 100 einen Zellenbereich 104 auf, der aus amorphen Material des oben beschriebenen Typs besteht, und ein MOS-Feldeffekttransistor 105, der das Isolierelement des Speicherkreises 102 bildet, hat ein seitliches Ausmaß von 21 um, dan sehr viel kleiner ist als die 40 um, der in Figuren 1 und 2 gezeigten PROM-Einrichtung 10 des bekannten seitlichen Schmelzverbindungstyps.

Ein schematischer, dem Schaltkreis 102 von Figur 8 entsprechender Schaltkreis, ist in Figur 9 dargestellt.

In Figuren 10 und 11 sind zwei Zellen in einer Anordnung 154 der Dünnfilm-Gesamtniederschlagstechnik beschrieben, die gemäß der Erfindung hergestellt ist und die oben beschriebenen Diffusionskanäln vermeidet. Wie gezeigt, werden auF einem Hauptsubotrat 156, das in Figur 11 gezeigt ist, der Stromkreis 152 der PROM-Einrichtung 154 gebildet. Auf der Oberseite diesos Ilauptsubstrat3 ist eine Schicht aus Isoliermaterial 158 niedergeschlagen. Diesbezüglich kann das llauptsubstratmaterial 156 ein Metallsubstrat und kann die Isolierschicht 158 eine sehr dünne sein, so daß in anderen Teilen der auf der Isolierschicht 158 abgeschiedenen Speichereinrichtung 152 erzeugte Wärme zur Wärmeableitung abgeleitet werden kann, die durch das Metallsubstrat 156 gebildet wird. Eine solche Isolierschicht

../24

130044/0557

kann aus Siliciumdioxid hergestellt sein. Auf der Oberseite der Isolierschicht 158 werden parallele Leiterbänder 160 niedergeschlagen, die die Y-Leiter 160 der Speichermatrix der Anordnung 154 bilden.

Gemäß der Erfindung wird auf dor Oberseite der Leiterbänder 160 eine P-N-Verbindungseinrichtung aus Schichten von amorphem Halbleitermaterial oder einer solchen Legierung bzw. Verbindung niedergeschlagen. Diesbezüglich wird eine isolierende Gleichrichtereinrichtung 162 aus aufeinanderfolgend dotierten N+ und P+ Schichten 164 und 166 aus amorpher Legierung bzw. amorpher Verbindung gebildet. Danach wird eine Schicht aus Isoliermaterial 170 auf dem Substrat 150 und den Materialschichten 160, 164 und 166 auf derselben niedergeschlagen. Danach wird ein offener Freiraurn 169 aus dem tiereich ausgeschnitten, in dem der Platinsilicid-Bereich 168 zu bilden i3t, und wird dieser Uereich 168 in der oben beschriebenen Weise ausgebildet.

Dann wird zur Bildung einer Zelle oder eines Speicherbereichs 172 in der oben beschriebenen Weise ein Film aus phasenänderbaren im wesentlichen nicht rückstellbaren amorphen Material niedergeschlagen. Dann wird auf der Isolierschicht 170 und den Speicherbereichen 172 eine dünne Schicht eines hitze- bzw. feuerfesten eine Sperrschicht bildenden Materials, wie Molybden oder TiW-Logiorung 174, niedergeschlagen. Als nächstes wird über die hitzebeständige Sperrschicht bildende Schicht 174 eine dickere Schicht 176 aus leitfähigem Metall, wie Aluminium, abgeschieden, um einen X-Leiter 176 zu bilden. Der Platinsilicidbereich 168 kann einen Ohmschen-Kontakt oder eine Schottky-Grenzzwischenschicht mit einer leicht dotierten äußeren amorphen Legierungsschicht bilden.

Wie in Figur 11 gezeigt, beträgt der Abstand von Mitte zu Mitte zwischen den in All-Filmtechniken niedergeschlagenen Stromkreisen 152 8 um, was zu einer sehr großen Packungsdichte beiträgt, beispielsweise zu einer Speicherzellendichte von etwa 65 um² (0,1 mil²). Dies wird, wie in Fi-

hrieben, dadurch bewerkstelligt*, ^ ' ^

gur 11 gezeigt und oben beschrieben, dadurch bewerkstel daß sich jeder Kreis im wesentlichen rechtwinklig zwischen dem X-Leiter 176 und dem Y-Leiter 160 erstreckt.

Die als Isoliereinrichtung verwendete Diode 162 kann einen ersten Bereich und einen zweiten Bereich aufweisen, die aneinander anatossen, um zwischen sich eine Verbindung zu bilden, und der erste Bereich kann aus einer amorphen Legierung, die Silicium und Fluor aufweist, gebildet sein. Das amorphe Material kann vorzugsweise auch Wasserstoff aufweisen und ist amorphes Si F, H ,wobei a zwischen 80 und 98 Atom-?o, b zwischen 0 und 10 Atom-% und c zwischen 0 und 10 Atom-?o betragen. Das amorphe Material bzw. die amorphe Legierung der Diode 162 kann auf eine in den US-PS 4 217 374 und 4 226 beschriebenen Weise gebildet werden. Die chalcogeniden Materialien bilden eine in der Phase änderbare Zelle 172 mit hohem Widerstand, die ohne Beeinträchtigung der amorphen Diode 167 einstellbar ist. Wenn die aus Plasma niedergeschlagenen tetraedrischen sich hinsichtlich der Phase änderbaren Zellen 172 verwendet werden, wird festgestellt werden können, daß sie einen großen Widerstand haben und auf eine oder mehrere in umgekehrter Richtung vorgespannte Dioden in Bezug zur Diode 162 bilden, was diesen wiederum ermöglicht ohne Beeinträchtigung der in Vorwärtsrichtung vorgespannten Diode 162 eingestellt werden zu können.

Der erste Bereich der amorphen Legierung der Diode kann mit einem Dotierungsmaterial dotiert, das aus der Gruppe V der Elemente des periodischen Systems, wie beispielsweise Phosphor oder Arsen, ausgewählt ist; der Anteil des Dotierungsmaterials kann zwischen einigen millionstel Teilen und fünf Atorn-Prozent bestehen. Der erste Bereich wird vorzugsweise mit einem Anteil von 10 bis 100 Teilen pro Million an Dotierungsmaterial dotiert.

Der zweite Bereich kann ein Metall,eine Metallegierung oder ein metallartiges Material sein, das eine große Höhe des Potentialwalls gegenüber dem ersten Bereich aufweist, um eine Schottky-Sperre zu entwickeln. Ein solches Metall kann

1 3OO44/'o|⁶57

• 33- 304 67 2 ϊ

aus der Gruppe gewählt werden, die Gold, Platin, Palladium oder Chrom enthält.

Die amorphe Legierung der ersten Region kann alternativ auch mit einem Dotierungsmaterial dotiert sein, das aus der Gruppe III der Elemente des periodischen Systems, beispielsweise Bor oder Aluminium ausgewählt ist und einen Betrag aufweist, der zwischen einigen Millionstel und fünf Atom-Prozent beträgt.

Alternativ kann auch der zweite Bereich aus einem Material bestehen, das ungleichartig zu dem amorphen Legierungsmaterial ist, um so eine HeteroVerbindung zu bilden.

Bezugnehmend auf Figuren 13 und 14 wird eine andere programmierbare Anordnung bzw. ein programmierbares Feld gemäß der Erfindung beschrieben, das einen Stromkreis aufweist, der sich zwischen einem metallischen X-Leiter 214 und einem Y-Leiter 216 erstreckt. Wie bei dieser Ausführungsform gezeigt, weist der Stromkreis 212 eine Zelle oder einen Speicherbereich 218 auf, der ein amorphes Material einschließt, und ein Isolierelement 220, das ein Dünnfilm-Feldeffekttransistor ist.

Wie gezeigt, ist der Leiter 216 ein Band aus leitfähigem Material, das einen Quellenbereich 216 für den Dünnfilmtransistor bildet, der auch einen Drainbereich 222 und einen Torleiter 224 aufweist.

Bei der Ausbildung des Stromkreises 212 wird zuerst ein Band aus als Quelle wirkendem Material 216 (source material) auf ein isoliertes oder ein Isolier-Substrat 226 aufgebracht. Das Material, aus dem das Band aus Quellenmaterial 216 hergestellt ist, kann ein nicht gezeigtes Metall, eine N-dotierte Halbleiterlegierung oder eine P-dotierte Halbleiterlegierung sein. Nachdem das Band aus Quellenmaterial 216 auf das Substrat 226 aufgelegt ist, werden Bereiche von als "Saugmittel" bildenden Drain-Material 222 auf dem Sub-

../27

130044/0557

trat 226 deponiert. Auch die Bereiche 222 aus diesem Drainmaterial können aus nicht gezeigtem Metall, einem N-dotierten Halbleiterlegierungsmaterial oder P-dotierten Halbleitermaterial hergestellt sein. Als nächstes wird eine Schicht 228 aus amorpher Siliciumlegierung bzw. -verbindung, die vorzugsweise Wasserstoff und/oder Fluor aufweist, auf dem Substrat 226 zwischen dem das Quellenband bildenden Leiter 216 und dem Drainbereich 222 aufgebracht.

Diese amorphe Siliciumlegierung ist vorzugsweise amorphes Si F, H , wobei a zwischen 80 und 98 Atom-Prozent, b zwischen 0 und 10 Atom-Prozent und c zwischen Q und 10 Atom-Prozent betragen.

Nachdem die amorphe Siliciumschicht 228 abgelegt ist, wird auf die Oberseite dieser amorphen Siliciumschicht 228 eine Schicht aus isolierendem Tormaterial, wie einem Toroxid (gate) 230 aufgebracht. Als nächstes wird eine Schicht aus einem Tor bzw. Gate bildenden Leitermaterial 226 in einem Band aufgebracht, das sich parallel zu dem Band 216 auf der Oberseite des torbildenden Isoliermaterials hinzieht. Der Torleiter 224 kann aus einem nicht gezeigten Metall, einem N-dotierten Halbleiter oder P-dotierten Halbleiter hergestellt sein. Als nächstes wird über das Substrat 226, das Band des Quellenmaterials 216,die Schichten 228, 230 und 224 (wie oben beschrieben) und die Bereiche 222 aus Drainmaterial eine Schicht aus Isoliermaterial 232 aufgebracht. Danach wird das Isoliermaterial oberhalb des Drainbereiches entfernt, um eine Öffnung 233 zu bilden, in die eine Schicht aus Zellenmaterial 218 niedergeschlagen ist. Schließlich wird ein Band aus einem Material, typi3cherwei3e einem Metall, wie Aluminium, über das Isoliermaterial 232 und in Kontakt mit dem Speicherbereich 218 und parallel zur X-Achse aufgebracht, um den X-Leiter zu bilden. Eine nicht gezeigte Sperrschicht kann vor dem Leiter 214 niedergeschlagen werden.

Ein schematisches Schaltbild einiger der Stromkreise 212 des Feldes 210 sind in Figur 14 veranschaulicht.

. ./28

130044/0557

- Ζδ -

Es sei festgestellt, daß der Schaltkreis 212 der Anordnung 210 wegen des Abstandes des Quellenbereichs 216 vom Drainbereich 222 ein größeres seitliches Ausmaß als die Stromkreise 152 hat, bei denen die Bereiche 164 und 166 der Diode 162 in Ausrichtung bzw. in der Leitung mit dem Speicherbereich 172 zwischen dem X-Leiter 176 und dem Y-Leiter 160 angeordnet oder geschichtet sind. Nichtsdestoweniger wird die Anordnung 210 bevorzugt, wenn MOS-Feldeffekttransistoren zur Verwendung als Isolierelemente gewünscht sind.

Aus der obigen Ucschroibung orgibt sich, daß die Zelle gemäß der Erfindung ein amorphes, phasenänderbares Material aufweist, das in einen Zustand einstellbar und dann im wesentlichen nicht rückstellbar ist, und das die oben beschriebenen gewünschten thermischen und elektrischen Eigenschaften aufweist und in Verbindung mit einem oder mehreren Isolierelementen programmierbare Anordnungen bildet, die leicht in minimaler Zeit, abhängig von der Phasenänderung des ausgewählten Materials, einstellbar sind und mit denen ein Stromkreis aufbaubar ist, der einen niedrigen Einstellstrom, eine schnelle Einstellzeit, eine relativ hohe Arbeitstemperatur, eine relativ hohe Speichertemperatur, einen niedrigen Einstellwiderstand und einen hohen Ausschaltwiderstand aufweist.

Die Isolierelemente können aus üblichen bi-polaren Einkristall-Silicium-Schottky-Dioden- oder bi-polaren P-N-Verbindungs- oder Übergangsmaterial bestehen. Alternativ können solche Isolierelemente nach Art der MOS-Gattung, entweder als planare MOS-Ausbildung oder als V-MOS-Ausbildung aufgebaut sein. Zusätzlich und vorzugsweise werden die Isolierelemente durch Dünnfilmabscheidungsverfahren hergestellt und nach der am meisten bevorzugtesten Ausbildung bestehen die Diode oder der Feldeffekttransistor, die das Isolierelement bilden, aus einer amorphen im Vakuum abgeschiedenen Siliciumlegierung, die ebenfalls Wasserstoff und/oder Fluor aufweist. Die bevorzugten Stromkreise, die in der Dünnschicht-Allfilmtechnik hergestellt sind, werden deshalb be-

. ./29

130044/0557

vorzugt, weil sie die größte Packungsdichte aufweisen und gleichzeitig eine Anordnung mit einer im wesentlichen nicht rückstellbaren Zelle des phasenänderbaron Materials bilden, bei denen die Dünnfilmdioden oder -transistoren vertikal bzw. rechtwinklig an den Kreuzungsstellen zwischen den X- und Y-Leitern angeordnet sind.

Außerdem ist ersichtlich, daß die verschiedenen Anordnungen, die die verschiedenen in den vorherigen Figuren dargestellten Zellenkonfigurationen haben, mit Adressierkreisen verwendbar sind, die einen bestimmten X- oder Y-Leiter auswählen, um Einstell- oder Leseströme anzulegen; solche Adressierkreise können durch abgeschiedene Filme gebildet werden. In dieser Beziehung werden beispielsweise eine Speichermatrix mit der All-Film-Abscheidung und der Adressierkreis auf dem gleichen Substrat,wie schematisch in Figur 15 dargestellt ist, niedergeschlagen und weist sie eine Speichermatrix oder ein Speicherfeld 250 mit zugehörigen Adressierkreisen 252 auf, die auf einem Substrat 254 abgeschieden sind. Außerdem wird bemerkt, daß der Adressierkreis 252 und die Speichermatrix 250 auf der gleichen Seite des Substrats 254 oder an entgegengesetzten Seiten des Substrats 254 niedergeschlagen sein können. Darüber hinaus können die Anordnung und die Speichermatrix 250 teilweise oder vollständig in der oben beschriebenen Vleise in Dünnfilmtechnik niedergeschlagen werden. Zusätzlich zur Ausbildung des Speicherbereiches jedes Speicherkreises aus amorphem Legierungsmaterial in der Dünnfilmweise können jedoch vorzugsweise Isolierelemente und der Adressierkreis 252 ebenfalls durch ein Dünnfilmabscheidungsverfahren hergestellt werden.

Da die am häufigsten verwendeten Datenspeicher und -verarbeitungssysteme mittels integrierter Kreise arbeiten, die in Silicium-Chip-Substratcn ausgebildet sind, wird angenommen, daü dio zu anfangs genannten Anordnungen, die gemäß der Erfindung hergestellt sind, wahrscheinlich Speichermatrizen aufweisen, bei denen ein Teil der betreffenden Speichermatrix, wie das Isolierelement und/oder der verwendete Adressierkreis, innerhalb eines Silicium-Chip-Substrats ausgebildet werden.

In Figur 16 ist ein Silicium-Chip-Substrat 300 mit einer MoT?-' ^ ' ständigen oder nur teilweise in Dünnfilmtechnik hergestellten Speichermatrix oder Anordnung 302 gezeigt, die Speicherkreise und einen zugehörigen Adressierkreis 304 darin einschließen, die in das Silicium-Chip-Substrat 300 eingebettet bzw. integriert sind, und zwar durch Ausbildung verschiedener Elemente des Stromkreises aus darin befindlichen dotierten-diffundierten Flächen bzw. Bereichen.

Es wird auch bemerkt, daß eine Gesarnt-Dünnf ilmanordnung, die gemäß der Erfindung hergestellte Kreise aufweist und durch Dünnfilmniederschlag hergestellte Isolierelemente zusammen mit Adressierkreisen verwendet, die durch Dünnfilmabscheidung gebildet sind, einen wesentlichen Vorteil aufweist, da eine Anzahl solcher Speichersysteme übereinander unter Trennung durch Isolierschichten angeordnet werden k nn. Außerdem können dünne metallische, wärmeableitende Substrate zwischen Isolierschichten vorgesehen sein, die mit Wärmeableitungsflossen an deren äußeren Rändern versehen sind.

Aus der Beschreibung ergibt sich, daß die Anordnungen 50, 100, 154 oder 210, die hier beschrieben sind und übliche oder neuartige in Dünnfilinniederschlagstechnik ausgebildete Isoliereinrichtungen aufweisen und mit üblichen oder neuartigen in Dünnfilmtechnik niedergeschlagenen Adressierkreisen verwendet sind, eine Anzahl von Vorteilen aufweisen, von denen einige bereits beschrieben wurden und sich andere bei den Anordnungen gemäß der Erfindung von selbst ergeben. Es ist sehr bedeutsam, daß solche Anordnungen aus einem Material hergestellt werden können, das gewünschte thermische und elektrische Eigenschaften aufweist, und zwar mit extrem großer Packungsdichte der Zellen und mit einem sehr hohen Ausschaltwiderstand.

Die amorphen Zellen, beispielsweise die Zelle 68,können unterschiedliche Größen und Formen aufweisen und könnten in der Form der Schmelzsicherung 20 niedergeschlagen sein. (Unter dem Ausdruck "amorph" wird eine Legierung, eine Verbindung oder ein Material verstanden, das eine Langbereichsunordnung aufweist, selbst wenn es innerhalb kleiner Bereiche eine sogenannte Kurzbereichsoder Zwischenordnung aufweist und selbst wenn es gewisse Kristal-

130044/^67

lineeinschlüsse besitzt.) Darüber hinaus müssen die Zellen, wie die Zelle 68, nicht auf der Oberseite der Diodenschichten niedergeschlagen sein, sondern können stattdessen zwischen zwei Metallschichten 58 und die nicht gezeigte zweite Metallschicht eingebettet sein. Auch die Zelle 218 könnte zwischen dem Tor 226 und dem X-Leiter 214 angeordnet sein.

130044/0557

Lee

e rs e i t

Claims (39)

1. 30A6721

   Patentansprüche

   Programmierbare Zelle, dadurch gekennzeichnet, daß ein amorpher Zellkörper (68; 104; 172; 218) mindestens einen Teil aufweist, der einstellbare bzw. feststellbare, im wesentlichen nicht zurückstellbare Einrichtungen aufweist, welche einen stark nicht-leitfähigen einstellbar bzw. feststellbare Zustand haben, der in einen stark leitfähigen Zustand einstellbar ist.
2. 2. Zelle nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung durch eine Schwellenspannung von 20 V oder weniger in den leitfähigen Zustand einstellbar sind.
3. 3. Zelle nach Anspruch 2, dadurch gekennzeichnet,

   daß die Einrichtungen durch eine Schwellenspannung von 10 V oder weniger in den Leitfähigkeitszustand einstellbar sind.
4. 4. Zelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,

   daß die Einrichtungen durch einen Programmierstrom von 25 mA oder weniger in den Leitfähigkeitszustand einstellbar sind.
5. 5. Zelle nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtungen durch einen Programmierstrom von 5 mA oder weniger in den leitfähigen Zustand einstellbar sind.
6. 6. Zelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,

   daß die Einrichtungen in dem stark leitfähigen Zu-

   1300U/0557

   --35W&7.21

   stand einen Widerstand von 500 Ohm oder weniger aufweisen.
7. 7. Zelle nach Anspruch 6, dadurch gekennzeichnet,

   daß die Einrichtungen in dem starken Leitfähigkeitszustand einen Widerstand von 100 Ohm oder weniger aufweisen.
8. 8. Zelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,

   daß die Einrichtungen in dem stark nicht-leitfähigen Zustand einen Widerstand von 10.000 Ohm oder mehr aufweisen.
9. 9. Zelle nach Anspruch 8, dadurch gekennzeichnet,

   daß die Einrichtungen in dem starken nicht-leitfähigen Zustand einen Widerstand von 1 Million 0hm oder mehr aufweisen.
10. 10. Zelle nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet ,

    daß der Zellenkörper (68; 104; 172; 218) eine maximal zulässige Verfahrenstemperaturtoleranz von 200 C oder mehr aufweisen.
11. 11. Zelle nach Anspruch 10, dadurch gekennzeichnet,

    daß der Zellkörper (68; 104; 172; 218) eine maximal zulässige Arbeitstemperaturtoleranz von 500 C und mehr aufweist.
12. 12. Zelle nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet,

    daß der Zellenkörper (68; 104; 172; 218) eine Langzeit-Speichertemperatur von 175 C oder mehr aufweist.
13. 13. Zelle nach Anspruch 12, dadurch gekennzeichnet,

    daß der Zellenkörper (68; 104; 172; 218) eine Langzeit-Speichertemperatur von 200°C oder mehr aufweist.
14. 14. Zelle nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet ,

    daß die Einrichtung innerhalb von 1000 us oder weniger in den leitfähigen Zustand einstellbar sind.
15. 15. Zelle nach Anspruch 14, dadurch gekennzeichnet, daß die Einrichtung innerhalb von 10 us oder w in den leitfähigen Zustand einstellbar sind.
16. 16. ZbIId nach einem dor AnuprUcha 1 bio 15, dadurch gekennzeichnet ,

    daß die Einrichtungen weniger als 100 mal zurückatellbar sind.
17. 17. Zelle nach Anspruch 16, dadurch gekennzeichnet,

    daß die Einrichtungen weniger als 10 mal rückstellbar sind.
18. 18. Zelle nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet ,

    daß die Einrichtungen ein amorphes, hinsichtlich der Phase änderbares Material aufweisen, das in einen kristallinen hoch-leitfähigen Zustand einstellbar bzw. überführbar oder umformbar ist.
19. 19. Zelle nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet,

    daß die Einrichtungen nicht-flüchtig in den stark leitfähigen Zustand einstellbar sind.
20. 20. Zelle nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet ,

    daß der Zellenkörper (68; 104.; 172; 218) aus einem oder mehreren chalcogeniden Elementen gebildet ist.
21. 21. Zelle nach Anspruch 20, dadurch gekennzeichnet,

    daß Germanium und eines der Elemente Tellur und Selen als chalcoyenide Elemente dienen.
22. 22. Zelle nach Anspruch 20, dadurch gekennzeichnet, daß Germanium, Tellur und Selen als chalcogenide Elemente dienen.
23. 23. Zelle nach Anspruch 22, dadurch gekennzeichnet,

    daß der Zellenkörper (68; 104; 172; 218) durch Zerstäuben der genannten Elemente gebildet ist.
24. 24. Zelle nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet,

    daß der Zellenkörper (68; 104; 172; 218) aus Material gebildet ist, das' tetraedrische (4-flächige) Elemente, einschließlich mindestens eines der Gruppe Silicium, Germanium und Kohlenstoff, aufweist.
25. 25. Zelle nach Anspruch 24, dadurch gekennzeichnet,

    daß der Zellenkörper (68; 104; 172; 218) auch eines oder mehrere der Stoffe der Gruppe Fluor, Wasserstoff und Sauerstoff aufweist.
26. 26. Zelle nach Anspruch 24 oder 25, dadurch gekennzeichnet, daß der Zellenkörper (68; 104; 172; 218) durch Plasmaniederschlag aus einem Plasma gebildet ist, das mindestens Silicium und Wasserstoff enthält.
27. 27. Zelle nach Anspruch 24 oder 25, dadurch gekennzeichnet, daß der Zellenkörper (68; 104; 172; 218) durch Plasmaabscheidung bzw. Plasmaniederschlag aus einem Plasma gebildet ist, der mindestens Silicium und Fluor enthält.
28. 28. Programmierbare Elektronikanordnung von Zellen, dadurch gekennzeichnet, daß eine Mehrzahl amorpher Zellenkörper (68; 104; 172; 218) vorhanden ist, von denen jeder Zellenkörper mindestens einen Teil aufweist, der einstell- bzw. feststellbare im wesentlichen nicht rückstellbare Einrichtungen enthält, die einen stark nicht-leitfähigen Zustand aufweisen, welcher in einen stark leitfähigen Zustand einstellbar bzw. änderbar oder überführbar ist.

    130044/0557
29. 29. Anordnung nach Anspruch 28, dadurch gekennzeichnet, daß jede der Zellen (68; 104; 172; 218) auf einem im wesentlichen ebenen Substrat (54; 64; 106; 158; 226) angeordnet und jede der Zellen zwischen mindestens ein Paar von Leitern (56, 58; 108, 110; 160, 176; 214, 216) geschaltet bzw. gekoppelt und in einer im wesentlichen rechtwinkligen Richtung zum ebenen Substrat (54, 64; 106; 158; 226) gebildet ist, um auf diesem eine große Zellenpackungadichte zu erreichen.
30. 30. Anordnung nach Anspruch 28 oder 29, dadurch gekennzeichnet,

    daß jede der Zellen (68; 104; 172; 218) Isolierorgane (60; 105; 162; 220) zum Isolieren der Zelle von mindestens einem Paar von Leitern (56, 58; 108, 110; 160, 176; 214, 216) aufweist.
31. 31. Anordnung nach Anspruch 30, dadurch gekennzeichnet, daß jede Zelle (68; 104; 172; 218),die Isolierelemente (60; 105; 162; 220) enthält, eine Zellenfläche von weniger als etwa 645,16 IJP² (Isquare mil) aufweist.
32. 32. Anordnung nach Anspruch 30 oder 31, dadurch gekennzeichnet,

    daß die Isolierelemente (60; 105; 162; 220) bipolare Gleichrichterelemente aufweisen, die durch Einkristalltechnik gebildet sind.
33. 33. Anordnung nach Anspruch 32, dadurch gekennzeichnet, daß die bipolaren Gleichrichterelemente (162) eine Schottky-Diode aufweisen.
34. 34. Anordnung nach einem der Ansprüche 30 bis 33, dadurch gekennzeichnet,

    daß die Isolierelemente (60; 10.5; 162; 220) Gleichrichterelemente (162) aufweisen, die mindestens erste und zweite Bereiche (164, 166) enthalten, die aneinander anstoßen und zwischen sich eine Kontakt- bzw.

    13Q0/U/0S57

    Verbindungs- bzw. Übergangsstelle bzw. -zone (junction) aufweisen, und daß mindestens eine der Sereiche aus einem mindestens Silicium enthaltenden amorphen Material gebildet ist.
35. 35. Anordnung nach Anspruch 34, dadurch gekennzeichnet, daß der zweite Dereich (166) aus einem Metall, einer Metallegierung oder einem metallähnlichen Material gebildet ist, das mit dem ersten Gereich (164) eine Schottky-Sperrschicht (barrier) bildet.
36. 36. Anordnung nach Anspruch 28, dadurch gekennzeichnet, daß jede der Zellen (68; 104; 172; 218) eine durch Abscheiden bzw. Niederschlagen eines dünnen Films gebildete Zelle ist.
37. 37. Anordnung nach einem der Ansprüche 30 bis 36, dadurch gekennzeichnet,

    daß jedes Isoliereloment (60; 105; 162; 220) einen Feldeffekttransistor (105; 220) enthält.
38. 38. Anordnung nach Anspruch 37, dadurch gekennzeichnet, daß jeder der Feldeffekttransistoren (105; 220) ein Planartransistor des MOS-Typs ist.
39. 39. Anordnung nach Anspruch 37, dadurch gekennzeichnet, daß jeder der Feldeffekttransistoren (105; 220) ein V-MOS-Transistor ist.

    130044/0557