DE2858323C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum wahlfreien Zugreifen auf Information, die auf einem plattenförmigen, rotierenden Aufzeichnungsmedium in einzelnen Spuren gespeichert ist, sowie eine Speichereinrichtung mit wahlweisem Zugriff, wie sie im Obergriff der Patentansprüche 1 und 3 jeweils angegeben sind.

Bei herkömmlichen Videoaufzeichnungseinrichtungen, bei denen eine magnetische Platte eingesetzt wird, ist das Rilleninter­ vall groß (es beträgt etwa 500 µm) und kann das Aufsuchen einer bestimmten Adresse mit hoher Geschwindigkeit lediglich dadurch vorgenommen werden, daß die mechanische Lage des Lesekopfes ermittelt wird.

Bei einer optischen Videoplatte, bei der die Videoinformation mit einem Lichtstrahl ausgelesen wird, ist bereits ein Verfah­ ren bekannt, mit dem aus einer großen Anzahl von Spuren auf einer solchen Platte die gewünschte Spur aufgesucht werden kann. Ein solches Verfahren ist in der JP OS 51-21 727 beschrieben. Nach diesem Verfahren wird zur Aus­ wahl einer bestimmten Spur aus einer großen Anzahl von Spuren ein Zugriffsystem verwendet, bei dem die Adressensignale zur Auswahl der Spuren vorher in den jeweiligen Spuren aufgezeich­ net sind. Es wird dabei ermittelt, ob die jeweils aufgesuchte Spur die Zieladresse enthält. Ist das nicht der Fall, wird der Lesekopf in entsprechender Weise weiterbewegt, um die Zielspur aufzusuchen.

Aus der DE-OS 27 18 092 ist eine gattungsgemäße Vorrichtung zum Zugreifen auf Information bekannt, die in einer optischen Platte aufgezeichnet ist, die eine Grob-Sucheinrichtung und eine Fein­ sucheinrichtung aufweist, wobei ein Lesestrahl zuerst mit der ersten Bewegungseinrichtung für eine Grobsuche bewegt und an­ schließend mit der zweiten Bewegungseinrichtung für die Fein­ suche verstellt wird. Der Nachteil dieser Ausgestaltung liegt darin, daß bei der Grobsuche die Anforderungen an die Genauig­ keit hoch sein müssen, damit die Zielspur schnell gefunden werden kann, da die Feinsuche nur in Einzelschritten arbeitet, und nicht auch Wechsel über mehrere Spuren hinweg ausführen kann. Dies hat zur Folge, daß die Grobsuche schon relativ prä­ zise arbeiten und eine Annäherung an die Zielspur im Bereich von einem Spurabstand von nicht mehr als 10 Spuren liefern muß. Ferner muß während der Feinsuche die Identifizierungsnum­ mer (Adresse) einer jeden Spur festgestellt und mit der Ziel­ adresse verglichen werden, d. h. das Weglassen des Kontrollesens ist nur bei der Grobsuche zugelassen. Dies hat eine verminderte Suchgeschwindigkeit zur Folge. Diese Anordnung bietet außerdem keine Problemlösungen für den Fall, daß am Ende der Feinsuche in der abgetasteten Spur die Identifizie­ rungsnummer fehlerhaft ist.

Aus der DE-OS 27 11 924 ist ferner ein Aufzeichnungs-/Wiederga­ begerät bekannt, das ebenso wie die Anordnung nach der DE-OS 27 18 092 mit einer über viele Spuren hinwegführenden Grobein­ stellbewegung und einer Feineinstellbewegung arbeitet. Die Grobeinstellbewegungen führen bis in einen Bereich von 4 Spu­ ren an die gewünschte Spurlage heran. Mit der Feineinstellbe­ wegung wird das Abtastlichtbündel durch einen galvanometerge­ steuerten Spiegel in einem iterativ wiederholten Feinsuch­ schritt genau auf die gewünschte Spur ausgerichtet.

Diese wiederholte Durchführung der Feinsuche findet solange statt, bis die Spurnummer der aktuell gelesenen Spur mit der Zielspur übereinstimmt. Dabei wird jedesmal die Anzahl der Spurwechsel nach der Differenz zwischen der Identifizierungs­ nummer der aktuellen Spur und derjenigen der Zielspur be­ stimmt.

Diese Anordnung hat folgenden Nachteil: Da sich die optische Platte während der Spurverstellung dreht, kommt bei der Ver­ stellung um eine Breite von vier Spuren der Laserstrahl nicht auf der Zielspur, sondern in einem Punkt auf der gegenüber der Zielspur versetzten Spur an. Dabei beträgt die größtmögliche Adressendifferenz zwischen der aktuellen Spur und der Ziel­ spur 4 Schritte. Innerhalb des Feinsuchvorgangs führt eine so große Schrittveränderung meist zu dem Nachteil, daß die Ziel­ spur nicht erreicht wird, daß also ein weiterer Feinsuchvor­ gang notwendig wird.

Die der Erfindung zugrundeliegende Aufgabe besteht demgegenüber darin, das Verfahren und die Speichereinrichtung gemäß Oberbe­ griff der Patentansprüche 1 und 3 jeweils so auszugestalten, daß die gewünschte Spur auf einem Aufzeichnungsmedium mit hoher Aufzeichnungsdichte mit hoher Geschwindigkeit aufgesucht werden kann.

Diese Aufgabe wird gemäß der Erfindung durch die Ausgestaltung gelöst, die im Kennzeichen der Patentansprüche 1 und 3 jeweils angegeben ist.

Die vorliegende Erfindung besitzt vorteilhafterweise bei der Feinsuche zwei Betriebsarten, eine, bei der auch ein Spurwech­ sel über mehrere Spuren hin ausgeführt wird und eine zweite Betriebsart, bei der die Spur um jeweils eine Spur verändert wird. Der Vorteil dieser Ausgestaltung liegt genau darin, daß bei der Grobsuche die Anforderungen an die Genauigkeit weniger hoch sein müssen und daß dennoch die Zielspur schnell gefunden werden kann, da die Feinsuche nicht nur in Einzelschritten ar­ beitet, sondern den jeweiligen Gegebenheiten nach auch Wechsel über mehrere Spuren hinweg ausführen kann. Sie erlaubt ferner bei der Feinsuche sowohl einen Sprung über mehrere Spuren hin­ weg als auch das Weglassen der Spuridentifizierung beim Spur­ wechsel.

Vorteilhafte Weiterbildungen sind Gegenstand der Patentansprü­ che 2, 4 und 5.

Im folgenden werden anhand der zugehörigen Zeichnung besonders bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben. Es zeigt

Fig. 1 eine schematische Darstellung der Videosignalspuren, wie sie auf einer Videoplatte aufzeichnet sind,

Fig. 2 in einem Diagramm die wesentlichen Teile einer demodu­ lierten Schwingung der Videosignale innerhalb einer Spur in modellhafter Darstellung,

Fig. 3A bis 3E verschiedene Signale, die im Zusammenhang mit einem Ausführungsbeispiel der Erfindung verwendet werden,

Fig. 4A und 4B ein schematisches Blockschaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Speicher­ einrichtung,

Fig. 4C eine Darstellung, die angibt, wie die Schaltungsteile gemäß Fig. 4A und Fig. 4B angeordnet sind,

Fig. 5A und 5B eine schematische Schaltungsanordnung der in Fig. 4B dargestellten Folgesteuerschaltung,

Fig. 5C eine schematische Darstellung, die angibt, wie die in Fig. 5A und Fig. 5B dargestellten Schaltungsteile an­ geordnet sind,

Fig. 6 ein schematische Blockschaltbild einer Fehlerprüf­ schaltung gemäß Fig. 4B,

Fig. 7 ein schematisches Blockschaltbild einer Fehlerkorrek­ turschaltung gemäß Fig. 4B,

Fig. 8A bis 8C in Flußdiagrammen den Funktionsablauf beim er­ sten Ausführungsbeispiel der erfindungsgemäßen Spei­ chereinrichtung,

Fig. 9 in einem Flußdiagramm Einzelheiten der Prüfung im Block 125 in Fig. 8C,

Fig. 10 in einem Flußdiagramm Einzelheiten der Prüfung im Block 126 in Fig. 8C,

Fig. 11A, 11B und 11C in Flußdiagrammen den Funktionsablauf bei einem zweiten Ausführungsbeispiel der erfindungsgemäßen Speichereinrichtung,

Fig. 12A und 12B Schaltbilder einer Folgesteuerschaltung für das zweite Ausführungsbeispiel der Erfindung und

Fig. 12C schematisch die Anordnung der in Fig. 12A und 12B dar­ gestellten Schaltungsteile.

Wie es in Fig. 1 dargestellt ist, dreht sich eine Platte 94 in der durch den Pfeil 98 angedeuteten Drehrichtung mit 1800 U/Minute um eine Achse 99. Frequenzmodulierte Signale, die einem Bild oder zwei Halbbildern im NTSC-System entsprechen, werden bei einer Drehung der Platte von einer kontinuierlichen Signalauf­ zeichnungsspur ausgelesen. In der Signalaufzeichnungsspur sind Signale in Form beispielsweise der Größe, Abmessung bzw. Tiefe von konkaven und konvexen Bereichen auf der Oberfläche der Platte aufgezeichnet. Die Spur läuft spiralförmig zur Plattenmitte hin. Im Spurabschnitt für jedes Videobild ist die Adresse des jewei­ ligen Videobildes aufgezeichnet. Der Abstand benachbarter Spur­ teile beträgt 2 µm. Es sei angenommen, daß ein Spurteil 74, der in der Videoplatte 94 ausgebildet ist, und sich vom Punkt 71 bis zum Punkt 72 erstreckt, die Adresse K hat. Ein Spurteil 74′, der innen vom Spurteil 74 liegt und sich vom Punkt 72 bis zum Punkt 73 erstreckt, hat die Adresse K+1. In den Spuren sind die Adressen K und K+1 als Adressen für ein geradzahliges Halbbild bzw. für ein ungeradzahliges Halbbild an Abschnitten innerhalb der beiden Bereichen 97 und 97′ aufgezeichnet.

In Fig. 2 sind das Zeitintervall 78 eines ungeradzahligen Halb­ bildes des Videosignals V, das Zeitintervall 78′ eines gerad­ zahligen Halbbildes des Videosignals V, das Vertikalsynchron­ impulsintervall 75 des ungeradzahligen Halbbildes, ein Adressen­ signalintervall 76 und ein Videosignalintervall 77 dargestellt. Die Intervalle bzw. Signalteile 75′, 76′ und 77′ für das gerad­ zahlige Halbbild entsprechen den Signalteilen und Intervallen 75, 76 und 77 des ungeradzahligen Halbbildes.

Fig. 3A zeigt eine vergrößerte Darstellung der Signale V, näm­ lich eine Vergrößerung des in Fig. 2 dargestellten Signal­ teils 76 für die Adresse des ungeradzahligen Halbbildes. Ein Adressensignal ist ein Signal mit (n+1) Bits, das aus n Adres­ senbits und einem Paritätsbit besteht. In einem Horizontal- Abtastzeitraum, der zwischen benachbarten Horizontal-Synchron­ impulsen 79 liegt, befinden sich Signale mit zwei der (n+1) Bits. In Fig. 3A sind der erste bis n-te Adressenbit 2⁰, 2¹, . . . und 2^n-1 sowie das Paritätsbit P dargestellt. In dem Adressen­ signalteil 76′ für das geradzahlige Teilbild ist ein Adressen­ signal in ganz derselben Weise enthalten. Dieses Adressensignal dient darüber hinaus der Kennzeichnung derselben Adresse wie das Adressensignal, das im Adressensignalteil 76 für das geradzahli­ ge Halbbild enthalten ist.

Nachfolgend soll der Aufbau und die Funktionsweise der in den Fig. 4A und 4B dargestellten Anordnung anhand der in den Fig. 8A, 8B und 8C dargestellten Flußdiagramme und anhand der Fig. 5A, 5B, 6, 7, 9 und 10 erläutert wer­ den.

Nach Anschalten der Vorrichtung an eine Versorgungsquelle wird eine Zieladresse mit einem Tastenfeld 52 über eine Leit­ tung 52B an ein Zieladressenregister 54 gegeben. Weiterhin wird ein Startsignal T vom Tastenfeld 52 über eine Leitung 52A an das Register 54 gelegt. Die Zieladresse wird daher in das Zieladressenregister 54 eingegeben (vgl. Fig. 8A, Block 101). Gleichzeitig wird das Startsignal T zu einer Folgesteuerschal­ tung 60 geleitet, so daß sie über die Auslösung eines Suchvor­ ganges informiert sind. Ein R-S-Flip-Flop 608 (vgl. Fig. 5A) in der Folgesteuerschaltung 60 wird mit dem Signal T gesetzt. Ein am Ausgang des Flip-Flops 608 auftretendes Signal K mit hohem Pegel, das über die Leitung 60K gelangt, bringt einen Videoschalter 14 in den nicht-leitenden Zustand. Dadurch wird die Monitoranzeige unterbunden (Fig. 8A, Block 102).

Ein Ausgangssignal des Zieladressenregisters 54 und ein Ausgangssignal des vorhandenen Adressenregister 56 gelangen an den Anschluß A bzw. B einer Substrahierstufe 58, die die Differenz zwischen den beiden Signalen berechnet. Nach der Subtraktion wird der Absolutwert Y der Differenz über einen Ausgang C auf eine Leitung 58A gegeben, und das Vorzeichen UD der Differenz gelangt von einem Borgeanschluß BO auf eine Lei­ tung 58B. Bevor der direkte Zugriff ausgelöst ist, wird im vorliegenden Adressenregister 56 die Adresse einer Spur ge­ speichert, aus der ein Lesekopf 10 gerade auslesen kann, oder es wird eine Adresse darin gespeichert, die als Adresse der Spur vorgesehen ist.

Wie Fig. 5A zeigt, vergleicht die Folgesteuerschaltung 60 den Wert des Differenzsignals Y in einem Vergleicher 610 mit einem Wert m₂, der in einem Register 612 gespeichert ist. m₂ sei beispielsweise zu 32 gewählt. Je nachdem, ob das Differenzsignal Y wenigstens gleich m₂ oder kleiner als m₂ ist, stellt der Vergleicher 610 ein Signal mit hohem Pegel oder ein Signal mit niederem Pegel bereit. Dieses Signal gelangt dann zu einem UND-Glied 616. Das UND-Glied 616 erhält auch das Startsignal T nach Verzögerung durch eine Verzögerungsstufe 614 zugeführt. Die Verzögerungs­ stufe 614 verzögert das Startsignal T so, daß das Start­ signal T an das UND-Glied 616 gelangen kann, nachdem der Vergleicher 610 ein endgültig feststehendes Ergebnis beim Vergleich zwischen dem Differenzsignal Y und den Wert m₂ bereitgestellt hat. Ein Ausgangssignal des UND-Gliedes 616 gelangt an den Setzeingang eines Flip-Flops 618. Der Flip- Flop 618 wird also dann gesetzt, wenn Y≧m₂. Dagegen wird der Flip-Flop 618 nicht gesetzt, wenn Y<m₂ ist. Die Prüfung, ob Y wenigstens m₂ groß ist oder nicht, wird durchgeführt, um festzustellen, ob der Lesekopf 10 vom Motor 83 schnell verschoben werden soll oder nicht. Das Ausgangssignal J des Flip-Flops 618 gibt also ein Untersuchungsergebnis wieder, nachdem entschieden wird, ob der Motor schneller betrieben werden soll (Fig. 8A, Block 103).

Wenn der Flip-Flop 618 gesetzt ist und das Signal J für den Schnellauf bereitsteht, wird der Schnellauf ausgelöst (vgl. Fig. 8A, Block 104).

Das Ausgangssignal J des Flip-Flops 618 mit hohem Pegel gelangt von der Folgesteuerschaltung 60 über eine Leitung 60A an eine in Fig. 4A dargestellte Steuerschaltung 70 für einen Linear-Antriebsmotor. Das Differenzsignal Y und das Vorzei­ chensignal UD gelangen über die Leitungen 58A und 58B von der Substrahierstufe 58 ebenfalls zur Steuerstufe 70 für den Linear- Antriebsmotor. Bei Empfang dieser Signale gibt die Steuer­ stufe 70 für den Linear-Antriebsmotor über eine Leitung 70A ein Signal an den Motor 83 ab, so daß sich der Lesekopf 10 in einer durch das Vorzeichensignal UD angegebenen Richtung um einen Abstand verschiebt, der der durch das Differenz­ signal Y festgelegten Adressendifferenz entspricht. Der Motor 83 dreht sich in Abhängigkeit dieses Signals, so daß der Lesekopf 10 um die vorgesehene Entfernung versetzt wird.

Der Lesekopf 10 umfaßt einen Laser 2, einen Spiegel 3, einen Strahlaufspalter 4 sowie einen Spiegel 5, der einen vom Laser ausgehenden Strahl reflektiert, eine Fokussierungslinse 6, eine Photozelle 7 und einen Verstärker 8. Diese Bauteile sind mechanisch miteinander verbunden und sie werden alle vom Motor 83 parallel zur Oberfläche der Platte 94 verschoben.

Der Motor 83 bewirkt die vorgegebene Drehung, so daß der Lese­ kopf 10 in die Nähe der Spur mit der Zieladresse bewegt wird. Dann gibt die Steuerstufe 70 für den Linear-Antriebsmotor ein Signal FE ab, das über eine Leitung 70B zur Folgesteuerschal­ tung 60 gelangt und das Ende des Schnellaufs anzeigt. Das Signal FE gelangt an den Rücksetz-Eingang (R) des Flip-Flops 618. Der Flip-Flop 618 wird dann also vom Signal FE in den Rücksetz­ zustand gebracht.

Das Ausgangssignal J des Flip-Flops 618 wird invertiert und gelangt dann an den Triggereingang (T) eines Flip-Flops 620. Der Flip-Flop 620 wird also gesetzt, wenn der Flip-Flop 618 rückgesetzt worden ist. Der Flip-Flop 629 stellt also ein Signal bereit, das anzeigt, daß der Schnellauf beendet ist. Das Schnellaufsignal J wird über eine Leitung 60G gleichzei­ tig einer Fehlerkorrekturschaltung 50 zugeleitet, so daß sie über die Durchführung des Schnellaufes unterrichtet wird.

Nach dem Schnellauf wird der Adressenlesevorgang (vgl. Fig. 8A, Block 105) in der folgenden Weise durchgeführt. Das von der Platte 94 reflektierte Licht gelangt über den Spiegel 5 und über den Strahlteiler 4 zur Photozelle 7 und wird dort nachgewiesen, und das nachgewiesene Signal wird im Verstärker 8 verstärkt. Zu diesem Zeitpunkt wird die Abweichung zwischen der Lage eines auf die Platte 94 ge­ worfenen Strahlflecks und die Lage der Rille mit einem bekannten, in den Fig. 4A und 4B nicht dargestellten Rillen­ führungsgerät festgestellt. Das Abweichungssignal gelangt zu einer Spiegelsteuerstufe 174, die den Reflexionswinkel des Spiegels 5 steuert bzw. regelt, so daß die Lage des Strahlflecks und die Lage der Rille in Übereinstimmung ge­ bracht werden (d. h., die Rillenführung bzw. die Nachführung auf die Rille wird durchgeführt). Die FM-Schwingung, die vom Verstärker 8 verstärkt worden ist, wird im FM-Demodulator 12 in die Videosignale V gemäß dem NTSC-System (vgl. Fig. 2) demoduliert. Die Videosignale V gelangen zu einer Synchron­ signal-Trennstufe 18, einer Adressensignal-Aufnahmestufe 24 und einen Videoschalter 14 für die Monitoranzeige. Die Horizontal- und Vertikal-Synchronimpulse werden in der Syn­ chronsignal-Trennstufe 18 aus den Videosignalen V gewonnen. Diese Impulse werden einer Frequenzregelung unterzogen, und Ausfälle und entsprechende Rauschsignal werden mit einer AVR-Schaltung 20 eliminiert, die einen Rauschbegrenzer aufweist. Danach gelangen diese Synchronsignalimpulse zu einem Zeitsteuersignalgenerator 22 und einer Steuerstufe 176 für einen Drehantriebsmotor. Diese Steuerstufe 76 steuert einen Drehmotor 178 derart, daß er sich mit 1800 U/Min. dreht, wobei die einkommenden Horizontal- und Vertikal­ synchronimpulse mit Bezugsimpulsen verglichen werden, die von einem in der Steuerstufe 176 vorgesehenen Quarzoszillator bereitgestellt werden.

In Abhängigkeit der Horizontal- und Vertikalsynchronimpulse erzeugt der Zeitsteuersignalgenerator 22 Zeitsteuersignale B, C und D zum Lesen der Adresseninformation, wie dies in den Fig. 3B, 3C bzw. 3D jeweils dargestellt ist, sowie ein Signal E, das der Zeitsteuerung einer Lageänderung des Spiegels 5 dient und in Fig. 3E dargestellt ist.

Das Zeitsteuersignal B dient zur Aufnahme nur der Adressen­ bits aus den Signalen V, und das Zeitsteuersignal C dient dem Lesen der Adressensignalaufnahme. Das Zeitsteuersignal D wird nur im Falle des geradzahligen Halbbildes erzeugt, und die Vorderflanke 80 dieses Impulses D liegt den Zeit­ punkt für die Entscheidung über das Leseergebnis des Adressensignals fest, wogegen die Rückflanke 81 den Zeit­ punkt zur Ausführung der Entscheidung festlegt (dies wird im weiteren noch einzeln erläutert). Die Adressensignal- Aufnahmestufe 24 nimmt nur das Adressensignal von den Videosignalen unter Verwendung des Zeitsteuersignals B auf, das über eine Leitung 22B vom Zeitsteuersignalgenerator 22 kommt, und das Adressensignal gelangt über ein UND-Glied 26 an den Dateneingang eines Schieberegisters 28 mit einer Speicherkapazität von (n+1) Bits. Das UND-Glied 26 erhält über eine Leitung 60F von der Folgesteuerschaltung 60 ein Signal MS zum Durchschalten oder Sperren zugeleitet. Das UND-Glied 26 wird zu dem Zeitpunkt durchgeschaltet, wenn der Lesekopf mit dem Linear-Antriebsmotor 83 in die Nähe der Zieladresse gebracht worden ist, und wenn die Adressen­ information ausgelesen werden soll. Das Schieberegister 28 speichert die (n+1)-Bits des Adressenregisters jeweils bitweise nacheinander, und zwar unter Verwendung des Zeit­ steuersignals C als Schiebetaktsignal, das vom Zeittaktsignal­ generator 22 über eine Leitung 22C an den Takteingang des Schieberegisters 28 gelangt. Die Adresse des ungeradzahligen Teilbildes wird also zunächst im Schieberegister 28 ge­ speichert. Beim Auslesen der Adresse des geradzahligen Teilbildes nach dem Auslesen der Adresse des ungeradzahligen Teilbildes, wird das Adressensignal für das ungeradzahlige Teilbild, das bereits im Schieberegister 28 gespeichert war, in das Schieberegister 29 abgegeben, das entsprechend auch eine Speicherkapazität von (n+1)-Bits aufweist. Diese Eingabe ins Schiebregister 29 erfolgt ebenfalls bit­ weise unter Steuerung durch das Zeitsteuersignal C. Mit dem Zeitsteuersignal C, das als Schiebetaktsignal dient und über die Leitung 22C zugeführt wird, wird dieses Eingangs­ signal bitweise in das Schieberegister 29 eingegeben. In der Zwischenzeit speichert das Schieberegister 28 parallel zum Speichervorgang des Schieberegisters 29 die Adresse des geradzahligen Teilbildes. Auf diese Weise werden die Adressen des geradzahligen und des ungeradzahligen Teilbildes für ein Vollbild in der Nähe der Zieladresse in die Schiebe­ register 28 und 29 eingespeichert. Auf diese Weise wird der Adressenlesevorgang (vgl. Fig. 8A, Block 105) aufgeführt. Danach werden die Speicherinhalte der Schieberegister 28 und 29 über Leitungen 28A und 29A in eine Fehlerprüfschaltung 40 eingegeben, um festzustellen, ob ein Fehler vorliegt oder nicht (vgl. Fig. 8A, Block 106).

Fig. 6 zeigt die Einzelheiten der Fehlerprüfschaltung 40. Ein Vergleicher 43 vergleicht das Adressensignal für das geradzahlige Teilbild und das Adressensignal für das un­ geradzahlige Teilbild, die über die Leitungen 28A und 29A von den Schieberegistern 28 und 29 kommen. Wenn die Signale übereinstimmen, gibt der Vergleicher ein Koinzidenzsignal mit hohem Pegel an die Leitung 43A ab. Paritätsprüf­ stufen 41 und 42 führen die Paritätsprüfungen für das Adressensignal des geradzahligen Teilbilds und für das Adressensignal des ungeradzahligen Teilbilds aus und stellen die Prüfergebnisse auf den Leitungen 41A bzw. 42A bereit. Oder genauer ausgedrückt, stellt die entsprechende Stufe 41 oder 42 ein Signal mit hohem oder niederem Pegel zur Kennzeichnung, ob ein Paritätsfehler vorliegt, in Abhängigkeit davon bereit, ob die Anzahl von Bits mit dem Binärwert "1" von den (n+1)-Bits jedes Adressensignals eine ungerad­ zahlige oder eine geradzahlige Zahl ist. An einer Ausgangs­ leitung 40A eines UND-Glieds 44 und wird ein Signal K abgegeben, das nur dann einen hohen Pegel aufweist, wenn das Adres­ sensignal für das geradzahlige Teilbild und das Adres­ sensignal für das ungeradzahlige Teilbild miteinander überein­ stimmen und beide Signale keinen Paritätsfehler aufweisen. Das Signal K gelangt über die Leitung 40A an die Fehler­ korrekturschaltung 50 und an die Folgesteuerschaltung 60 in Fig. 4B. Die Signale auf den Ausgangsleitungen 41A und 42A der Paritätsprüfstufen 41 und 42, sowie die Adressenbits für das geradzahlige und das ungeradzahlige Teilbild (außer­ dem Paritätsbit sind dies n-Bits) auf den Leitungen 28A und 29A gelangen über die Leitungen 40D und 40B als Daten EV bzw. D für das geradzahlige bzw. das ungeradzahlige Teilbild zur Fehlerkorrekturschaltung 50 in Fig. 4B. Die Adressenbits (n-Bits) für das ungeradzahlige Teilbild auf der Leitung 29A gelangen als ein Signal D′ über eine Leitung 40C zum Register 56 für die gegenwärtige Adresse.

Auf diese Weise wird der Fehlerprüfvorgang (vgl. Fig. 8A, Block 106) beendet. Wenn ein Fehler bei der Fehlerprüfung festgestellt wird, wird ein Ein-Rillensprung (vgl. Fig. 8A, Block 107) durchgeführt. Dieser Vorgang wird in der Folge­ steuerschaltung 60 gemäß der nachfolgenden Beschreibung vorgenommen (vgl. die Fig. 5A und 5B). Das Signal OK wird nicht bereitgestellt, so daß das UND-Glied 622 nicht durch­ geschaltet wird. Dadurch wird der Flip-Flop 620, der nach Abschluß des Schnellaufs gesetzt worden ist, nicht rückge­ setzt. Das Ausgangssignal des Flip-Flops 620 gelangt über ein ODER-Glied 628 zu einem UND-Glied 629. Das UND-Glied 629 wird durch den Impuls E durchgeschaltet, der vom Zeitsteuer­ impulsgenerator 22 (vgl. Fig. 4A) bereitgestellt wird und an der Leitung 22E auftritt, die eine Verzögerung von etwa einer Horizontal-Abtastperiode bezüglich des Signals D bewirkt. Dann gelangt ein Signal SJ mit hohem Pegel über eine Leitung 60C zur Spiegelsteuerstufe 174 (vgl. Fig. 4A). Bei Auftreten dieses Signals stellt die Spiegelsteuerstufe 174 an einer Leitung 74B ein Signal bereit, das den Reflexions­ winkel des Spiegels 5 so steuert, daß der Strahlfleck unabhängig bzw. unbedingt um eine Rille verschoben wird.

Auf diese Weise ist der Vorgang, bei dem ein Sprung von einer Rille ausgeführt wird (vgl. Fig. 8A, Block 107) beendet. Jetzt wird wieder der Adressenauslesevorgang gemäß Block 105 (vgl. Fig. 8A) ausgeführt. Wenn beim Adressenauslesevorgang kein Fehler festgestellt worden ist, wird ein Vorgang (vgl. Fig. 8A, Block 108) in der nachfolgend dargestellten Weise mit der in den Fig. 5A und 5B dargestellten Folgesteuer­ schaltung 60 ausgeführt, um die ausgelesene Adresse im Register 56 für die gegenwärtige Adresse (Fig. 4B) zu speichern. Wenn das Signal K mit hohem Pegel von der Fehlerprüf­ schaltung 40 auf der Leitung 40A bereitgestellt wird, gelangt der Impuls D an das UND-Glied 622 in der Folgesteuerschaltung 60, so daß dieses UND-Glied 622 durchgeschaltet wird. Der Impuls D gelangt an den Rücksetzeingang R des Flip-Flops 620, nachdem dieser Impuls durch die Differenzierstufe 624 hindurchgegangen und invertiert worden ist. Daher wird der Flip-Flop 620 mit der Rückflanke 81 des Impulses D rückge­ setzt. Das Ausgangssignal des Flip-Flops 620 gelangt über ein ODER-Glied 630 an ein UND-Glied 632, und das Ausgangs­ signal des UND-Gliedes 622 gelangt direkt an den anderen Eingang des UND-Gliedes 632.

Infolgedessen wird vom UND-Glied 632 nur dann ein Signal AA mit hohem Pegel bereitgestellt, wenn der Impuls D einen hohen Pegel aufweist. Wenn das Signal AA einmal bereitgestellt worden ist, wird der Flip-Flop 620 danach rückgesetzt, so daß das Signal nicht weiter bereitgestellt wird.

Das Signal AA gelangt über eine Leitung 60D zum Register 56 für die gegenwärtige Adresse (vgl. Fig. 4B). Bei Empfang des Signals AA speichert das Register 56 das ausgelesene Adressensignal D′, das über die Leitung 40C an das Register 56 gelangt. Auf diese Weise wird der Speichervorgang zum Speichern der ausgelesenen Adresse im Register 56 (vgl. Fig. 8A, Block 108) durchgeführt.

Im wesentlichen gleichzeitig oder parallel mit diesem Vorgang wird der Speichervorgang zum Speichern der ausgelesenen Adressen in den Korrekturspeichern der Fehlerkorrektur­ schaltung 50 ausgeführt. Das vom Flip-Flop 620 kommende Signal SJ mit hohem Binärwert gelangt über das ODER-Glied 628 und über das ODER-Glied 666 an die Leitung 60H. Ein Signal RG auf der Leitung 60H gelangt zur Fehlerkorrektur­ schaltung 50 und bewirkt, daß die ausgelesenen Adressen­ signale EV und D in die Korrekturspeicher eingespeichert werden.

Nachfolgend soll die Funktionsweise der Fehlerkorrektur­ schaltung 50 für diesen Vorgang erläutert werden.

Wenn bei der Prüfung, ob der Schnellauf entsprechend Block 103 von Fig. 8A notwendig ist oder nicht, festgestellt wurde, daß Y<m₂ ist, und daß der Schnellauf nicht erforderlich ist, oder wenn der im Block 109 angegebene Vorgang beendet ist, wird die Abfrage gemäß Block 110 von Fig. 8A durchgeführt. Wenn festgestellt wurde, daß Y<m₂ ist, so wird der Flip- Flop 618 nicht gesetzt und er bleibt rückgesetzt. Daher wird das Signal J für den Schnellauf nicht erzeugt. Der Flip-Flop 620 bleibt rückgesetzt, weil kein Triggersignal eingegeben wird. Nach Ende des im Block 109 in Fig. 8A angegebenen Vorgang werden die Flip-Flops 618 und 620 rückge­ setzt. Zu diesem Zeitpunkt des Programmablaufs wird gemäß Block 110 von Fig. 8A geprüft, ob ein Mehrfachsprung erfor­ derlich ist, und zwar so, daß in der Folgesteuerschaltung 60 geprüft wird, ob das Differenzsignal Y größer als ein vorgegebener Wert ist oder nicht.

Mit dem Startsignal T, das über eine Verzögerungsstufe 614 geführt wird, wird ein Flip-Flop 640 gesetzt. Das von der Subtrahierstufe 58 (vgl. Fig. 4B) kommende Differenzsignal Y wird mit dem in einem Register 636 gespeicherten Wert m₁ in einem Vergleicher 634 verglichen, der Teil der Folge­ steuerschaltung 60 ist. Dieser Wert m₁ kann beispielsweise einer der Werte 2 bis 8 sein, und wird im vorliegenden Aus­ führungsbeispiel mit 3 gewählt.

Der Vergleicher 634 gibt ein Signal mit hohem Pegel auf, wenn Y kleiner als m₁ ist. Wenn die Flip-Flops 618 und 620 sich im rückgesetzten Zustand befinden, gelangt das Signal mit hohem Pegel vom Flip-Flop 620 über ein NOR- Glied 626 an ein UND-Glied 638, und am Ausgang des UND- Gliedes 638 tritt ein Signal mit hohem Pegel auf, wenn ein Signal mit hohem Pegel vom Vergleicher 634 bereit­ gestellt wird. Dadurch wird der Flip-Flop 640 rückgesetzt. Der Vergleicher 634 stellt dagegen kein Signal mit hohem Pegel bereit, wenn Y gleich oder größer als m₁ ist. Der Flip-Flop 648 wird daher nicht rückgesetzt. Der Flip- Flop 640 gibt daher das Ergebnis des Vergleichs zwischen Y und m₁ wieder, d. h., er zeigt an, ob der Mehrfachsprung erforderlich ist oder nicht. Auf diese Weise wird der Vorgang gemäß Block 110 in Fig. 8A ausgeführt.

Wenn Y<m₁ ist, wird der Mehrfachsprung durchgeführt (vgl. Block 111 in Fig. 8A). Das heißt, der Ablenkwinkel des Spiegels 5 wird um +n oder -n Rillen mittels der Spiegelsteuerstufe 174 geändert. Die Steuerung wird in der folgenden Weise durchgeführt. Wenn sowohl der Flip-Flop 618, als auch der Flip-Flop 620 rückgesetzt sind, erzeugt das NOR-Glied 626 ein Signal mit hohem Pegel. Da der Flip-Flop 640 gesetzt ist, ist ein Verknüpfungsglied 642 durchgeschaltet. Wenn das Signal E vom Zeitsteuersignal­ generator 22 über die Leitung 22E an das UND-Glied 627 gelangt, tritt auch ein Signal mit hohem Pegel vom UND-Glied 642 über die Leitung 60B als Signal MJ für den Befehl des Mehr­ fachsprungs an der Spiegelsteuerstufe 27 auf (vgl. Fig. 4A). In Abhängigkeit von diesem Signal MJ und dem Vorzeichen­ signal UD, das über die Leitung 58B von der Subtrahierstufe 58 kommt (vgl. Fig. 4B), gibt die Spiegelsteuerstufe 174 ein Signal zur Änderung des Reflexionswinkels des Spiegels 5 um einen Betrag von +n oder -n Rillen ab. Auf diese Weise wird der Mehrfachsprung beendet, und der Impuls E weist einen hohen Pegel auf (vgl. Block 111 in Fig. 8A). Nach diesem Sprung gibt die Spiegelsteuerstufe 174 ein Signal J_n ab, das die Anzahl der Sprünge wiedergibt, über eine Leitung 74A zur Fehlerkorrekturschaltung 50 gelangt und darin ge­ speichert wird. Danach wird eine Adresse für das ungerad­ zahlige Teilbild und eine Adresse für das geradzahlige Teil­ bild während der nächsten ganzen Drehung (vgl. Fig. 8A, Block 112) von den Schieberegistern 29 und 28 (vgl. Fig. 4B) gelesen. Die ausgelesenen Adressen werden einer Fehler­ prüfung in der Fehlerprüfschaltung 40 (vgl. Fig. 8A, Block 113). Wenn bei der Fehlerprüfung kein Fehler festgestellt wird, wird die ausgelesene Adresse D′ in das Register 56 für die vorliegende Adresse eingegeben (vgl. Fig. 8A, Block 108). Dieser Vorgang läuft in der nachfolgend beschriebenen Weise ab. Das Signal K mit hohem Pegel gelangt von der Fehlerprüfschaltung 40 zum UND- Glied 622 in der in den Fig. 5A und 5B dargestellten Folge­ steuerschaltung 60, so daß dann, wenn der Impuls D am UND-Glied 622 anliegt, dieses ein Ausgangssignal mit hohem Pegel bereitstellt, das zum UND-Glied 632 gelangt. Der andere Eingang des UND-Gliedes 632 erhält das Signal mit hohem Pegel vom Flip-Flop 640 über das UND-Glied 642, ein ODER-Glied 644 und das ODER-Glied 630 zugeleitet. Das UND- Glied 632 gibt ein Signal AA mit hohem Pegel ab, wenn am UND-Glied 622 das Signal D anliegt. Wie bereits erwähnt, bewirkt das Signal AA, daß die Adressendaten D′ im Regi­ ster 56 für die gegenwärtige Adresse (vgl. Fig. 4B) gespeichert werden.

Wenn der im Block 108 von Fig. 8A angegebene Vorgang abge­ schlossen ist, wird der Block 109 von Fig. 8A angegebene Vorgang ausgeführt. Dieser Vorgang wird in der Fehlerkorrek­ turschaltung 50 mit dem Signal RG mit hohem Pegel aus­ geführt, welches bei Auftreten des hohen Pegels am UND- Glied 642 vom ODER-Glied 666 bereitgestellt wird.

Wenn bei der Fehlerprüfung gemäß Block 113 in Fig. 8A ein Fehler festgestellt wurde, wird der im Block 114 von Fig. 8B angegebene Vorgang mit der in den Fig. 5A und 5B dargestellten Folgesteuerschaltung 60 in der nachfolgenden Weise durchgeführt. Da das Signal K in diesem Fall nicht von der Fehlerprüfschaltung 40 erzeugt wird, birgt das UND-Glied 622 in der Folgesteuerschaltung 60 gesperrt, und das Signal AA gelangt nicht auf die Leitung 60D. Anstelle des Signals AA wird vom UND-Glied 648 ein Signal mit hohem Pegel abgegeben. Oder genauer ausgedrückt, das UND-Glied 646 ist durchgeschaltet, weil das invertierte Signal des Signals K und das Signal mit hohem Pegel vom UND-Glied 642, das über das ODER-Glied 644 kommt, an den Eingängen des UND-Gliedes 646 anliegen. Das UND-Glied 648 wird durch­ geschaltet, weil das Signal D und das Ausgangssignal des UND-Gliedes 646 mit hohem Pegel an diesem UND-Glied 648 anliegen. Das UND-Glied 648 gibt bei Auftreten des Signals D ein Signal mit hohem Pegel ab.

Dieses Signal mit hohem Pegel startet einen Impulsfolge­ generator 652, der soviel Impulse erzeugt, wie der Wert n, der in einem Register 654 gespeichert ist, beträgt. Der Wert n ist kleiner als m₁ und sei hier beispielsweise 2. Das Ausgangssignal des Impulsfolgegenerators 652 gelangt an ein UND-Glied 656. Da das UND-Glied 656 aufgrund des vom UND-Glied 642 kommenden Signals mit hohem Pegel durchge­ schaltet ist, gibt es die an ihn gelangenden Impulse, so wie sie sind, ab. Das Impulsfolgesignal gelangt über eine Leitung 60E als Signal CLK an das Register 56 mit der gerade vor­ liegenden Adresse (vgl. Fig. 4B), das aus einem Zähler be­ steht, der vorwärts und rückwärts zählen kann und in Abhängigkeit des Signals CLK und weiterhin in Abhängigkeit des Vorzeichen­ signals UD, das über die Leitung 58B von der Subtrahier­ stufe 58 kommt (vgl. Fig. 4B) um n nach oben oder nach unten zählt. Auf diese Weise wird entsprechend dem +n- oder -n-Sprung (vgl. Fig. 8B, Block 114) ein Wert (RR +n) oder (RR -n) im Register 56 für die gegenwärtige Adresse gespeichert, wobei RR die Adresse vor dem Sprung ist.

Nach diesem Vorgang wird der im Block 115 von Fig. 8B angege­ bene Vorgang durchgeführt. Dieser Vorgang wird dann, wenn das Signal RG einen hohen Pegel aufweist und in Abhängig­ keit von diesem Signal RG in der Fehlerkorrekturschaltung 50 ausgeführt, wie dies der Fall ist, wenn bei dem im Block 113 von Fig. 8A angegebenen Vorgang kein Fehler festgestellt worden ist.

Nach Abschluß der Vorgänge im Block 109 von Fig. 8A und dem Block 115 von Fig. 8B wird der im Block 110 von Fig. 8A angegebene Programmschritt wieder in der in den Fig. 5A und 5B dargestellten Folgesteuerschaltung durchgeführt.

Im Vergleicher 634 wird ein Differenzsignal Y zu dem Zeit­ punkt, wenn ein neuer Adressenwert in das Register 56 (vgl. Fig. 4B) für die gegenwärtige Adresse eingegeben wor­ den ist, mit dem Wert im Register 636 verglichen.

Wenn nicht das Signal mit hohem Pegel vom Vergleicher 634 bereitgestellt wird, werden die in den Blöcken 101 bis 109 oder im Block 115 angegebenen Programmschritte wiederholt. Wenn Ym₁ ist, und vom Vergleicher 634 ein Signal mit hohem Pegel bereitgestellt wird, wird der im Block 116 ange­ gebene Vorgang ausgelöst.

Der Flip-Flop 640 wird von dem vom Vergleicher 634 kommenden Signal mit hohem Pegel rückgesetzt. Infolgedessen wird ein UND-Glied 664, das vorher durch das vom Flip-Flop 640 bis zu diesem Zeitpunkt bereitgestellte Signal mit hohem Pegel im gesperrten Zustand gehalten wurde, durchgeschaltet, und gibt das Ausgangssignal eines Flip-Flops 662 weiter. Der Flip-Flop 662 wird vom Ausgangssignal der Verzögerungs­ stufe 614 gesetzt.

Das Signal Y gelangt in einen Decoder 658, dessen Ausgangs­ signal über ein UND-Glied 660 an den Rückeingang des Flip-Flops 662 gelangt. Wenn das Signal Y gleich Null ist, weist dieses Ausgangsignal einen hohen Binärwert auf. Dies entspricht dem Zeitpunkt, wenn die Zieladresse gleich dem Wert in dem Register für die vorliegende Adresse ist.

Wenn die Adressen nicht gleich sind, stellt der Decoder 658 ein Signal mit niederem Pegel bereit, so daß Flip- Flop 662 nicht rückgesetzt wird. Daher wird vom UND-Glied 664 ein Signal mit hohem Signal bereitgestellt, und das Signal SJ mit hohem Pegel gelangt über das ODER-Glied 628 und das UND-Glied 629 auf die Leitung 60C. Wenn das Signal E von der Leitung 22E zum UND-Glied 629 gelangt, wird das Signal SJ erzeugt, das über die Leitung 60C zur Spiegel­ steuerstufe 174 gelangt (vgl. Fig. 4A). In Abhängigkeit vom Signal SJ und dem Vorzeichensignal UD, das von der Sub­ trahierstufe 58 (vgl. Fig. 4B) kommt, gibt die Spiegel­ steuerstufe 174 ein Signal an den Spiegel 5 ab, um einen Sprung von +1 oder -1 Rillen durchzuführen. Zu diesem Zeit­ punkt gelangt das Signal J_n, das die Anzahl der Sprünge angibt, von der Spiegelsteuerstufe 174 über die Leitung 74A zur Fehlerkorrekturschaltung 50.

Auf diese Weise wird der im Block 117 von Fig. 8B ange­ gebene Vorgang durchgeführt.

Bei der nachfolgenden vollen Drehung werden die Adressen der Rille nach dem Sprung wieder ausgelesen (vgl. Block 118 von Fig. 8B). Die Fehlerprüfungen werden dann wieder für die ausgelesenen Adressen durchgeführt (vgl. Block 119 von Fig. 8B). Wenn ein Fehler festgestellt wird, wird sowohl das UND-Glied 646, als auch das UND-Glied 648 an der Vorder­ flanke des nächsten Zeitsteuersignals D durchgeschaltet, und das UND-Glied 648 stellt dann ein Signal mit hohem Pegel bereit. Gleichzeitig gelangt ein Signal mit hohem Pegel vom UND-Glied 664 an ein UND-Glied 650. Daher tritt ein Signal, das dann, wenn das Signal D einen hohen Pegel aufweist, ebenfalls einen hohen Pegel besitzt, am Aus­ gang des UND-Gliedes 650 und damit an der Leitung 60E als ein einziger Taktimpuls CLK auf. Das UND-Glied 656 befindet sich dagegen zu diesem Zeitpunkt im nicht durchgeschalteten Zustand, weil der Flip-Flop 640 rückgesetzt ist, so daß vom Impulsfolgegenerator 652 keine Impulsfolge geliefert wird.

Das Signal CLK gelangt über die Leitung 60E an das Register 56 (vgl. Fig. 4B) für die gegenwärtige Adresse. Dieses Register 56 verändert seinen Zählerstand in Abhängigkeit des Signals CLK und des von der Subtrahierstufe 58 (vgl. Fig. 4B) kommenden Vorzeichensignals UD nach oben oder nach unten um eins. Auf diese Weise wird die Adresse (RR+1) oder (RR-1) im Register 56 gespeichert, wobei der Wert RR die Adresse vor dem Sprung ist, und auf diese Weise wird der im Block 120 angegebene Vorgang ausgeführt. Danach wird zu dem im Block 121 (vgl. Fig. 8B) angegebenen Vorgang über­ gegangen.

Die Fehlerkorrekturschaltung 50 führt diesen Vorgang durch, wenn an sie das Signal RC mit hohem Pegel gelangt, das vom Flip-Flop 662 über das UND-Glied 664, das ODER-Glied 628 und das ODER-Glied 666 an die Leitung 60H geführt wird.

Wenn beim Vorgang gemäß Block 119 (vgl. Fig. 8B) kein Fehler festgestellt wurde, d. h. wenn, auf der Leitung 40A das Signal K auftritt, gelangt das Signal AA auf die Lei­ tung 60D, um das Signal D′ auf der Leitung 40C in das Register 56 für die vorliegende Adresse einzugeben (vgl. Fig. 8B, Block 122). Die Fehlerkorrekturschaltung 50 speichert die auf den Leitungen 40A, 40B und 40D auftretenden Signale K, D und EV aufgrund des Signals RG (vgl.Fig. 8B, Block 123).

Danach wird zu dem im Block 116 angegebenen Vorgang gesprungen. Bis das Vorliegen des Zielsignals festgestellt wird, werden die Vorgänge gemäß den Blöcken 116 bis 121 oder gemäß den Blöcken 116 bis 123 wiederholt. Wenn festgestellt wird, daß die Zieladresse erreicht ist, gibt der Decoder 658 ein Signal mit hohem Pegel ab, so daß der Flip-Flop 662 rückgesetzt wird.

Ein Flip-Flop 674 war bereits rückgesetzt worden, als das Ausgangssignal der Verzögerungsschaltung 614 über ein ODER- Glied 672 an den Rücksetzeingang des Flip-Flops 674 gelangte.

Wenn das UND-Glied 660 ein Signal mit hohem Pegel bereit­ stellt, wird der Flip-Flop 674 von diesem Signal gesetzt.

Infolgedessen gelangt ein Signal RP mit hohem Pegel an eine Leitung 60I. Ein Signal PP mit hohem Pegel gelangt vom UND-Glied 676 auf die Leitung 60J, wenn sowohl das Signal D, als auch das Signal K einen hohen Pegel auf­ weist.

Infolgedessen werden die Verarbeitungsstufen des nächsten Blocks 124 und die Verarbeitungsstufen nach diesem nächsten Block 124 von der Fehlerkorrekturschaltung 50 ausgeführt. Diese Verarbeitungsvorgänge, sowie die Verarbeitungsvorgänge gemäß den Blöcken 109, 115, 121 und 123, von denen letztere nicht im einzelnen beschrieben wurden, sollen nachfolgend anhand von Fig. 7 erläutert werden.

Fig. 7 zeigt die Fehlerkorrekturschaltung 50, die einen Mikroprozessor auf einen Chip aufweist.

Ein Mikrocomputer 250 umfaßt einen Mikroprozessor 251 (beispielsweise den Mikroprozessor "i8080" der Firma Intel Inc.), eine Eingabe-/Ausgabe-Sammelleitung-Steuerstufe 252, die die Datenübertragung zwischen einer Eingabe-/ Ausgabe-Sammelleitung 250A und dem Mikroprozessor 251 steuert, eine Zustandsteuerstufe 253, die den Zustand des Mikro­ prozessors 251 decodiert und die Eingabe-/Ausgabe-Sammel­ leitung-Steuerstufe 252 steuert, eine Unterbrecher-Steuer­ stufe 254, die Unterbrechung des Mikroprozessors 251 in Abhängigkeit von einem über eine Unterbrecher-Sammel­ leitung 257A kommenden Unterbrechersignal steuert, einen Taktsignalgenerator 255, der den Maschinenzyklus des Mikro­ prozessors 251 festlegt, sowie einen Hauptspeicher 256. Der Hauptspeicher 256 weist einen Festspeicher (ROM) zum Speichern eines Steuerprogramms, sowie einen Random-Speicher (RAM) zum Speichern der Eingabe- und Ausgabedaten für die Programmschritte usw. auf. Die Ausführung des Steuerprogramms wird dadurch vorgenommen, daß ein Ausführungsbefehl über die Eingabe-/Ausgabe-Sammelleitung 250A an einem Decoder 261 geführt wird.

Die Sammelleitung-Treiberstufen 257, 258 und 259 zum Unter­ brechen der Pegel 3, 2 bzw. 1 sind mit der Unterbrecher- Sammelleitung 257A verbunden. Da der Unterbrecherpegel kleiner ist, ist die Priorität der Unterbrechung größer.

Random-Speicher 277, 278 und 279 speichern die Adressendaten D und EV, die von der Fehlerprüfschaltung 40 bereitge­ stellt werden, sowie die Spiegelsprungzahl J_n, die von der Spiegelsteuerstufe 174 bereitgestellt wird. Die Speicher­ adressen der Daten in den Random-Speichern werden von einem Programmzähler 266 bereitgestellt.

Die gespeicherten Daten werden zur Korrektur eines einen Fehler aufweisenden Adressensignals benutzt.

Ein Zähler 288 zählt, wie oft die Eingabe der Adressen der Rillen wiederholt wird, nachdem die Zieladresse abgeta­ stet wurde.

Durchführungsprogramme des Mikrocomputers 250 werden in zwei Sorten eingeteilt. Sie werden in Abhängig­ keit von den Unterbrecherpegeln gewählt, die in die Sammelleitung-Steuerstufen 257, 258 und 259 gelangen. Wenn das Signal D zur Sammelleitung-Steuerstufe 259 gelangt, speichert der Mikroprozessor 251 Ausgangssignale FLG der Flip-Flops 618, 620, 640, 662 und 674 (vgl. Fig. 5A) und bestimmt, welcher Vorgang im Flußdiagramm der Fig. 8A, 8B und 8C jetzt ausgeführt wird.

Wenn ein Überlaufsignal P des Zählers 288 an die Sammelleitung-Steuerstufe 258 gelangt, beginnt die Prüfung zur Bestimmung der Zieladresse (vgl. Fig. 8C, Block 125).

Wenn das Signal PP an die Sammelleitung-Steuerstufe 257 gelangt, beginnt der Vorgang zur Bestimmung der Adressen­ fehlerkorrektur (vgl. Fig. 8C, Block 126).

Zunächst soll das Speichern der Daten in die Random- Speicher 277 bis 279 beschrieben werden. Dies entspricht den Vorgängen gemäß den Blöcken 109, 115, 121 und 123 in dem in den Fig. 8A und 8B dargestellten Flußdiagramm. Wenn bei nicht anliegenden Signalen P und PP das Schnellaufsignal J von der Folgesteuerschaltung 60 an der Leitung 60G bereitgestellt wird, gelangt dies über das ODER-Glied 275 an den Rücksetzeingang R des Programm­ zählers 266, um den Programmzähler 266 auf Null zurück­ zusetzen. Wenn der Schnellauf endet und das Signal D in dem Falle auftritt, wenn das Signal RG, das die Speicherung von Daten in den Korrekturspeichern 277, 278 und 279 fordert, auftritt, wird ein UND-Glied 271 durch­ geschaltet und das Signal D gelangt über ein NOR-Glied 270 an die Schreibeingänge WE der Speicher 277, 278 und 279. Gleichzeitig gelangt das Ausgangssignal des NOR-Gliedes 270 an den Triggereingang T des Programm­ zählers 266.

Die Speicher 277, 278 und 279 speichern also die Signale D, EV bzw. J_n in den vom Programmzähler 266 bezeichneten Adressen und dann, wenn das Signal D abfällt. Wenn das Signal D abfällt, zählt der Programmzähler 266 gleichzeitig weiter.

Auf diese Weise speichern die Speicher 277, 278 und 279 immer dann, wenn das Signal D anliegt, die Daten.

Wenn danach durch die im Block 116 von Fig. 8B angegebenen Prüfung festgestellt wird, daß die Zieladresse im Register 56 für die gerade vorliegende Adresse (vgl. Fig. 4B) gespeichert ist, geht das Signal RG zu einem niederen Pegel über, wie dies bereits erwähnt wurde.

Auf Grund des niederen Pegels des Signales RG wird das UND-Glied 271 gesperrt, und das Signal D gelangt nicht an die Schreibeingänge der Speicher 277 bis 279, so daß keine Daten eingeschrieben werden.

Immer wenn das Signal D über die Leitung 22D vom Zeit­ steuersignalgenerator 22 und über die Sammelleitung- Steuerstufe 259 auftritt, gibt der Mikroprozessor 251 über die Eingabe-/Ausgabe-Sammelleitung 250A an den Decoder 261 einen Befehl ab, um die Ausgangssignale FLG von den Flip-Flops 618, 620, 640, 662 und 674 in der Folgesteuerschaltung 60 auf der Eingabe-/Ausgabe-Sammel­ leitung 250A über die Leitung 60L und ein UND-Glied 268 abzurufen. Von den abgerufenen Ausgangssignalen der Flip-Flops wird festgelegt, welcher Programmschritt bei dem in den Fig. 8A, 8B und 8C dargestellten Fluß­ diagramm nun ausgeführt wird.

Zu dem Zeitpunkt, wenn das Signal RG auf einen niederen Pegel übergegangen ist, weiß der Mikroprozessor durch das Signal FLG, daß die Ausführung des Programm­ schrittes gemäß Block 116 in Fig. 8B beendet ist. Zu diesem Zeitpunkt führt der Mikroprozessor 251 einen Befehl zum Speichern des Inhaltes j des Programmzählers 266 über ein UND-Glied 263 in den Hauptspeicher 256 aus. Nach Ausführung dieses Befehls führt der Speicher weiter einen Befehl aus, gemäß dem der Inhalt RR des Registers 56 für die gegenwärtige Adresse (vgl. Fig. 4B) über die Leitung 56A und ein UND-Glied 267 im Hauptspeicher 256 gespeichert wird. Danach führt die Fehlerkorrektur­ schaltung 50 den in Block 124 von Fig. 8C angegebenen Programmschritt sowie die nachfolgenden Programmschritte aus.

Wenn das Signal RG einen niederen Pegel angenommen hat, wird geprüft, ob ein Fehler festgestellt worden ist (vgl. Block 124). Wenn kein Fehler vorliegt und das Ausgangssignal K der Fehlerprüfschaltung 40 einen hohen Pegel aufweist, wird vom UND-Glied 676 in der Folge­ steuerschaltung 60 gemäß Fig. 5B zu dem Zeitpunkt ein Signal PP bereitgestellt, bei dem das Signal D in einen hohen Pegel übergeht. Dieses Signal PP gelangt über die Leitung 60J, die Sammelschienen-Steuerstufe 257 und die Unterbrecher-Sammelschiene 257A an das Mikro­ rechnersystem 250. Bei Auftreten dieses Signals führt das Mikrorechnersystem 250 die nächste Prüfung zur Bestimmung der Zieladresse aus (vgl. Block 125 in Fig. 8C).

Die Zieladressen-Bestimmungsprüfung ist in Fig. 9 darge­ stellt. Im Block 131 wird geprüft, ob die Summe aus den Daten R1E, die unter den Daten EV im Speicher 278 die Rille betreffen, die unmittelbar vor der vorliegenden Rille ausgelesen worden ist, und unter den im Speicher 279 gespeicherten Daten J_n die Anzahl der Rillen J₀, um die der Lichtstrahl gesprungen ist, um von der vorherge­ henden Rille die jetzige Rille zu erreichen, gleich den Daten ROE ist oder nicht, die die vorliegende Rille unter den Daten EV im Speicher 278 betreffen.

Dazu gibt der Mikrocomputer 250 auf der Sammel­ leitung 250A einen Befehl zum Auslesen der Daten R1E aus dem Speicher 278 und gleichzeitig eine Adresse ab. Wenn der Decoder 261 diesen Lesebefehl decodiert hat, gibt er ein Signal zum Durchschalten des UND-Gliedes 262 und ein (nicht dargestelltes) Signal zum Eingeben eines vom UND-Glied 262 bereitgestellten Adressensignals in den Programmzähler 266 ab. Weiterhin wird das UND-Glied 265 durch das Ausgangssignal des Decoders 261 durchge­ schaltet, und die Daten R1E, die mit dem Adressensignal, das das Ausgangssignal des Programmzählers 266 ist, aus dem Speicher 278 ausgelesen werden, werden in den Hauptspeicher 256 eingegeben. Danach werden die Daten ROE in entsprechender Weise aus dem Speicher 277 über ein Verknüpfungsglied 264 in den Hauptspeicher 256 ge­ bracht.

Die Daten J₀ werden danach in entsprechender Weise aus dem Speicher 279 über ein Verknüpfungsglied 366 in den Hauptspeicher 256 eingegeben.

Mit diesen Daten wird geprüft, ob R1E + J₀ gleich ROE ist oder nicht. Wenn bei der Prüfung festgestellt wurde, daß diese beiden Größen nicht gleich sind, wird der Programmschritt gemäß Block 132 (vgl. Fig. 9) ausgeführt. Das heißt, es wird geprüft, ob die Summe aus den Daten R10, die unter den Daten D im Speicher 277 die Rille betreffen, die unmittelbar vor der gegenwärtigen Rille ausgelesen worden ist, und unter den im Speicher 279 ge­ speicherten Daten J_n die Anzahl der Rillen J₀, um die der Lichtstrahl gesprungen ist, um von der vorausgegangenen Rille zur jetzigen Rille zu kommen, gleich den Daten R0 ist, die unter den im Speicher 277 gespeicherten Daten D die gegenwärtige Rille betreffen. Wenn ein Ergebnis der Prüfungen in den Blöcken 131 und 132 (vgl. Fig. 9) festgestellt wird, daß eine dieser Prüfungen zu einem positiven Ergebnis führt, wird der im Block 127 von Fig. 8C angegebene Programmschritt ausgeführt. Oder ge­ nauer ausgedrückt, wenn einer dieser Tests als Ergebnis der Zieladressenbestimmung ein positives Ergebnis zeitigt, überträgt der Mikroprozessor 251 an die Eingabe-/Ausgabe- Sammelleitung 250A einen Befehl, der die Videoanzeige der gerade ausgelesenen Rille erlaubt. Ein Anzeige- Erlaubnissignal CR, das durch Decodieren des Erlaubnis­ befehls im Decoder 261 bereitgestellt wird, gelangt über die Leitung 50B an den Rücksetzeingang des Flip- Flops 608 in der Folgesteuerschaltung 60 (vgl. Fig. 5B), und rücksetzt diesen Flip-Flop.

Durch das Rücksetzen des Flip-Flops 608 gibt der Videoschalter 14 (vgl. Fig. 4A) das Ausgangssignal des FM-Demodulators 12 an die Kathodenstrahl-Anzeigeröhre 16 ab, so daß die Videoanzeige durchgeführt werden kann.

Wenn bei der Prüfung gemäß Block 132 (vgl. Fig. 9) festgestellt worden ist, daß keiner der genannten Prü­ fungen zu einem positiven Ergebnis führt, wird der im Block 126 von Fig. 8C angegebene Programmschritt ausgeführt.

Durch Bestimmen der Zieladresse gemäß Fig. 9 in der zuvor beschriebenen Weise wird die Fehlerprüfung mit außerordentlich hoher Wahrscheinlichkeit bzw. mit außer­ ordentlich hoher Zuverlässigkeit durchgeführt.

Während der zuvor beschriebenen Programmschritte bleibt das Signal OK über das UND-Glied 285 und das ODER-Glied 287 am Rücksetzeingang des Zählers 288 angelegt, so daß der Zähler rückgesetzt bleibt. Das Signal RP mit hohem Pegel bleibt am Verknüpfungsglied 285 angelegt.

Wenn dagegen ein Fehler zu dem Zeitpunkt festgestellt wird, bei dem das Signal RG einen niederen Pegel (vgl. Block 124 in Fig. 8C) und am Ausgangssignal K der Fehlerprüfschaltung 40 einen niederen Pegel aufweist, wird das Signal PP nicht übermittelt. Da das Signal K einen niederen Pegel aufweist, wird der Zähler 288 nicht rückgesetzt. Der Zähler 288 zählt weiter, wenn das über das Verknüpfungsglied 286 kommende Signal D vom hohen Pegel in den niederen Pegel übergeht. Die Adressen derselben Rillen werden wiederholt ausgelesen (vgl. Block 129 in Fig. 8C), die Fehlerprüfung (vgl. Block 124 in Fig. 8C) wird durchgeführt, und der Auslese­ vorgang wird solange wiederholt, bis kein Fehler mehr festgestellt wird.

Bei jeder Wiederholung wird geprüft, ob die Anzahl der Wiederholungen einen vorgegebenen Wert (m₃) (beispiels­ weise einen Wert zwischen 8 und 16) erreicht hat (vgl. Block 128 in Fig. 8C). Wenn dieser vorgegebene Wert er­ reicht ist, läuft der Zähler 288 über und gibt das Signal P ab, das über die Leitung 50A und das Verknüpfungssignal 672 (vgl. Fig. 5A) an den Rücksetzeingang des Flip-Flops 674 in der Folgesteuerschaltung 60 (Fig. 5A) gelangt und den Flip-Flop 674 rücksetzt. Der Flip-Flop 674 stellt daher nicht das Signal RP bereit. Dagegen gelangt das Signal P über die Sammelleitung-Steuerstufe 258 zum Mikro­ rechnersystem 250. Bei Auftreten dieses Signals beginnt das Mikrorechnersystem 250 mit der Fehlerkorrektur-Fest­ stellung (vgl. Block 126 in Fig. 8C). Die Einzelheiten der Fehlerkorrektur-Feststellung sind in Fig. 10 darge­ stellt.

Wenn mit j die Anzahl der Rillen bezeichnet wird, die schon im Hauptspeicher 256 gespeichert sind, so werden die Daten Ri im Speicher 277, die eine Rille betreffen, welche i Schritte vor der gegenwärtigen Rille liegen, sowie die Daten RiE im Speicher 278 nacheinander ausgelesen, um ihre Übereinstimmung festzustellen und dies wird für alle i's (i=0 bis j) durchgeführt (vgl. Block 210). Wenn beim Vergleich die Übereinstimmung für alle i's festge­ stellt worden ist, so ist damit die Übereinstimmung zwischen ROE und den Daten RR im Register 56 (vg. Fig. 4B) für die vorliegende Adresse ermittelt (vgl. Block 220).

Die Daten R werden über die Leitung 56A und das UND- Glied 267 in den Hauptspeicher 256 eingespeichert.

Wenn beim Vergleich Übereinstimmung gefunden worden ist, wird der im Block 127 von Fig. 8C angegebene Programm­ schritt ausgeführt.

Wenn bei dem Vergleich in Block 210 keine Übereinstimmung für alle i's festgestellt wurde, wird eine Konstante a gleich Null gesetzt, wie dies im Block 230 von Fig. 10 angezeigt ist, und es wird eine Prüfung im Block 240 ausgeführt. Das heißt, es wird geprüft, ob ein Bit, das das Ergebnis der Paritätsprüfung (dieses Bit sei mit PaE bezeichnet) unter den Adressendaten EV im Speicher 278, die die a-Schritte vor der gegenwärtigen Rille ausgelesene Rille betreffen, wiedergibt, den Binärwert "1" aufweist oder nicht (vgl. Block 240). PaE=0 ent­ spricht dem Fall, bei dem ein Paritätsfehler bei der Pari­ tätsprüfung festgestellt wird. In diesem Fall wird zum Programmschritt gemäß Block 242 übergegangen. In diesem Block 242 wird geprüft, ob ein Bit, das das Er­ gebnis der Paritätsprüfung (dieses Bit wird mit Pa bezeichnet) unter den Adressendaten D im Speicher 277, die die a-Schritte vor der gegenwärtigen Rille ausgelesene Rille betreffen, wiedergibt, eine binäre "1" ist oder nicht.

Wenn vor Ausführung dieser Prüfungen festgestellt wird, daß PaE=0 und Pa=1 ist, werden RaE und Ra ausge­ tauscht (vgl. Block 244). Wie durch die Blöcke 246 und 241 angedeutet wird, wird dieser Vorgang wiederholt, bis a=j ist. Dadurch werden die Daten, die keinen Paritäts­ fehler aufweisen, zuletzt im Speicher 278 gespeichert. Wenn jedoch Pa="0" bei der Prüfung gemäß Block 242 ist, so wird das Vorhandensein eines Adressenfehlers fest­ gestellt, und der direkte Zugriff wird gestoppt, ohne daß das Signal CR, durch das die Videoanzeige möglich wird, an die Leitung 50B gelangt.

Wenn jedoch wenigstens PaE oder PoE den Binärwert "1" aufweist, bis a=j im Block 241 ist, wird der im Block 350 angegebene Programmschritt ausgeführt. Der im Block 350 angegebene Programmschritt wird auch ausgeführt, wenn bei dem im Block 220 angegebenen Programmschritt festge­ stellt wurde, daß ROE≠RR ist. In den Programmschritten gemäß den Blöcken 350 bis 360 wird nacheinander geprüft, ob RR-J₀=R1E, R1E-J₁=R2E, . . . und R(j-1)E - J(j-1) = RjE ist oder nicht. Wenn bei diesen Prüfvorgängen in den Blöcken 350 bis 360 festgestellt wurde, daß bei einem dieser Vergleiche keine Übereinstimmung auftritt, so liegt ein Fehler vor, und es wird die Monitoranzeige weiterhin unterbunden. Wenn bei allen Vergleichen Übereinstimmung festgestellt wurde, wird der im Block 127 von Fig. 8C angegebene Programmschritt ausgeführt.

Auf die zuvor beschriebene Weise ist es möglich, die Zieladresse mit außerordentlich hoher Zuverlässigkeit und Sicherheit zu ermitteln.

Bei den vorausgegangenen Erläuterungen wird von einem ODER-Glied 670 in der Folgesteuerschaltung (vgl. Fig. 5B) über eine Leitung 60F ein Steuersignal MS an das Ver­ knüpfungsglied 26 zum Steuern der Adresseneingabe in die Schieberegister 28 und 29 abgegeben. Die Eingangssignale des ODER-Glieds 670 sind das Ausgangssignal des UND- Glieds 642 und das Ausgangssignal des ODER-Glieds 668. Die Eingangssignale des ODER-Glieds 668 sind das Ausgangs­ signal des Flip-Flops 674 und das Ausgangssignal des ODER-Gliedes 628.

Bei dem in Fig. 8C dargestellten Flußdiagramm ist es auch möglich, den Programmschritt gemäß Block 125 wegzulassen, und den Programmschritt gemäß Block 127 sofort nach der Feststellung des "Nein" durch den im Block 124 angegebenen Programmschritt auszuführen.

Das zuvor beschriebene Ausführungsbeispiel ist ein direktes Zugriffssystem für eine Videoinformationsspeicher- bzw. Aufzeichnungseinrichtung mit einer äußerst zuverlässigen Prüfung bzw. Überwachung. Um eine automatische Korrektur des Adressenfehlers am Ende des Zugriffs und eine Fest­ stellung bzw. Bestimmung der Adressen am Ende des Zugriffs durchzuführen, werden folgende Vorgänge durchgeführt: Eingeben der Adressen, Prüfen bzw. Feststellen des Fehlers und Eingeben der gelesenen Adressen in die Fehlerkorrektur­ register bei jedem Zugriffssprung des Rillen- bzw. Nachführ­ spiegels. Ein solches Verfahren ist das Ergebnis der Beachtung oder Verfolgung der Wahrscheinlichkeit (Zuver­ lässigkeit) auch dann, wenn das Merkmal bzw. der Vorteil des Mehrfachsprungs dadurch in gewissem Maße verloren geht. In dieser Hinsicht wird bei einem Verfahren zu dem Zeitpunkt, wenn die Bezugsadresse nach dem Schnellauf eingestellt worden ist, der Sprung zur Zieladresse durch Ausführung eines Mehrfachsprungs durchgeführt, und nur dann, wenn die Adres­ sen einen Fehler aufweisen, werden die Adressen in der Umgebung dieser Zieladresse gespeichert, so daß der Adres­ senfehler automatisch korrigiert wird. Dieses Verfahren ist besonders vorteilhaft im Hinblick auf die Verkürzung der Zugriffszeit, ohne daß dadurch die Zuverlässigkeit gegen­ über dem vorausgegangenen Ausführungsbeispiel dadurch we­ sentlich beeinträchtigt wird.

Die Fig. 11A, 11B und 11C zeigen ein Flußdiagramm gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Programmschritte bzw. Blöcke, die dieselben Bezugs­ zeichen wie die Blöcke in den Fig. 8A, 8B und 8C aufweisen, entsprechen denselben Programmschritten wie in den Fig. 8A, 8B und 8C. Die Unterschiede des in den Fig. 11A, 11B und 11C angegebenen Flußdiagramme gegenüber dem in den Fig. 8A, 8B und 8C angegebenen Flußdiagrammen sind nach­ folgend angegeben:

• (1) Der Block 109 in Fig. 8A und die Blöcke 115, 121 und 123 in Fig. 8B sind nicht vorgesehen.
• (2) Die Blöcke 112 und 113 in Fig. 8A sind nicht vorgesehen, und der Programmschritt gemäß Block 114 wird ausgeführt, ohne daß dabei die Fehlerabfrage bzw. -entscheidung aus­ geführt wird.
• (3) Die Blöcke 118 und 119 in Fig. 8B sind nicht vorgesehen, und der Programmschritt gemäß Block 120 wird ausgeführt, ohne daß dabei die Fehlerprüfung bzw. -entscheidung ausgeführt wird.
• (4) Der Block 125 in Fig. 8C ist nicht vorgesehen, und die Monitoranzeige ist ohne die Zieladressenbestimmung bzw. -ermittlung möglich.
• (5) Die Programmschritte gemäß dem Block 128 von Fig. 8C und die nachfolgenden Programmschritte unterscheiden sich von den Programmschritten gemäß dem Block 128 von Fig. 11C und von den Programmschritten nach dem Block 128 von Fig. 11C.

Die Fig. 12A und 12B zeigen eine Schaltungsanordnung der Folgesteuerschaltung 60 für die Ausführung des in den Fig. 11A, 11B und 11C angegebenen Flußdiagramms. Die darge­ stellten Teile sind in der in Fig. 12C dargestellten Weise angeordnet. In diesen Figuren sind die Schaltungselemente, die Bezugszeichen mit einem Apostroph aufweisen, neu bzw. zusätzlich vorgesehen. Die Schaltungsteile, die mit den­ selben Bezugszeichen wie in den Fig. 5A und 5B versehen sind, entsprechen völlig den jeweiligen Schaltungsteilen der Fig. 5A und 5B. Die Signale, die mit denselben Bezugs­ zeichen wie in den Fig. 5A und 5B versehen sind, sind Signale, die dieselben Steuervorgänge wie die entsprechenden Signale in den Fig. 5A und 5B ausführen.

Aufgrund der zuvor unter (1) gemachten Aussage wird das Signal RG in den Fig. 12A und 12B im Gegensatz zu dem Signal RG in Fig. 5B nur bei den Programmschritten gemäß dem Block 128 und bei den danach folgenden Programmschritten erzeugt (vgl. Fig. 11C).

Entsprechend dem zuvor unter (4) angegebenen Merkmalen weist die in den Fig. 12A und 12B dargestellte Schaltung einen Schaltungsteil zur Erzeugung des in Fig. 5B verwendeten Signals PP auf. In den Fig. 12A und 12B ist daher die Sammelschienen-Steuerstufe 257 (vgl. Fig. 7) für die Fehlerkorrekturschaltung 50 nicht erforderlich.

Entsprechend dem zuvor unter (5) angegebenen Merkmalen ist die in den Fig. 12A und 12B dargestellte Schaltung mit einem R-S-Flip-Flop 680′ für eine Markierung für die Mehr­ fachsprung-Forderung in der Nähe einer Stoppstellung, mit einem J-K-Flip-Flop 682′ für eine Anforderungsmarkierung zum Zurückkehren in die Stoppstellung, mit einem Zähler 684′ zum Zählen der Anzahl an Zurückkehrungen und mit einem UND-Glied 686′ versehen. Entsprechend den zuvor unter (2) und (3) angegebenen Merkmalen sind die Schaltungs­ stufen zur Erzeugung der Signale AA und CLK in den Fig. 12A und 12B gegenüber den entsprechenden Schaltungsstufen in den Fig. 5A und 5B natürlich unterschiedlich. Da die Einzelheiten jedoch aus den Schaltungsdiagrammen und der nachfolgenden Beschreibung der Funktionsweise deutlich werden, wurden diese Schaltungsstufen jedoch nicht nochmals erläutert.

Nachfolgend soll das in den Fig. 11A, 11B und 11C angegebene Flußdiagramm anhand der Fig. 12A und 12B beschrieben werden, wobei besonders auf die Unterschiede zu dem in den Fig. 8A, 8B und 8C dargestellten Flußdiagramme hervorge­ hoben werden sollen. Wenn eine eingegebene Adresse durch die Fehlerprüfung im Block 106 (vgl. Fig. 11A) hindurch­ gegangen ist, wird sie nach dem Schnellauf (Block 108) als Bezugsadresse in dem Register 56 für die gegenwärtige Adresse gespeichert, und diese Adresse wird dann an den Block 110, der feststellt, ob ein Mehrfachsprung er­ forderlich ist, abgegeben. Die Daten m₁ des Registers 636 (vgl. Fig. 12A) für die Mehrfachsprung-Abfrage werden auf die Zahl 2 festgelegt. Wenn die Differenz Y gleich oder größer als m₁ ist, wird der Mehrfachsprung (+n oder -n Rillen) ausgeführt (vgl. Block 111). Dem Inhalt RR des Registers 56 für die gegenwärtige Adresse (vgl. Fig. 4B) wird sofort die Anzahl der Mehrfachsprünge zuaddiert, das Ergebnis wird wieder im Register 56 gespeichert (vgl. Block 114 in Fig. 11A) und die Abfrage für den Mehrfach­ sprung (vgl. Block 110 in Fig. 11A) wird wieder ausgeführt. Dazu wird der Wert n des Registers 654 (vgl. Fig. 12B) zu 2 gewählt. Wenn im Block 110 festgestellt wurde, daß der Mehrfachsprung nicht erforderlich ist (d. h., wenn der Fehler zwischen dem Wert des Registers 56 für die gegenwärtige Adresse und dem Targetwert wegen m₁=2 die Größe +1 oder 0 aufweist), wird das Ankommen an der Zieladresse im Block 116 von Fig. 11B festgestellt. Wenn der Fehler der Adresse ±1 ist, wird ein einziger Sprung von +1 oder -1 im Block 117 ausgeführt. Der Wert von RR +1 oder RR -1 wird sofort im Register 56 für die gegenwärtige Adresse gespeichert (vgl. Block 120), so daß wieder zum Block 116 zurückgekehrt wird. Wenn das Ankommen an der Zieladresse durch Abfrage im Block 116 festgestellt worden ist (wenn also die vorliegende Adresse eine vorgegebene Adresse ist), wird der Paritätsbit für die Adresse des ungeradzahligen Teilbilds und für die Adresse des geradzahligen Teilbilds geprüft, und die Über­ einstimmung beider Adressen wird untersucht (vgl. Block 124 in Fig. 11C). Wenn die Adressen übereinstimmen, ist fest­ gestellt, daß der Inhalt des Registers 56 für die gegen­ wärtige Adresse der normale Wert ist, die Videoanzeige wird auf dem Fernsehschirm durchgeführt (Block 127), und der Programmschritt für den direkten Zugriff ist abgeschlossen. Wenn ein Adressenfehler bei der Fehlerprüfung (Block 124) festgestellt worden ist, wird eine aus den Blöcken 124, 128 und 129 bestehende Schleife m₃-mal durch die Fehler­ korrekturschaltung 50 ausgeführt. Nur dann, wenn der Adres­ senfehler noch auftritt, werden die Adressen in der Nähe der endgültigen Adresse in den RAM's gespeichert (vgl. Fig. 7). Oder genauer ausgedrückt, wenn die Anzahl der wiederholten Prüfungen nach dem Stop des Zugriffs größer als m₃ ist, läuft der Zähler 288 (vgl. Fig. 7) in der Fehlerkorrekturschaltung 50 über und es wird das Signal P bereitgestellt. Der Flip-Flop 680′ für die Mehrfachsprung- Anforderungsmarkierung wird durch die Vorderflanke des Signals P gesetzt, und dieser Flip-Flop 680′ erzeugt einen Mehrfachsprungbefehl U′, der über eine Leitung 60M (die in Fig. 4 nicht dargestellt ist) an die Spiegelsteuer­ stufe 174 gelangt. Zu diesem Zeitpunkt wird das Signal MJ über das ODER-Glied 667′, das UND-Glied 627 und die Leitung 60B an die Spiegelsteuerstufe 174 gelegt. Die Spiegel­ steuerstufe 174 ist so ausgebildet, daß ein Sprung um eine Anzahl -J_m (J_m=5 bis 10) von Rillen ausgeführt wird, wenn sowohl das Signal U′, als auch das Signal MJ auftritt.

Der Mehrfachsprung wird also kontinuierlich um -J_m ausge­ führt (vgl. Block 138). Dabei wird das Ausgangssignal U′ des Flip-Flops 680′ mit hohem Binärwert über die ODER- Glieder 667′ und 670 an die Leitung 60F übertragen. Das Signal MS auf der Leitung 60F gelangt zum UND-Glied 26 (vgl. Fig. 4B), und die Schieberegister 28 und 29 können die Adressensignale einer neuen Rille, zu der gesprungen werden soll, speichern. Die neuen Adressen werden also nach einer Umdrehung der Platte (vgl. Block 150) eingegeben bzw. das Ausgangssignal U′ des Flip-Flops 680′ mit hohem Pe­ gel wird auch über das ODER-Glied 666′ an die Leitung 60H abgegeben. Das Signal RG wird auf der Leitung 60H gelangt an die Fehlerkorrekturschaltung 50 und beeinflußt diese derart, daß die gelesenen Adressensignale in die Korrekturspeicher 277 und 278 eingegeben werden. Auf diese Weise wird der Programmschritt gemäß Block 151 ausgeführt. Zu diesem Zeit­ punkt wird der Inhalt des Flip-Flops 680′ beim Abfall des Impulses D zum Flip-Flop 682′ gebracht, so daß dieser gesetzt wird. Wenn der Flip-Flop 682′ gesetzt wird, wird der Flip-Flop 680′ beim Abfallen des Ausgangssignals am Ausgang rückgesetzt.

Ein Ausgangssignal U′′ des Flip-Flops 682′ gelangt über eine Leitung 60N (die in den Fig. 4A und 4B nicht darge­ stellt ist) zur Spiegelsteuerstufe 174. Zu diesem Zeitpunkt gelangt das Signal U′′ über das ODER-Glied 630′ und das UND-Glied 629 an die Leitung 60C. Das Signal SJ auf der Leitung 60C gelangt zur Spiegelsteuerstufe 174.

Die Spiegelsteuerstufe 174 ist so ausgebildet, daß sie einen Sprung um eine Rille in entgegengesetzter zur Sprung­ richtung von -J_m bei Auftreten der Signale U′′ und SJ ausführt. Dieser Programmschritt gemäß Block 153 wird dann also durchgeführt.

Das Signal U′′ gelangt über die ODER-Glieder 668′ und 670 an die Leitung 60F. Das Signal MS auf der Leitung 60F bewirkt, daß die Adressen in den Schieberegistern 28 und 29 (vgl. Fig. 4B) gespeichert werden. Auf diese Weise werden die Adressen der Rille nach dem neuen Sprung nach einer Umdrehung in die RAM's 277 und 278 in der Fehlerkorrekturschaltung 50 gespeichert. Zu diesem Zeitpunkt wird das Sprungzahlsignal J_m von der Spiegelsteuerstufe in den RAM 279 eingespeichert.

Auf diese Weise wird der Programmschritt gemäß Block 150 ausgeführt. Danach werden die Programmschritte gemäß den Blöcken 151, 153 und 150 J_m-mal wiederholt. Wenn die Anzahl der Wiederholungen J_m übersteigt, wird zum Programmschritt gemäß Block 126 übergegangen. Die Prüfung, ob die Anzahl der Wiederholungen J_m übersteigt oder nicht, wird vom Zähler 684′ ausgeführt. Das heißt, jedes Mal, wenn der Impuls D nach Setzen des Flip-Flops 682′ auftritt, wird das UND-Glied 686′ durchgeschaltet, und der Zähler 684′ zählt um eins weiter.

Wenn nach Auftreten des J_m-ten Signals D und dementsprechend nach Ausführung des J_m-ten+1-Sprungs in der zuvor beschrie­ benen Weise ausgeführt wurde, tritt das (J_m+1)-te Signal D auf, der Zähler 684′ fließt über und gibt bei der An­ stiegsflanke des Signals D den Binärwert "1" ab. Der Flip- Flop 682′ wird also rückgesetzt. Infolgedessen tritt nicht mehr das Signal U′′ auf, und der +1-Sprung hört auf. Die Fehlerkorrekturschaltung 50 stellt die Ausgangssignale der Flip-Flops 680′ und 682′ über eine Leitung L′ fest. Wenn das Ausgangssignal des Flip-Flops 682′ vom hohen Pegel zu niederen Pegel übergeht, wird das Fehlerkorrek­ tur-Unterprogramm 126 ausgeführt.

In der zuvor beschriebenen Weise kann die Feststellung der Adressen sehr schnell und genau vorgenommen werden. Die vorliegende Erfindung ist nicht auf die zuvor beschriebenen Ausführungsbeispiele beschränkt. Vielmehr sind zahlreiche Abwandlungen und Ausgestaltungen möglich, ohne daß dadurch der Erfindungsgedanke verlassen wird.

Claims (5)

1. Verfahren zum wahlfreien Zugreifen auf Information, die auf einem plattenförmigen, rotierenden Aufzeichnungsmedium in einzelnen Spuren gespeichert ist, wobei in jeder Spur eine Identifizierungsnummer aufgezeichnet ist und mit einem beweg­ baren Lesekopf (10) ein Lichtfleck auf die gelesene Spur pro­ jiziert wird, die in der gelesenen Spur aufgezeichnete Identi­ fizierungsnummer festgestellt, die Differenz zwischen der festgestellten Identifizierungsnummer und der Identifizie­ rungsnummer der gewünschten Spur gebildet und der Lesekopf (10) mit einer ersten Bewegungsvorrichtung (70, 83) einer Grob-Suchvorrichtung entsprechend der Differenz zur gewünsch­ ten Spur hinbewegt wird bis die Differenz kleiner als ein vor­ gegebener erster Wert m₂ ist, und der Lichtfleck mit einer zweiten, im Lesekopf (10) angeordneten Bewegungsvorrichtung (5) einer Fein-Suchvorrichtung bewegt wird, wenn die Differenz kleiner als der erste Wert m₂ ist, dadurch gekennzeichnet, daß die von dem Lichtfleck getroffene Spur durch die zweite Bewegungsvorrichtung wiederholt um eine vorgegebene Anzahl n (n<m₂) von Spuren gewechselt wird, bis die Differenz kleiner als ein vorgegebener zweiter Wert m₁ (m₁<m₂) ist (Fig. 8, 11, Block 111), wobei die vorgegebene Anzahl n von Spuren so gewählt wird, daß trotz einer eventuel­ len Exzentrizität des Aufzeichnungsmediums aufgrund der Bewe­ gungscharakteristik der zweiten Bewegungsvorrichtung ein exak­ ter Spurwechsel um die Anzahl von jeweils n Spuren zugrundege­ legt werden kann und wobei die Differenz um die Anzahl der Spurwechsel geändert wird, ohne daß die Identifizierungsnummer der Spur, auf die der Lichtfleck nach seiner Bewegung auf­ trifft, festgestellt wird (Fig. 8, 11, Block 114), wobei der Lichtfleck dann, wenn die Differenz kleiner als der vorgegebe­ ne zweite Wert ist, mit der zweiten Bewegungsvorrichtung (5) so bewegt ist, daß die Spur, auf die der Lichtfleck auf­ trifft, wiederholt um nur eine Spur geändert wird, bis die Differenz Null wird (Fig. 8, 11, Block 117), und daß die Dif­ ferenz um die Anzahl der Spurwechsel geändert wird, ohne daß die Identifizierungsnummer der Spur, auf die der Lichtfleck nach dem jeweiligen Spurwechsel auftrifft, festgestellt wird (Fig. 8, 111, Block 120).

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß nach dem Anordnen des Lichtfleckes auf der gewünschten Spur die Identifizierungsnummer der vom Lichtfleck getroffenen Spur bestimmt und festgestellt wird, ob die Identi­ fizierungsnummer einen Fehler enthält.

3. Speichereinrichtung mit wahlfreiem Zugriff, mit einem plattenförmigen, rotierenden Aufzeichnungsmedium, das eine Anzahl von Spuren aufweist, in denen jeweils eine Identifizierungsnummer zur Identifzierung der Spur aufgezeichnet ist,
mit einem Lesekopf (10) zum Projizieren eines Lichtflecks auf das sich drehende Aufzeichnungsmediums,
mit einer an den Lesekopf (10) angeschlosssenen Identifizierungsnummer-Abtasteinrichtung zum Ermitteln der Identifizierungsnummer, die in dem vom Lesekopf ausgelesenen Signal enthalten ist,
mit einer Differenz-Abtasteinrichtung, die die Differenz zwischen der abgetasteten Identifizierungs­ nummer und der eingegebenen Identifizierungsnummer bestimmt,
mit einer Grob-Suchvorrichtung, die an die Differenz- Abtasteinrichtung angeschlossen ist, um den Lesekopf (10) mit einer ersten Bewegungsvorrichtung (70, 83) in eine Richtung zu bewegen, in der die Differenz abnimmt, bis die Differenz kleiner als ein vorgegebener erster Wert (m₂) wird, und mit
einer Fein-Suchvorrichtung, die an die Differenz- Abtasteinrichtung angeschlossen ist, um dann, wenn die Differenz kleiner als der erste Wert ist, den Lichtfleck mit einer zweiten, in dem Lesekopf angeordneten Bewegungs­ vorrichtung (5) so zu bewegen, daß der Lichfleck auf der gewünschten Spur mit der eingegebenen Identifizierungs­ nummer positioniert wird,
dadurch gekennzeichnet, daß die Fein-Suchvorrichtung zusätzlich aufweist:
eine erste Schaltung (627, 640, 642) zum Steuern der zweiten Antriebsvorrichtung (5) derart, daß die abgetastete Spur entsprechend einer vorgegebenen Zahl n wiederholt gewechselt wird, bis die Differenz kleiner als ein vorge­ gebener zweiter Wert m₁ wird, wobei die vorgegebene An­ zahl n von Spuren so gewählt wird, daß trotz einer eventuel­ len Exzentrizität des Aufzeichnungsmediums aufgrund der Be­ wegungscharakteristik der zweiten Bewegungsvorrichtung ein exakter Spurwechsel um die Anzahl von jeweils n Spuren zu­ grundegelegt werden kann und wobei n<m₂ und m₁<m₂ ist,
eine zweite Schaltung (662, 664, 628, 629) zum Steuern der zweiten Antriebsvorrichtung derart, daß dann, wenn die Differenz kleiner als der zweite Wert ist, die abgetastete Spur wiederholt um nur eine Spur gewechselt wird, bis die Differenz Null wird, und
eine Änderungsvorrichtung (640, 642, 648, 652, 654), die an die Differenz-Abtastvorrichtung angeschlossen ist und die Differenz um die Anzahl der Wechsel der abgetasteten Spur ändert ohne daß die Identifizierungsnummer der nach der Bewegung des Lichtflecks neu abzutastende Spur festgestellt wird.

4. Speichereinrichtung nach Anspruch 3, dadurch ge­ kennzeichnet, daß eine Fehlerprüfschaltung (40) vor­ gesehen ist, die an die Identifizierungsnummerabtastvorrichtung angeschlossen ist und die dann, wenn die Differenz zu Null ge­ worden ist, prüft, ob die festgestellte Identifizierungsnummer einen Fehler enthält.

5. Speichereinrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Differenzabtasteinrichtung einen ersten Speicher (54) zum Speichern der eingegebenen Iden­ tifizierungsnummer, einen zweiten Speicher (56), der an die Än­ derungsvorrichtung angeschlossen ist, wobei sich der Inhalt des zweiten Speichers (56) nach Maßgabe des Ausgangssignals der Än­ derungsvorrichtung ändert, und einen Subtraktionsspeicher (58) aufweist, der die Differenz zwischen dem Inhalt des ersten und des zweiten Speichers (54, 56) feststellt und ein dementsprechen­ des Ausgangssignal abgibt.