DE2854280C2 - Speichereinrichtung mit wahlfreiem Zugriff - Google Patents

Description

5 6

gen, bei denen eine magnetische Platte eingesetzt wird, normales Adressensignal, so wird die entsprechende

ist das Rillenintervall groß (es beträgt etwa 500 μηι), und Identifizierungsnummer als Bezugsadresse in einem Re-

das Aufsuchen einer bestimmten Adresse kann mit ho- gister gespeichert. Der Lesekopf wird so verstellt, daß ,'

her Geschwindigkeit lediglich dadurch vorgenommen die Anzahl der überschrittenen Spuren der Differenz t werden, daß die mechanische Lage des Lesekopfes er- 5 zwischen der Bezugsadresse im Register und der Ziel- k\

mitteltwird. adresse entspricht. |;j

Bei einer optischen Videoplatte (Bildplatte), bei der Wird mit der Fehlerprüfschaltung festgestellt, daß das ik

die Videoinformation mit einem Lichtstrahl ausgelesen Adressensignal der gerade gelesenen Spur fehlerhaft ist, 'J

wird, ist ein Verfahren bekannt, um aus einer großen so wird der Lesekopf um eine vorgegebene Anzahl von ₄ j Anzahl von Spuren auf einer solchen Platte die ge- ίο Spuren verstellt und es wird geprüft, ob das Adressensi- ''

wünschte Spur mit hoher Geschwindigkeit auszulesen. gnal der dann abgetasteten Spur einen Fehler aufweist.

Ein solches Verfahren ist beispielsweise in der JP-OS Das Verstellen des Lesekopfes wird solange wiederholt,

51-21 727 beschrieben. Danach wird zur Auswahl einer bis die abgetastete Spur ein fehlerfreies Adressensignal

bestimmten Spur aus der großen Anzahl von Spuren ein zeigt. Dieses Adressensignal wird dann als Bezugsadres- ; '

• Zugriffsystem verwendet, bei dem die Adressensignale 15 se in dem Register gespeichert und es wird dann die , ;

zur Auswahl der Spuren vorher in den jeweiligen Spu- Verstellung des Lesekopfes auf die Zieladresse durchge-

ren aufgezeichnet worden sind. Es wird dabei ermittelt, führt

ob die jeweils gelesene Spur die Zieladresse enthält Ist Die Erfindung wird nun anhand der in den Figuren

sie nicht enthalten, wird der Lesekopf in entsprechender dargestellten Ausführugnsbeispiele beschrieben und nä-

Weise verstellt um die Zielspur zu erreichen. 20 her erläutert Es zeigt

Da die Information bei solchen Aufzeichnungsmedien F i g. 1 eine schematische Darstellung der Videosi-

mit hoher Informationsdichte aufgezeichnet ist, kommt gnalrillen, die auf einer sich drehenden Scheibe aufge-

es oft vor, daß sich z. B. aufgrund von Kratzern oder zeichnet sind,

sonstigen Störungen beim Auslesen der Adresse Ausfäl- F i g. 2 ein Diagramm mit den wesentlichen Teilen eile (sog. drop-outs) ergeben. 25 ner demodulierten Schwingung der Videosignale inner-

Ein Verfahren, das dazu dient mit solchen Fehlern der halb einer Rille in modellhafter Darstellung,
Adressensignale fertig zu werden, ist in der JP-OS F ig.3A bis 3E verschiedene Signale, die im Zusam-52-1 14 305 beschrieben. Danach werden die Adressen- menhang mit einer erfindungsgemäßen Ausführungssignale an mehreren Stellen in jeder einzelnen Spur auf- form verwendet werden,

gezeichnet Die Adressensignale werden ausgelesen um 30 F i g. 4A und 4B ein schematisches Blockschaltbild ei- ₍

festzustellen, ob eine bestimmte Spur die vorgegebene ner ersten Ausführungsform der vorliegenden Erfin- ',

Zielspur ist Es wird eine Majoritätslogik auf die aus der dung,

jeweiligen Spur ausgelesenen Adressensignale ange- F i g. 4C eine Darstellung, die die Art und Weise anwendet um herauszufinden, ob die richtige Adresse ge- gibt wie die Schaltungsteile gemäß der F i g. 4A und 4B wählt ist 35 angeordnet sind,

Enthalten die Adressensignale jedoch Fehler, so kann F i g. 5A und 5B eine schematische Schaltungsanord- :,

es vorkommen, daß mit der Majoritätslogik die richtige nung einer Folgesteuerschaltung gemäß F i g. 4B, . :■■■

Adresse nicht eindeutig festgestellt werden kann. Es ist F i g. 5C eine schematische Darstellung, die wieder- j

mit dem im Stand der Technik bekannten Verfahren gibt wie die in den F i g. 5A und 5B dargestellten Schal-

daher nicht ohne weiteres möglich, die Fehler der 40 tungsteile angeordnet sind,

Adressensignale innerhalb einer solchen Spur zu erken- F i g. 6 ein schematisches Blockschaltbild einer Fennen und auszugleichen. Aus der DE-OS 27 11 924 ist ein lerprüfschaltung gemäß F i g. 4B,
optisches Aufzeichnungs-ZWiedergabegerät bekannt F i g. 7 ein schematisches Blockschaltbild einer Fehbei dem Exzentrizitätsfehler der einzelnen Spuren da- ^korrekturschaltung gemäß F i g. 4B,
durch ausgeglichen werden,daß eine Bezugsspur aufge- 45 Fig.8A bis 8C in Flußdiagrammen den Funktionsabzeichnet wird, und der optische Wandler wird so gesteu- lauf des Ausführungsbeispiels der Erfindung,
en, daß er Spuren aufzeichnet deren Kontur der Kon- F i g. 9 in einem Flußdiagramm Einzelheiten der Prütur der Bezugsspur angepaßt ist Diese Vorrichtung ist fung im Block 125 von F i g. SC und
jedoch nicht geeignet das Auffinden einer Zieladresse F i g. 10 in einem Flußdiagramm Einzelheiten der Prüzu ermöglichen, wenn das in einer Spur eingeschriebene so fung im Block 126 von Fig. 8C
Adressensignal fehlerhaft ist Wie F i g. 1 zeigt dreht sich eine Platte 94 in der durch

Die der Erfindung zugrundeliegende Aufgabe besteht den Pfeil 98 angedeuteten Drehrichtung mit 1800 U/Midarin, eine Speichereinrichtung der im Oberbegriff des nute um eine Achse 99. Frequenzmodulierte Signale, die Patentanspruchs 1 angegebenen Art, dessen Aufzeich- einem Bild- oder zwei Halb- bzw. Teilbildern entsprenungsmedium Adressensignale in den einzelnen Auf- 55 chend dem NTSC-System entsprechen, werden bei eizeichnungsspuren trägt so auszubilden, daß eine exakte ner Drehung der Platte aus einer der kontinuierlichen '■ . Adressierung auch dann möglich ist wenn die aufge- Signalaufzeichnungsrillen ausgelesen. In den Signalaufzeichneten, auf dem Aufzeichnungsmedium gespeicher- zeichnungsrillen sind Signale in Form beispielsweise der ten Adressensignale gestört sind. Größen, Abmessungen bzw. Tiefen von konkaven und

Diese Aufgabe wird gemäß der Erfindung durch die 60 konvexen Bereichen auf der Oberfläche der Platte aufAusbildung gemäß Kennzeichen des Patentanspruchs 1 gezeichnet Die Rillen lauf en spiralförmig zur Plattengelöst mitte hin. In der Rille für jedes Videobild ist die Adresse

Vorteilhafte Weiterbildungen sind in den Unteran- des jeweiligen Videobildes augezeichnet Der Abstand

Sprüchen angegeben. benachbarter Rillen beträgt 2 μπι. Es sei angenommen,

Bei der erfindungsgemäßen Speichereinrichtung wird 65 daß eine Rille 74, die in der Videoplatte 94 ausgebildet

mit einer Fehlerprüfvorrichtung geprüft, ob das Adres- ist und sich von einem Punkt 71 bis zu einem Punkt 72

sensignal, d.h. die Identifizierungsnummer der gelese- erstreckt die Adresse K aufweist Eine Rille 74', die

nen Spur einen Fehler aufweist Handelt es sich um ein innerhalb der Rille 74 liegt und sich vom Punkt 72 bis .;

zum Punkt 73 erstreckt, besitzt die Adresse (K + 1). In den Rillen sind die Adressen K und (K + 1) als eine Adresse für ein ungeradzahliges Halbbild bzw. für ein geradzahliges Halbbild an Abschnitten innerhalb der beiden Bereiche 97 und 97' aufgezeichnet, die- an zwei Durchmessern der Platte vorhanden sind. Dies geschieht zur Fehlersuche und zur Fehlerkorrektur, wie dies im weiteren noch beschrieben werden wird.

In Fig.2 sei der Zeitraum eines ungeradzahligen Teilbildes der Videosignale Vmit dem Bezugszeichen 78 und ein Zeitraum des geradzahligen Teilbildes der Videosignale V mit dem Bezugszeichen 78' versehen. Dann ist der Vertikalsynchronimpuls-Zeitraum des ungeradzahligen Halbbildes mit dem Bezugszeichen 75, ein Adressensignal-Zeitraum mit dem Bezugszeichen 76 und ein Videosignal-Zeitraum mit dem Bezugszeichen 77 versehen. Die Bezugszeichen 75', 76' und 77' bezeichnen Zeiträume bzw. Signalteile für verschiedene Signale im geradzahligen Teilbild, und die entsprechenden Signalteile entsprechen den Zeiträumen bzw. Signalteilen 75,76 und 77 des ungeradzahligen Halbbildes.

Fig.3A zeigt eine vergrößerte Darstellung der Signale V, nämlich eine Vergrößerung des in F i g. 2 dargestellten Signalteils 76 für die Adresse des ungeradzahligen Halbbildes. Ein Adressensignal ist ein Signal mit (n + 1) Bits, das aus n-Adressenbits und einem Paritätsbit besteht. In einem Horizontal-Abtastzeitraum, der zwischen benachbarten Horizontal-Synchronimpulsen 79 liegt, befinden sich Signale mit zwei der (n + 1) Bits. In Fig.3A sind das erste bis nte Adressenbit 2°, 2¹,... und 2"-¹ sowie das Paritätsbit P dargestellt In dem Adressensignalteil 76' für das geradzahlige Teilbild ist ein Adressensignal in ganz derselben Weise enthalten. Dieses Adressensignal dient darüberhinaus der Kennzeichnung derselben Adresse wie das Adressensignal, das im Adressensignalteil 76 für das geradzahlige Teilbild enthalten ist.

Nachfolgend soll der Aufbau und die Funktionsweise der in den Fig.4A und 4B dargestellten Anordnung anhand der in den Fig.8A, 8B und 8C dargestellten Flußdiagramme und anhand der F i g. 5A, 5B, 6,7,9 und 10 erläutert werden.

Nach Anschalten der Vorrichtung an eine Versorgungsquelle wird eine Zieladresse mit einem Tastenfeld 52 über eine Leitung 52B an ein Zieladressenregister 54 gegeben. Weiterhin wird ein Startsignal Γ vom Tastenfeld 52 über eine Leitung 52/4 an das Register 54 gelegt Die Zieladresse wird daher in das Zieladressenregister 54 eingegeben (vgl. Fig.8A, Block 101). Gleichzeitig wird das Startsignal Tzu einer Folgesteuerschaltung 60 geleitet so daß sie über die Auslösung eines Suchvorgangs informiert wird. Ein R—S-Flip-Flop 608 (vgl. F i g. 5A) in der Folgesteuerschaltung 60 wird mit dem Signal T gesetzt Ein am Ausgang des Flip-Flops 608 auftretendes Signal K mit hohem Pegel, das Ober die Leitung GuK gelangt, bringt einen Videoschalter 14 in den nicht-leitenden Zustand. Dadurch wird die Monitoranzeige unterbunden (F i g. 8A, Block 102).

Ein Ausgangssignal des Zieladressenregisters 54 und ein Ausgangssignal des vorhandenen Adressenregisters 56 gelangen an den Anschluß A bzvi. B einer Subtrahierstufe 58, die die Differenz zwischen den beiden Signalen berechnet Nach der Subtraktion wird der Absolutwert yder Differenz über einen Ausgang Cauf eine Leitung 58/4 gegeben und das Vorzeichen UD der Differenz gelangt von einem Borgeanschluß BO auf eine Leitung 58fl. Bevor der direkte Zugriff ausgelöst ist, wird im vorliegenden Adressenregister 56 die Adresse einer Rille gespeichert, aus der ein Lesekopf 10 gerade auslesen kann, oder es wird eine Adresse darin gespeichert, die als Adresse der Rille vorgesehen ist.

Wie Fig.5A zeigt, vergleicht die Folgesteuerschaltung 60 den Wert des Differenzsignals Kin einem Vergleicher 610 mit einem Wert /772, der in einem Register 612 gespeichert ist. m-i sei beispielsweise zu 32 gewählt. Je nachdem, ob das Differenzsignal Y wenigstens gleich /Φ oder kleiner als m-i ist, stellt der Vergleicher 610 ein Signal mit hohem Pegel oder ein Signal mit niederem Pegel bereit. Dieses Signal gelangt dann zu einem UND-Glied 616. Das UND-Glied 616 erhält auch das Startsignal T nach Verzögerung durch eine Verzögerungsstufe 614 zugeführt. Die Verzögerungsstufe 614 verzögert das Startsignal Tso, daß das Startsignal Tan das UND-Glied 616 gelangen kann, nachdem der Vergleicher 610 ein endgültig feststehendes Ergebnis beim Vergleich zwischen dem Differenzsignal Y und den Wert /φ bereitgestellt hat. Das Ausgangssignal des UND-Gliedes 616 gelangt an den Setzeingang eines Flip-Flops 618. Der Flip-Flop 618 wird also dann gesetzt, wenn Y^m₂. Dagegen wird das Flip-Flop 618 nicht gesetzt, wenn Y <m₂ ist. Die Prüfung, ob Kwenigstens m₂ groß ist oder nicht, wird durchgeführt, um festzulegen, ob der Lesekopf 10 vom Motor 83 schnell verschoben werden soll oder nicht. Das Ausgangssignal / des Flip-Flops 618 gibt also ein Untersuchungsergebnis wieder, nachdem entschieden wird, ob der Motor schneller betrieben werden soll (F i g. 8A, Block 103).

Wenn der Flip-Flop 618 gesetzt ist, und das Signal / für den Schnellauf bereitsteht, wird der Schnellauf ausgelöst (vgl. F i g. 8A, Block 104).

Das Ausgangssignal / des Flip-Flops 618 mit hohem Binärwert gelangt von der Folgesteuerschaltung 60 über eine Leitung 60Λ an eine in Fig.4A dargestellte Steuerschaltung 70 für einen Linear-Antriebsmotor. Das Differenzsignal Y und das Vorzeichensignal UD gelangen über die Leitungen 58Λ und 58ß von der Subtrahierstufe 58 ebenfalls zur Steuerstufe 70 für den Linear-Antriebsmotor. Bei Empfang dieser Signale gibt die Steuerstufe 70 für den Linear-Antriebsmotor über eine Leitung 70,4 ein Signal an den Motor 83 ab, so daß sich der Lesekopf 10 in einer durch das Vorzeichensignal UD angegebenen Richtung um einen Abstand verschiebt der der durch das Differenzsignal Y festgelegten Adressendifferenz entspricht. Der Motor 83 dreht sich in Abhängigkeit dieses Signals, so daß der Lesekopf 10 um die vorgegebene Entfernung versetzt wird.
Der Magnetkopf 10 umfaßt einen Laser 2, einen Spiegel 3, einen Strahlaufspalter 4 sowie einen Spiegel 5, der einen vom Laser ausgehenden Strahl reflektiert, eine Fokussierungslinse 6, eine Photozelle 7 und einen Verstärker 8. Diese Bauteile sind mechanisch miteinander verbunden und sie werden alle vom Motor 83 parallel zur Oberfläche der Platte 94 verschoben.

Der Motor 83 bewirkt die vorgegebene Drehung, so daß der Lesekopf 10 in die Nähe der Rille mit der Zieladresse bewegt wird. Dann gibt die Steuerstufe 70 für den Linear-Antriebsmotor ein Signal FE ab, das über eine Leitung 705 zur Folgesteuerschaltung 60 gelangt und das Ende des Schnellaufs anzeigt Das Signal FE gelangt an den Rücksetz-Eingang (R) des Flip-Flops 618. Der Flip-Flop 618 wird dann also vom Signal FE in den Rücksetzzustand gebracht.

Das Ausgangssignal / des Flip-Flops 618 wird invertiert und gelangt dann an den Triggereingang (T) eines Flip-Flops 620. Der Flip-Flop 620 wird also gesetzt wenn der Flip-Flop 618 rückgesetzt worden ist. Der

Flip-Flop 620 stellt also ein Signal bereit, das anzeigt, daß der Schnellauf beendet ist. Das Schnellaufsignal / wird über eine Leitung 60G gleichzeitig einer Fehlerkorrekturschaltung 50 zugeleitet, so daß sie über die Durchführung des Schnellaufes unterrichtet wird.

Nach dem Schnellauf wird der Adresseniesevorgang (vgl. F i g. 8A, Block 105) in der folgenden Weise durchgeführt. Das von der Platte 94 reflektierte Licht gelangt über den Spiegel 5 und über den Strahlteiler 4 zur Photozelle 7 und wird dort nachgewiesen, und das nachgewiesene Signal wird im Verstärker 8 verstärkt Zu diesem Zeitpunkt wird die Abweichung zwischen der Lage eines auf die Platte 94 geworfenen Strahlflecks und die Lage der Rille mit einem bekannten, in den F i g. 4A und 4B nicht dargestellten Rilenführungsgerät festgestellt. Das Abweichungssignal gelangt zu einer Spiegelsteuerstufe 174, die den Reflexionswinkel des Spiegels 5 steuert bzw. regelt, so daß die Lage des Strahlflecks und die Lage der Rille in Übereinstimmung gebracht werden (d. h„ die Rillenführung bzw. die Nachführung auf die Rille wird durchgeführt). Die FM-Schwingung, die vom Verstärker 8 verstärkt worden ist, wird im FM-Demodulator 12 in die Videosignale V gemäß dem NTSC-System (vgl. F i g. 2) demoduliert. Die Videosignale V gelangen zu einer Synchronsignal-Trennstufe 18, einer Adressensignal-Aufnahmestufe 24 und einen Video-Schalter 14 für die Monitoranzeige. Die Horizontal- und "ertikal-Synchronimpulse werden in der Synchronsignal-Trennstufe 18 aus den Videosignalen V gewonnen. Diese Impulse werden einer Frequenzregelung unterzogen, und Ausfälle und entsprechende Rauschsignal werden mit einer AVR-Schaltung 20 eliminiert, die einen Rauschbegrenzer aufweist Danach gelangen diese Synchronsignalimpulse zu einem Zeitsteuersignalgenerator 22 und einer Steuerstufe 176 für einen Drehantriebsmotor. Diese Steuerstufe 76 steuert einen Drehmotor 178 derart, daß er sich mit 1800 U/Min, dreht, wobei die ankommenden Horizontal- und Vertikalsynchronimpulse mit Bezugsimpulsen verglichen werden, die von einem in der Steuerstufe 176 vorgesehenen Quarzoszillator bereitgestellt werden.

In Abhängigkeit der Horizontal- und Vertikalsynchronimpulse erzeugt der Zeitsteuersignalgenerator 22 Zeitsteuersignale B, C und D zum Lesen der Adresseninfonnation, wie dies in den F i g. 3B, 3C bzw. 3D jeweils dargestellt ist sowie ein Signal E, das der Zeitsteuerung einer Lageänderung des Spiegels 5 dient und in F i g. 3E dargestellt ist

Das Zeitsteuersignal B dient zur Aufnahme nur der Adressenbits aus den Signalen V; und das Zeitsteuersignal C dient dem Lesen der Adressensignalaufnahme. Das Zeitsteuersignal D wird nur im Falle des geradzahligen Halbbildes erzeugt, und die Vorderflanke 80 dieses Impulses D liegt den Zeitpunkt für die Entscheidung über das Leseergebnis des Adressensignals fest, wogegen die Rückflanke 81 den Zeitpunkt zur Ausführung der Entscheidung festlegt (dies wird im weiteren noch einzeln erläutert). Die Adressensignal-Aufnahmestufe 24 nimmt nur das Adressensignal von den Videosignalen unter Verwendung des Zeitsteuersignals B auf, das über eine Leitung 21B vom Zeitsteuersignalgenerator 22 kommt, und das Adressensignal gelangt über ein UND-Glied 26 an den Dateneingang eines Schieberegisters 28 mit einer Speicherkapazität von (n + 1) Bits. Das UND-Glied 26 erhält über eine Leitung 6OF von der Folgesteuerschaltung 60 ein Signal MS zum Durchschalten oder Sperren zugeleitet Das UND-Glied 26 wird zu dem Zeitpunkt durchgeschaltet wenn der Lesekopf mit dem Linear-Antriebsmotor 83 in die Nähe der Zieladresse gebracht worden ist, und wenn die Adresseninformation ausgelesen werden soll. Das Schieberegister

28 speichert die (n + 1)-Bits des Adressenregisters jeweils bitweise nacheinander, und zwar unter Verwendung des Zeitsteuersignals C als Schiebetaktsignal, das vom Zeittaktsignalgenerator 22 über eine Leitung 22C an den Takteingang des Schieberegisters 28 gelangt. Die Adresse des ungeradzahligen Teilbildes wird also zunächst im Schieberegister 28 gespeichert. Beim Auslesen der Adresse des geradzahligen Teilbildes nach dem Auslesen der Adresse des ungeradzahligen Teilbildes, wird das Adressensignal für das ungeradzahlige Teilbild, das bereits im Schieberegister 28 gespeichert war, in das Schieberegister 29 abgegeben, das entsprechend auch eine Speicherkapazität von (n + I)-BUs aufweist. Diese Eingabe ins Schieberegister 29 erfolgt ebenfalls bitweise unter Steuerung durch das Zeitsteuersignal C. Mit dem Zeitsteuersignal C, das als Schiebetaktsignal dient und über die Leitung 22C zugeführt wird, wird dieses Eingangssignal bitweise in das Schieberegister 29 eingegeben. In der Zwischenzeit speichert das Schieberegister 28 parallel zum Speichervorgang des Schieberegister 29 die Adresse des geradzahligen Teilbildes. Auf diese Weise werden die Adressen des geradzahligen und des ungeradzahligen Teilbildes für ein Vollbild in der Nähe der Zieladresse in die Schieberegister 28 und 29 eingespeichert. Auf diese Weise wird der Adresseniesevorgang (vgl. F i g. 8A, Block 105) ausgeführt Danach werden die Speicherinhalte der Schieberegister 28 und

29 über Leitungen 28/4 und 29/1 in eine Fehlerprüfschaltung 40 eingegeben, um festzustellen, ob ein Fehler vorliegt oder nicht (vgl. F i g. 8A, Block 106).

F i g. 6 zeigt die Einzelheiten der Fehlerprüfschaltung 40. Ein Vergleicher 43 vergleicht das Adressensignal für das geradzahlige Teilbild und das Adressensignal für das ungeradzahlige Teilbild, die über die Leitungen 28/4 und 29Λ von den Schieberegistern 28 und 29 kommen. Wenn die Signale übereinstimmen, gibt der Vergleicher ein Koinzidenzsignal mit hohem Pegel an die Leitung 43Λ ab. Paritätsprüfstufen 41 und 42 führen die Paritätsprüfungen für das Adressensignal des geradzahligen Teilbildes und für das Adressensignal des ungeradzahligen Teilbildes aus und stellen die Prüfergebnisse auf den Leitungen 4M bzw. 42A bereit Oder genauer ausgedrückt stellt die entsprechende Stufe 41 oder 42 ein Signal mit hohem oder niederem Pegel zur Kennzeichnung, ob ein Paritätsfehler vorliegt in Abhängigkeit davon bereit ob die Anzahl von Bits mit dem Binärwert »1« von den (n + I)-BUs jedes Adressensignals eine ungeradzahlige oder eine geradzahlige Zahl ist An einer Ausgangsleitung 4OA eines UND-Glieds 44 wird ein Signal OK abgegeben, das nur dann einen hohen Pegel aufweist, wenn das Adressensignal für das geradzahlige Teilbild und das Adressensignal für das ungeradzahlige Teilbild miteinander übereinstimmen und beide Signale keinen Paritätsfehler aufweisen. Das Signal OK gelangt über die Leitung 40Λ an die Fehlerkorrekturschaltung 50 und an die Folgesteuerschaltung 60 in F i g. 4B. Die Signale auf den Ausgangsleitungen 4M und 42A der Paritätsprüfstufen 41 und 42, sowie die Adressenbits für das geradzahlige und das ungeradzahlige Teilbild (außerdem Paritätsbit sind dies τι-Bits) auf den Leitungen 28Λ und 29>4 gelangen über die Leitungen 4OD und 40i5 als Daten EV bzw. ÖD für das geradzahlige bzw. das ungeradzahlige Teilbild zur Fehlerkorrekturschaltung 50 in F i g. 4B. Die Adressenbits (η-Bits) für das ungeradzahlige Teilbild auf der Leitung 29Λ gelangen als ein

11 12

Signal ÖD' über eine Leitung 4OC zum Register 56 für gelangt über das ODER-Glied 628 und über das ODER-

die gegenwärtige Adresse. Glied 666 an die Leitung 6OH. Ein Signal RG auf der

Auf diese Weise wird der Fehlerprüfvorgang (vgl. Leitung 6OA/ gelangt zur Fehlerkorrekturschaltung 50

Fig. 8A, Block 106) beendet. Wenn ein Fehler bei der und bewirkt, daß die ausgelesenen Adressensignale EV

Fehlerprüfung festgestellt wird, wird ein Ein-Rillen- 5 und ÖD in die JCorrekturspeicher eingespeichert wer-

sprung (vgl. F i g. 8A, Block 107) durchgeführt. Dieser den.

Vorgang wird in der Folgesteuerung 60 gemäß der Nachfolgend soll die Funktionsweise der Fehlerkornachfolgenden Beschreibung vorgenommen (vgl. die rekturschaltung 50 für diesen Vorgang erläutert wer-F i g. 5A und 5B). Das Signal OK wird nicht bereitge- den.

stellt, so daß das UND-Glied 622 nicht durchgeschaltet 10 Wenn bei der Prüfung, ob der Schnellauf entsprewird. Dadurch wird der Flip-Flop 620, der nach Ab- chend Block 103 von F i g. 8 notwendig ist oder nicht, Schluß des Schnellaufs gesetzt worden ist, nicht rückge- festgestellt wurde, daß Y<mi ist, daß der Schnellauf setzt Das Ausgangssignal des Flip-Flops 620 gelangt nicht erforderlich ist, oder wenn der im Block 109 angeüber ein ODER-Glied 628 zu einem UND-Glied 629. gebene Vorgang beendet ist, wird die Abfrage gemäß Das UND-Glied 629 wird durch den Impuls Edurchge- 15 Block 110 von F i g. 8A durchgeführt. Wenn festgestellt schaltet, der vom Zeitsteuerimpulsgenerator 22 (vgl. wurde, daß Y<m2 ist, so wird der Flip-Flop 618 nicht F i g. 4A) bereitgestellt wird und an der Leitung 22E gesetzt und er bleibt rückgesetzt. Daher wird das Signal auftritt, die eine Verzögerung von etwa einer Horizon- / für den Schnellauf nicht erzeugt. Der Flip-Flop 620 tal-Abtastperiode bezüglich des Signals D bewirkt. bleibt rückgesetzt, weil kein Triggersignal eingegeben Dann gelangt ein Signal SJ mit hohem Pegel über eine 20 wird. Nach Ende des im Block 109 in F i g. 8A angegebe-Leitung 6OC zur Spiegelsteuerstufe 174 (vgl. Fig.4A). nen Vorgangs werden die Flip-Flops 618 und 620 rück-Bei Auftreten dieses Signals stellt die Spiegelsteuerstufe gesetzt. Zu diesem Zeitpunkt des Programmablaufs 174 an einer Leitung 74ß ein Signal bereit, das den wird gemäß Block 110 von Fig.8A geprüft, ob ein Reflexionswinkel des Spiegels 5 so steuert, daß der Mehrfachsprung erforderlich ist, und zwar so, daß in der Strahlfleck unabhängig bzw. unbedingt um eine Rille 25 Folgesteuerschaltung 60 geprüft wird, ob das Differenzverschoben wird. signal Y größer als ein vorgegebener Wert ist oder

Auf diese Weise ist der Vorgang, bei dem ein Sprung nicht

von einer Rille ausgeführt wird (vgl. F i g. 8A, Block 107) Mit dem Startsignal T, das über eine Verzögerungs-

beendet. Jetzt wird wieder der Adressenauslesevorgang stufe 614 geführt wird, wird ein Flip-Flop 640 gesetzt,

gemäß Block 105 (vgl. F i g. 8A) ausgeführt Wenn beim 30 Das von der Subtrahierstufe 58 (vgl. F i g. 4B) kommen-

Adressenauslesevorgang kein Fehler festgestellt wor- de Differenzsignal Y wird mit dem in einem Register

den ist, wird ein Vorgang (vgl. F i g. 8A, Block 108) in der 636 gespeicherten Wert m_t in einem Vergleicher 634

nachfolgend dargestellten Weise mit der in den F i g. 5 A verglichen, der Teil der Folgesteuerschatung 60 ist. Die-

und 5B dargestellten Folgesteuerschaltung 60 ausge- ser Wert /πι kann beispielsweise einer der Werte 2 bis 8

führt, um die ausgelesene Adresse im Register 56 für die 35 sein, und wird im vorliegenden Ausführungsbeispiel mit

I gegenwärtige Adresse (Fig.4B) zu speichern. Wenn 3gewählt.

I das Signal OK mit hohem Pegel von der Fehlerprüf- Der Vergleicher 634 gibt ein Signal mit hohem Pegel I schaltung 40 auf der Leitung 40Λ bereitgestellt wird, aus, wenn Y kleiner als m\ ist. Wenn die Flip-Flops 618 I gelangt der Impuls D an das UND-Glied 622 in der und 620 sich im rückgesetzten Zustand befinden, gell Folgesteuerschaltung 60, so daß dieses UND-Glied 622 40 langt das Signal mit hohem Pegel vom Flip-Flop 620 i durchgeschaltet wird. Der Impuls D gelangt an den über ein NOR-Glied 626 an ein UND-Glied 638, und am I Rücksetzeingang R des Flip-Flops 620, nachdem dieser Ausgang des UND-Gliedes 638 tritt ein Signal mit ho-I Impuls durch die Differenzierstufe 624 hindurchgegan- hem Pegel auf, wenn ein Signal mit hohem Pegel vom I gen und invertiert worden ist. Daher wird der Flip-Flop Vergleicher 634 bereitgestellt wird. Dadurch wird der I 620 mit der RückFlanke 81 des impulses D rückgesetzt 45 Flip-Flop 640 rückgeset2l. Der Vergleicher 634 stellt I Das Ausgangssignal des Flip-Flops 620 gelangt über ein dagegen kein Signal mit hohem Pegel bereit, wenn Y [; ODER-Glied 630 an ein UND-Glied 632, und das Aus- gleich oder größer als m, ist. Der Flip-Flop 640 wird I gangssignal des UND-Gliedes 622 gelangt direkt an den daher nicht rückgesetzt Der Flip-Flop 640 gibt daher § anderen Eingang des UND-Gliedes 632. das Ergebnis des Vergleichs zwischen Y und m\ wieder, f: Infolgedessen wird vom UND-Glied 632 nur dann ein 50 d. h., er zeigt an, ob der Mehrfachsprung erforderlich ist |i Signal AA mit hohem Pegel bereitgestellt wenn der oder nicht Auf diese Weise wird der Vorgang gemäß \ Impuls D einen hohen Pegel aufweist Wenn das Signal Block 110 in F i g. 8A ausgeführt.
Ί _: AA einmal bereitgestellt worden ist wird der Flip-Flop Wenn Y> nt\ ist wird der Mehrfachsprung durchge-Lj 620 danach rückgesetzt, so daß das Signal nicht weiter führt (vgl. Block 111 in F i g. 8A). Das heißt, der Ablenkf| bereitgestellt wird. 55 winkel des Spiegels 5 wird um + π oder — η Rillen mit- || Das Signal AA gelangt über eine Leitung 6OD zum tels der Spiegelsteuerstufe 174 geändert Die Steuerung H Register56 für die gegenwärtige Adresse (vgL*Fig. 4B). wird in der folgenden Weise durchgeführt Wenn soll Bei Empfang des Signals AA speichert das Register 56 wohl der Flip-Flop 618 als auch der Flip-Flop 620 rückj$ das ausgelesene Adressensignal ÖD', das über die Lei- gesetzt sind, erzeugt das NOR-Glied 626 ein Signal mit g tung 4OC an das Register 56 gelangt Auf diese Weise 60 hohem Pegel. Da der Flip-Flop 640 gesetzt ist ist ein jff wird der Speichervorgang zum Speichern der ausgele- Verknüpfungsglied 642 durchgeschaltet. Wenn das Si- |2. senen Adresse im Register 56 (vgl. F i g. 8A, Block 108) gnal E vom Zeitsteuersignalgenerator 22 über die Lei-H durchgeführt tung 22£" an das UND-Glied 627 gelangt tritt auch ein Kf Im wesentlichen gleichzeitig oder parallel mit diesem Signal mit hohem Pegel vom UND-Glied 642 über die I" Vorgang wird der Speichervorgang zum Speichern der 65 Leitung 60S als Signal MJ für den Befehl des Mehrfachji; ausgelesenen Adressen in den Korrekturspeichern der Sprungs an der Spiegelsteuerstufe 174 auf (vgl. F i g. 4A). |;) Fehlerkorrekturschaltung 50 ausgeführt Das vom Flip- In Abhängigkeit von diesem Signal MJ und dem Vorzeij 5 Flop 620 kommende Signal SJ mit hohem Binärwert chensignal UD, das über die Leitung 58B von der Sub-

13 14

trahierstufe 58 kommt (vgl Fig.4B) gibt die Spiegel- Signals mit hohem Pegel durchgeschaltet ist gibt es die steuerstufe 174 ein Signal zur Änderung des Reflexions- an ihn gelangenden Impulse, so wie sie sind, ab. Das winkeis des Spiegels 5 um einen Betrag von +n oder Impulsfolgesignal gelangt über eine Leitung 60.EaIs Si- —η Rillen ab. Auf diese Weise wird der Mehrfachsprung gnäl CLK an das Register 56 mit der gerade vorliegenbeendet und der Impuls E weist einen hohen Pegel auf 5 den Adresse (vgL Fig.4B), das aus einem Zähler be-(vgL Block 111 in F i g. 8 A). Nach diesem Sprung gibt die steht der vorwärts und rückwärts zählen kann und in Spiegelsteuerstufe 174 ein Signal /„ ab, das die Anzahl Abhängigkeit des Signals CLK und weiterhin in Abhänder Sprünge wiedergibt über eine Leitung 74A zur Feh- gigkeit des Vorzeichensignals UD, das über die Leitung ^korrekturschaltung 50 gelangt und darin gespeichert 585 von der Subtrahierstufe 58 kommt (vgL F i g. 4B) um 7*ird Danach wird eine Adresse für das ungeradzahlige ίο π nach oben oder nach unten zählt Auf diese Weise wird Teilbild und eine Adresse für das geradzahlige Teilbild entsprechend dem +n oder —n-Sprung (vgL Fig.8B, während der nächsten ganzen Drehung (vgL Fig.8A, Block 114)ein Wert (RR + n)oder(RR—n)'m Register Block 112) von den Schieberegistern 29 und 28 (vgL 56 für die gegenwärtige Adresse gespeichert wobei RR F ig. 4B) gelesen. Die ausgelesenen Adressen werden die Adresse vor dem Sprung ist
einer Fehlerprüfung in der Fehlerprüfschaltung 40 (vgL 15 Nach diesem Vorgang wird der im Block 115 von Fig.8A, Block 113) unterzogen. Wenn bei der Fehler- Fig.8B angegebene Vorgang durchgeführt Dieser prüfung kein Fehler festgestellt wird, wird die ausgele- Vorgang wird dann, wenn das Signal RG einen hohen sene Adresse ÖD'm das Register 56 für die vorliegende Pegel aufweist und in Abhängigkeit von diesem Signal Adresse eingegeben (vgL Fig.8A, Block 108). Dieser AG in der Fehlerkorrekturschaltung 50 ausgeführt, wie Vorgang läuft in der nachfolgend beschriebenen Weise 20 dies der Fall ist, wenn bei dem im Block 113 von F i g. 8A ab. Das Signal OK mit hohem Pegel gelangt von der angegebenen Vorgang kein Fehler festgestellt worden Fehlerprüfschaltung 40 zum UND-Glied 622 in der in ist

den F i g. 5A und 5B dargestellten Folgesteuerschaltung Nach Abschluß der Vorgänge im Block 109 von

60, so daß dann, wenn der Impuls D am UND-Glied 622 F i g. 8Λ und dem Block 115 von F i g. 8B wird der im

anliegt dieses ein Ausgangssignal mit hohem Pegel be- 25 Block UO von F^:g.8A angegebene Programmschritt

reitstellt das zum UND-Glied 632 gelangt Der andere wieder in der in den F i g. 5A und 5B dargestellten FoI-

Eingang des UND-Gliedes 632 erhält das Signal mit gesteuerschaltung durchgeführt

hohem Pegel vom Flip-Flop 640 über das UND-Glied Im Vergleicher 634 wird ein Differenzsignal Yzu dem

642, ein ODER-Glied 644 und das ODER-Glied 630 zu- Zeitpunkt, wenn ein neuer Adressenwert in das Register

geleitet Das UND-Glied 632 gibt ein Signal AA mit 30 56 (vgl. F i g. 4B) für die gegenwärtige Adresse eingege-

hohem Pegel ab, wenn am UND-Glied 622 das Signal D ben worden ist mit dem Wert im Register 636 vergli-

anliegt Wie bereits erwähnt bewirkt das Signal AA, daß chen.

die Adressendaten ÖD' im Register 56 für die gegen- Wenn nicht das Signal mit hohem Pegel vom Verglei-

wärtige Adresse (vgL F i g. 4B) gespeichert werden. eher 634 bereitgestellt wird, werden die in den Blöcken

Wenn der im Block 108 von Fig.8A angegebene 35 101 bis 109 oder im Block 115 angegebenen Schritte

Vorgang abgeschlossen ist wird der im Block 109 von wiederholt Wenn Yu flJi ist, und vom Vergleicher 634

F i g. 8A angegebene Vorgang ausgeführt Dieser Vor- ein Signal mit hohem Pegel bereitgestellt wird, wird der

gang wird in der Fehlerkorrekturschaltung 50 mit dem im Block 116 angegebene Vorgang ausgelöst

Signal AG mit hohem Pegel ausgeführt, welches bei Der Flip-Flop 640 wird von dem vom Vergleicher 634

Auftreten des hohen Pegels am UND-Glied 642 vom 40 kommenden Signal mit hohem Pegel rückgesetzt. Infoi-

ODER-Glied 666 bereitgestellt wird. gedessen wird ein UND-Glied 664, das vorher durch das

Wenn bei der Fehlerprüfung gemäß Block 113 in vom Flip-Flop 640 bis zu diesem Zeitpunkt bereitge-

F i g. 8A ein Fehler festgestellt wurde, wird der im Block stellte Signal mit hohem Pegel im gesperrten Zustand

114 von Fig.8B angegebene Vorgang mit der in den gehalten wurde, durchgeschaltet, und gibt das Aus-

F i g. 5A und 5B dargestellten Folgesteuerschaltung 60 45 gangssignal eines Flip-Flops 662 weiter. Der Flip-Flop

in der nachfolgenden Weise durchgeführt Da das Signal 662 wird vom Ausgangssignal der Verzögerungsstufe

OK in diesem Falle nicht von der Fehlerprüfschaltung 614 gesetzt

40 erzeugt wird, bleibt das UND-Glied 622 in der Folge- Das Signal Y gelangt in einen Decoder 658, dessen

steuerschaltung 60 gesperrt und das Signal AA gelangt Ausgangssignal über ein UND-Glied 660 an den Rück-

nicht auf die Leitung 6OD. Anstelle des Signals AA wird 50 setzeingang des Flip-Flops 662 gelangt. Wenn das Si-

vom UND-Glied 648 ein Signal mit hohem Pegel abge- gnal Fgleich Null ist weist dieses Ausgangssignal einen

geben. Oder genauer ausgedrückt, das UND-Glied 646 hohen Binärwert auf. Dies entspricht dem Zeitpunkt,

ist durchgeschaltet, weil das invertierte Signal des Si- wenn die Zieladresse gleich dem Wert in dem Register

gnals OK und das Signal mit hohem Pegel vom UND- für die vorliegende Adresse ist.

Glied 642, das über das ODER-Glied 644 kommt, an den 55 Wenn die Adressen nicht gleich sind, stellt der Deco-Eingängen des UND-Gliedes 646 anliegen. Das UND- der 658 ein Signal mit niederem Pegel bereit, so daß Glied 648 wird durchgeschaltet weil das Signal D und Flip-Flop 662 nicht rückgesetzt wird. Daher wird vom das Ausgangssignal des UND-Gliedes 646 mit hohem UND-Glied 664 ein Signal mit hohem Pegel bereitge-Pegel an diesem UND-Glied 648 anliegen. Das UND- stellt, und das Signal SJ mit hohem Pegel gelangt über Glied 648 gibt bei Auftreten des Signals D ein Signal mit βο das ODER-Glied 628 und das UND-Glied 629 auf die hohem Pegel ab. Leitung 6OC Wenn das Signal E von der Leitung 22£

Dieses Signal mit hohem Pegel startet einen Impuls- zum UND-Glied 629 gelangt, wird das Signal SJ er-

folgegenerator 652, der soviel Impulse erzeugt, wie der zeugt, das über die Leitung 6OC zur Spiegelsteuerstufe

Wert n, der in einem Register 654 gespeichert ist, be- 174 gelangt (vgl. F i g. 4A). In Abhängigkeit vom Signal

trägt. Der Wert π ist kleiner als /n_t und sei hier beispiels- 65 SJ und dem Vorzeichensignal UD, das von der Subtra-

weise 2. Das Ausgangssignal des Impulsfolgegenerators hierstufe 58 (vgl. F i g. 4B) kommt, gibt die Spiegelsteu-

652 gelangt an ein UND-Glied 656. Da das UND-Glied erstufe 174 ein Signal an den Spiegel 5 ab, um einen

656 auf Grund des vom UND-Glied 642 kommenden Sprung von +1 oder —1 Rillen durchzuführen. Zu die-

15 16

sem Zeitpunkt gelangt das Signal J_n, das die Anzahl der Pegel aufweist

Sprünge angibt von der Spiegelsteuerstufe 174 über die Infolgedessen werden die Verarbeitungsstufen des

Leitung 74A zur FehlerkorrekturschaltungSO. nächsten Blocks 124 und die Verarbeitungsstufen nach

Auf diese Weise wird der im Block 117 von Fig.8B diesen, nächsten Block 124 von der Fehlerkorrekturangegebene Vorgang durchgeführt 5 schaltung 50 ausgeführt Diese Verarbeitungsvorgänge,

Bei der nachfolgenden voLen Drehung werden die sowie die Verarbeitungsvorgänge gemäß den Blöcken

Adressen der Rille nach dem Sprung wieder ausgelesen 109,115,121 und 123, von denen letztere nicht im einzel-

(vgL Block 118 von Fig.8B). Die Fehlerprüfungen wer- ilen beschrieben wurden, sollen nachfolgend anhand

den dann wieder für die ausgelesenen Adressen durch- von F ΐ g. 7 erläutert werden.

geführt (vgL Block 119 von Fig.8B). Wenn ein Fehler io Fig.7 zeigt die Fehlerkorrekturschaltung 50, die eifestgestellt wird, wird sowohl das UND-Glied 646 als nen Mikroprozessor auf einem Chip aufweist
auch das UND-Glied 648 an der Vorderflanke des nach- Ein Mikrocomputer 250 umfaßt einen Mikroprozessten Zeitsteuersignals D durchgeschaltet und das UND- sor 251, eine Eingabe-ZAusgabe-Sammelleitung-Steuer-Glied 648 stellt dann ein Signal mit hohem Pegel bereit stufe 252, die die Datenübertragung zwischen einer Ein-Gleichzeitig gelangt ein Signal mit hohem Pegel vom 15 gabeVAusgabe-Sammelleitung 250A und dem MikroUND-Glied 664 an ein UND-Glied 650. Daher tritt ein prozessor 251 steuert eine Zustandssteuerstufe 253, die Signal, das dann, wenn das Signal D einen hohen Pegel den Zustand des Mikroprozessors 251 decodiert und die aufweist ebenfalls einen hohen Pegel besitzt, am Aus- Eingabe-/Ausgabe-Sammelleitung-Steuerstufe 252 gang des UND-Gliedes 650 und damit an der Leitung steuert, eine Unterbrecher-Steuerstufe 254, die Unter-60£ als ein einziger Taktimpuls CLK auf. Das UND- 20 brechung des Mikroprozessors 251 in Abhängkeit von Glied 656 befindet sich dagegen zu diesem Zeitpunkt im einem über eine Unterbrecher-Sammelleitung 257A nicht durchgeschalteten Zustand, weil der Flip-Flop 640 kommenden Unterbrechersignal steuert einen Taktsirückgesetzt ist so daß vom Impulsfolgegenerator 652 gnalgenerator 255, der den Maschinenzyklus des Mikrokeine Impulsfolge geliefert wird. Prozessors 251 festlegt, sowie einen Hauptspeicher 256.

Das Signal CLK gelangt über die Leitung 60£ an das 25 Der Hauptspeicher 256 weist einen Festspeicher (ROM)

Register 56 (vgl. F i g. 4B) für die gegenwärtige Adresse. zum Speichern eines Steuerprogramms, sowie einen

Dieses Register 56 verändert seinen Zählerstand in Ab- Random-Speicher (RAM) zum Speichern der Eingabe-

hängigkeit des Signals CLK und des von der Subtrahier- und Ausgabedaten für die Programmschritte usw. auf.

stufe 58 (vgl. F i g. 4B) kommenden Vorzeichensignals Die Ausführung des Steuerprogramms wird dadurch

UD nach oben oder nach unten um eins. Auf diese Wei- 30 vorgenommen, daß ein Ausführungsbefehl über die Ein-

se wird die Adresse (RR + 1) oder (RR — 1) im Regi- gabe-ZAusgabe-Sammelleitung 250>4 an einen Decoder

ster 56 gespeichert wobei der Wert RR die Adresse vor 261 geführt wird.

dem Sprung ist und auf diese Weise wird der im Block Die Sammelleitung-Treiberstufen 257, 258 und 259

120 angegebene Vorgang ausgeführt Danach wird zu zum Unterbrechen der Pegel 3, 2 bzw. 1 sind mit der

dem im Block 121 (vgl. Fig.8B) angegebenen Vorgang 35 Unterbrecher-Sammelleitung 257A verbunden. Da der

übergegangen. Unterbrecherpegel kleiner ist, ist die Priorität der Un-

Die Fehlerkorrekturschaltung 50 führt diesen Vor- terbrechung größer.

gang durch, wenn an sie das Signal RCmit hohem Pegel Random-Speicher 277, 278 und 279 speichern die

gelangt, das vom Flip-Flop 662 über das UND-Glied Adressendaten ÖD und EV, die von der Fehlerprüf-

664, das ODER-Glied 628 und das ODER-Glied 666 an 40 schaltung 40 bereitgestellt werden, sowie die Spiegel-

die Leitung 6OH geführt wird. sprungzahl J_n, die von der Spiegelsteuerstufe 174 bereit-

Wenn beim Vorgang gemäß Block 119 (vgl. F i g. 8B) gestellt wird. Die Speicheradressen der Daten in den

kein Fehler festgestellt wurde, d. h. wenn, auf der Lei- Random-Speichern werden von einem Programmzähler

tung 40Λ das Signal OK auftritt, gelangt das Signal AA 266 bereitgestellt.

auf die Leitung 6OD, um das Signal ÖD' auf der Leitung 45 Die gespeicherten Daten werden zur Korrektur eines

4OC in das Register 56 für die vorliegende Adresse ein- einen Fehler aufweisenden Adressensignals benutzt,

zugeben (vgl. F i g. 8B, Block 122). Die Fehlerkorrektur- Ein Zähler 288 zählt, wie oft die Eingabe der Adressen

schaltung 50 speichert die auf den Leitungen 4OA, 40ß der Rillen wiederholt wird, nachdem die Zieladresse ab-

und 4OD auftretenden Signale OK ÖD und EV auf getastet wurde.

Grund des Signals /?G(vgl. F i g. 8B, Block 123). 50 Durchführungsprogramme des Mikrocomputers 250

Danach wird zu dem im Block 116 angegebenen Vor- werden in zwei Sorten eingeteilt. Sie werden in Abhän-

gang gesprungen. Bis das Vorliegen des Zielsignals fest- gigkeit von den Unterbrecherpegeln gewählt, die in die

gestellt wird, werden die Vorgänge gemäß den Blöcken Sammelleitung-Steuerstufen 257,258 und 259 gelangen.

116 bis 121 oder gemäß den Blöcken 116 bis 123 wieder- Wenn das Signal D zur Sammelleitungs-Steuerstufe 259

holt. Wenn festgestellt wird, daß die Zieladressen er- 55 gelangt, speichert der Mikroprozessor 251 Ausgangssi-

reicht ist, gibt der Decoder 658 ein Signal mit hohem gnale FLG der Flip-Flops 618,620,640,662 und 674 (vgl.

Pegel ab, so daß der Flip-Flop 662 rückgesetzt wird. F i g. 5A) und bestimmt, welcher Vorgang im Flußdia-

Ein Flip-Flop 674 war bereits rückgesetzt worden, als gramm der F i g. 8A, 8B und 8C jetzt ausgeführt wird,

das Ausgangssignal der Verzögerungsschaltung 614 Wenn ein Überlaufsignal P des Zählers 288 an die

über ein ODER-Glied 672 an den Rücksetzeingang des 60 Sammelleitung-Steuerstufe 258 gelangt, beginnt die

Flip-Flops 674 gelangte. Prüfung zur Bestimmung der Zieladresse (vgl. F i g. 8C,

Wenn das UND-Glied 660 ein Signal mit hohem Pe- Block 125).

gel bereitstellt, wird der Flip-Flop 674 von diesem Signal Wenn das Signal PP an die Sammelleitung-St.euerstu-

gesetzt. fe 257 gelangt, beginnt der Vorgang zur Bestimmung

Infolgedessen gelangt ein Signal /?Pmit hohem Pegel 65 der Adressenfehlerkorrektur (vgl. F i g. 8C, Block 126).
an eine Leitung 60/. Ein Signal PP mit hohem Pegel Zunächst soll das Speichern der Daten in die Rangelangt vom UND-Glied 676 auf die Leitung 60/, wenn dom-Speicher 277 bis 279 beschrieben werden. Dies entsowohl das Signal D als auch das Signal OK einen hohen spricht den Vorgängen gemäß den Blöcken 109,115,121

17 18

und 123 in dem in den Fig. 8A und 8B dargestellten 257 und die Unterbrecher-Sammelschiene 257Λ an das

Flußdiagramm. Wenn bei nicht anliegenden Signalen P Mikrorechnersystem 250. Bei Auftreten dieses Signals

und W das Schnellaufsignal /von der Folgesteuerschal- führt das Mikrorechnersystem 250 die nächste Prüfung

tung 60 an der Leitung 6OG bereitgestellt wird, gelangt zur Bestimmung der Zieladresse aus (vgl. Block 125 in dies über das ODER-Glied 275 an den Rücksetzeingang 5 F i g. 8C).

R des Programmzählers 266, um den Programmzähler Die Zieladressen-Bestimmungsprüfung ist in Fig.0

266 auf Null zurückzusetzen. Wenn der Schnellauf endet dargestellt Im Block 131 wird geprüft, ob die Summe

und das Signal D in dem Falle auftritt, wenn das Signal aus den Daten R IE, die unter den Daten EV im Spei-

RG, das die Speicherung von Daten in den Korrektur- eher 278 die Rille betreffen, die unmittelbar vor der speichern 277, 278 und 279 fordert, auftritt, wird ein io vorliegenden Rille ausgelesen worden ist, und unter den

UND-Glied 271 durchgeschaltet und das Signal D ge- im Speicher 279 gespeicherten Daten /„ die Anzahl der

langt über ein NOR-Glied 270 an die Schreibeingänge Rillen /„, um die der Lichtstrahl gesprungen ist, um von

WE der Speicher 277,278 und 279. Gleichzeitig gelangt der vorhergehenden Rille die jetzige Rille zu erreichen,

das Ausgangssignal des NOR-Gliedes 270 an den Trig- gleich den Daten ROE ist oder nicht, die die vorliegende gereingang 7"des Programmzählers 266. 15 Rille unter den Daten EVim Speicher 278 betreffen.

Die Speicher 277,278 und 279 speichern also die Si- Dazu gibt der Mikrocomputer 250 auf der Sammelleignale OD, EVbzw. J_n in den vom Programnrcähler 266 tung 250Λ einen Befehl zum Auslesen der Daten R iE bezeichneten Adressen und dann, wenn das Signal D aus dem Speicher 278 und gleichzeitig eine Adresse ab. abfällt Wenn das Signal D abfällt, zählt der Programm- Wenn der Decoder 261 diesen Lesebefehl decodiert hat zähler 266 gleichzeitig weiter. 20 gibt er ein Signal zum Durchschalten des UND-Gliedes Auf diese Weise speichern die Speicher 277,278 und 262 und ein (nicht dargestelltes) Signal zum Eingeben 279 immer dann, wenn das Signal D anliegt, die Daten. eines vom UND-Glied 262 bereitgestellten Adressensi-Wenn danach durch die im Block 116 von Fig.8B gnals in den Programmzähler 266 ab. Weiterhin wird angegebene Prüfung festgestellt wird, daß die Ziel- das UND-Glied 265 durch das Ausgangssignal des Deadresse im Register 56 für die gerade vorliegende 25 coders 261 durchgeschaltet, und die Daten R1E, die mit Adresse (vgl. Fig.4B) gespeichert ist, geht das Signal dem Adressensignal, das das Ausgangssignal des Pro- RG zu einem niederen Pegel über, wie dies bereits er- grammzählers 266 ist aus dem Speicher 278 ausgelesen wähnt wurde. werden, werden in den Hauptspeicher 256 eingegeben. Auf Grund des niederen Pegels des Signals KG wird Danach werden die Daten ROE, in entsprechender Weidas UND-Glied 271 gesperrt und das Signal D gelangt 30 se aus dem Speicher 277 über ein Verknüpfungsglied nicht an die Schreibeingänge der Speicher 277 bis 279, 264 in den Hauptspeicher 256 gebracht so daß keine Daten eingeschrieben werden. Die Daten J₀ werden danach in entsprechender Weise Immer wenn das Signal D über die Leitung 22D vom aus dem Speicher 279 über ein Verknüpfungsglied 366 Zeitsteuersignalgenerator 22 und über die Sammellei- in den Hauptspeicher 256 eingegeben. tung-Steuerstufe 259 auftritt gibt der Mikroprozessor 35 Mit diesen Daten wird geprüft ob R iE + J₀ gleich 251 über die Eingabe-ZAusgabe-Sammelleitung 250A an ROE ist oder nicht Wenn bei der Prüfung festgestellt den Decoder 261 einen Befehl ab, um die Ausgangssi- wurde, daß diese beiden Größen nicht gleich sind, wird gnale FLG von den Flip-Flops 618,620,640,662 und 674 der Programmschritt gemäß Block 132 (vgl. F i g. 9) ausin der Folgersteuerschaltung 60 auf der Eingabe-/Aus- geführt Das heißt es wird geprüft, ob die Summe aus gabe-Sammelleitung 250A über die Leitung 6OL und ein 40 den Daten R10, die unter den Daten ÖD im Speicher UND-Glied 268 abzurufen. Von den abgerufenen Aus- 277 die Rille betreffen, die unmittelbar vor der gegengangssignalen der Flip-Flops wird festgelegt welcher wärtigen Rille ausgelesen worden ist, und unter den im Schritt bei dem in den F i g. 8A, 8B und 8C dargestellten Speicher 279 gespeicherten Daten J_n die Anzahl der RiI-Flußdiagramm nun ausgeführt wird. len J₀, um die der Lichtstrahl gesprungen ist um von der Zu dem Zeitpunkt, wenn das Signal AG auf einen 45 vorausgegangenen Rille zur jetzigen Rille zu kommen, niederen Pegel übergegangen ist, weiß der Mikropro- gleich den Daten ÄOÖist, die unter den im Speicher 277 zessor durch das Signal FLG, daß die Ausführung des gespeicherten Daten ÖD die gegenwärtige Rille betref-Programmschrittes gemäß Block 116 in Fig.8B been- fen. Wenn ein Ergebnis der Prüfungen in den Blöcken det ist. Zu diesem Zeitpunkt führt der Mikroprozessor 131 und 132 (vgl. Fi g. 9) festgestellt wird, daß eine die-251 einen Befehl zum Speichern des Inhalts j des Pro- 50 ser Prüfungen zu einem positiven Ergebnis führt, wird grammzählers 266 über ein UND-Glied 263 in den der im Block 127 von Fig.8C angegebene Programm-Hauptspeicher 256 aus. Nach Ausführung dieses Befehls schritt ausgeführt. Oder genauer ausgedrückt, wenn eiführt der Speicher weiter einen Befehl aus, gemäß dem ner dieser Tests als Ergebnis der Zieladressenbestimder Inhalt RR des Registers 56 für die gegenwärtige mung ein positives Ergebnis zeitigt, überträgt der Mi-Adresse (vgl. F i g. 4B) über die Leitung 56/4 und ein 55 kroprozessor 251 an die Eingabe-ZAusgabe-Sammellei-UND-Glied 267 im Hautspeicher 256 gespeichert wird. tung 250Λ einen Befehl, der die Videoanzeige der gera-Danach führt die Fehlerkorrekturschaltung 50 den in de ausgelesenen Rille erlaubt. Ein Anzeige-Erlaubnissi-Block 124 von F i g. 8C angegebenen Programmschritt gnal CR, das durch Decodieren des Erlaubnisbefehls im sowie die nachfolgenden Programmschritte aus. Decoder 261 bereitgestellt wird, gelangt über die Lei-Wenn das Signal RG einen niederen Pegel angenom- 60 tung 50ß an den Rücksetzeingang des Flip-Flops 608 in men hat, wird geprüft, ob ein Fehler festgestellt worden der Folgesteuerschaltung 60 (vgl. F i g. 5B), und setzt ist (vgl. Block 124). Wenn kein Fehler vorliegt und das diesen Flip-Flop zurück.

Ausgangssignal OK der Fehlerprüfschaltung 40 einen Durch das Rück-setzen des Flip-Flops 608 gibt der hohen Pegel aufweist, wird vom UND-Glied 676 in der Videoschalter 14 (vgl. F i g. 4A) das Ausgangssignal des Folgesteuerschaltung 60 gemäß Fig.5B zu dem Zeit- 65 FM-Demodulators 12 an die Kathodenstrahl-Anzeigepunkt ein Signal PP bereitgestellt, bei dem das Signal D röhre 16 ab, so daß die Videoanzeige durchgeführt werin einen hohen Pegel übergeht. Dieses Signal PPgelangt den kann,
über die Leitung 60/ die Sammelschienen-Steuerstufe Wenn bei der Prüfung gemäß Block 132 (vgl. F i g. 9)

19 20

festgestellt worden ist, daß keiner der genannten Prü- bezeichnet) unter den Adressendaten EV im Speicher

fungen zu einem positiven Ergebnis führt, wird der im 278, die die a-Schritte vor der gegenwärtigen Rille aus-

iJlock 126 von Fig. 8C angegebene Programmschritt gelesene Rille betreffen, wiedergibt, den Binärwert »1«

ausgeführt aufweist oder nicht (vgl. Block 240). PaE = 0 entspricht

Durch Bestimmen der Zieladresse gemäß F i g. 9 in 5 dem Fall, bei dem ein Paritätsfehler bei der Paritätsprüder zuvor beschriebenen Weise wird die Fehlerprüfung fung festgestellt wird In diesem Falle wird zum Promit außerordentlich hoher WahrscheinUvhkeit bzw. mit grammschritt gemäß Block 242 übergegangen. In dieaußerordentlich hoher Zuverlässigkeit durchgeführt sem Block 242 wird geprüft, ob ein Bit, das das Ergebnis

Während der zuvor beschriebenen Programmschritte der Paritätsprüfung (dieses Bit wird mit PaO bezeich-

bleibt das Signal OK über das UND-Glied 285 und das io net) unter den Adressendaten OD im Speicher 277, die

ODER-Glied 287 am Rücksetzeingang des Zählers 28S die a-Schritte vor der gegenwärtigen Rille ausgelesene

angelegt so daß der Zähler rückgesetzt bleibt Das Si- Rille betreffen, wiedergibt eine binäre »1« ist oder

gnal RP mit hohem Pegel bleibt am Verknüpfungsglied nicht

285 angelegt Wenn vor Ausführung dieser Prüfungen festgestellt

Wenn dagegen ein Fehler zu dem Zeitpunkt festge- 15 wird, daß PaE = 0 und PaO = 1 ist werden RaE und

stellt wird, bei dem das Signal RG einen niederen Pegel RaO ausgetauscht (vgl. Block 244). Wie durch die Blöcke

(vgl. Block 124 in F i g. 8C) und das Ausgangssignal OK 246 und 241 angedeutet ist wird dieser Vorgang wieder-

der Fehlerprüfschaltung 40 einen niederen Pegel auf- holt bis a = j ist Dadurch werden die Daten, die keinen

weist wird das Signal PP nicht übermittelt Da das Si- Paritätsfehler aufweisen, zuletzt im Speicher 278 gespei-

gnal OK einen niederen Pegel aufweist wird der Zähler 20 chert Wenn jedoch PaO = »0« bei der Prüfung gemäß

288 nicht rückgesetzt Der Zähler 288 zählt weiter, wenn Block 242 ist so wird das Vorhandensein eines Adres-

das über das Verknüpfungsglied 286 kommende Signal senfehlers festgestellt und der direkte Zugriff wird ge-

D vom hohen Pegel in den niederen Pegel übergeht Die stoppt ohne daß das Signal CR, durch das die Videoan-

Adressen derselben Rillen werden wiederholt ausgele- zeige möglich wird, an die Leitung 505 gelangt,

sen (vgl. Block 129 in Fig.8C), die Fehlerprüfung (vgl. 25 Wenn jedoch wenigstens PaE oder PoE den Binär-

Block 124 in F i g. 8C) wird durchgeführt und der Ausle- wert »1« aufweist bis a = Jim Block 241 ist, wird der im

sevorgang wird solange wiederholt bis kein Fehler Block 350 angegebene Programmschritt ausgeführt

mehr festgestellt wird. Der im Block 350 angegebene Programmschritt wird

Bei jeder Wiederholung wird geprüft ob die Anzahl auch ausgeführt wenn bei dem im Block 220 angegebe-

der Wiederholungen einen vorgegebenen Wert (1TI3) 30 nen Programmschritt festgestellt wurde, daß ROE RR

(beispielsweise einen Wert zwischen 8 und 16) erreicht ist In den Programmschritten gemäß den Blöcken 350

hat (vgl. Block 128 in F i g. 8C). Wenn dieser vorgegebe- bis 360 wird nacheinander geprüft, ob
ne Wert erreicht ist läuft der Zähler 288 über und gibt

das Signal P ab, das über die Leitung 50/4 und das Ver- RR-J₀ = RiE₁R XE- J₁ = R 2£,... und

knüpfungsglied 672 (vgl. F i g. 5A) an den Rücksetzein- 35 R Q— 1 )E—J (j— 1) = RjE ist oder nicht
gang des Flip-Flops 674 in der Folgesteuerschaltung 60

(F i g. 5A) gelangt und den Flip-Flop 674 rücksetzt. Der Wenn bei diesen Prüf vorgängen in den Blöcken 350 Flip-Flop 674 stellt daher nicht das Signal RP bereit bis 360 festgestellt wurde, daß bei einem dieser Verglei-Dagegen gelangt das Signal P über die Sammelleitung- ehe keine Übereinstimmung auftritt, so liegt ein Fehler Steuerstufe 258 zum Mikrorechnersystem 250. Bei Auf- 40 vor, und es wird die Monitoranzeige weiterhin untertreten dieses Signals beginnt das Mikrorechnersystem bunden. Wenn bei allen Vergleichen Übereinstimmung 250 mit der Fehlerkorrektur-Feststellung (vgl. Block 126 festgestellt wurde, wird der im Block 127 von F i g. 8C in F i g. 8C). Die Einzelheiten der Fehlerkorrektur-Fest- angegebene Programmschritt ausgeführt,
stellung sind in F i g. 10 dargestellt Auf die zuvor beschriebene Weise ist es möglich, die

Wenn mit j die Anzahl der Rillen bezeichnet wird, die 45 Zieladresse mit außerordentlich hoher Zuverlässigkeit

schon im Hauptspeicher 256 gespeichert sind, so werden und Sicherheit zu ermitteln.

die Daten RiO im Speicher 277, die eine Rille betreffen, Bei den vorausgegangenen Erläuterungen wird von welche / Schritte vor der gegenwärtigen Rille liegen, einem ODER-Glied 670 in der Folgesteuerschaltung sowie die Daten RiEim Speicher 278 nacheinander aus- (vgl. Fig. 5B) über eine Leitung 6OF ein Steuersignal gelesen, um ihre Übereinstimmung festzustellen und 50 MS an das Verknüpfungsglied 26 zum Steuern der dies wird für alle i's (i «= 0 bis j) durchgeführt (vgl. Block Adresseneingabe in die Schieberegister 28 und 29 abge-210). Wenn beim Vergleich die Übereinstimmung für geben. Die Eingangssignale des ODER-Glieds 570 sind alle /'s festgestellt worden ist, so ist damit die Überein- das Ausgangssignal des UND-Glieds 642 und das Ausstimmung zwischen ROEund den Daten RR im Register gangssignal des ODER-Glieds 668. Die Eingangssignale 56 (vgl. F i g. 4B) für die vorliegende Adresse ermittelt 55 des ODER-Glieds 668 sind das Ausgangssignal des Flip-(vgl. Block 220). Flops 674 und das Ausgangssignal des ODER-Gliedes

Die Daten RR werden über die Leitung 56Λ und das 628.

UND-Glied 267 in den Hauptspeicher 256 eingespei- Bei dem in F i g. 8C dargestellten Flußdiagramm ist es

chert. auch möglich, den Prograrr.mschritt gemäß Block 125

Wenn beim Vergleich Übereinstimmung gefunden 60 wegzulassen, und den Programmschritt gemäß Block

worden ist, wird der im Block 127 von F i g. 8C angege- 127 sofort nach der Feststellung des »Nein« durch den

bene Programmschritt ausgeführt. im Block 124 angegebenen Programmschritt auszufüh-

Wenn bei dem Vergleich in Block 210 keine Überein- ren.

Stimmung für alle /'s festgestellt wurde, wird eine Kon-

stante a gleich Null gesetzt, wie dies im Block 230 von 65 Hierzu 12 Blatt Zeichnungen

F i g. 10 angezeigt ist, und es wird eine Prüfung im Block

240 ausgeführt. Das heißt, es wird geprüft, ob ein Bit, das
das Ergebnis der Paritätsprüfung (dieses Bit sei mit PaE

Claims (18)

Patentansprüche:

1. Speichereinrichtung mit wahlfreiem Zugriff,
mit einem sich drehenden Aufzeichnungsmedium (94) mit einer Vielzahl von Signalaufzeichnungsspuren, wobei jede Spur eine darin aufgezeichnete Identifizierungsnummer zur Identifizierung eines in der Spur aufgezeichneten Signals aufweist,
mit einem die Signale in den jeweiligen Spuren abtastenden Lesekopf,

mit einer Antriebseinrichtung (70,83), die den Lesekopf (10) in Abhängigkeit von einer ihr eingegebenen Identifizierungsnummer in die Nähe der Spur mit der eingegebenen Identifizierungsnummer bewegt, mit einer an den Lesekopf angeschlossenen Identifizierungsnummer-Abtasteinrichtung, die bei dem ausgelesenen Signal die Identifizierungsnummer abtastet,

mit einer Differenz-Abtasteinrichtung (54,56,58) die eine Differenz zwischend;r abgetasteten Identifizierungsnummer und der eingegebenen Identifizierungsnummer feststellt, und

mit einer Steuerung, die an die Differenz-Abtasteinrichtung angeschlossen ist und die Bewegung des Lesekopfs so steuert, daß die auszulesende Spur in eine Richtung wechselt, in der die Differenz kleiner wird,

dadurch gekennzeichnet, daß

30

a) eine Fehlerprüfschaltung (40) mit der Identifizierungsnummer-Abtasteinrichtung (24, 28,29) verbunden ist und prüft, ob die abgetastete Identifizierungsnummer einen Fehler aufweist, und die entsprechend dem Prüfungsergebnis ein Fehleranzeigesignal oder ein Normalzustand-Anzeigesignal bereitstellt, daß

b) eine in einer Folgesteuerung (60) enthaltene erste Schaltungseinrichtung (S22, 620, 628, 629) den Lesekopf (10) so steuert, daß die auszulesende Spur unbedingt um eine vorgegebene Anzahl von Spuren wechselt, wenn beim ersten Prüfen der Identifizierungsnummer ein Fehleranzeigesignal von der Fehlerprüfschaltung (40) geliefert wird, wobei der Lesekopf so gesteuert wird, daß die auszulesende Spur wiederholt sequentiell gewechselt wird, bis die Fehlerprüfschaltung (40) das Normalzustand-Anzeigesignal abgibt, daß

c) die Fehlerprüfschaltung (40) mit der Differenz-Abtasteinrichtung (54, 56, 58) verbunden ist, und daß, dann, wenn erstmalig das Normalzustands-Anzeigesignal (OK) am Ausgang der Fehlerprüfschaltung (40) vorliegt, eine in der Folgesteuerungsschaltung (60) enthaltene zweite Schaltungseinrichtung (634, 640, 662, 664; 174) den Lesekopf so steuert, daß die ausgelesene Spur in eine solche Richtung wechselt, in der die Differenz zwischen der von der neu ausgelesenen Spur abgetasteten Identifizierungsnummer und der eingegebenen Identifizierungsnummer kleiner wird als die vorhandene Differenz zwischen der gerade abgetasteten Identifizierungsnummer und der eingegebenen Identifizierungsnummer.

2. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Folgesteuerschaltung (60) den Lesekopf (10) so steuert, daß die auszulesende Spur sequentiell zu aufeinanderfolgenden benachbarten Spuren wechselt, die auf einer Seite von der gegenwärtigen Spur liegen.

3. Speichereinrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Identifizierungsnummer-Abtasteinrichtung einen ersten Speicher (28,29) aufweist, der die Identifizierungsnummer speichert,
daß die Differenz-Abtasteinrichtung (54,56,58) aufweist:

einen zweiten Speicher (54), der mit einer Eingabeeinrichtung (52) verbunden ist und die eingegebene Identifizierungsnummer speichert, einen dritten Speicher (56), der mit dem ersten Speicher (28, 29) über die Fehlerprüfschaltung (40) verbunden ist, und

eine Subtrahierstufe (58), die die Differenz zwischen den Inhalten des zweiten (54) und des dritten Speichers (56) feststellt und ein Anzeigesignal liefert, und daß

eine Übertragungseinrichtung (640, 642, 644, 630, 632) an die Fehlerprüfeinrichtung (40) angeschlossen ist und den Inhalt des ersten Speichers (28, 29) in Abhängigkeit von dem Normalzustand-Anzeigesignal (OK), das von der Fehlerprüfeinrichtung (40) nach Beendigung der Bewegung durch dit Antriebseinrichtung (70, 83) bereitgestellt wird und anzeigt, daß die Identifizierungsnummer der nach Ende der Bewegung der Antriebseinrichtung ausgelesenen Spur den Normal-Zustand aufweist, an den dritten Speicher (56) überträgt

4. Speichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Folgesteuerung (60) aufweist:

eine Änderungsschaltung (646, 648, 650; 652, 656), die den Inhalt des dritten Speichers (56) in Abhängigkeit von den geänderten Identifizierungsnummersignalen um die Anzahl der Änderungen verändert,

eine Generatorschaltung (662, 664, 628, 629; 618, 620, 626, 640, 642), die in Abhängigkeit von Fehleranzeigesignalen von der Fehlerprüfeinrichtung (40) nach Änderung der auszulesenden Spur eine Anzahl von Signalen erzeugt, deren Anzahl gleich den Änderungen der auszulesenden Spuren ist.

5. Speichereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Folgesteuerschaltung (60) weiter

eine Null-Abtasteinrichtung (658, 660) aufweist, die an die Subtrahierstufe (58) angeschlossen ist und feststellt, ob die Differenz Null ist oder nicht, und ein Anzeigesignal liefert,

daß in eine vierte Speichereinrichtung (277—279) in einer Fehlerkorrektureinrichtung (50), die an die Null-Abtasteinrichtung (658,660) angeschlossen ist, in Abhängigkeit von einem Abtastsignal, das eine von Null verschiedene Differenz anzeigt, Ausgangssignale der Fehlerprüfeinrichtung (40) und die Identifizierungsnummern im ersten Speicher (28,29) gespeichert werden und daß in der Fehlerkorrektur- · einrichtung (50) ein Vergleich von in der vierten Speichereinrichtung (277—279) gespeicherten Identifizierungsnummern in Abhängigkeit von dem Abtastsignal, das eine Differenz von Null angibt, und dem Fehleranzeigesignal erfolgt.

6. Speichereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Änderungsschaltung (646,

648,650; 652,656) den Inhalt des dritten Speichers (56) in Abhängigkeit von den Identifizierungsnummernsignalen, die gleich der Anzahl der von der Generatorschaltung gelieferten Änderungen sind, um die Anzahl der Änderungen verändert

7. Speichereinrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß dia Folgesteuerung (60) weiter aufweist:

eine Ausgangseinrichtung (680', 667', 627), die an die Null-Abtasteinrichtung (658, 660) und die Fehlerprüfeinrichtung (40) angeschlossen ist und in Abhängigkeit von dem Abtastsignal, das eine Differenz: von Null anzeigt, sowie dem Fehleranzeigesignal ein Signal bereitstellt, um die auszubildende Spur um eine vorgegebene Anzahl zu einer benachbarten Spur zu ändern, und

eine Signaleinrichtung (682', 630', 629), die nach der Änderung um eine vorgegebene Anzahl von Spuren ein Signal erzeugt, um die auszulesend? Spur sequentiell auf die Spur zu ändern, bevor die Änderung erfolgte.

8. Speichereinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Folgesteuerung (60) eine Schaltung (640,620,666) enthält, die den Lesekopf (10) dann, wenn dieser mittels der Antriebseinrichtung (70, 83) nach Maßgabe der Zielidentifizierungsnummer bewegt worden ist, derart steuert, daß in dem vierten Speicher (277—279) zu speichernde Identifizierungsnummern von Spuren festgestellt werden, die benachbart zu einer Koinzidenz-Spur sind, für welche eine Koinzidenz festgestellt wurde, und daß ein Mikrocomputer (250) in der Fehlerkorrekturschaltung (50) feststellt, ob die Koinzidenz-Spur die Zielspur ist, indem die in dem zweiten Speicher (54) gespeicherte Identifizierungsnummer mit einem vorgegebenen Zustand verglichen wird, wenn die Fehlerprüfschaltung^(40) für die Koinzidenz-Spur ein einen Fehler anzeigendes Signal erzeugt.

9. Speichereinrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Generatorschaltung (662,664,628,629; 618,620,626,640,642) den Lesekopf (10) so steuert, daß die von der Identifizierungsnummer-Abtastreinrichtung (24, 28, 29) festgestellten Identifizierungsnummern in dem vierten Speicher (277—279) für Spuren gespeichert werden, für die der Spurwechsel nach dem Erzeugen des den Normal-Zustand anzeigenden Signa's bis zur Feststellung der Koinzidenz ausgeführt wird.

10. Speichereinrichtung nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß die Änderungsschaltung in dem dritten Speicher (56) eine Identifizierungsnummer speichert, die nat-h jedem Spurwechsel, der nach Maßgabe des für die festgestellte Identifizierungsnummer den Normalzustand anzuzeigenden Signals ausgeführt ist, festgestellt wird, sowie einen Wert zu speichern, der von dem vorhergehenden Inhalt des dritten Speichers um einen Betrag abweicht, der jedem Spurwechsel entspricht, der nach Maßgabe des Fehleranzeigesignals für die festgestellte Identifizierungsnummer ausgeführt wurde.

11. Speichereinrichtung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die Au&- gangseinrichtung (680', 667', 627) den Lesekopf so steuert, daß auf zu der Koinzidenz-Spur benachbarte Spuren zugegriffen wird, um deren Identifizierungsnummern festzustellen, wobei die Steuerung

entsprechend dem Koinzidenz-Signal und dem Fehleranzeigesignal erfolgt, die jeweils von der Differenzabtasteinrichtung (54, 56, 58) und der Fehlerprüfschaltung (40) geliefert werden.

12. Speichereinrichtung nach einem der Ansprächt. 4 bis 11, dadurch gekennzeichnet, daß die Änderungsschaltung in den dritten Speicher (56) einen Wert einspeichert, der sich von seinem vorhergehenden Inhalt um einen jedem Spurwechsel entsprechenden Betrag unterscheidet, ohne Rücksicht darauf, ob das Fehlerprüfergebnis nach jedem Spurwechsel das Fehleranzeigesignal oder das den Normal-Zustand anzeigende Signal ist

13. Speichereinrichtung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß in jeder Spur wenigstens erste und zweite, wechselweise gleiche Identifizierungsnummern aufgezeichnet sind, daß die Identifizierungsnummer-Abtasteinrichtung (24,28, 29) die ersten und zweiten Identifizierungsnummern nach jedem Spurwechsel abtastet, daß die Fehlerprüfschaltung (40) einen Vergleicher (43) aufweist, der das Fehleranzeigesignal liefert, ' wenn die abgetasteten ersten und zweiten Identifizierungsnummern voneinander abweichen, und daß in die vierte Speichereinrichtung (277—278) die ersten und zweiten Identifizierungsnummern gespeichert werden.

14. Speichereinrichtung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Schaltung (640,620,666) bei jedem Spurwechselvorgang in der vierten Speichereinrichtung (277—279) die Zahl der mit der Folgesteuerung (60) gewechselten Spuren speichert.

15. Speichereinrichtung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Fehlerprüfschaltung (40) Paritätsstufen (41,42) aufweist, die einen Paritätsfehler der festgestellten Identifizierungsnummer unter Verwendung eines in jeder Identifizierungsnummer enthaltenen Paritätsbits ermitteln.

16. Speichereinrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Fehlerprüfschaltung (40) ein Schaltglied (44) aufweist, das das den Normal-Zustand anzeigende Signal (OK) erzeugt, wenn für keine der ersten und der zweiten Identifizierungsnummern ein Paritätsfehler festgestellt und zugleich zwischen ihnen Koinzidenz festgestellt wird.

17. Speichereinrichtung nach einem der Ansprüche 8 bis 16, dadurch gekennzeichnet, daß der Mikrocomputer (250) für jede keinen Paritätsfehler aufweisende Spur für eine aus den ersten und zweiten Identifizierungsnummern ausgewählte Nummer einen Vergleich ausführt

18. Speichereinrichtung nach einem der Ansprüche 8 bis 17, dadurch gekennzeichnet, daß in einem Speicherteil (279) des vierten Speichers die Zahl der bei jedem Spurwechselvorgang durch die zweite Steuerung gewechselten Spuren gespeichert wird, und daß der Mikrocomputer (250) einen Mikroprozessor (251) aufweist, um die Identifizierungsnummern und die Zahl der Spurwechsel zu vergleichen.

Die Erfindung betrifft eine Speichereinrichtung mit wahlfreiem Zugriff, wie sie im Oberbegriff des Patentanspruches 1 näher angegeben ist.
Bei herkömmlichen Videoaufzeichnungseinrichtun-