DE2842664A1

DE2842664A1 - Elektrooptische abtastvorrichtung

Info

Publication number: DE2842664A1
Application number: DE19782842664
Authority: DE
Inventors: Gary E Swager
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1977-10-31
Filing date: 1978-09-29
Publication date: 1979-05-03
Also published as: JPS5472064A; GB2007459A; US4204233A; DE2842664C2; CA1133132A; GB2007459B

Description

PATENTANWÄLTE A. G

DlPL-'MG.

H. KINKELDEY

DK-.NQ

W. STOCKMAIR T OR-INO AeE iCAUECHI

K. SCHUMANN

. DR R6H IWT. DlPU-PHYS

P. H. JAKOB

CHPL-.ΜΪ

G. BEZOLD

DR BER NAT· DPC-CHEM

8 MÜNCHEN 22

MAXIMILIANSTRASSE J.3

P 13 085

Elektrooptisch^ Abtastvorrichtung

Die Erfindung betrifft eine elektrooptische Abtastvorrichtung.

In der letzten Zeit sind Laserabtastverfahren entwickelt worden, bei denen die Information auf ein abgetastetes Medium übertragen wird, in dem das Licht von einem Laser nach Massgabe eines Signals, beispielsweise eines Videosignals, moduliert wird , das der auf dem abgetasteten Medium wiederzugebenden Information entspricht. Aus der US-PS 3 867 571 ist beispielsweise eine Lichtpunktabtastvorrichtung bekannt, die das Licht von einem mehr-

909818/0691

TELEFON (OBS) 39 28 63 TELEX O5-29S80 TELEGRAMME MONAPAT TELEKOPIERER

flächigen oder facettenartigen rotierenden polygonalen Körper verwendet, das dann auf das abgetastete Medium geworfen wird. Eine Lichtquelle beleuchtet wenigstens eine der Facettenflächen während jedes Abtastzyklus, um den Abtastlichtpunkt zu liefern. Bei jedem Abtastzyklus wird die Information auf das abgetastete Medium dadurch übertragen, dass das Licht von der Lichtquelle nach Massgabe eines Videosignals moduliert wird. Um eine Änderung der Geschwindigkeit des Abtastpunktes in der Brennebene des Punktes aufgrund des Umlaufes der verwandten optischen Elemente zu vermeiden ,wird die Anzahl der Binärstellen im auf den Modulator übertragenen Videosignal geändert. Ein Funktionsgenerator, dessen Ausgangssignal eine Approximation der vorgeschriebenen Punktgeschwindigkeit über eine Abtastzeile ist, liegt an einem Taktimpulsgenerator mit veränderlicher Frequenz, der seinerseits mit einem digitalen Einrichtung verbunden ist, um die Anzahl der Bits pro Sekunde nach Massgabe einer vorbestimmten Funktion zu verändern und eine Bitfolge mit einer gegebenen Anzahl pro Zeit synchron mit der Geschwindigkeit des Abtastpunktes zu übertragen. Der Zweck dieser Massnahme besteht darin, die Geschwindigkeit der Videodaten, die am Modulator liegen, so zu steuern, dass sie proportional der Abtastpunktgeschwindigkeit ist, so dass das resultierende Bild auf dem abgetasten Medium nicht gestört ist.

Das oben beschriebene Verfahren der Korrektur der Abtastpunktgeschwindigkeit basiert auf Geschwindigkeitsfehlern aufgrund der verwandten optischen Bauelemente und setzt voraus, dass der Geschwindigkeitsfehler für jede Abtastzeile konstant ist. Eine Geschwindigkeitsänderung in der oben beschriebenen Abtastvorrichtung kann jedoch auch durch Fehler in den einzelnen polygonalen Flächen hervorgerufen werden, die aus Unterschieden im Radius und der Winkelstellung des polygonalen Körpers von einer Facettenfläche zur anderen bestehen und die dann für jede Abtastfacettenfläche ein anderes Korrektursignal erfordern. Aus der US-PS 3 573 849 ist es bekannt, die Abtastgeschwindigkeit des Schreibstrahles quer über ein lichtempfindliches Medium

909818/0691 - ³ ~

dadurch konstant zu halten, dass ein Abtastobjektiv mit einer veränderlichen Brennweite verwandt wird. Bei diesem Verfahren wird ein Kodierungsstrahl verwandt, um die Schreibstrahlmodulation und die Schreibstrahlabtastung synchron zu halten, so dass jedes Informationsbit den Schreibstrahl, bezogen auf die Schreibstrahlabtastung, zum richtigen Zeitpunkt moduliert. Die Verwendung einer Kodierungsplatte zum Erzeugen des Kodierungsstrahles und die Verwendung eines Abtastobjektivs mit veränderlicher Brennweite macht dieses Verfahren jedoch relativ aufwendig.

Wünschenswert wäre daher eine Facettenfehlerkorrekturvorrichtung zur Verwendung bei der Laserabtastung, die die Fehler korrigiert, die jeder Facettenfläche am rotierenden polygonalen Körper anhaften und die genau arbeitet und relativ kostengünstig ist. Eine mögliche Lösung der oben erwähnten Schwierigkeit besteht darin, einen polygonalen Körper zu verwenden, der sehr genau so bearbeitet ist, dass die Facettenfehler im wesentlichen beseitigt sind. Ein derartiges Verfahren wäre jedoch extrem kostenaufwendig und würde die Produkte unwirtschaftlich machen, in die eine derartige Laserabtastvorrichtung eingebaut ist. Die Verwendung von Gittertaktsteuereinrichtungen, wie sie beispielsweise in der US-PS 3 573 849 beschrieben wird, ist gleichfalls mit relativ hohen Kosten verbunden.

Durch die Erfindung wird eine Vorrichtung zum Ändern der Geschwindigkeit eines Bittaktsignales auf der Grundlage der Fehler der einzelnen Facettenflächen eines rotierenden polygonalen Körpers geliefert, der bei einer Laserabtastvorrichtung verwandt wird, wobei die Fehler, die zwischen den Facettenflächen auftreten, bewirken, dass die Geschwindigkeit der Abtastung mit Hilfe der einen Facettenfläche von der Geschwindigkeit bei anderen Abtastungen verschieden ist. Die Facettenfehler werden am Anfang durch einen Abtaststartimpuls festgestellt, der einen Bittaktzähler in Gang setzt, der damit beginnt, die Taktimpulse zu zählen, die von einem spannungsgesteuerten

909818/0691 - 4 -

Oszillator erzeugt werden. Der Zähler liefert einem Intervalldetektor ein Ausgangssignal, wenn ein Zählerstand erreicht ist, der der gewünschten Gesamtbitanzahl für eine Abtastzeile entspricht. Zu irgendeinem Zeitpunkt bezüglich des Auftretens des Ausgangssignales des Zählers, d.h. vor oder nach dem Ausgangssignal des Zählers oder gleichzeitig mit dem Ausgangssignal des Zählers wird ein Abtastendimpuls erzeugt. Das Intervall zwischen dem Ausgangssignal des Zählers und dem Abtastendimpuls ist der Fehler für eine bestimmte Facettenfläche, der in Form einer binären Zahl dargestellt wird. Dieses Intervall wird dem Inhalt eines Speicherplatzes für diese Facettenfläche zuaddiert. Die dem Speicher zugeordnete logische Schaltung erlaubt eine Adressierung der Speicherplätze und eine Eingabe der Fehler, die der Reihe nach durch die übrigen Facettenflächen geliefert werden, wobei diese Abfolge fortlaufend wiederholt wird, während sich der polygonale Körper dreht. Eine Fehler-, korrektur kann dadurch erreicht werden, dass ein Digital-Analogwandler verwandt wird, der mit dem spannungsgesteuerten Oszillator gekoppelt ist. Während der Zeitspanne zwischen dem Abtastendimpuls und dem Abtaststartimpuls für eine Abtastzeile wird der Fehler für die nächste Facettenfläche aus dem Speicher ausgelesen und dem Digital-Analogwandler zugeführt. Das Ausgangssignal des Digital-Analoqwandlers ändert die Frequenz des spannungsgesteuerten Oszillators. Wenn der Fehler anzeigt, dass die Abtastgeschwindigkeit für die nächste Facettenfläche zu langsam ist, wird die Frequenz des Oszillators herabgesetzt. Wenn der Fehler anzeigt, dass die Abtastgeschwindigkeit für die nächste Facettenfläche zu schnell ist, wird die Frequenz des Oszillators erhöht. In dieser Weise wird eine passende Anzahl von Bits zwischen dem Abtaststartimpuls und dem Abtastendimpuls für jede Abtastzeile ausgetaktet, so dass die Information in genauen Intervallen auf die Abtastzeile gebracht wird, um die Möglichkeit einer Bildstörung zu vermeiden.

Durch die Erfindung soll eine Abtastvorrichtung geliefert werden, bei der die Information auf jede Abtastzeile in genauen Intervallen

909818/0691

entsprechend dem Ausgangssignal eines veränderlichen Taktimpulsgenerators aufgebracht wird.

Ziel der Erfindung ist weiterhin eine Laserabtastvorrichtung, die einen rotierenden mehrflächigen oder facettenartigen polygonalen Körper verwendet, um mit dem Laserstrahl eine Abtastzeile abzutasten, und bei dem die Information auf jede Abtastzeile in genauen Intervallen entsprechend dem Ausgangssignal eines veränderlichen Taktimpulsgenerators gebracht wird, wobei das Ausgangssignal des Taktimpulsgenerators so gesteuert wird, dass Geschwindigkeitsabweichungen des Abtaststrahles aufgrund von Facettenflächenfehlern kompensiert werden.

Ein weiteres Ziel der Erfindung ist eine elektronische Vorrichtung, die fortlaufend Änderungen in der Geschwindigkeit eines Laserabtaststrahles aufgrund von Facettenflächenfehlern feststellt und korrigiert, so dass die· Information auf jede Abtastzeile in genauen Intervallen gebracht werden kann.

Im Folgenden wird anhand der zugehörigen Zeichnung ein bevorzugtes Ausführungsbeispiel der Erfindung näher erläutert:

Fig. 1 zeigt einen rotierenden mehrflächigen oder facettenartigen polygonalen Körper, der bei dem Ausführungsbeispiel der Erfindung verwandt werden -kann.

Fig. 2 zeigt ein Blockschaltbild des Ausführungsbeispiels der Erfindung.

Fig. 3 zeigen logische Diagramme, die dem in Fig. 2 darge^{bls 5} stellten Blockschaltbild entsprechen.

Fig. 6 zeigt ein vereinfachtes Zeitdiagramm für das Ausführungsbeispiel der Erfindung.

909818/0691

Wie bereits erwähnt, ist aus der US-PS 3 867 571 eine Vorrichtung bekannt, die ein rotierendes irtehrflächiges oder facettenartiges polygonales Element verwendet, um mit einem Laserstrahl ein für Laserlicht empfindliches Medium, beispielsweise eine xero— grafische Trommel, quer abzutasten. Diese Vorrichtung weist eine elektrische Einrichtung auf, die die Bitgeschwindigkeit einer Folge binärer Bits, die den Informationsgehalt eines elektrischen Signales wiedergeben, mit der Geschwindigkeit des Strahles synchronisiert, wenn dieser das Medium abtastet, wobei die Synchronisiereinrichtung die Anzahl der Bits pro Sekunde nach Massgabe einer vorbestimmten Funktion ändert. Eine Detektoreinrichtung dient dazu, den Anfang unddas Ende einer Abtastzeile anzuzeigen. Die erfindungsgemässe Vorrichtung ist so ausgebildet, dass sie bei einer derartigen Vorrichtung verwandt werden kann und im wesentlichen den dabei verwandten Funktionsgenerator ersetzen kann. Bezüglich bestimmter Einzelheiten der bekannten Vorrichtung wird auf die US-PS 3 867 571 verwiesen. Der in Fig. 1 dargestellte rotierende polygonale Körper 8 weist eine Vielzahl reflektierender Facettenflächen 10, 12 auf, von denen jede eine Äbtastzeile quer über die Oberfläche des Mediums erzeugt, wenn sich der polygonale Körper in die Richtung des Pfeiles 9 dreht. Wie es im Obigen dargestellt wurde, können jeder Facettenfläche Fehler anhaften, die eine Bildstörung verursachen können, wenn das Bild, d.h. entweder das tatsächliche Bild oder ein latentes Bild, auf dem für Laserlicht empfindlichen Medium ausgebildet wird. Die Änderung des Radius r1, r2 zwischen den Facettenflächen 10, 12 usw. wird insbesondere zu einer Änderung in der Geschwindigkeit des Abtaststrahles von einer Abtastzeile zur anderen führen.

Fig. 2 zeigt das Blockschaltbild eines Ausführungsbeispiels der erfindungsgemässen Vorrichtung, die Facettenflächenfehler feststellt und derart korrigiert, dass die Information auf jede Abtastzeile in vorbestimmten genauen Intervallen gebracht wird, um ein im wesentlichen ungestörtes Bild zu erzeugen.

909818/0691

Ein spannungsgesteuerter Oszillator TO, der dem Taktimpulsgenerator mit veränderlicher Frequenz bei der im Obigan beschriebenen bekannten Vorrichtung entspricht, liefert eine Bitfolge auf der Leitung 12^das sog. Bittaktsignal, dessen Frequenz von der Höhe der Spannung abhängt, die über die Leitung 14 am Oszillator liegt. Das Ausgangssignal auf der Leitung 12 kann beispielsweise an einem digitalen Speicher des oben bei der bekannten Vorrichtung beschriebenen Typs liegen, um die darin gespeicherte Information in genauen Intervallen auszutakten, wobei die Information ihrerseits einen Modulator 18 steuert, der den von einem Laser 22 erzeugten Laserstrahl 20 moduliert, um einen modulierten zeitlich genau gesteuerten Laserstrahl 24 zu erzeugen, der auf den rotierenden polygonalen Körper und danach auf das für Laserlicht empfindliche Medium geworfen wird.

Das Bittaktsignal teilt die Abtastzeile derart, dass die Information auf die Abtastzeile in genauen Intervallen gebracht werden kann, wobei das Ausgangssignal des Oszillators 10 durch ein Abtaststartsignal SOS auf der Leitung 25 ausgelöst und durch ein Abtastendsignal EOS auf der Leitung 28 beendet wird. Das Abtaststartsignal und das Abtastendsignal können nach dem oben beschriebenen bekannten Verfahren erzeugt werden, die Erzeugung eines Abtaststart- und eines Abtastendsignales ist allgemein bekannt. Wenn es beispielsweise erwünscht ist, 400 Bits pro Inch, d.h. 2,5 cm,über 11 inch, d.h. über 28 cm, in die Richtung der Abtastung zu schreiben, die durch die Drehung des polygonalen Körpers 8 erzeugt wird, sind vom Bittaktsignal 4400 Impulse zwischen dem Abtaststartimpuls und dem Abtastendimpuls erforderlich. Durch eine Einstellung des Oszillators 10 derart, dass er die gewünschte Impulsanzahl erzeugt,und unter der Annahme, dass die Geschwindigkeit des Abtaststrahles, die von jeder Facettenfläche geliefert wird, gleich gross ist, wird die aus dem Speicher 16 ausgelesene Information in genauen Intervallen auf die Abtastzeilen gebracht. Wenn jedoch Facettenflächenfehler auftreten, die durch

909818/0691

Unterschiede im Facettenflächenradius von einer Facettenfläche zur anderen verursacht werden, wird die Geschwindigkeit der Abtastung bei einer Facettenfläche mit einem Radius von der Geschwindigkeit der Abtastungen bei den anderen Facettenflächen mit einem anderen Radius verschieden sein, da die Geschwindigkeit des Laserstrahles, der die Abtastzeile liefert, proportional zum Facettenflächenradius ist. Wenn der Facettenflächenfehler zu einer Abtastgeschwindigkeit für eine Facettenfläche führt, die niedriger als die Bittaktnenngeschwindigkeit ist, wird die Information so aufgezeichnet, dass sie in Richtung auf den Abtaststart verschoben ist. Wenn die Geschwindigkeit für eine Facettenflache grosser als die Bittaktnenngeschwindigkeit ist, die durch den spannungsgesteuerten Oszillator 10 bestimmt ist, wird die Information auf der Abtastzeile auf das Ende der Abtastzeile zu verschoben. Da das Bittaktsignal mit einer konstanten Frequenz läuft, wird eine entsprechende Änderung der Anzahl der Taktimpulse auftreten, die zwischen dem Abtaststarh und den Abtastende erzeugt werden. Das Bittaktausgangssignal liegt an einem Bittaktzähler 30, dessen Ausgangssignal über eine Leitung 34 an einem Intervallzähler 32 liegt. Das Abtastendsignal liegt gleichfalls über eine Leitung 36 am Intervallzähler 32. Da der spannungsgesteuerte Oszillator 10 durch das Abtaststartsignal auf der Leitung 36 dazu gebracht wird, mit der Erzeugung von Impulsen zu beginnen, beginnt der Bittaktzähler 30 zu diesem Zeitpunkt gleichfalls mit dem Zählen der Impulse. Der Zähler 3 0 liefert ein Ausgangssignal auf der Leitung 34 dem Intervallzähler 32, wenn der gewünschte Zählerstand erreicht ist. Der Oszillator 10 ist so ausgebildet, dass er eine gewünschte Aufzeichnungsfrequenz in Richtung der Abtastung liefert. Wenn beispielsweise 400 Bits pro inch, d.h. pro 2,5 cm, über 11 inch, d.h. über 28 cm, aufgezeichnet werden sollen, sind dazu 4400 Impulse vom Oszillator 10 bis zu einem gewissen Zeitpunkt vor oder nach dem Ende der Abtastung oder zum selben Zeitpunkt, zu dem der Zähler 30 ein Ausgangssignal liefert, erforderlich. Bei dem normalem Betrieb, wenn keine Facetten-

909818/0691

flächenfehler auftreten, tritt das Ausgangssignal des Zählers 30 zum selben Zeitpunkt auf, zu dem das Ende der Abtastung ermittelt wird. Wenn diese beiden Ereignisse zu verschiedenen Zeitpunkten auftreten, gibt das Intervall zwischen diesen beiden Ereignissen den Geschwindigkeitsfehler für diese Facettenfläche wieder. Dieser Fehler wird auf der Leitung 38 in Form einer binären 8-Bit-Zahl wiedergegeben und dem Inhalt eines Speicherplatzes für diese Facettenfläche in einem Speicher 4 0 mit direktem Zugriff zuaddiert. Eine Folgesteuerung 42 bewirkt jedoch, dass ein Speicherdatenpuffer 44 auf einer Leitung 48 ein Eingangssignal dem Intervallzähler 32 liefert, das dem vorher gespeicherten Fehler für diese Facettenfläche entspricht. Wenn das Abtastendsignal gleichzeitig mit der Ankunft des Zählerstandssignals vom Bittaktzähler 30 auftritt, wird das Signal auf der Leitung 48 durch den Intervallzähler nicht abgeändert, so dass das Eingangssignal für den Speicher 4 0 auf der Leitung 48 dasselbe Signal ist, das vorher gespeichert wurde. Wenn das Abtastendsignal und das Zählerstandssignal vom Bittaktzähler 30 aufgetreten sind, bewirkt die Folgesteuerung 42, dass die Speicheradressensteuereinheit 46 die Speichereinheit auf den nächsten Speicherplatz für eine Facettenfläche weiterschaltet, der der normale nächste Speicherplatz in der Reihenfolge neben dem Speicherplatz für die vorhergehende Facettenfläche ist. Während der Zeitspanne zwischen dem Abtastendsignal und dem Abtaststartsignal bewirkt die Folgesteuerung 42, dass der Speicher 40 der Reihe nach über eine Speicherleseschreibsteuerung 43 vom Schreiben auf das Lesen umschaltet, wobei die Einrichtung 43 den Speicher 40 entweder auf das Lesen öder auf das Schreiben einstellt, die Speicheradresse auf den nächsten Speicherplatz für die nächste Facettenfläche ändert und bewirkt, dass der Speicherdatenpuffer 44 die Daten vom Speicher 40 dem Intervallzähler 32 und dem Digital-Analogwandler 50 liefert. Das Ausgangssignal des Digital-Analogwandlers 50 auf der Leitung 14 ändert die Frequenz des spannungsgesteuerten Oszillators 10, so dass jeder Geschwindigkeitsfehler für die jeweilige

- 10 -

909818/0691

Abtastfacettenfläche kompensiert wird. Die Folgesteuerung 42 setzt gleichfalls den Bittaktzähler 30 zurück, um eine Zahl einzugeben, die der gewünschten Aufzeichnungsrate von beispielsweise 4400 Bits pro Abtastzeile entspricht, wie es in Fig. 3 dargestellt ist.

In den Fig. 3, 4 und 5 sind logische Schaltbilder der logischen Schaltung des Bitzählers und der logischen Schaltung der Folgesteuerung sowie der logischen Schaltung des Intervallzählers und des Speichers und der logischen Schaltung der Speichersteuerung jeweils dargestellt, die Teile der vorliegenden Erfindung umfassen, während Fig. 6 deren Grundzeitdiagramm zeigt. Erfindur.gsjeniäss wird allgemein z.B. ein 8-Bit-Fehlersignal für einen Speicherplatz für eine jeweilige Facettenfläche verwandt ur.d jedesmal, wenn die Facettenfläche wieder verwendungsbereit ist, um mit einem Laserstrahl über eine Abtastzeile abzutasten, wird dieses Fehlersignal dazu verwandt, das Bittaktsignal so servozusteuern, dass die Ausgangsfreguenz der erforderlichen Frequenz entspricht, um Geschwindigkeitsfehler zu kompensieren, die durch diese Facettenfläche verursacht werden. Das Fehlersignal wird in den Intervallzähler 32 eingegeben und aufgezählt, um den gegenwärtigen Zustand dieser Facettenfläche wiederzugeben, wobei das ermittelte Fehlersignal in den meisten Fällen gleich dem Fehlersignal· ist, das vom Speicher gelesen wird, wenn die Abtastvorrichtung einmal voll betriebsbereit ist.

Fig. 3 zeigt in einem logischen Schaltbild den Bittaktzähler 30 und die Folgesteuerung 42. Der Bittaktzähler umfasst bei dem dargestellten Ausführungsbeispiel Schaltungsplättchen a7 bis a10, die vom Komplement der gewünschten Zeilenschreibgeschwindigkeit aufzählen, um ein Ausgangssignal END von der RC-Klemrne des Plättchens a10 zu liefern. Wenn es beispielsweise erwünscht ist, mit einer Geschwindigkeit von 4400 Bits pro Sekunde zu schreiben, wird die Zahl 61 136, d.h. 2¹⁶-4400 in den Plättchen a7 bis al 0 durch eine nicht dargestellte Schalteinrichtung über die mit DO bis D15 bezeichneten 16 Leitungen fest eingegeben,

909818/0691 - n -

Im Verlauf des Bittaktsignals werden die Zähler a7 bis a10 zum Zählen veranlasst. Wenn der Zählerendstand erreicht ist, wird ein Ausgangssignal END an der Ausgangsklemme RC des Zählers al O erzeugt. Die Impulssignale END und EOS liegen an den Ausgangsklemmen Q von Flip-Flopschaltungen al 2a und a12b jeweils. Wenn entweder das Signal END oder das Signal EOS ankommt, werden die Intervallzähler al 6 und a17, die in Fig. 4 dargestellt sind, zum Zählen veranlasst. Wenn das jeweils andere Signal ankommt, wird der Intervallzähler ausser Betrieb gesetzt. Wenn das Signal END auftritt, wird weiterhin die Flip-Flopschaltung a12a taktgesteuert und wenn das Signal EOS auftritt, wird die Flip-Flopschaltung a12b taktgesteuert. Wenn beide Flip-Flopschaltungen al 2a und al 2b taktgesteuert sind, wird das NAND-Glied a6b gesperrt. Der Bittaktzähler 30 wird zu diesem Zeitpunkt durch das NAND-Glied aob ausser Betrieb gesetzt, das ein Signal mit niedrigen Pegel an die Ladeleitungen LD der Plättchen a7 bis a10 legt. Die Dateneingänge DO bis D15 des Zählers 30 werden gleichzeitig taktgesteuert. Das NAND-Glied a6b setzt auch den Inverter a6c ausser Betrieb, der bewirkt, dass ein Signal mit hohem Pegel die Verzögerungsleitung all herabläuft.

Die Signalfolge 1 wird 20 Nanosekunden,nach-dem der Impuls am Eingang der Leitung a11 liegt, erzeugt, und 20 Nanosekunden danach wird die Signalfolge 2 erzeugt. Die Signalfolge 3 wird 40 Nanosekunden nach der Signalfolge 2 erzeugt, damit Zeit zur Verfügung steht, um die Parameter der Vorrichtung einzustellen. Das Ausgangssignal des NAND-Gliedes a6d, das als Inverter verwandt wird, setzt die Flip-Flopschaltungen a12a und at 2b beim Auftreten der Signalfolge 1 zurück, so dass die Ausgangssignale der Flip-Flopschaltungen al 2a und a12b auf einen niedrigen Pegel kommen, was das Ausgangssignal des NAND-Gliedes a6b auf einen hohen Pegel bringt, während das Eingangssignal für die Leitung al 1 einen niedrigen Pegel hat, so dass die Ausgangssignalfolge die Form von Impulsen hat. Die Flip-Flopschaltungen a12a und a12b erzeugen auch die Signale END HOLD und EOS HOLD in einer Reihenfolge,

909818/0691

die durch die Ankunftszeit der Signale EOS und END bestimmt ist. Das heisst mit anderen Worten, dass das Signal END HOLD zuerst erzeugt wird, wenn zuerst das Signal END ankommt und das Signal EOS HOLD zuerst erzeugt wird, wenn das Signal EOS zuerst ankommt. Wie es in Fig. 4 dargestellt ist, liegen die Signale EOS HOLD und END HOLD über ein Exklusiv-ODER-Glied a13a und eine Verzögerungseinrichtung 62 am Oszillator 60. Die Oszillatorfrequenz ist so gewählt, dass sich ein passender Fehlerkorrekturzählwert ergibt und kann so gewählt sein, dass sie 4mal so gross wie die Bittaktfrequenz des spannungsgesteuerten Oszillators 10 ist, so dass der Oszillator 60 für jedes durch den Oszillator 10 erzeugtes Bit vier Zählimpulse liefert. Das ermöglicht eine Fehlerkorrektur in einem Viertel des Bittaktes.

Der Ausgang des Oszillators 60 ist mit dem NAND-Glied a6c verbunden, das die Eingabe für die Zähler a16 und al 7 über die Zählinipulsklemme CP steuert. Die Zähler a16 und al 7 sind Auf/Abzähier oder Zweirichtungszähler, die den Fehler zwischen den Signalen END und EOS zählen, wie er durch das Ausgangszählsignal des Oszillators 6 0 wiedergegeben wird. Die Signalfolge 3 dient dazu, das Fehlersignal RO bis R7 zu den Zählern a16 und al 7 zu takten. Unter der Annahir°, dass zwischen dem Zeitpunkt, zu dem der Bittaktzähler das Signal END erzeugt, und dem Zeitpunkt, zu dem Signal EOS auftritt, ein Fehler vorhanden ist, werden auch die Signale EOS HOLD und END HOLD in verschiedenen Zeitintervallen erzeugt. Wenn das Signal END HOLD zuerst auftritt, wobei ein Signal mit niedrigem Pegel für die logische Schaltung verwandt wird, hat das Signal EOS HOLD einen hohen Pegel, so dass das Ausgangssignal des Exklusiv-ODER-Gliedes a13a gleichfallen auf einen hohen Pegel kommt. Da die Signale EOS HOLD und END HOLD nicht gleichzeitig auftreten, wenn ein Fehler vorliegt, ist die logische Schaltung so ausgebildet, dass ein positives Signal erzeugt wird, wenn das Signal EOS HOLD zuerst ankommt, damit die Zähler a16 und a17 aufzählen _f und dass ein negatives Signal erzeugt wird, wenn das Signal END HOLD zuerst auftritt, damit die Zähler al 6 und a17 abzählen. Die Flip-Flop-

909818/0691

- 13 -

schaltung al 8a führt diese Entscheidung durch, so dass dann, wenn das Signal END HOLD zuerst ankommt, ein logischer Wert Null an der Eingangsklemme D der Flip-Flopschaltung a18a liegt, und das Ausgangssignal mit dem logischen Wert 1 auf einem hohen Potential der Flip-Flopschaltung al 3a das Signal mit niedrigem Pegel über der Flip-Flopschaltung a18a an deren Ausgangsklemme Q legt, während an der Ausgangsklemme Q ein Signal mit niedrigem Pegel liegt. Dieses Signal mit niedrigem logischen Pegel bringt die Zähler a16 und a17 dazu abzuzählen, was dazu führt, dass das Fehlersignal RO bis R7 herabgesetzt wird. Wenn das Signal EOS HOLD zuerst auftritt, ergeben sich die umgekehrten Verhältnisse. Insbesondere tritt ein Ausgangssignal mit hohem Pegel an der Klemme Q der Flip-Flopschaltung al 8a auf, was dazu führt, dass die Zähler a16 und a17 aufzählen, wodurch das Fehlersignal RO bis R7 vergrössert wird. Die Verzögerungseinrichtung 62 gibt der Flip-Flopschaltung a18a genügend Zeit von beispielsweise 10 Nanosekunden, um die Zähler al 6 und a17 auf das Auf- oder Abzählen einzustellen. Wenn der Oszillator 60 in Betrieb gesetzt ist, setzt er den Zählvorgang in Gang, so dass die Zähler a16 und al 7 auf- oder abzählen, was vorher in der oben beschriebenen Weise festgelegt wurde. Wenn am Eingang der Flip-Flopschaltung a13a der andere Impuls empfangen wird, wird der Oszillator 60 ausser Betrieb gesetzt und liegt der am Ausgang WO bis W7 vorliegende Zählerstand an den Eingängen der Speicherplättchen a21 bis a24 in Fig. 5, so dass die Speicheradresse für den Speicherplatz der Facettenfläche, deren Fehler gemessen wird, an den Speicherexngängen liegt. Da die Speicherplättchen a21 bis a24 auf das Einlesen eingestellt sind, wird das Fehlersignal auf diesen Speicherplatz geschrieben. Wenn die Signale EOS HOLD und END HOLD genau zum selben Zeitpunkt ankommen, wird dasselbe Fehlersignal für diese Facettenfläche auf den gewählten Speicherplatz geschrieben, das von dem gewählten Speicherplatz ausgelesen wurde. Wenn sich ein Fehler ergibt, wird die Facettenfläche gemessen und wird der Speicherplatz · für diese Facettenfläche

gehalten.

- 14 -

909818/0691

Wie es in Fig. 5 dargestellt ist, werden die Speicherplättchen a21 und a23 gemeinsam dazu verwandt, ein 8-Bit-Fehlarsignal zu erzeugen, und werden die Speicherplättchen a22 und a24 gemeinsam dazu verwandt, ein 8-Bit-Feh3ersignal zu erzeugen. Die dargestellte Speicheranordnung liefert 16 Wörter, die einem Fehlersignal für 16 Facettenflachen in den Speicherplättchen a21 und a23 entsprechen sowie 16 Wörter, die einem Fehlersignal für 16 zusätzliche Facettenflächen in den Speicherplättchen a22 und a24 entsprechen. Aus der Beschreibung der Arbeitsweise der Vorrichtung in Fig. 4 ergibt sich, dass ein gewählter Speicherplatz ein Fehlersignal aufweist, das an seinem. Eingang liegt und in den Speicher eingeschrieben ist. Um diese Information zu schützen, wird das gewählte Speicherplättchen durch die Flip-Flopschaltung a18b auf den Impuls der Signalfolge 1 an seinem Takteingang ansprechend umgeschaltet. Das ist notwendig, da das System auf den nächsten Speicherplatz übergehen soll und das vorliegende Fehlersignal vom Intervallzähler nicht an den nächsten Speicherplatz geschrieben werden soll, der ein Speicherplatz für eine andere Facettenfläche ist. Die zweite Signalfolge, die vom Zähler a20 empfangen wird, taktsteuert den Zähler in einer Weise, dass auf den nächsten Speicherplatz im gewählten Speicherpaar zugegriffen werden kann. Das Ausgangssignal dieses Speicherplatzes entspricht dem Fehlersignal für die nächste Facettenfläche. Anschliessend tritt die Signalfolge 3 auf, die die Speicherpuffer a25 und a30 so taktsteuert, dass die Information RO bis R7 für die nächste Facettenfläche aus dem Digital-Analogwandler 50 ausgetaktet wird, so dass die Taktfrequenz des spannungsgesteuerten Oszillators 10 geändert werden kann, wobei die Information auch an den Eingängen der Intervallzähler a16 und a17 liegt. Die Signalfolge 1 legt das Signal NOT SOS an der Rücksetzexngangsklemme der Flip-Flopschaltung a18b an die Ausgangsklemme Q, um auf das Auslesen der Information umzuschalten, wohingegen das Abtaststartsignal, das das inverse Signal des Signales NOT SOS ist, den Speicher vom Auslesen auf das Einschreiben zurückstellt. Daher wird das nächste Zeitintervall gemessen, wird das Ausgangssignal der Intervallzähler a16 und a17

909818/0691 ¹⁵

an den nächsten zugreifbaren Speicherplatz gebracht, da der Speicher auf das Einschreiben eingestellt ist und wird dann, wenn die nächste Abtastzeile erzeugt wird, der dieser Facettenfläche zugehörige Fehler über die Intervallzähler gemessen, wobei der gemessene Fehler an dem Speicherplatz abgespeichert wird und der Speicher auf das Auslesen umgestellt wird, so dass auf die Information am nächsten Speicherplatz zugegriffen wird und diese Information ausgelesen wird, woraufhin der Speicher wieder auf das Schreiben umgestellt wird und dieser Vorgang fortlaufend wiederholt wird, während sich der rotierende polygonale Körper 8 dreht.

In Fig. 6 ist ein vereinfachtes Zeitdiägramm für die logischen Schaltbilder in den Fig. 3 bis 5 dargestellt.

Wenn die erste Facettenflache des rotierenden polygonalen Körpers 8 bereits eine Abtastzeile quer über das für Laserlicht empfindliche Medium abgetastet hat, wobei die in der Folge nächste Facettenfläche als die Facettenflache 2 bezeichnet wird, wird die Zeitdauer zwischen dem Ende der Abtastung für die erste Facettenfläche, d.h. für die Facettenfläche 1, und zwischen dem Beginn der Abtastung für die zweite Facettenfläche 2 ausgenutzt, indem den Intervallzählern a16 und al 7 das Fehlersignal eingegeben wird, das ari dem Speicherplatz gespeichert ist, der der .Facettenfläche 2 entspricht, wobei das Ausgangssignal· der Intervallzähler a16 und a17 am Anfang dem Fehlersignal für die Facettenfläche 2 entspricht. Es sei angenommen, dass die Facettenfläche 2 mit dem Abtasten begonnen hat. Ob die Intervallzähler a16 oder a17 dazu gebracht werden, auf- oder abzuzählen, um das Fehlersignal zu erhöhen oder herabzusetzen, hängt davon ab, ob das Signal END HOLD oder das Signal EOS HOLD zuerst erfasst wird. Wenn der Oszillator 6 0 zu schnell läuft und das Signal-END HOLD zuerst ankommt, werden die Intervallzähler a16 und a17 dazu gebracht, aufzuzählen, bis das Signal EOS HOLD ankommt. Zu diesem Zeitpunkt wird der Oszillator 60 ausser Betrieb gesetzt, was anzeigt, dass das neue Fehlersignal am

- 16 -

909818/0691

Ausgang der Zähler a16 und a17 in Form der Bits WO bis W7 auf den entsprechenden Ausgangsleitungen erscheint. Das Fehlersignal WO bis W7 liegt an den gewählten Speichern a21 bis a24 mit direktem Zugriff und zum richtigen Zeitpunkt werden diese 8 Bits des Fehlersignales an dem Speicherplatz für die Facettenfläche des Speichersrnit direktem Zugriff rückgespeichert. Der Speicher wird dann auf den nächsten Speicherplatz weitergeschaltet, der der Facettenfläche 3 entspricht,und anschliessend tritt der Fehler für die Facettenfläche 3 in Form der Bits RO bis R7 an den entsprechenden Ausgängen der Speicherpuffer a25 und a30 auf. Dieser Vorgang wird fortlaufend für alle Facettenflächen wiederholt, die den polygonal geformten Abtaster bilden. Wenn ein Fehler gerr.acht wird, beispielsweise wenn das Ende einer Abtastung nicht emittelt wird, würde ein falsches Fehlersignal für diese Facettenflache im Speicher gespeichert. Während der nächster. Fehlerkorrektur für diese Facettenfläche wird jedoch die Vorrichtung das gespeicherte Fehlersignal auf den richtigen Werb bringen, was bedeutet, dass die Fehlerermittlung und die erfindungsgemässe Vorrichtung selbst-korrigierend ist. Die logischen Verknüpfungsglieder a28 und a29 in Fig. 5 arbeiten in der folgenden Weise: Bei dem in der Zeichnung dargestellten Speicheraufbau ist genüc~nd Speicherplatz für 8 Bits von 32 Wörtern vorhanden, wobei die 32 Wörter 32 Facettenflächen entsprechen, wie es im Obigen dargestellt wurde. Wenn ein polygonaler Körper mit 24 Facettenflächen verwandt wird, ist es erforderlich, dass nach dem 24. Speicherplatz die Vorrichtung auf den Speicherplatz Null zurückkehrt und nicht auf den Speicherplatz 25 weiterschaltet. Wenn ein Komparator a29 einen Zählerstand erreicht, der der Anzahl der polygonalen Facettenflächen entspricht, die durch den Schalter a28 bestimmt ist, bewirkt die logische Schaltung zum Adressieren des Speichers, die die Flip-Flopschaltungen a19a und a19b sowie den Zähler a20 umfasst, dass der Speicher a21 mit direktem Zugriff an dem Facettenflachen-Speicherplatz 0 adressiert wird. Das erfolgt über ein Signal am Ausgang des NAND-Gliedes a6c, das am Eingang CLR des Zählers a20 liegt. Nachdem das Signal EOS oder END empfangen ist, beginnt

909818/0691

- 17 -

die Arbeitsabfolge der Vorrichtung. Die erste Abfolge, nämlich die Abfolge 1, schaltet den Speicher 40 mit direktem Zugriff vom Schreiben auf das Lesen um, nachdem das Fehlerintervall gemessen ist. Die Speicherplättchen a21 bis a24 sind so angeordnet, dass dann, wenn die Plättchen a21 und a23 zum Auslesen der Information ausgewählt sind, die vier Ausgänge des Plättchens a21 und des Plättchens a22 am Speicherpuffer a25 liegen, während die vier Ausgänge vom Plättchen a23 und vom Plättchen a24 am Speicherpuffer a30 liegen. Für die zweiten 16 Speicherplätze werden die Speicherplättchen a22 und a24 durch die logische Schaltung zum Adressieren der Speicher ausgewählt und zum Schreiben und Lesen der Information verwandt. Die Flip-Flopschaltungen al 9a und al 9b schalten zwischen den beiden Speicherpaaren nach 16 Speicherplätzen um. D.h., dass am Anfang die Speicherplättchen a21 und a23 ausgewählt sind, dass jedoch am 17. Speicherplatz die Speicherplättchen a22 und a24 ausgewählt werden, indem ihre Plättchenwählleitungen CS angesteuert werden.

Bevor die Signalfolge 1 ankommt, wird ein korrigiertes Fehlersignal WO bis W7 an die passenden Eingangsleitungen der Speicherplättchen a21 und a23 oder a22 und a24 gelegt. Dieses Fehlersignal soll am Speicherplatz abgespeichert werden, der der Facettenfläche entspricht, die gerade abgetastet hat,und da die ausgewählten Speicherplättchen auf das Einschreiben der Information eingestellt sind, wird diese Information an dem gegebenen adressierten Speicherplatz abgespeichert. Wenn die Signalfolge 1 ankommt, wird die Flip-Flopschaltung a18b taktgesteuert, und werden die gewählten Speicherplättchen auf das Auslesen umgeschaltet, damit das Fehlersignal, das an dem Speicherplatz für die gerade vorhergehende Facettenfläche abgespeichert ist, freigegeben wird. Die Signalfolge 2 tritt anschliessend auf und liegt an den logischen Blöcken Ai9b und a20 , die die Speicherplättchen auf den in der Reihenfolge nächsten Speicherplatz für die nächste kommende Facettenfläche umschalten

- 18 -

909818/0691

bzw. die Speicheradressen ändern, wobei deren Fehlersignal am Eingang der Speicherpuffer a25 und a30 liegt. Die Signalfolge taktsteuert die Speicherpuffer a25 und a30, der die Fehlerinformation für die nächste Facettenfläche an die Leitungen RO bis R7 legt und in der in Fig. 2 dargestellten Weise mit dem Digital-Analogwandler 50 und gleichfalls mit den Intervallzählern a16 und a17 verbunden ist. Wenn die Vorrichtung vollständig betriebsbereit ist, sollte das Signal auf den Leitungen RO bis R7 iianer dasselbe Signal sein, es sei denn, dass in der logischen Schaltung ein Fehler auftritt, wobei die erfindungsgemässe Verrichtung sich selbst korrigiert. Da sich die Vorrichtung selbst korrigiert, wird es wenigstens eine vollständige Umdrehung des polygonalen Abtasters 8 dauern, um ein richtiges Facettenflächenfehiersignal zu liefern, das am passenden Speicherplatz abgespeichert wird.

Jedes Speicherplättchen ist in der dargestellten Weise in 16 Wörtern mit jeweils 4 Bits pro Wort organisiert. Durch die Verwendung der dargestellten logischen Einrichtung sind die Plättchen jedoch so organisiert, dass sie 32 Wörter mit 3 Bits pro Wort liefern. Im Speicher ist daher Platz für 3 2 Facettenflächen, wie es im Obigen dargestellt wurde.

Der Zähler 20 ist so ausgebildet, dass er eine 4-Bit-Adresse dem ausgewählten Speicherplättchen liefert, wobei diese Adresse immer dann geändert wird, wenn die Signalfolge 2 empfangen wird. Wenn der Zähler a20 seinen Zählerstand erreicht hat und auf Null zurückkehren will, ändern die Flip-Flopschaltungen a19a und a19b die Plättchenwählleitungen. Dadurch kann der Zähler a20 die Adresse für die zweiten 16 Wörter des Speichers in der Reihenfolge ändern, wobei jedes Wort 8 Bits umfasst. Wenn der Zähler a20 wiederum seinen vollen Zählerstand erreicht, liefern die Flip-Flopschaltungen al 9a und a19b die passende Plättchenauswahl, wodurch die ersten 16 mal 8 Bits des Speichers freigegeben werden. Wie es im Obigen dargestellt wurde, wirken der Schalter a28 und das Verknüpftungsglied a29 gemeinsam als ein Komparator, der

909818/0691

- 19 -

einen zugehörigen Schwellenwert aufweist und den Zähler a20 auf Null zurücksetzt, wenn weniger al 32 Facettenflächen verwandt werden, d.h. wenn weniger als das volle Komplement der Speicherplätze benutzt wird. Wenn beispielsweise der polygonale Körper 24 Facettenflächen hat, wird der Zähler a20 auf ITull zurückgeführt, nachdem die 24. Facettenfläche ihre Abtastung beendet hat. Diesbezüglich können Teile der in Fig. 5 dargestellten logischen Schaltung fehlen, wenn nur wenige Facettenflächen benutzt werden- Wenn nur 10 Facettenflächen benutzt werden, können beispielsweise die logischen Bauelemente al 9a, a19b und zwei der Speicherplättchen, beispielsweise die Plättchen a22 und a24, fehlen.

909818/0691

Leerseite

Claims

2842864 A. GRÜNECKER C-PL !NG H. KINKELDEY W. STOCKMAJR DH ING ApE OAl TECH) K. SCHUMANN CR RcR AiAT DPL r«YS P. H. JAKOB 31Pl. JNG G. BEZOUO DfI PEH MAT XEROX COHFOEiLTION Xerox Square, Rochester, New York 14644, USA Elektrooptische Abtastvorrichtung 8 MÜNCHEN MAXlMIl-IAtNJSTRASSE -»3 29. Sept. 1973 P 13 085 PATENTANSP Pv ÜCHE

1) Elektrooptische Abtastvorrichtung, bei der die Information von einem elektrischen Signal auf ein abgetastetes Medium aufgezeichnet wird, ein Lichtstrahl hoher Intensität nach Massgabe des Informationsgehaltes eines elektrischen Signales in Form einer Bitfolge moduliert wird, der modulierte Lichtstrahl optisch zu einem Lichtpunkt geformt wird und ein mehrflächiger oder facettenartiger polygonaler Körper vorgesehen ist, dessen Facettenflächen eine reflektierte Seite haben, die den auftreffenden

909818/0691

TELEFON (O89)

TELEX O5-29 38O

TELEGRAMME MONAPAT

TELEKOPIERER

Lichtpunkt auf das Medium reflektieren, um den Informationsgehalt des Punktes auf das Medium zu bringen, wobei der polygonale Körper so gedreht wird, dass das durch die Facettenflächen reflektierende Licht das Medium in aufeinanderfolgenden Spuren abtastet, gekennzeichnet durch eine Einrichtung (10, 30, 32, 40, 42, 44, 46, 50), die die Übertragungsgeschwindigkeit des elektrischen Signales mit der Geschwindigkeit des Lichtpunktes synchronisiert, der quer über das Medium von jeder Facettenfläche erzeugt wird, wobei die Synchronisiereinrichtung (10, 30, 32, 40, 42, 44, 46, 50) die Anzahl der Bits pro Sekunde nach Massgabe eines Signales verändert, das den Fehler zwischen der Geschwindigkeit eines Lichtpunktes, der von einer Facettenfläche am rotierenden polygonalen Körper erzeugt wird, und einer vorbestimmten Punktgeschwindigkeit wiedergibt, und wobei das Fehlersignal getrennt für jede Facettenfläche bestimmt wird, die der mehrflächige polygonale Körper aufweist.

2. Äbtastvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Fehlersignal, das für eine Facettenfläche erzeugt wird, von dem Fehlersignal verschieden sein kann, das für andere Facettenflache erzeugt wird.

3. Abtastvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Bitanzahl pro Zeit nicht geändert wird, wenn das Fehlersignal gleich Null ist.

4. Abtastvorrichtung nach Anspruch 1, dadurch gekennzeichnet , dass das Fehlersignal für jede Facettenfläche in einer Speichereinrichtung an einem getrennten Speicherplatz abgespeichert wird.

909818/0691