JPS5913101B2 - ランダムアクセス方法 - Google Patents

Description

【発明の詳細な説明】 （１）発明の利用分野 本発明は、高密度記録の回転記録体の情報よみ取り時の
ランダムアクセス方法、とくに、ランダ５ ムアクセス
のためのトラックアドレス情報よみ取り時のエラーチェ
ックを考慮したランダムアクセス方法に関する。

（２）従来技術 従来の磁気ディスクによる映像情報ファイルで’０ は
、トラック間隔が広く（約５００μｍ）、機械的位置の
検出によるのみで、任意番地の高速検索が可能であつた
。

また、光ビームによつて映像情報を再生する光ビデオデ
ィスク装置による任意番地の高速検索に１５関しては、
昭和５１年６月１６日付の当社出願による「アドレス記
録再生方式」 （発明者：今川文夫、他３名、特願昭５
１−６９７９４号）（特開昭５２−１５３４０３号）の
手法がとられている。

この発明は、回転記録体に多数のトラックを記２０録し
ておき、そのうちの１つを選択し、そのトラックに記載
された映像情報を再生するものである。このトラックの
選択用に用いるアドレス信号を、各トラックにあらかじ
め記録しておき、このアドレス信号が所定のアドレスか
否かを検出しながら２５所定のアドレスに至らしめるア
クセス方式であるため、途中でよみ出されるアドレス信
号が正確でないと、きわめて、異常な番地に到達する。
実際の記録では、きわめて、高密度に情報を記録してい
るため、アドレス読出し時の過渡現像およびド３０ロツ
プアウト等に起因してアドレス信号のエラーがしばしば
発生することがみられた。このため、ランダムに任意の
トラックの選択が困難となつた。（３）発明の目的本発
明は、記録媒体上に事前の番地付けされて３５記録され
た情報を、任意に高速で検索せしめる装置において、検
索の飛び越しによる過渡現象、および、ドロップアウト
等に起因する誤検索を防止１り１−したランダムアクセ
ス方法を提供することを目的とする。

（４）発明の要約 かかる目的を達成するため、本発明では記録媒体上に設
けられた複数の記録ヘツドにより検出された該識別信号
と所望の記録溝に対応する識別信号とを比較し、それに
よつて該所望の記録溝を検索するランダムアクセス方法
において、上記所望の記録溝に対応する識別信号に応答
して上記読取リヘツドを上記所望の記録溝の近辺に移動
せしめ、該読取りヘツドにより検出された識別信号がエ
ラーを有するか否かを検出し、エラーが検出されたとき
には正常な識別信号が検出されるまで繰り返し読取う対
象の記録溝を所定数変化せしめ、該検出された正常な識
別信号と上記所望の記録溝に対応する方向に読取う対象
の記録溝を変化させることを特徴とする。

（５）実施例 第１図は、ビデオデイスク９４の記録状態を示すもので
ある。

デイスク９４は矢印９８の方向に毎分１８００回転で中
心軸９９のまわりに回転しており、その１回転によう連
続した記録溝からＮＴＳＣ方式による１画面（１フレー
ム）すなわち、２フイールドに相当する周波数変調され
た信号？読出される。記録溝は、Ｂ中心に向つてスパイ
ラル状となつており、各フレームに対する記録溝には、
そのフレームの番地が記録されている。記録溝の間隔は
２μｍである。ビデオデイスク９４に記録された点７１
から点７２に至る記録溝７４を仮にＫ番地とするとその
内側の点７２から７３に至る記録溝７４′はＫ＋１番地
となわ、それぞれには、後述のエラーチエツクおよびエ
ラー補正を目的として、面上の２つの直径９５，９６で
囲まれた２つの領域９７，９７′には互いに同一のアド
レスを示す奇数フイールドアドレスと偶数フイールドア
ドレスが記録されている。第２図は、記録溝７４の復調
波形Ｖを示す。奇数フイールド期間を７８、偶数フイー
ルド期間を７８′としたとき、７５は奇数フイールドの
垂直同期パルス期間、７６は奇数フイールドアドレス信
号期間、７７は奇数フイールド映像信号期間を示し、７
５′，７６′，７７′は、偶数フィールドにおける各種
信号期間でそれぞれが、奇数フイールドにおける期間７
５，７６，７７に対応している。第３図Ａは第２図にお
ける奇数フイールドアドレス信号期間７６の信号ｖの拡
大図である。アドレス信号はｎビツトのアドレスビツト
と１ビツトのパリテイビツトからなる（ｎ＋１）ビツト
の信号である。隣接する水平同期パルス７９の間に位置
する。水平走査期間にはこの（ｎ＋１）ビツトのうちの
２ビツトの信号が含まれている。図において２，２，・
・・・・・２ｎ−１はそれぞれ第１番目から第ｎ番目ま
でのアドレスビツトを表わし、Ｐはパリテイビツトを表
わす。偶数フイールドアドレス信号期間７６′にも全く
同じように、アドレス信号が含まれてお）、かつそのア
ドレス信号は奇数フイールドアドレス信号期間７６に含
まれているアドレス信号と同じアドレスを表わすための
ものである。第４図は本発明による映像フアイル装置の
概略プロツク図である。第５図はシーケンスコントロー
ラ６０の詳細論理回路図である。第６図はエラーチエツ
ク回路４０の概略プロツク図である。第７図はエラー補
正回路の概略回路図である。第８図は第４図のフアイル
装置動作の流れを示すフローチヤートである。以下第８
図のフローに従い、かつ第５図〜第７図を参照しながら
第４図の装置の構成および動作を説明する。この装置の
電源投入後、キーボード５２により目標番地を線５２Ｂ
を介して目標番地レジスタ５４へ送り、さらにキーボー
ド５２から起動信号Ｔを線５２Ａを介して送出すること
によう目標番地レジスタ５４に目標番地をセツトする（
第８図、プロツク１０１）。

このとき、起動信号Ｔはシーケンスコントローラ６０に
同時に送られ、それに探索動作開始を知らせる。シーケ
ンスコントローラ６０内のＲ−Ｓフリツプフロツブ６０
８（第５図）はこの信号Ｔによりセツトされる。その高
レベル出力は線６０Ｋを介してビデオスイツチ１４をオ
フとする。これによシモニタ表示が禁止される（第８図
、プロツク１０２）。目標番地レジスタ５４の出力と現
在番地レジスタ５６の出力とは減算器５８に入力されそ
こでその両出力の差が計算される。

この減算の結果、差の絶対値Ｙが線５８Ａ上に、差の符
号ＵＤがボロ一端子ＢＯから線５８Ｂ上に出力される。
ランダムアクセス開始前には現在番地レジスタ５６には
読出しヘツド１０が現在読出し可能となつているトラツ
クのアドレスまたは、そのトラツクのアトレスと予測さ
れるアドレスが記憶されている。シーケンスコントロー
ラ６０は、第５図に示すごとく、差信号Ｙをレジスタ６
１２に記憶された値Ｍ２との大小を比較器６１０で比較
する。Ｍ，はたとえば３２に選ばれる。この差信号Ｙが
Ｍ２以上又はＭ２より小かに応じて比較器６１０からは
高レベル又は低レベルの信号が出力され、アンドゲート
６１６へ送られる。アンドゲート６１６へは遅延回路６
１４で遅延された起動信号Ｔが入力される。遅延回路６
１４は、比較器６１０から差信号ＹとＭ２の確定した比
較結果が出力された後に、起動信号Ｔをアンドゲート６
１６へ出力するように、起動信号Ｔを遅延する。このア
ンドゲート６１６の出力はフリツプフロツブ６１８のセ
ツト端子へ入力される。従つてフリツプフロツプ６１８
はＹ≧Ｍ２のときはセツトされ、Ｙ＜Ｍ２のときにはセ
ツトされない。ＹがＭ２以上か否かのチエツクは、読出
しヘツド１０をモータ８３によつて高速に移動させるか
否かをきめるために行われる。従つてこのフリツプフロ
ツプ６１８の出力はモータを早送りさせるか否かの判断
（第８図、プロツク１０３）結果を示すことになる。フ
リツプフロツプ６１８がセツトされ、早送り信号Ｊを送
出すると、早送り動作（第８図、プロツク１０４）が次
のように行われる。

シーケンスコントローラ６０から線６０Ａを介して、フ
リツプフロツプ６１８の高レベル出力が第４図の送りモ
ータ制御回路７０へ送られる。

一方、この送りモータ制御回路７０には、減算器５８か
ら、差信号Ｙおよび符号信号ＵＤがそれぞれ線５８Ａ，
５８Ｂを介して入力される。送りモータ制御回路７０は
、これらの信号を受け、差信号Ｙで示されたアドレス差
に相当する距離をかつ符号信号ＵＤで示される移動方向
へ、読出しヘツド１０を移動せしめる信号を、モータ８
３へ線７０Ａを介して送出する。モータ８３はこの信号
に応答して回転し、その結果読出しヘツド１０を所定量
移動せしめる。読出しヘツド１０はレーザ２と、これか
らの光を反射するミラー３、ハーフミラー４およびミラ
ー５、フオーカスレンズ６、フオトセル７ならびにアン
プ８よりなる。

これらの部品は機械的に相互に固定されており、これら
の部品全部がモータ８３によつて移動される。このモー
タ８３が所定の回転を行ない、その結果、読出しヘツド
１０が目標アドレスのトラツクの近傍に移動されると、
送わモータ制御回路７０は早送り終了を示す信号ＦＥを
線７０Ｂを介してシーケンスコントローラ６０へ送出す
る。

この信号ＦＥはフリツプフロツプ６１８のりセツト端子
Ｒに入力される。従つてフリツプフロツプ６１８はこの
信号ＦＥによりりセツト状態になる。このフリツプフロ
ツプ６１８の出力Ｊは反転されたうえでフリツプフロツ
プ６２０のトリガ端子Ｔに入力される。

従つて、フリツプフロツプ６２０は、フリツプフロツプ
６１８がりセツトされたときにセツトされる。従つてフ
リツプフロツプ６２０は早送り動作が終了したことを示
す信号を出力する。なお早送ね信号Ｊは同時にエラー補
正回路５０へ線６０Ｇを介して送られ、エラー補正回路
に早送り中であることを示す。この早送り後においては
番地読取り動作１０５が次のようにして行われる。

デイスク９４から反射された光はミラー５、ハーフミラ
ー４を通してフオトセル７で検出されアンプ８によつて
増巾される。このとき、第４図に図示されていないトラ
ツキング装置により、デイスク９４上に照射された光ス
ポツトの位置と記録溝の位置とのずれを検出し、この信
号をミラー制御回路に送り、ミラー５の偏向角を制御し
、これにより光スポツトの位置と記録溝の位置とを合せ
る（トラツキングする）。アンプ８によつて増巾された
ＦＭ波は、ＦＭ復調回路１２で復調され、ＮＴＳＣのビ
デオ信号（第２図Ｖ）に変換される。このビデオ信号Ｖ
は同期信号分離回路１８と、アト，レス信号抜取り回路
２４、さらにモニタ表示のためのビデオスイツチ１４へ
分配される。同期信号分離回路１８によつて水平同期パ
ルスと垂直同期パルスがビデオ信号ｖから分離され、こ
れらのパルスは、ノイズリミツタを含むＡＦＣ（自動周
波数調整）回路２０によつて周波数調整がなされ、かつ
ドロツプアウト成分などのノイズを除去された後、タイ
ミング信号発生回路２２および回転モータ制御回路７６
へ入力される。回転モータ制御回路７６は、入力された
水平同期パルス、垂直同期パルスを内蔵の水晶発振器に
よる基準パルスと比較しながら、回転モータ７８を毎分
１８００回転で，駆動する。タイミング信号発生回路８
６は、水平同期パルスおよび垂直同期パルスに応答して
、第３図に示す、アドレス情報読取りのためのタイミン
グ信号Ｂ．Ｃ．Ｄおよびミラー５のジアップのタイミン
グを制御する信号Ｅを発生する。

タイミング信号Ｂはアドレスビツトだけを信号Ｖから抜
取るためのタイミング信号であり、タイミングＣは抜取
られたアドレス信号を読取るためのタイミング信号、さ
らにタイミング信号Ｄは、偶数フイールドの場合にのみ
発生し、その立上ジエツヂ８０はアドレス信号読取結果
の判定タイミングを定めるものであう立下リエツヂ８１
はその判定を実行するタイミングを定めるものである。

（詳細は後述する。）一方、アドレス信号抜取り回路２
４は、タイミング信号発生回路２２から線２２Ｂを各し
て入力されるタイミング信号Ｂでビデオ信号からアドレ
ス信号のみを抜取う、アンドゲート２６を介して（ｎ＋
１）ビツトの容量を有するシフトレジスタ２８のデータ
入力端子へ入力する。アンドゲート２６はシーケンスコ
ントローラ６０からの線６０Ｆ上の信号ＭＳにより制御
され、送りモータ８３により目標番地付近に読出しヘツ
ドが移動し、番地情報をよみ取るべき時刻において開状
態となる。シフトレジスタ２８はタイミング信号発生回
路２２から線２２Ｃを介してそのクロツク端子に入力さ
れるタイミング信号Ｃをシフトクロツク信号として、（
ｎ＋１）ビツトのアドレス信号を順次１ビツトづつ読込
んでゆく。これで奇数フイールドアドレスがシフトレジ
スタ２８にまず格納される。更にそのフイールドに続く
偶数フイールドアドレスの読取時に、タイミング信号Ｃ
に応答してシフトレジスタ２８からすでに記憶されてい
る奇数フイールドアドレス信号が順次同じく（ｎ＋１）
ビツトの容量のシフトレジスタ２９へ入力される。シフ
トレジスタ２９は線２２Ｃを介して入力されるタイミン
グ信号Ｃをシフトクロツクとしてこの入力信号を順次記
憶する。この間シフトレジスタ２８はシフトレジスタ２
９の記憶動作と並行して新しく偶数フイールドアドレス
を格納する。こうしてシフトレジスタ２８，２９には目
標番地付近の１つの画面に対する偶数、奇数のフイール
ドのアドレスが記憶される。こうして番地読取り動作（
第８図、プロツク１０５）が行われる。次にシフトレジ
スタ２８，２９の内容がエラーチエツク回路４０へそれ
ぞれ線２８Ａ，２９Ａを介して入力され、エラーの有無
が判定される（プロツク１０６）。第６図はエラーチエ
ツク回路４０の詳細を示す。

コンパレータ４３はシフトレジスタ２８，２９からそれ
ぞれ線２８Ａと２９Ａを介して入力される偶数フイール
ドアドレス信号、奇数フイールドアドレス信号を比較し
、これらが一致しておれば線４３Ａ上に高レベルの一致
信号を出力する。パリテイチエツカ４１，４２はそれぞ
れ、上記の偶数フイールドアドレス信号、奇数フイール
ドアドレス信号のパリテイチエツクを行ないその結果を
線４１Ａ，４２Ａ上に出力する。すなわち、各々の（ｎ
＋１）ビツトのアドレス信号のうち“丁゛であるビツト
数が奇数又は偶数であるかに応じて、パリテイエラーが
ない又はあることを示すための高レベル又は低レベルの
信号をそれぞれの回路が出力する。アンドゲート４４の
出力線４０Ａ上には、従つて、偶数フイールドアドレス
信号と奇数フイールドアドレス信号が互いに一致し、か
ついずれもパリテイエラーを有しないときのみ高レベル
となる信号０Ｋが出力される。この信号０Ｋは第４図の
エラー補正回路５０、シーケンスコントローラ６０へ線
４０Ａを介して送られる。パリテイチエツカ４１と４２
の出力線４１Ａ，４２Ａ上の信号と、線２８Ａ，２９Ａ
上の偶数および奇数フイールドアドレスビツト（パリテ
イビツトを除くｎビツト）とは、それぞれ偶数、奇数フ
イールドチータＥＶ，ＯＤとして第４図のエラー補正回
路５０へ線４０Ｄ，４０Ｂを介して、それぞれ送られる
。また線２９Ａ上の奇数フイールドアドレスビツト（ｎ
ビツト）は信号σＶとして線４０Ｃを介して第４図の現
在番地レジスタ５６へ送られる。こうしてエラーチエツ
クの動作（第８図、プロツク１０６）が終了する。もし
、このエラーチエツクの結果、エラーありと判断された
場合には、十１ジアップ動作（第８図、プロツク１０７
）に移る。この動作はシーケンスコントローラ６０（第
５図）において次のように処理される。信号０Ｋが出力
されず、従つてアンドゲート６２２は開かず、従つて、
早送り終了後にセツトされているフリップフロツプ６２
０はりセツトされることはない。このフリツプフロツプ
６２０の出力はオアゲート６２８を介してアンドゲート
６２９に入力させる。この状態でタイミングパルス発生
回路２２（第４図）から線２２Ｅを介して、信号Ｄに約
１水平走査期間だけ遅れて出力されるパルスＥによりア
ンドゲート６２９がオンとなり、線６０Ｃを介して高レ
ベルの信号ＳＪがミラー制御回路７４（第４図）へ送ら
れる。ミラー制御回路７４はこの信号をうけて１トラツ
ク分だけ無条件に光スポツトが移動するように、ミラー
５の偏向角を制御する信号を線７４Ｂ上に出力する。こ
うして＋１ジアップ動作（第８図、プロツク１０７）が
終了し、再びプロツク１０５悌８図）の番地読取り動作
を討なう。

この番地読取ジ動作の結果エラーなしと判断された場合
には読取ね番地を現在番地レジスタ５６（第４図）へ記
憶する動作（第８図、プロツク１０８）を第５図に示す
シーケンスコントローラ６０により次のように行われる
。すなわち、エラーチエツク回路４０によ）高レベルの
０Ｋ信号が線４０Ａ上に出力された状態において、パル
スＤがシーケンスコントローラ６０内のアンドゲート６
２２に入力されると、このゲートは開となり、パルスＤ
は微分回路６２４を介してかつ反転された後フリツプフ
ロツプ６２０のりセツト端子Ｒに入力される。この結果
、フリツプフロツプ６２０はパルスＤの立下がり時にり
セツトされる。このフリツプフロツプ６２０の出力とア
ンドゲート６２２の出力は、前者はオアゲート６３０を
通して、後者は直接に、アンドゲート６３２に入力され
る。この結果アンドゲート６３２からは高レベルの信号
ＡＡがパルス、Ｄが高レベルである間だけ出力される。

しかもこの信号ＡＡは１回出力されるとその後フリツプ
フロツプ６２０がりセツトされるためにその後は出力さ
れない。この信号ＡＡは線６０Ｄを介して現在番地レジ
スタ５６（第４図）へ送られる。

このレジスタ５６は、この信号ＡＡを受けて、線４０Ｃ
を介して入力される読取られたアドレス信号０Ｖを取り
込む。こうして、読取番地をレジスタ５６へ取り込む動
作（第８図、プロツク１０８）が終了する。この動作と
はとんど並行して読取り番地をエラー補正回路５０内の
補正用メモリに記憶する動作（第８図、プロツク１０９
）が行われる。すなわち、フリップフロップ６２０の高
レベルの信号ＳＪはオアゲート６２８，６６６を介して
線６０Ｈ上に送られる。この線６０Ｈ上の信号ＲＧはエ
ラー補ｊ正回路５０へ送られ、その回路内の補正用メモ
リに読取ジ番地信号Ｅ，ＯＤを取り込むことを指示する
。

このときのエラー補正回路５０の動作は後で説明する。

第８図のプロツク１０３において早送りが必要か否かチ
エツクされた結果、Ｙ＜Ｍ２であり早送りが必要でない
と判断された場合およびプロツク１０９の動作が終了し
た場合には、プロツク１１０のテストが行なわれる。

前者の場合には、フリツプフロツプ６１８はセツトされ
ず、りセツトされたままである。従つて早送り信号Ｊは
出力されない。またフリツプフロツプ６２０は、トリガ
信号が入力されないのでりセツトされたままである。ま
た、第８図のプロツク１０９による動作の終了後におい
てはフリツプフロツプ６１８と６２０はりセツトされた
状態にある。この状態においては、第８図のプロツク１
１０の士ｎジアップ（マルチジャンプ）が必要か否かの
チエツクが次のように、差信号Ｙが所定値より大きいか
否かを判断することにより行われる。フリップフロツブ
６４０は遅延回路６１４を介して与えられる起動信号Ｔ
によりセツトされる。

減算器５８（第４図）より入力される差信号Ｙはコント
ローラ６０内の比較器６３４において、レジスタ６３６
内に記憶された値ｍ１と比較される。この値は例えば２
〜８のいずれかにえらばれうるがここでは例として３と
する。比較器６３４はＹがｍ１より小のときに高レベル
の信号を出力する。

フリツプフロツプ６１８，６２０がりセツト状態にある
と、アンドゲート６３８には、ノアゲート６２６を介し
て入力される高レベルの信号が供給され、比較器６３４
から入力される高レベルの信号とともにアンドゲート６
３８はオン状態になる。この結果フリツプフロツプ６４
０はりセツトされる。一方、比較器６３４はＹがｍ１以
上のときには高レベルの信号を出力しない。従つてフリ
ツプフロツブ６４０はりセツトされない。結局、フリツ
プフロツプはＹとｍ１との比較結果、すなわち、±ｎジ
アップが必要か否かを表示する。こうして第８図のプロ
ツク１１０の動作が終了する。Ｙ＞ｍ１のときには士ｎ
ジアップ（マルチジャンプ）を行なう（第８図、プロツ
ク１１１）。

すなわち、ミラー制御回路７４によりミラー５の偏向角
を士ｎトラツク分だけ変化せしめる。このための制御は
次のように行われる。フリツプフロツプ６１８，６２０
がともにりセツト状態にあるとノアゲート６２６は高レ
ベルの信号を出力する。一方フリツブフロツブ６４０は
セツトされた状態にあるのでゲート６４２はオン状態に
ある。アンドゲート６２７に、信号Ｅが線２２Ｅを介し
てタイミング信号発生回路２２から入力されたとき、こ
のアンドゲート６４２の高レベル信号はマルチジャンプ
指示用の信号ＭＪとして線６０Ｂを介してミラー制御回
路７４（第４図）へ入力される。ミラー制御回路はこの
信号ＭＪおよび線５８Ｂを介して減算器５８（第４図）
から線５８Ｂを介して入力される符号信号ＵＤに応答し
てミラー５の偏向角を＋ｎ又は−ｎトラツク分のみ変化
せしめる信号を送出する。こうして士ｎジアップの動作
が、パルスＥが高レベルにある間に終了する（第８図、
プロツク１１１）。このジアップ後ミラー制御回路７４
はジアップ数を示す信号Ｊｎを線７４Ａを介してエラー
補正回路５０へ送り、そこで記憶される。この後、次の
１回転の間に奇数フイールドアドレスと偶数フイールド
アドレスがシフトレジスタ２９と２８（第４図）にそれ
ぞれ読取られる（第８図プロツク１１２）。このよみと
られたアドレスはエラーチエツク回路４０においてエラ
ーチエツクされる（第８図、プロツク１１３）。このエ
ラーチエツクの結果、エラーなしと判明した場合には、
読取られた番地０Ｖを現在番地レジスタ５６へセツトす
る動作（第８図、プロツク１０８）が行われる。この動
作は次のように行われる。第５図に示されるシーケンス
コントローラ６０内のアンドゲート６２２にはエラーチ
エツク回路４０から高レベルの信号０Ｋが入力されるの
で、パルスＤがこのアンドゲート６２２に入力されたと
き、アンドゲート６２２は高レベルの信号を出力する。
この出力はアンドゲート６３２に入力される。アンドゲ
ート６３２の今一つの入力端子にはアンドゲート６４２
、オアゲート６４４と６３０を介してフリツプフロツプ
６４０から高レ ｉベルの信号が入力されている。従つ
てアンドゲート６３２からは信号Ｄがアンドゲート６２
２に入力されている間高レベルの信号ＡＡを出力する。
この信号ＡＡは、すでに述べたように現在番地レジスタ
５６（第４図）にアドレスデータ０Ｄ′を取り込ませる
。こうして第８図のプロツク１０８の動作が終了すると
第８図のプロツク１０９の動作が行われる。

このためにはアンドゲート６４２からの高レベル信号を
うけてオアゲート６６６から出力される高レベルの信号
ＲＧによシ、エラー補正回路５０にて行われる。一方、
第８図のプロツク１１３のエラーチエツクの結果、エラ
ーありとされた場合、第８図のプロツク１１４の動作が
第５図のシーケンスコントローラ６０により次のように
行われる。

すなわち、この場合には信号０Ｋがエラーチエツク回路
４０から出力されないのでコントローラ６０内のアンド
ゲート６２２はオフのままであわ線６０Ｄ上には信号Ａ
Ａは出力されない。そのかわりに、アンドゲート６４８
から高レベルの信号が出力される。すなわちアンドゲー
ト６４６は０Ｋの反転信号およびアンドゲート６４２の
高レベル信号が入力されているのでオンである。アンド
ゲート６４８には信号Ｄとこのアンドゲート６４６の高
レベル出力が印加されるのでオンとなる。従つてアンド
ゲート６４８は信号Ｄが印加されている間だけ、高レベ
ルの信号を出力する。この高レベルの信号はパルス列発
生回路６５２を起動する。

この回路６５２はレジスタ６５４に記憶された値ｎに等
しい数のパルス列を発生する。このｎはｍ１より小さく
、例えば２に選ばれる。この回路６５２の出力はアンド
ゲート６５６へ入力される。アンドゲート６５６は、ア
ンドゲート６４２からの高レベル信号により開状態にあ
るので、この入力されたパルス列をそのまま出力する。
このパルス列信号は信号ＣＬＫとして線６０Ｅを介して
現在番地レジスタ５６（第４図）に入力される。この現
在番地レジスタ５６はアツプ、ダウン可能なカウンタに
て構成されておジ、この信号ＣＬＫに応答しかつ減算器
５８（第４図）から線５８Ｂを介して入力されている符
号信号ＵＤに応答してｎだけカウントアツブ又はカウン
トダウンする。こうして現在番地レジスタ５６には士ｎ
ジアップに対応して、ジアップ前の番地をＲＲとすると
ＲＲ＋ｎ又はＲＲ−ｎの値が記憶される（第８図プロツ
ク１１４）。この動作の後、第８図のプロツク１１５の
動作が行われる。

この動作は第８図のプロツク１１３においてエラーなし
と判断された場合と同じく信号ＲＧが高レベルであり、
エラー補正回路５０においてこの信号ＲＧに応答して行
われる。第８図のプロツク１０９，１１５の動作の終了
後 ５は再びプロック１１０が第５図のシーケンスコン
トローラにて行われる。

現在番地レジスタ５６（第４図）に新しいアドレス値を
設定したときの差信号Ｙとレジスタ６３６との値が比較
器６３４で比較される。

この比較器６３４から高レベル信号が出力されないかぎ
りプロツク１１１から１０９または１１５までの動昨が
くり返される。

Ｙ≦ｍ１となり比較器６３４から高レベル信号が出力さ
れるとプロツク１１６の動作が始まる。比較器６３４か
らの高レベル信号によりフリツプフロツプ６４０はりセ
ツトされる。

この結果、それまでフリツプフロツプ６４０の高レベル
信号で閉状態にあつたアンドゲート６６４は開状態とな
ｖフリツプフロツプ６６２の出力をそのまま出力する。
フリツプフロツプ６６２は遅延回路６１４の出力により
セツトされている。デコーダ６５８には差信号Ｙが入力
され、その出力はアンドゲート６６０を介してフリツブ
フロツプ６６２のりセツト端子に入力される。

このデコーダ出力は信号ＹがＯと等しい時高レベルの信
号を出力する。フリツプフロツプ６７４はすでに遅延回
路６１４の出力がオアゲート６７２を介してそのりセツ
ト端子に入力されたときに、リセツトされている。アン
ドゲート６６０が高レベルを出力したときに、この高レ
ベル信号によりフリツプフロツプ６７４はセツトされる
。この結果、線６０１上に高レベルの信号ＲＰが出力さ
れ、アンドゲート６７６からは線６０Ｊ上に信号Ｄ（５
０Ｋがともに高レベルの信号ＰＰが出力される。

これは目標番地と現在番地レジスタ内の値とが等しいと
きである。これら力喀しくないときにはフリ゛ンプフロ
゛ンプ６６２はりセツトされない。

従つてアンドゲート６６４からは高レベルの信号が出力
され、オアゲート６２８、アンドゲート６２９を介して
高レベルの信号ＳＪが線６０Ｃ上に出力される。この信
号ＳＪが出力されるのは線２２Ｅから信号Ｅが入力され
たときである。信号ＳＪは線６０Ｃを介し′てミラー制
御回路７４（第４図）へ送られる。

ミラー制御回路７４はこの信号ＳＪおよび減算器５８（
第４図）から入力される符号信号ＵＤにより＋１又は−
１のトラツク数のジアップをすべくミラー５へ信号を送
出する。このときミラー制御回路７４から、ジアップ数
を示す信号Ｊｎを線７４Ａを介してエラー補正回路５０
へ送る。こうして第８図のプロツク１１７の動作が終了
する。この後の一回転の間に再びこのジアップ後のトラ
ツクのアドレスをよみ出す（第８図、プロツク１１８）
。

さらにこのよみ出しアドレスについてエラーチエツクを
行ない（第８図、プロツク１１９）、エラーありの場合
、次のタイミング信号Ｄの立上がり時にアンドゲート６
４６，６４８がすべてオンとなりアンドゲート６４８か
ら高レベルの信号が出力される。このときアンドゲート
６５０にはアンドゲート６６４より高レベルの信号が入
力されるのでアンドゲート６５０より信号Ｄが高レベル
の間高レベルとなる信号が単１のクロツクパルスＣＬＫ
として線６０Ｅ上に出力される。一方、このときアンド
ゲート６５６は、フリツプフロツプ６４０がりセツトさ
れたためオフ状態にありパルス列発生回路６・５２から
のパルス列を出力しない。この信号ＣＬＫは現在番地レ
ジスタ５６（第４図）に線６０Ｅを介して送られる。

現在番地レジスタ５６はこの信号ＣＬＫおよび減算器５
８（第４図）からの符号信号ＵＤに応答して１だけカウ
ントアツプまたはカウントダウンする。こうして、現在
番地レジスタ５６にはジアップ前の値ＲＲに対して、Ｒ
Ｒ＋１又はＲＲ−１が記憶され、プロツク１２０の動作
を行なう。その後プロツク１２１（第８図）の動作に移
る。これはアンドゲート６６４、オアゲート６２８、オ
アゲート６６６を介して線６０Ｈ上にフリツプフロツプ
６６２から出力される高レベルの信号ＲＧをうけて、エ
ラー補正回路５０が行なう。プロツク１１９（第８図）
の動作においてエラーなしと判断された場合、すなわち
信号０Ｋが線４０Ａ上に出力された場合線６０Ｄ上に信
号ＡＡが出力され、線４０Ｃ上の信号０Ｄ′をレジスタ
５６へセツトする（第８図、プロツク１２２）。

さらに信号ＲＧによりエラー補正回路５０が線４０Ａ，
４０Ｂ，４０Ｄ上の信号０Ｋ，０Ｄ，ＥＶをとり込む。
（第８図プロツク１２３）。その後プロツク１１６の動
作に移シ、目標番地に到達したことが検出されるまでプ
ロツク１１６〜１２１又は１１６〜１２３の動作がくジ
返される。

目標番地に到達されたことが検出されたとき、デコーダ
６５８は高レベルの信号を出力し、フリツプフロツプ６
６２をりセツトする。この結果次のプロツク１２４以下
の処理がエラー補正回路５０により行われる。

これらの処理ならびに説明を省略したプロツク１０９，
１１５，１２１，１２３の処理を、第７図を参照して説
明する。第７図はワンチツプのマイクロプロセツサを用
いて構成したエラー補正回路５０を示す。

マイクロコンピユータシステム２５０はマイクロプロセ
ツサ一２５１（例えばインテル社１８０８０型）、入出
力（１／０）バス２５０Ａとマイクロプロセツサ２５１
間のデータの転送を制御するＩ／０バスコントローラ２
５２、マイクロプロセツサ一２５１のステータスを解読
し、Ｉ／０バスコントローラ２５２を制御するステータ
ス制御回路２５３、割込バス２５７Ａを介して入力され
る割込み信号に基づいてマイクロプロセツサ２５１への
割込みを制御する割込制御回路２５４、マイクロプロセ
ツサ一２５１のマシンサイクルを決定するクロツク発生
器２５５、メインメモリ２５６からなる。

メインメモリ２５６は制御プログラムを記憶するための
リードオンリーメモリＲＯＭと、入出力データを演算等
のために記憶させるランダムアクセスメモリＲＡＭを持
つ。割込みバス２５７Ａにはそれぞれ割込レベル３，２
，１のためのバスドライバ２５７，２５８，２５９が接
続されている。割込レベルが低い程、割込の優先度が高
い。ランダムアクセスメモリ２７７，２７８，２７９は
エラーチエツク回路４０から出力されるアドレスデータ
０Ｄ，ＥＶおよびミラー制御回路７４から出力されるミ
ラージャンプ数Ｊｎをそれぞれ記憶する。

このランダムアクセスメモリへのデータの記憶アドレス
はプログラムカウンタ２６６により供給される。この記
憶されたデータは、エラーのあるアドレスの補正に用い
られる。

カウンタ２８８は目標番地検出後のトラツクのアドレス
の読込みを繰う返した回数をカウントするためのもので
ある。

マイクロコンピユータシステム２５０の実行プログラム
は２種に分けられる。

これらの選択はバスドライバ２５７，２５８，２５９に
それぞれ入力される割込みレベルに依る。バスドライバ
２５９に信号Ｄが入力されると、マイクロプロセツサ一
２５１はフリツプフロツプ６１８，６２０，６４０，６
６２，６７４（第５図）の出力をとり込み、現在第８図
のどのフローの実行中かを識別する。バスドライバ２５
８に信号Ｐが入力されるとアドレスエラー補正ルーチン
（第８図、プロツク１２５）が起動される。バスドライ
バ２５７に信号ＰＰが入力されるとアドレスの確認ルー
チン（第８図、プロツク１２６）が起動される。

まず始めにランダムアクセスメモリ２７７〜２７９への
データの取り込みについて説明する。

これは第８図のフローの中のプロツク１０９，１１５，
１２１，１２３の動作に対応する。信号Ｐ，ＰＰが入力
されていない条件Ｆで早送り信号Ｊがシーケンスコント
ローラ６０から線６０Ｇを介して入力されると、この信
号Ｊはオアゲート２７５を介してプログラムカウンタ２
６６のりセツト端子に入力され、プログラムカウンタ２
６６をＯにりセツトする。その後早送りが終了し、補正
用メモリ２７７，２７８，２７９へのデータの記憶を要
求する信号ＲＧが入力されている状態下で信号Ｄが入力
されるとアンドゲート２７１は開となり信号Ｄはノアゲ
ート２７０を介してメモリ２７７，２７８，２７９の書
込み端子ＷＥに入力される。同時にこのノアゲート２７
０の出力はプログラムカウンタ２６６のトリガ端子Ｔに
入力される。従つてメモリ２７７，２７８，２７９はプ
ログラムカウンタ２６６で示されるアドレスの所にそれ
ぞれ信号０Ｄ，ＥＶ，Ｊｎを、信号Ｄの立下がわ時にと
わ込む。

この信号Ｄの立下がジ時に同時にプログラムカウンタ２
６６はカウントアツプする。こうして信号Ｄが印加され
るごとにメモリ２７７，２７８，２７９にデータを取り
込む。

その後第８図のプロツク１１６のテストによう目標番地
が現在番地レジスタ５６（第４図）に登録されているこ
とが検出されると、すでに述べたごとく、信号ＲＧは低
レベルとなる。

信号ＲＧが低レベルとなつた結果、ゲート２７１はオフ
となり、メモリ２７７〜２７９の書込み端子に信号Ｄが
送られなくなり、データの書込みが ，″行われなくな
る。

さて、マイクロプロセツサ２５１はバスドライバー２５
９から信号Ｄがタイミング信号発生回路２２から線２２
Ｄを介して入力されるごとに、シーケンスコントローラ
６０内のフリツプフロツプ６１８，１６２０，６４０，
６６２，６７４の出力ＦＬＧを線６０Ｌを介してアンド
ゲート２６８から取り込む命令をｌ／０バス２５０Ａ上
に送出し、とクこまれたフリツプフロツプの出力から、
今、第８図の動作フローの中のいずれの動作を実行中か
を識別する。

従つて信号ＲＧが低レベルになつた時点で、このＦＬＧ
信号からマイクロプロセツサ一は第８図のプロツク１１
６の処理が終了したことを知る。

このときマイクロプロセツサ２５１はプログラムカウン
タ２６６の内容Ｊをアンドゲート２６３を介してメイン
メモリ２５６にとシ込む命令を実行する。さらにこの命
令の実行後、現在番地レジスタ５６（第４図）の内容Ｒ
Ｒを線５６Ａ、アンドゲート２６７を介してメインメモ
リ２５６にとジ込む命令を実行する。この後エラー補正
回路５０は第８図のプロツク１２４以下の動作を行なう
。

信号ＲＧが低レベルとなつた時点で、エラーが検出され
たかをテストする（プロツク１２４）。

この結果、エラーがないことが検出され、エラーチエツ
ク回路４０の出力０Ｋが高レベルのときには信号Ｄが高
レベルとなつた時刻において第５図のシーケンスコント
ローラ６０内のアンドゲート６７６から高レベルの信号
ＰＰが出力される。この信号ＰＰは線６０Ｊ、バスドラ
イバ２５７を通してマイクロコンピユータシステム２５
０へ入力される。この信号を受けマイクロコンピユータ
システム２５０は次の確認動作（第８図のプロツク１２
５）を行なう。この確認動作は第９図に示される。

プロツク１３１ではメモリ２７８中のデータＥＶのうち
、現在のトラツクの直前によみ出されたトラツクに関す
るデータ（ＲｌＥ）と、メモリ２７９中のデータＪｎの
うち、そのトラツクから現在のトラツクへ到達するため
に光ビームがジアップしたトラツク数ＪＯとの和が、メ
モリ２７８中のデータＥＶのうち現在のトラツクに関す
るデータ（ＲＯＥ）に等しいか否かをチエツクする〇こ
のためにマイクロコンピユータシステム２５０はバス２
５０Ａ上にメモリ２７８内のデータ旧Ｅをよみ出す命令
およびそのときのアドレスを送出する。

このよみ出し命令をデコーダ２６１が解読すると、デコ
ーダ２６１はアンドゲート２６２を開く信号およびプロ
グラムカウンタ２６６に、このアンドゲート２６２から
送られるアドレス信号をセツトする信号（図示せず）を
送出する。さらにデコーダ２６１の出力によりアンドゲ
ート２６５が開かれ、プログラムカウンタ２６６の出力
であるアドレス信号によりメモリ２７８からよみ出され
たデータＲｌＥはメインメモリ２５６によみ出される。
同様にその後データＲＯＥがメモリ２７７からメインメ
モリ２５６へゲート２６４を介してよみ出される。同様
にその後メモリ２７９からゲート２６６を通してデータ
ＪＯがメインメモリ２５６によみ出される。

これらのデータにより、ＲｌＥ＋ＪＯ＝ＲＯＥがチエツ
クされる。

このチエツクによシこれらが等しくないと判断されたと
きにはプロツク１３２（第９図）の処理がなされる。す
なわちメモリ２７７のデータ０Ｄのうち、現在のトラツ
クの直前によみ出されたトラツクに関するデータ（Ｒｌ
Ｏ）と、メモリ２７９中のデータＪｎのうちそのトラツ
クから現在のトラツクへ到達するために光ビームがジア
ップしたトラツク数ＪＯとの和が、メモリ２７７中のデ
ータ０Ｄのうち、現在のトラツクに関するデータＲＯＯ
とが等しいか否かがチエツクされる。プロツク１３１，
１３２（第９図）でのテストの結果、いずれかのテスト
が成立することが判明したときには第８図のプロツク１
２７の動作が行われる。すなわち、確認の結果いずれか
のテストが成立したとすると、マイクロプロセツサ一２
５１は現在よみ出しているトラツクの映像の表示を許容
する命令をＩ／０バス２５０Ａに送出する。デコーダ２
６１からこの許容命令を解読して得られる許容信号ＣＲ
が線５０Ｂを介してシーケンスコントローラ６０（第５
図）内のフリップフロツプ６０８のりセツト端子に送ら
れ、これをりセツトする。このフリツプフロツプ６０８
がりセツトされた結果、ビデオスイツチ１４（第４図）
はＦＭ復調回路１２の出力をＣＲＴ表示装置１６に送り
映像を表示せしめる。

プロツク１３２（第９図）でのテストの結果いずれのテ
ストも成立しないことが判明したときには、第８図のプ
ロツク１２６の操作が行われる。

このように第９図に従い確認することによりきわめて確
度の高いエラーチエツクがなされたことになる。なお、
以上の処理の間カウンタ２８８のりセツト端子には、０
Ｋ信号がゲート２８５，２８７を介して入力されている
のでりセツトされたままである。

一方、信号ＲＧが低レベルとなつた時点でエラーあシと
判断され（第８図、プロツク図１２４）、エラーチエツ
ク回路４０の出力０Ｋが低レベルのときには信号ＰＰが
送出されない。

また０Ｋ信号が低レベルのためにカウンタ２８８はりセ
ツトされず、ゲート２８６を介して入力される信号Ｄが
高レベルから低レベルになつたときにカウントアップす
る。そして同じトラツクのアドレスが繰わ返しよみ出さ
れ（第８図、プロツク１２９）、エラーチエツク（第８
図、プロツク１２４）がなされ、エラーなしとならない
限うこの読出し動作がくｂ返される。このくう返し回数
が所定値Ｍ，（例えば８〜１６）に達つしたか否かをテ
スト（第８図プロツク１２８）し、所定値に達つしたこ
とが検出されると、カウンタ２８８はオーバーフローし
、信号Ｐを出力する。

この信号Ｐは線５０Ａ、ゲート６７２（第５図）を介し
てシーケンスコントローラ６０内のフリツプフロツプ６
７４（第５図）をりセツトする。この結果フリツプフロ
ツプ６７４は信号ＲＰを出力しない。一方、この信号Ｐ
はマイクロコンピユータシステム２５０へバスドライバ
２５８を介して送られる。マイクロコンピユータシステ
ム２５０はこの信号をうけるとエラー補正動作（プロツ
ク１２６、第８図）を始める。このエラー補正動作の詳
細は第１０図に示すとおりである。まず、すでにメイン
メモリ２５６に記憶されているｊを参照しつつ、現在の
トラツクのｉ回前によみ出されたトラツクに関する、メ
モリ２７７内のデータＲｉＯとメモリ２７８内のデータ
ＲｉＥを順次よみ出し一致を検出し、すべてのｉ（１＝
０〜Ｊ）についてこれを行なう（プロツク２１０）。

比較の結果、すべてのｉについて一致がみられた時には
ＲＯＥと現在番地レジスタ５６（第４図）内のデータＲ
Ｒとの一致を検出する（プロツク２２０）。このデータ
ＲＲｉ山腺５６Ａ，アンドゲート２６７を介してメイン
メモリ２５６に取り込まれる。

この比較の結果、一致が見られたときには第８図のプロ
ツク１２７の動作をする。もし、プロツク２１０での一
致検出の結果、すべてのｉについては一致がみられなか
つたときにはプロツク２３０に示すように定数ａを０と
したうえで、プロツク２４０のテストを行なう。

すなわち、現在のトラツクをよみ出す前のａ回前によみ
出されたトラツクに関するメモリ２７８内のアドレスデ
ータＥＶのうち、パリテイチエツクの結果を表わすビツ
ト（これをＰａＥとする）が″１″か否かをみる（プロ
ツク２４０）。ＰａＥ＝Ｏであるときにはパリテイチエ
ツクの結果パリテイエラーがあつた場合である。このと
きにはプロツク２４２の動作に移る。このプロツクでは
メモリ２７７内の、現在のトラツクをよみ出す前のａ回
前によみ出されたトラツクに関するアドレスデータ０Ｄ
のうちパリテイチエツクの結果を表わすビツト（これを
ＰａＯと表わす）が″１″か否かをチエツクする。この
チエツクの結果ＰａＥ＝０，Ｐａ０＝１と判明したとき
には、ＲａＥ，ＲａＯを入れかえる（プロツク２４４）
。ここにＲａＥ，ＲａＯは、現在のトラツクをよみ出す
前の、ａ回前によみ出されたトラツクに関する、それぞ
れメモリ２７８，２７７内のデータである。このことを
プロツク２４６，２４１に示されるごとくａ＝ｊまでく
ｂ返す。こうして少くともメモリ２７８にはパリテイエ
ラーのないデータが蓄積される。しかるにプロツク２４
２のテストの結果ＰａＯ＝６０′゛であれば、アドレス
エラーとして、画像の表示を許容する信号ＣＲを線５０
Ｂ上に送出しないで、ランダムアクセス動作を停止する
。しかしながら、もしプロツク２４１によりａ＝ｊに至
るまで少くともＰａＥ，ＰＯＥの一方力げ１゛゜であつ
た場合にはプロツク２５０の動作を行なう。

このプロツク２５０の動作はプロツク２２０においてＲ
ＯＥ＼ＲＲと判定された場合にも行われる。プロツク２
５０〜２６０では順次、ＲＲ−ＪＯ一ＲｌＥ，ＲｌＥ−
Ｊ１＝Ｒ２Ｅ，・・・・・・Ｒｊ−１Ｅ＝Ｊ「７］＝Ｒ
ｊＥか否かを比較する。これらのプロツク２５０〜２６
０での比較の結果、いずれかの比較により不一致があれ
ばエラーありとする。すべてにおいて一致がみられた場
合には、第８図のプロツク１２７の動作をする。以上の
ごとくにしてきわめて信頼度の高い目標アドレスの検出
が可能となる。

以上の説明において、シフトレジスタ２８，２９へのア
ドレスの読取りを制御するゲート２６への制御信号ＭＳ
はシーケンスコントローラ（Ｆｉｇ．５Ｂ）のオアゲー
ト６７０から線６０Ｆ上に与えられる。このオアゲート
６７０への入力はアンドゲート６４２の出力とオアゲー
ト６６８の出力である。オアゲート６６８の入力はフリ
ツプフロツプ６７４の出力とオアゲート６２８の出力で
ある。なお、第８図のフローにおいてプロツク１２５の
動作は省略し、プロツク１２４の動作によリＮＯと判定
された後、ただちにプロツク１２７の動作を行なうこと
も可能である。

以上で述べた実施例は、画像情報フアイルの高信頼姓チ
エツク形ランダムアクセスシステムであるが、特徴の一
つであるアクセス終了時におけるアドレスエラーの自動
補正およびアクセス終了時のアドレス確認の便宜上、ト
ラツキングミラ一でのアクセスジャンプ毎にアドレスを
読込み、エラーをチエツクし、エラー補正用レジスタ群
に登録を行つている。

このような手法は、多重ジアップの特姓を多少犠牲にし
ても、確実姓（信頼姓）を追求した結果といえる。そこ
で、早送り移動後における基準アドレスが確定した時点
で、一回の多重ジアップの実行で、目標アドレスまでジ
アップし、もし、そのアドレスがエラーを生じていた場
合にのみ、周囲のアドレスを読込むことによつて、アド
レスエラーを自動的に補正させる方法は、前実施例と比
較して信頼姓を大きく損うことなく、アクセス時間の短
縮に有効である。第１１図は高速形ランダムアクセスシ
ステムのフローチヤートを示す。

第８図のフローとの相違は （１）第８図のプロツク１０９，１１５，１２１，１２
３がないこと。

（２）第８図のプロツク１１２，１１３がなく、途中で
エラー判定することなくプロツク１１４が行われること
。

（３）第８図のプロツク１１８，１１９がなく、途中で
エラー判定することなくプロツク１２０が行われること
。

（４）第８図のプロツク１２５がなく、確認することな
くモニタ表示が許容されること。

（５）第８図のプロツク１２８以降の処理が第９図のプ
ロツク１２８以降の処理と異なることである。

第１２図は第１１図のフローを実施するためのシーケン
スコントローラ６０の論理回路図である。

図においてダツシユのついた参照数字の有する素子が新
たに設けられたものである。第５図の参照数字と同じ参
照数字を有するものは第５図の素子と全く同一である。
また第５図の信号を表わす記号と同じ記号で表わされた
信号は第５図の信号と同じ制御を行うための信号である
。上記（１）により第１２図においては信号ＲＧはプロ
ツク１２８（第１１図）の動作の以降の動作においての
み発生されることが第５図の信号ＲＧと異なる。

上記（４）に対応して第１２図の回路からは第５図の信
号ＰＰを発生する回路はない。

従つてこの第１２図に対応してエラー補正回路５０には
バスドライバー２５７（第７図）は不要である。上記（
５）と対応して第１２図には停止位置近辺多重ジアップ
要求フラグ用のＲ−Ｓフリツプフロツプ６８０′、停止
位置復帰要求フラグ用のＪ−Ｋフリツプフロツプ６８２
′、戻り回数計数用のカウンタ６８４′、アンドゲート
６８６′が設けられている。

勿論（２），（３）に対応して第１２図の信号ＡＡ，Ｃ
ＬＫの発生回路は第５図のそれとは異なるがその詳細は
回路図および以下の動作説明から明らかであるので説明
を省略する。以下第１１図のフローを、第１２図を参照
しながら、かつ第８図のそれとの相違点を中心に説明す
る。

なお第８図と第１２図で同一番号のプロツクは同一の動
作プロツクである。プロツク１０６のエラーチエツクで
合格となれば、読込んだアドレスを、早送リ後の基準ア
ドレスとして現在番地レジスタ５６ヘスドアし（プロツ
ク１０８）、多重ジアップ判定プロツク１１０の入力と
なる。多重ジアップ判定１１０のためのレジスタ６３６
（第１２図）のデータｍ１＝２に固定し、ｍ１以上であ
れば、多重ジアップ（±ｎジアップ）を実行し（プロツ
ク１１１）、ただちに、この多重ジアップ数を現在番地
レジスタ５６（第４図）の内容ＲＲに加算し、再びレジ
スタ５６ヘスドアし（プロツク１１４）、多重ジアップ
判定（プロツク１１０）へ戻る。このとき、レジスタ６
５４（第１２図）の値ｎは２に選ぶ。プロツク１１０に
おいて多重ジアップの必要が無いと判定したとき（即ち
ｍ１＝２であるので、現在番地レジスタ５６の値と目標
値との誤差が±１又はＯ番地の場合には、プロツク１１
６の目標番地到達判定を行い、もし±１番地の誤差があ
れば、プロツク１１７における＋１又は−１のシングル
ジャンプを実行し、直ちに現在番地レジスタ５６へＲＲ
＋１又はＲＲ−１の値をストアし（プロツク１２０）、
その後プロツク１１０へ戻る。プロツク１１６の判定で
、目標アドレスに到達していると判定したとき（このと
きの現在アドレスは、通常においては予測アドレスを示
している）、奇数フイールドアドレスと偶数フイールド
アドレスのそれぞれについてパリテイビツトをチエツク
し、双方の一致度をチエツクし（プロツク１２４）、も
し合格であれば現在番地レジスタ５６の内容ＲＲが正常
値であると判断し、モニタテレビ画面上に映像を表示し
（プロツク１２７）、ランダムアクセス動作を終了させ
る。エラーチエツク（プロツク１２４）において、アド
レスエラーであると判定したときは、プロツク１２４→
プロツク１２８→プロツク１２９のループをエラー補正
回路５０によりＭ３回実行させ、それでもアドレスエラ
ーが生じている場合のみ、自動補正用レジスタ群へ、最
終アクセス近辺のアドレス記録状況を登録させる。即ら
、アクセス停止後のくり返しチエツクの回数がＭ３より
大になるとエラー補正回路５０内のカウンタ２８８（第
７図）がオーバフローし、信号Ｐが出力される。この信
号Ｐの立上リによつて多重ジアップ要求フラグ用フリツ
プフロツプ６８０５はセツトされ、多重ジアップ指令Ｕ
７を線６０Ｍ（これは第４図には示されてない）を介し
てミラー制御回路７４へ出力する。このときオアゲート
６６７′、アンドゲート６２７および線６０Ｂを介して
信号ＭＪがミラー制御回路７４へ出力される。ミラー制
御回路７４はこの信号Ｕ′とＭＪの両方を受けたとき−
Ｊｍ（Ｊｍ＝５〜１０）のトラツク数だけのジアップを
するように構成されている。こうして−Ｊｍだけ多重ジ
アップを連続的に実行させる（プロツク１３８）。

このときフリツプフロツプ６８０′の高レベル出力Ｕ′
はオアゲート６６７′，６７０を介して線６０Ｆ上に送
出される。この線６０Ｆ上の信号ＭＳはアンドゲート２
６（第４図）に送られ、そこでシフトレジスタ２８，２
９に新しいジアップ先のトラツクのアドレス信号の取込
みを許可する。こうしてデイスク１回転後に新しいアド
レス信号がとり込まれる（プロツク１５０）。またフリ
ツプフロツプ６８０′の高レベル出力Ｕ′はオアゲート
６６６′を介して線６０Ｈ上に送られる。この線６０Ｈ
上の信号ＲＧはエラー補正回路５０に送られ、よみ込ま
れたアドレス信号を補正用メモリ２７７，２７８に取ジ
込むことを指示する。こうしてプロツク１５１の動作が
行われる。このときパルスＤの立下がりによつて、フリ
ップフロツプ６８０′の内容はフリツプフロツプ６８２
′へ移され、フリツプフロツプ６８２′をセツトする。
フリツプフロツプ６８２′のセツト時に端子Ｑの出力の
立下りが時にフリツプフロツプ６８０′はりセツトされ
る。フリツプフロツプ６８２′の出力Ｕ′″は線６０Ｎ
（これは第４図では図示されていない）を介してミラー
制御回路７４へ送られる。

このときＵ″はオアゲート６３０′、アンドゲート６２
９を介して線６０Ｃ上に出力される。この線６０Ｃ上の
信号ＳＪはミラー制御回路７４へ送られる。ミブ一制御
回路７４はこれらの信号ピとＳＪをうけて先の−Ｊｍの
ジアップ方向と逆の方向へ１トラツプ分ジアップするよ
うに構成されている。

こうしてプロツク１５３の動作が行われる。信号Ｕ″は
オアゲート６６８′，６７０を介して線６０Ｆ上に送ら
れる。この線６０Ｆ上の信号ＭＳはシフトレジスタ２８
，２９（第４図）への番地の取り込みを指令する。こう
して１回転後に新しいジアップ後のトラツクのアドレス
がエラー補正回路５０内の補正用メモリ２７７，２７８
に取う込まれる。このときミラー制御回路からのジアッ
プ数信号Ｊｍが補正用メモリ２９７にとわ込まれる。こ
うしてプロツク１５０の動作が行われる。以後プロツク
１５１，１５３，１５０の動作がＪｍ回くり返される。
このくり返し回数がＪｍをこえるとプロツク１２６の動
作に移る。くり返し回数ＪｍがＪｍをこえたか否かのチ
エツクはカウンタ６８４′により行われる。すなわち、
フリツプフロツプ６８２′がセツトされた後、パルスＤ
が入力されるたびにアンドゲート６８６′が開かれ、カ
ウンタ６８４′は１だけカウントアツプする。こうして
Ｊｍ回の信号Ｄが入力され従つてＪｍ回の＋１ジアップ
が行われた後に、Ｊｍ＋１回目の信号Ｄが入力されたと
き、信号Ｄの立上がシ時にカウンタ６８４′はオーバフ
ローし、１を出力する。

これによ）フリツプフロツプ６８２′がりセツトされる
。こうして信号ピはもはや出力されず＋１ジアップが中
止される。エラー補正回路５０は線６０Ｌ′を介してフ
リツプフロツプ６８０′，６８２′の出力を監視してお
り、このフリツプフロツプ６８２′の出力が高レベルよ
り低レベルに達したときにエラー補正ルーチン１２６を
行なう。以上のようにして高速に、かつ、アドレスの検
出を正確に行なうことができる。

以上述べた如く本発明によれば、ランダムアクセス動作
時に目標アドレス近傍の基準とするためのアドレスにエ
ラーがあつたときには、読取り対象トラツクを変化させ
正常なアドレスを検出したうえで、これを基準アドレス
とするので、目標アドレス近傍に読取νヘツドを移動さ
せた際にその移動先のトラツクのアドレスにエラーがあ
つても誤検索することがなく、極めて信頼囲の高い目標
アドレスの検索が可能である。

また、読取り対象トラツクを変化させてそのアドレスを
検出しながら目標トラツクを検索する場合、変化させた
後の読取ｖ対象トラツクのアドレスにエラーがあつたと
きには、変化させる前の読取り対象トラツクのアドレス
を読取り対象トラツクの変化数だけ変化させて、これを
変化させた後の読取シ対象トラツクのアドレスとするの
で、アクセスの途中で読出されるアドレスにエラーがあ
つても誤検索することがない。

【図面の簡単な説明】 第１図はビデオデイスク記録状態図、第２図は読出し信
号図、第３図はアドレス信号およびこれに関連せるタイ
ミング信号図、第４図は第１の実施例の映像フアイルシ
ステムプロツク図、第５図はシーケンスコントローラの
論理回路図、第６図はエラーチエツク回路のプロツク図
、第７図はエラー補正回路のプロツク図、第８図は第４
図の装置の動作フローチヤート、第９図は第８図のプロ
ツク１２５の詳細フローチヤート、第１０図は第８図の
プロツク１２６の詳細フローチヤート図、第１１図は本
発明の第２の実確例の動作のフローチヤート、第１２図
は第２の実施例におけるシーケンスコントローラの論理
展開図。 ５８：減算器、２５０：マイクロコンピユータシステム
、２７７〜２７９：メモリ。

Claims (1)

【特許請求の範囲】
1. １ 記録媒体上に設けられた複数の記録溝の各各に識別
   信号を記録しておき、読取りヘッドにより検出された該
   識別信号と所望の記録溝に対応する識別信号とを比較し
   、それによつて該所望の記録溝を検索するランダムアク
   セス方法において、上記所望の記録溝に対応する識別信
   号に応答して上記読取りヘッドを上記所望の記録溝の近
   辺に移動せしめ、該読取りヘッドにより検出された識別
   信号がエラーを有するか否かを検出し、エラーが検出さ
   れたときには正常な識別信号が検出されるまで繰り返し
   読取り対象の記録溝を所定数変化せしめ、該検出された
   正常な識別信号と上記所望の記録溝に対応する識別信号
   との差を検出し、その差が減少する方向に読取り対象の
   記録溝を変化させることを特徴とするランダムアクセス
   方法。