JPS6129426A - ランダムアクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、高密度記録の回転記録体のランダムアクセス
方法、とくに、アクセス時間の短縮に好適なランダムア
クセス方法に関する。

〔発明の背景〕

従来の磁気ディスクによる映像情報ファイルでは、トラ
ック間隔が広く（約５００μｍ）１機械的位置の検出に
よるのみで、任意番地の高速検索が可能であった。

また、光ビームによって映像情報を再生する光ビデオデ
ィスク装置による任意番地の高速検索に関しては、昭和
５１年６月１６日付の当社出願による「アドレス記録再
生方式」　〔特願昭５１−６９７９４号（特開昭５２−
１５３４０３号）〕の手法がとられている。

この発明は、回転記録体に多数のトラックを記録してお
き、そのうちの１つを選択し、そのトラックに記載され
た映像情報を再生するものである。

このトラックの選択用に用いるアドレス信号を、各トラ
ックにあらかじめ記録しておき、このアドレス信号が所
定のアドレスか否かを検出しながら、所定のアドレスに
至らしめるアクセス方式であるため、１トラツクごとに
検索照合するのでは時間がかかるという問題がある。即
ち、アドレス信号を検出するには最大でディスク−回転
の時間（−秒）が必要となり、ｌトラック毎にアドレス
照合しながらジャンプを行なうためには、例えば、３０
本のトラック差を修正するためには１秒間かかることに
なる。なお、移動量が大きいときには、ヘッド送り装置
により早送りされるが、ヘッド送り装置の送り誤差は数
１０ミクロン程度あり、ジャンプによるトラック差の修
正は必要である。

〔発明の目的〕

本発明は、記録媒体上に事前の番地付けされたトラック
を、任意に高速で検索せしめる装置において、アクセス
に要する時間、特にジャンプに要する時間を短縮するた
めのランダムアクセス方法を提供することを目的とする
。

÷暮 〔発明の概要〕 かかる目的を達成するため、本発明では、識別信号が記
録されたトラックを有する記録媒体上に、第１の移動手
段により位置制御されるヘッドから光スポットを照射し
、この光スポットの位置する対象トラックの識別信号と
所望トラックに対応する識別信号との差を検出し、その
差の値と所定値とを比較し、該差の値が所定値より小さ
くなるまで、ヘッド内に設けら九た第２の移動手段によ
り光スポットの照射位置を移動させて対象トラックを複
数ずつ変化せしめるマルチジャンプを繰り返し、そのマ
ルチジャンプ中は、対象トラックの識別信号を検出する
ことなく、対象トラックの変化数だけ上記差の値を変化
させることを特徴とする。

〔発明の実施例〕

第１図は、ビデオディスク９４の記録状態を示すもので
ある。ディスク９４は矢印９８の方向に毎分１８００回
転で中心軸９９のまわりに回転しており、その１回転に
より連続した記録溝（トラック）からＮＴＳＣ方式によ
る１画面（１フレーム）すなわち、２フイールドに相当
する周波数変調された信号が読出される。記録溝は、円
中心に向ってスパイラル状となっており、各フレームに
対する記録溝には、そのフレームの番地が記録されてい
る。記録溝の間隔は２μｍである。ビデオディスク９４
に記録された点７１から点７２に至る記録溝７４を仮に
に番地とするとその内側の点７２から７３に至る記録溝
７４′はに＋１番地となり、それぞれには、後述のエラ
ーチェックおよびエラー補正を目的として、面上の２つ
の直径９５．９６で囲まれた２つの領域９７．９７’に
は互いに同一のアドレスを示す奇数フィールドアドレス
と偶数フィールドアドレスが記録されている。第２図は
、記録溝７４の復調波形Ｖを示す。

奇数フィールド期間を７８、偶数フィールド期間を７８
′としたとき、７５は奇数フィールドの垂直同期パルス
期間７６は奇数フィールドアドレス信号期間、７７は奇
数フィールド映像信号期間を示し、７５’　、７６’　
、７７’は、偶数フィールドにおける各種信号期間でそ
れぞれが、奇数フィールドにおける期間７５，７６．７
７に対応している。第３図Ａは第２図における奇数フィ
ールドアドレス信号期間７６の信号■の拡大図である。

アドレス信号はｎビットのアドレスビットと１ビツトの
パリティビットからなる（ｎ＋１）ビットの信号である
。隣接する水平同期パルス７９の間に位置する。水平走
査期間にはこの（ｎ　＋　１　）ビットのうちの２ビツ
トの信号が含まれている。図において２０，２１．・・
・２ｎ−１はそれぞれ第１番目から第ｎ番目までのアド
レスビットを表わし、Ｐはパリティピットを表わす。偶
数フィールドアドレス信号期間７６′にも同く同じよう
に、アドレス信号が含まれており、かつそのアドレス信
号は奇数フィールドアドレス信号期間７６に含まれてい
るアドレス信号と同じアドレスを表わすためのものであ
る。第４図は本発明の理解を容易にするための映像ファ
イル装置の概略ブロック図である。第５図はシーケンス
コントローラ６０の詳細論理回路図である。第６図はエ
ラーチェック回路４０の概略ブロック図である。第７図
はエラー補正回路の概略回路図である。第８図は第４図
のファイル装置動作の流れを示すフローチャートである
。以下第８図のフローに従い、かつ第５図〜第７図を参
照しながら第４図の装置の構成および動作を説明する。

この装置の電源投入後、キーボード５２により目標番地
を線５２Ｂを介して目標番地レジスタ５４へ送り、さら
にキーボード５２から起動信号Ｔを線５２Ａを介して送
出することにより目標番地レジスタ５４に目標番地をセ
ットする（第８図、ブロック１０１）。このとき、起動
信号Ｔはシーケンスコントローラ６０に同時に送られ、
それに探索動作開始を知らせる。シーケンスコントロー
ラ６０内のＲ−Ｓフリップフロップ６０８　（第５図）
はこの信号Ｔによりセットされる。その高レベル出力は
線６０　Ｋを介してビデオスイッチ１４をオフとする。

これによりモニタ表示が禁止される（第８図、ブロック
１０２）。

目標番地レジスタ５４の出力と現在番地レジスタ５６の
出力とは減算器５８に入力されそこでその両出力の差が
計算される。４この減算の結果、差の絶対値Ｙが線５８
Ａ上に、差の符号ＵＤがボロ一端子Ｂ○から線５８Ｂ上
に出力される。ランダムアクセス開始前には現在番地レ
ジスタ５６には読出しヘッド１０が現在読出し可能とな
っているトラックのアドレスまたは、そのトラックのア
ドレスと予測されるアドレスが記憶されている。

シーケンスコントローラ６０は、第５図に示すごとく、
差信号Ｙをレジスタ６１２に記憶された値ｍ２との大小
を比較器６１０で比較する。ｍ２はたとえば３２に選ば
れる。この差信号Ｙがｍ２以上又はｍ２より小かに応じ
て比較器６１０からは高レベル又は低レベルの信号が出
力され、アンドゲート６１６へ送られる。アンドゲート
６１６へは遅延回路６１４で遅延された起動信号Ｔが入
力される。遅延回路６１４は、比較器６１０から差信号
Ｙとｍ２の確定した比較結果が出力された後に、起動信
号Ｔをアンドゲート６１６へ出力するように、起動信号
Ｔを遅延する。このアンドゲート６１６の出力はブリッ
プフロップ６１８のセット端子へ入力される。従ってフ
リップフロップ６１８はＹ≧ｍ２のときはセットされ、
Ｙ　＜　ｍ　２のときはセットされない。Ｙがｍ２以上
か否かのチェックは、読出しヘッド１０をモータ８３に
よって高速に移動させるか否かをきめるために行われる
。従ってこのブリップフロップ６１８の出力はモータを
早送りさせるか否かの判断（第８図ブロック１０３）結
果を示すことになる。

フリップフロップ６１８がセットされ、早送り信号Ｊを
送出すると、早送り動作（第８図、ブロック１０４）が
次のように行われる。

シーケンスコントローラ６０から線６０Ａを介して、フ
リップフロップ６１８の高レベル出力Ｊが第４図の送り
モータ制御回路７０へ送られる。

一方、この送りモータ制御回路７０には、減算器５８か
ら、差信号Ｙおよび符号信号ＵＤがそれぞれ線５８Ａ、
５８Ｂを介して入力される。送りモータ制御回路７０は
、これらの信号を受け、差信号Ｙで示されたアドレス差
に相当する距離をかつ符号信号ＵＤで示される移動方向
へ、読出しヘッド１０を移動せしめる信号を、モータ８
３へ線７０Ａを介して送出する。モータ８３はこの信号
に応答して回転し、その結果読出しヘッド１０を所定量
移動せしめる。

読出しヘッド１０はレーザ２と、これからの光を反射す
るミラー３．ハーフミラ−４およびミラー５．フォーカ
スレンズ６、フォトセルフならびにアンプ８よりなる。

これらの部品は機械的に相互に固定されており、これら
の部品全部がモータ８３によって移動される。

このモータ８３が所定の回転を行ない、その結果、読出
しヘッド１０が目標アドレスのトラックの近傍に移動さ
れると、送りモータ制御回路７０は早送り終了を示す信
号ＦＥを線７０Ｂを介してシーケンスコントローラ６０
へ送出する。この信号ＦＥはフリップフロップ６１８の
リセット端子Ｒに入力される。従ってフリップフロップ
６１８はこの信号ＦＥによりリセット状態になる。

このフリップフロップ６１８の出力Ｊは反転されたうえ
でブリップフロップ６２０のトリガ端子（Ｔ）に入力さ
れる。従って、フリップフロップ６２０は、フリップフ
ロップ６１８がリセットされたときにセットされる。従
ってフリップフロップ６２０は早送り動作が終了したこ
とを示す信号を出力する。なお早送り信号Ｊは同時にエ
ラー補正回路５０へ線６０Ｇを介して送られ、エラー補
正回路に早送り中であることを示す。

この早送り後においては番地読取り動作１０５が次のよ
うにして送われる。ディスク９４から反射された光はミ
ラー５．ハーフミラ−４を通してフォトセルフで検出さ
れアンプ８によって増巾される。このとき、第４図に図
示されていないトラッキング装置により、ディスク９４
上に照射された光スポットの位置と記録溝の位置とのず
れを検出し、この信号をミラー制御回路に送り、ミラー
５の偏向角を制御の、これにより光スポットの位置と記
録溝の位置とを合せる（トラッキングする）。

アンプ８によって増巾されたＦＭ波は、ＦＭ復調回路１
２で復調され、ＮＴＳＣのビデオ信号（第２図Ｖ）に変
換される。このビデオ信号Ｖは同期信号分離回路１８と
、アドレス信号抜取り回路２４、さらにモニタ表示のた
めのビデオスイッチ１４へ分配される。同期信号分離回
路１８によって水平同期パルスと垂直同期パルスがビデ
オ信号Ｖから分離され、これらのパルスは、ノイズリミ
ッタを含むＡＦＣ（自動周波数調整）回路２０によって
周波数調整がなされ、かつドロップアウト成分などのノ
イズを除去された後、タイミング信号発生回路２２およ
び回転モータ制御回路７６へ入力される。回転モータ制
御回路７６は、入力された水平同期パルス、垂直同期パ
ルスを内蔵の水晶発振器による基準パルスと比較しなが
ら、回転モータ７８を毎分１８００回転で駆動する。

タイミング信号発生回路２２は、水平同期パル、スおよ
び垂直同期パルスに応答して、第３図に示Ｔ）、アドレ
ス情報読取りのためのタイミング信号１３、Ｃ，Ｄおよ
びミラー５のジャンプのタイミングを制御する信号Ｅを
発生する。

タイミング信号Ｂはアドレスビットだけを信号Ｖから抜
取るためのタイミング信号であり、タイミングＣは抜取
られたアドレス信号を読取るためのタイミング信号、さ
らにタイミング信号りは、偶数フィールドの場合にのみ
発生し、その立上りエッヂ８０はアドレス信号読取結果
の判定タイミングを定めるものであり立下りエツジ８１
はその判定を実行するタイミングを定めるものである。

（詳細は後述する。）一方、アドレス信号抜取り回路２
４は、タイミング信号発生回路２２から線２２Ｂを介し
て入力されるタイミング信号Ｂでビデオ信号からアドレ
ス信号のみを抜取り、アンドゲート２６を介して（ｎ＋
１）ビットの容量を有するシフトレジスタ２８のデータ
入力端子へ入力する。アンドゲート２６はシーケンスコ
ントローラ６０からの線６０Ｆ上の信号ＭＳにより制御
され、送りモータ８３により目標番地付近に読出しヘッ
ドが移動し、番地情報をよみ取るべき時刻において開状
態となる。シフトレジスタ２８はタイミング信号発生回
路２２から線２２Ｇを介してそのクロック端子に入力さ
れるタイミング信号Ｃをシフトクロック信号として、（
ｎ＋１）ビットのアドレス信号を順次１ビツトずつ読込
んでゆく。

これで奇数フィールドアドレスがシフトレジスタ２８に
まず格納される。更にそのフィールドに続く偶数フィー
ルドアドレスの読取時に、タイミング信号Ｃに応答して
シフトレジスタ２８からすでに記憶されている奇数フィ
ールドアドレス信号が順次同じ＜　（ｎ＋１）ビットの
容量のシフトレジスタ２９へ入力される。シフトレジス
タ２９は線２２Ｃを介して入力されるタイミング信号Ｃ
をシフトクロックとして入力信号を順次記憶する。この
間シフトレジスタ２８はシフトレジスタ２９の記憶動作
と並行して新しく偶数フィールドアドレスを格納する。

こうしてシフトレジスタ２８゜２９には目標番地付近の
１つの画面に対する偶数奇数のフィールドのアドレスが
記憶される。こうして番地読取り動作（第８図、ブロッ
ク１０５）が行われる。次にシフトレジスタ２８．２９
の内容がエラーチェック回路４０へそれぞれ線２８Ａ。

２９Ａを介して入力され、エラーの有無が判定される（
ブロック１０６）。

第６図はエラーチェック回路４０の詳細を示す。

コンパレータ４３はシフトレジスタ２８．２９からそれ
ぞれ線２８Ａと２９Ａを介して入力される偶数フィール
ドアドレス信号、奇数フィールドアドレス信号を比較し
、これらが一致しておれば線４３Ａ上に高レベルの一致
信号を出力する。パリティチェッカ４１．４２はそれぞ
れ、上記の偶数フィールドアドレス信号、奇数フィール
ドアドレス信号のパリティチェックを行ないその結果を
線４１Ａ、４２Ａ上に出力する。すなわち、各々の（ｎ
＋１）ビットのアドレス信号のうちＩＩ　１７７である
ビット数が奇数又は偶数であるかに応じて、パリティエ
ラーがない又はあることを示すための高レベル又は低レ
ベルの信号をそれぞれの回路が出力する。アンドゲート
４４の出力線４ＯＡ上には、従って、偶数フィールドア
ドレス信号と奇数フィールドアドレス信号が互いに一致
し、かついずれもパリティエラーを有しないときのみ高
レベルとなる信号ＯＫが出力される。この信号ＯＫは第
４図のエラー補正回路５０．シーケンスコントローラ６
０へ線４０Ａを介して送られる。パリティチェッカ４１
と４２の出力線４１Ａ、／１２Ａ上の信号と、線２８Ａ
、２９Ａ上の偶数および奇数フィールドアドレスビット
（パリティビットを除くｎビット）とは、それぞれ偶数
、奇数フィールドデータＥＶ、ＯＤとして第４図のエラ
ー補正回路５０へ線４０Ｄ、４０Ｂを介して、それぞれ
送られる。また線２９Ａ上の奇数フィールドアドレスビ
ット（ｎビット）は信号○Ｄ′として線４０ＣＣを介し
て第４図の現在番地レジスタ５６へ送られる。

こうしてエラーチェックの動作（第８図、ブロック１０
６）が終了する。もし、エラーチェックの結果、エラー
ありと判定された場合には、＋１ジャンプ動作（第８図
、ブロック１０７）に移る。

この動作はシーケンスコントローラ６０（第５図）にお
いて次のように処理される。信号ＯＫが出力されず、従
ってアンドゲート６２２は開かず、棒って、早送り終了
後にセットされているフリップフロップ６２０はリヱッ
トされることはない。このフリップフロップ６２０の出
力はオアゲート６２８を介してアンドゲート６２９に入
力させる。

この状態でタイミングパルス発生回路２２（第４図）か
ら線２２Ｅを介して、信号りに約１水平走査期間だけ遅
れて出力されるパルスＥによりアンドゲート６２９がオ
ンとなり、線６０Ｃを介して高レベルの信号ＳＪがミラ
ー制御回路７４　（第４図）へ送られる。ミラー制御回
路７°４はこの信号をうけて１トラック分だけ無条件に
光スポットが移動するように、ミラー５の偏向角を制御
する信号を線７４Ｂ上に出力する。

こうして＋１ジャンプ動作（第８図、ブロック１０７）
が終了し、再びブロック１０５（第８図）の番地読取り
動作を行なう。この番地読取り動作の結果エラーなしと
判断された場合には読取り番地を現在番地レジスタ５６
（第４図）へ記憶する動作（第８図、ブロック１０８）
を第５図に示すシーケンスコントローラ６０により次の
ように行われる。すなわち、エラーチェック回路４０に
より高レベルのＯＫ倍信号線４０Ａ上に出力された状態
において、パルスＤがシーケンスコントローラ６０内の
アンドゲート６２２に入力されると、このゲートは開と
なり、パルスＤは微分回路６２４を介してかつ反転され
た後フリップフロップ６２０のリセット端子Ｒに入力さ
れる。この結果、フリップフロップ６２０はパルスＤの
立下がり時にリセットされる。このフリップフロップ６
２０の出力とアンドゲート６２２の出力は、前者はオア
ゲート６３０を通して、後者は直接に、アンドゲート６
３２に入力される。

この結果アンドゲート６３２からは高レベルの信号ＡＡ
がパルスＤが高レベルである間だけ出力される。しかも
この信号ＡＡは１回出力されると、その後フリップフロ
ップ６２０がリセットされるためにその後は出力されな
い。

この信号ＡＡは線６０Ｄを介して現在番地レジスタ５６
（第４図）へ送られる。このレジスタ５６は、この信号
ＡＡを受けて、線４０Ｇを介して入力される読取られた
アドレス信号ＯＤ’　を取り込む。こうして、読取番地
をレジスタ５６へ取り込む動作（第８図、ブロック１０
８）が終了する。

この動作とほとんど並行して読取り番地をエラー補正回
路５０内の補正用メモリに記憶する動作（第８図、ブロ
ック１０９）が行われる。すなわち、フリップフロップ
６２０の高レベルの信号ＳＪはオアゲート６２８，６６
６を介シテ線６゜Ｈ上に送られる。この線６０Ｈ上の信
号ＲＧはエラー補正回路５０へ送られ、その回路内の補
正用メモリに読取り番地信号Ｅ：Ｖ、ＯＤを取り込むこ
とを指示する。

このときのエラー補正回路５ｏの動作は後で説明する。

第８図のブロック１０３において早送りが必要か否かチ
ェックされた結果、Ｙ＜ｍ２であり早送が必要でないと
判断された場合およびブロック１０９の動作が終了した
場合には、ブロック１１０のテストが行なわれる。前者
の場合には、ブリップフロップ６１８はセットされず、
リセットされたままである。従って早送り信号Ｊは出力
されない。またブリップフロップ６２０は、トリガ信号
が入力されないのでリセットされたままである。

また、第８図のブロック１０９による動作の終了後にお
いてはフリップフロップ６１８と６２０はリセットされ
た状態にある。この状態においては、第８図のブロック
１１０の±ｎジャンプ（マルチジャンプ）が必要か否か
のチェックが次のように、差信号Ｙが所定値より大きい
が否かを判断することにより行われる。

フリッププロップ６４０は遅延回路６１４を介して与え
られる起動信号゛Ｔによりセットされる。

減算器５８（第４図）より入力される差信号Ｙはコント
ローラ６０内の比較器６３４において、レジスタ６３６
内に記憶された値（ｍ□）と比較される。この値は例え
ば２〜８のいずれかにえらばれうるがここでは例として
３とする。

比較器６３４はＹがｍｌより小さいときに高レベルの信
号を出力する。フリップフロップ６１８゜６２０がリセ
ット状態にあると、アンドゲート６３８には、ノアゲー
ト６２６を介して入力される高レベルの信号が供給され
、比較器６３４から入力される高レベルの信号とともに
アンドゲート６３８はオン状態になる。この結果フリッ
プフロップ６４０はリセットされる。一方、比較器６３
４はＹがｍ□以上のときには高レベルの信号を出力しな
い。従ってフリップフロップ６４０はリセットされない
。結局、フリップフロップはＹとｍｌとの比較結果、す
なわち、±ｎジャンプが必要か否かを表示する。こうし
て第８図のブロック１１０の動作が終了する。

Ｙ　）　ｍ　１のときには±ｎジャンプ（マルチジャン
プ）を行なう（第８図、ブロック１１１）。すなわち、
ミラー制御回路７４によりミラー５の偏向角を±ｎトラ
ック分だけ変化せしめる。このための制御は次のように
行われる。フリッププロップ６１８，６２０がともにリ
セット状態にあるとノアゲート６２６は高レベルの信号
が出力する。

一方フリップフロップ６４０は左ットされた状態にある
のでゲート６４２はオン状態にある。アンドゲート６２
７に、信号Ｅが線２２Ｅを介してタイミング信号発生回
路２２から入力されたとき、このアンドゲート６４２の
高レベル信号はマルチジャンプ指示用の信号ＭＪとして
線６０Ｂを介してミラー制御口＠７４（第４図）へ入力
される。

ミラー制御回路はこの信号ＭＪおよび線５８Ｂを介して
減算器５８（第４図）から線５８Ｂを介して入力される
符号信号ＵＤに応答してミラー５の偏向角を＋ｎ又は−
ｎトラック分のみ変化せしめる信号を送出する。こうし
て±ｎジャンプの動作が、パルスＥが高レベルにある間
に終了する（第８図、ブロック１１１）。このジャンプ
後ミラー制御回路７４はジャンプ数を示す信号Ｊｎを線
７４、Ａを介してエラー補正回路５ｏへ送り、そこで記
憶される。この後、次の１回転の間に奇数フィールドア
ドレスと偶数フィールドアドレスがシフトレジスタ２９
と２８（第４図）にそれぞれ読取られる（第８図、ブロ
ック１１２）、このよみとられたアドレスはエラーチェ
ック回路４０においてエラーチェックされる（第８図、
ブロック１１３）。このエラーチェックの結果、エラー
なしと判明した場合には、読取られた番地○Ｄ′を現在
番地レジスタ５６八セツトする動作（第８図、ブロック
１０８）が行われる。この動作は次のように行われる。

第５図に示されるシーケンスコントローラ６０内のアン
ドゲート６２２にはエラーチェック回路４０から高レベ
ルの信号ＯＫが入力されるので、パルスＤがこのアンド
ゲート６２２に入力されたとき、アンドゲート６２２は
高レベルの信号を出力する。この出力はアンドゲート６
３２に入力される。アンドゲート６３２の今一つの入力
端子にはアンドゲート６４２．オアゲート６４４と６３
０を介してフリップフロップ６４０から高レベルの信号
が入力されている。従ってアンドゲート６３２からは信
号りがアンドゲート６２２に入力されている間高レベル
の信号ＡＡを出力する。この信号ＡＡは、すでに述べた
ように現在番地レジスタ５６（第４図）にアドレスデー
タＯＤ’　を取り込ませる。

こうして第８図のブロック１０８の動作が終了すると第
８図のブロック１０９の動作が行われる。

このためにはアンドゲート６４２からの高レベル信号を
うけてオアゲート６６６から出力される高レベルの信号
ＲＧにより、エラー補正回路５０にて行われる。

一方、第８図のブロック１１３のエラーチェックの結果
、エラーありとされた場合、第８図のブロック１１４の
動作が第５図のシーケンスコントローラ６０により次の
ように行われる。すなわち、この場合には信号ＯＫがエ
ラーチェック回路４０から出力されないのでコントロー
ラ６０内のアンドゲート６２２はオフのままであり線６
０’Ｄ上には信号ＡＡは出力されない。そのかわりに、
アンドゲート６４８から高レベルの信号が出力される。

すなわちアンドゲート６４６はＯＫの反転信号およびア
ンドゲート６４２の高レベル信号が入力されているので
オンである。アンドゲート６４８には信号りとこのアン
ドゲート６４６の高レベル出力が印加されるのでオンと
なる。従ってアントゲ間 一ト６４８は信号りが印加されている徒だけ、高レベル
の信号を出力する。

この高レベルの信号はパルス列発生回路６５２を起動す
る。この回路６５２はレジスタ６５４に記憶された値（
ｎ）に等しい数のパルス列を発生する。このｎはｍｌよ
り小さく、例えば２に選ばれる。この回路６５２の出力
はアンドゲート６５６へ入力される。アンドゲート６５
６は、アンドゲート６４２からの高レベル信号により開
状態にあるので、この入力されたパルス列をそのまま出
力する。このパルス列信号は信号ＣＬＫとして線６０Ｆ
を介して現在番地レジスタ５６（第４図）に入力される
。この現在番地レジスタ５６はアップ、ダウン可能なカ
ウンタにて構成されており、この信号ＣＬＫに応答しか
つ減算器５８（第４図）から線５８Ｂを介して入力され
ている符号信号ＵＤに応答してｎだけカウントアツプ又
はカウントダウンする。こうして現在番地レジスタ５６
には±ｎジャンプに対応して、ジャンプ前の番地をＲＲ
とするとＲＲ＋　ｎ又はＲＲ−ｎの値が記憶される（第
８図、ブロック１１４）。

この動作の後、第８図のブロック１１５の動作　−が行
われる。この動作は第８図のブロック１１３においてエ
ラーなしと判断された場合と同じく信号ＲＧが高レベル
であり、エラー補正回路５０においてこの信号ＲＧに応
答して行われる。

第８図のブロック１’０９，１１５の動作の終了後は再
びブロック１１０が第５図のシーケンスコントローラに
て行われる。

現在番地レジスタ５６（第４図）に新しいアドレス値を
設定したときの差信号Ｙとレジスタ６３６との値が比較
器６３４で比較される。

この比較器６３４から高レベル信号が出力されないかぎ
りブロック１１１から１０９または１１５までの動作が
くり返される。Ｙ≦ｍ１となり比較器６３４から高レベ
ル信号が出力されるとブロック１１６の動作が始まる。

比較器６３４からの高レベル信号によりフリップフロッ
プ６４０はリセットされる。この結果、それまでフリッ
プフロップ６４０の高レベル信号で閉状態にあったアン
ドゲート６６４は開状態となリフリップフロップ６６２
の出力を壬のまま出力する。フリップフロップ６６２は
遅延回路６１４の出力によってセットされている。

デコーダ６５８には差信号Ｙが入力され、その出力はア
ンドゲート６６０を介してフリップフロップ６６２のリ
セット端子に入力される。このデコーダ出力は信号Ｙが
０と等しい時高レベルの信号を出力する。フリップフロ
ップ６７４はすでに遅延回路６１４の出力がオアゲート
６７２を介してそのリセット端子に入力されたときに、
リセットされている。アンドゲート６６０が高レベルを
出力したときに、この高レベル信号によりブリップフロ
ップ６７４はセットされる。この結果、線６０Ｉ上に高
レベルの信号ＲＰが出力され、アンドゲート６７６から
は線６０Ｊ上に信号りとＯＫがともに高レベルの信号Ｐ
Ｐが出力される。これは目標番地と現在番地レジスタ内
の値とが等しいときである。

これらが等しくないときにはフリップフロップ６６２は
リセットされない。従ってアンドゲート６６４からは高
レベルの信号が出力され、オアゲート６２８．アンドゲ
ート６２９を介して高レベルの信号ＳＪが線６０Ｃ上に
出力される。この信号ＳＪが出力されるのは線２２Ｅか
ら信号Ｅが入力されたときである。信号ＳＪは線６０Ｃ
を介してミラー制御回路７４　（第４図）へ送られる。

ミラー制御回路７４はこの信号ＳＪおよび減算器５８（
第４図）から入力される符号信号ＵＤにより＋１又は−
１のトラック数のジャンプをすべくミラー５へ信号を送
出する。このときミラー制御回路７４から、ジャンプ数
を示す信号Ｊ。を線７４Ａを介してエラー補正回路５０
へ送る。

こうして第８図のブロック１１７の動作が終了する。

この後の一回転の間に再びこのジャンプ後のトラックの
アドレスをよみ出す（第８図、ブロック１１８）。さら
にこのよみ出しアドレスについてエラーチェックを行な
い（第８図、ブロック１１９）、エラーありの場合、次
のタイミング信号りの立上がり時にアンドゲート６４６
，６４８がすべてオンとなりアンドゲート６４８から高
レベルの信号が出力される。このときアンドゲート６５
０にはアンドゲート６６４より高レベルの信号が入力さ
れるのでアンドゲート６５０より信号りが高レベルの間
高レベルとなる信号が単１のクロックパルスＣＬＫとし
て線６０Ｅ上に出力される。一方、このときアンドゲー
ト６５６は、フリップフロップ６４０がリセットされた
ためオフ状態にありパルス列発生回路６５２からのパル
ス列を出力しない。

この信号ＣＬＫは現在番地レジスタ５６（第４図）に線
６ＱＥを介して送られる。現在番地レジスタ５６はこの
信号ＣＬＫおよび減算器５８（第４図）からの符号信号
ＵＤに応答して１だけカウントアツプまたはカウントダ
ウンする。こうして、現在番地レジスタ５６にはジャン
プ前の値ＲＲに対して、ＲＲ＋１又はＲＲ−１が記憶さ
れ、ブロック１２０の動作を行なう。その後ブロック１
２１　（第８図）の動作に移る。これはアンドゲート６
６４．オアゲート６２８．オアゲート６６６を介して線
６０Ｈ上にフリップフロップ６６２から出力される高レ
ベルの信号ＲＧをうけて、エラー補正回路５０が行なう
。

ブロック１１９　（第８図）の動作においてエラーなし
と判断された場合、すなわち信号ＯＫが線４ＯＡ上に出
力された場合線６．ＯＤ上に信号ＡＡが出力され、線４
ＯＣ上の信号ＯＤ’　をレジスタ５６ヘセツトする（第
８図、ブロック１２２）。

さらに信号ＲＧによりエラー補正回路５０が線４ＯＡ、
４０Ｂ、４ＯＤ上の信号ＯＫ、ＯＤ。

ＥＶをとり込む（第８図、ブロック１２３）。

その後ブロック１１６の動作に移り、目標番地に到達し
たことが検出されるまでブロック１１６〜１２１又は１
１６〜１２．３の動作がくり返される。目標番地に到達
されたことが検出されたとき、デコーダ６５８は高レベ
ルの信号を出力し、プリップフロップ６６２をリセット
する。

この結果法のブロック１２４以下の処理がエラー補正回
路５０により行われる。これらの処理ならびに説明を省
略したブロック１０９，１１５゜１２１　、．１２３の
処理を、第７図を参照して説明する。

第７図はワンチップのマイクロプロセッサを用いて構成
したエラー補正回路５０を示す。

マイクロコンピュータシステム２５０はマイクロプロセ
ッサ−２５１（例えばインテル社１８０８０型）、入出
力（Ｉｌｏ）バス２５０Ａとマイクロプロセッサ２５１
間のデータの転送を制御するＩ１０バスコントローラ２
５２．マイクロプロセッサ−２５１のステータスを解読
し、Ｉ１０バスコントローラ２５２を制御するステータ
ス制御回路２５３２割込バス２５７Ａを介して入力され
る割込み信号に基づいてマイクロプロセッサ２５１への
割込みを制御する割込制御回路２５４゜マイクロプロセ
ッサ−２５１のマシンサイクルを決定するクロック発生
器２５５．メインメモリ２５６からなる。メインメモリ
２５６は制御プログラムを記憶するためのリードオンリ
ーメモリ（ＲＯＭ）と、入出力データを演算等のために
記憶させるランダムアクセスメモリ（ＲＡＭ）を持つ。

割込みバス２５７Ａにはそれぞれ割込レベル３゜２．１
のためのバスドライバ２５７，２５８゜２５９が接続さ
れている。割込レベルが低い程、割込の優先度が高い。

ランダムアクセスメモリ２７７，２７８，２７９はエラ
ーチェック回路４０から出力されるアドレスデータＯＤ
、ＥＶおよびミラー制御回路７４から出力されるミラー
ジャンプ数Ｊｎをそれぞれ記憶する。このランダムアク
セスメモリへのデータの記憶アドレスはプログラムカウ
ンタ２６６により供給される。

この記憶されたデータは、エラーのあるアドレスの補正
に用いられる。

カウンタ２８８は目標番地検出後のトラックのアドレス
の読込みを繰り返した回数をカウントするためのもので
ある。

マイクロコンピュータシステム２５０の実行プログラム
は２種に分けなれる。これらの選択はバスドライバ２５
７，２５８，２５９にそれぞれ入力される割込みレベル
に依る。バスドライバ２５９に信号りが入力されると、
マイクロプロセッサ−２５１はフリップフロップ６１８
，６２０゜６４０．６６２，６７４　　（第５図）の出
力をとり込み、現在第８図のどのフローの実行中かを識
別する。

バスドライバ２５８に信号Ｐが入力されるとアドレスエ
ラー補正ルーチン（第８図、ブロック１２５）が起動さ
れる。

バスドライバ２５７に信号ＰＰが入力されるとアドレス
の確認ルーチン（第８図、ブロック−１２６）が起動さ
れる。

まず始めにランダムアクセスメモリ２７７〜２７９への
データの取り込みについて説明する。

これは第８図の中のフローの中のブロック１０９゜１１
５．１２１，１２３め動作に対応する。信号Ｐ、ＰＰが
入力されていない条件下で早送り信号Ｊがシーケンスコ
ントローラ６０から線６０Ｇを介して入力されると、こ
の信号Ｊはオアゲート２７５を介してプログラムカウン
タ２６６のりセット端子に入力され、プログラムカウン
タ２６６をＯにリセットする。その後早送りが終了し、
補正用メモリ２７７．２７８，２７９へのデータの記憶
を要求する信号ＲＧが入力されている状態下で信号りが
入力されるとアンドゲート２７１は開となり信号りはノ
アゲート２７０を介してメモリ２７７．２７８，２７９
の書込み端子（ＷＥ）に入力される。同時にこのノアゲ
ート２７０の出力はプログラムカウンタ２も６のトリガ
端子（Ｔ）に入力される。

従ってメモリ２７７．２７８，２７９はプログラムカウ
ンタ２６６で示されるアドレスの所にそれぞれ信号ＯＤ
、ＥＶ、Ｊ　ｎを、信号りの立下り時にとり込む。この
信号りの立下がり時に同時にプログラムカウンタ２６６
はカウントアツプする。

こうして信号りが印加されるごとにメモリ２７７．２７
８，２７９にデータを取り込む。

その後第８図のブロック１１６のテストにより目標番地
が現在番地レジスタ５６　（第４図）に登録されている
ことが検出されると、すで１こ述べたごとく、信号ＲＧ
は低レベルとなる。

信号ＲＧが低レベルとなった結果、ゲート２７１はオフ
となり、メモリ２７７〜２７９の書込み端子に信号りが
送られなくなり、データの書込みが行われなくなる。

さて、マイクロプロセッサ２５１はバスドライバー２５
９から信号りがタイミング信号発生回路２２から線２２
Ｄを介して入力されるごとに、シーケンスコントローラ
６０内のフリップフロップ６１８．６２０，６４０，６
６２，６７４の出力ＦＬＧを線６０Ｌを介してアンドゲ
ート２６８から取り込む命令をＩ１０バス２５０Ａ上に
送出し、とりこまれたフリップフロップの出力から、今
、第８図の動作フローの中のいずれの動作を実行中かを
識別する。

従って信号ＲＧが低レベルになった時点で、このＦＬＧ
信号からマイクロプロセッサ−は第８図のブロック１１
６の処理が終了したことを知る。

このときマイクロプロセッサ２５１はプログラムカウン
タ２６６の内容ｊをアンドゲート２６３を介してメイン
メモリ２５６にとり込む命令を実行する。さらにこの命
令の実行後、現在番地レジスタ５６（第４図）の内容Ｒ
Ｒを線５６Ａ、アンドゲート２６７を介してメインメモ
リ２５６にとり込む命令を実行する。

この後エラー補正回路５０は第８図のブロック１２４以
下の動作を行なう。

信号ＲＧが低レベルとなった時点でエラーが検出された
かをテストする（ブロック１２４）。この検果、エラー
がないことが検出され、エラーチェック回路４ｏの出力
ＯＫが高レベルのときには信号りが高レベルとなった時
刻において第５図のシーケンスコントローラ６０内のア
ンドゲート６７６から高レベルの信号ＰＰが出力される
。この信号ＰＰは線６０Ｊ、バスドライバ２５７を通し
てマイクロコンピュータシステム２５０へ入力される。

この信号を受はマイクロコンピュータシステム２５０は
次の確認動作（第８図のブロック１２５）を行なう。

この確認動作は第９図に示される。ブロック１３１では
メモリ２７８中のデｉりＥＶのうち、現在のトラックの
直前によみ出されたトラックに関するデータ（ＲＩＥ）
と、メモリ２７９中のデータＪｎのうち、そのトラック
から現在のトラックへ到達するために光ビームがジャン
プしたトラック数Ｊｏとの和が、メモリ２７８中のデー
タＥＶのうち現在のトラックに関するデータ（ＲＯＥ）
に等しいか否かをチェックする。

このためにマイクロコンピュータシステム２５０はバス
２５０Ａ上にメモリ２７８内のデータＲＩＥをよみ出す
命令およびそのときのアドレスを送出する。このよみ出
し命令をデコーダ２６１が解読すると、デコーダ２６１
はアンドゲート２６２を開く信号およびプログラムカウ
ンタ２６６に、このアンドゲート２６２から送られるア
ドレス信号をセットする信号（図示せず）を送出する。

さらにデコーダ２６１の出力によりアンドゲート２６５
が開かれ、プログラムカウンタ２６６の出力であるアド
レス信号によりメモリ２７８からよみ出されたデータＲ
ＩＥはメインメモリ２５６によみ出される。同様にその
後データＲＯＥがメモリ２７７からメインメモリ２５６
ヘゲート２６４を介してよみ出される。

同様にその後メモリ２７９からゲート２６６を通してデ
ータＪｏがメインメモリ２５６によみ出される。

これらのデータにより、ＲＩ　Ｅ　＋　Ｊ　ｏ　”　Ｒ
ＯＥがチェックされる。このチェックによりこれらが等
しくないと判断されたときにはブロック１３２（第９図
）の処理がなされる。すなわちメモリ２７７のデータ○
Ｄのうち、現在のトラックの直前によみ出されたトラッ
クに関するデータ（ＲＩＯ）と、メモリ２７９中のデー
タＪｎのうちそのトラックから現在のトラックへ到達す
るために光ビームがジャンプしたトラック数Ｊ。どの和
が、メモリ２７７中のデータ○Ｄのうち、現在のトラッ
クに関するデータＲＯＯとが等しいか否かがチェックさ
れる。ブロック１３１，１３２（第９図）でのテストの
結果、いずれかのテストが成立することが判明したとき
には第８図のブロツク１２７の動作が行われる。すなわ
ち、認識の結果いずれかのテストが成立したとすると、
マイクロプロセッサ−２５ｉは現在よみ出しているトラ
ックの映像の表示を許容する命令をＩ１０バス２５０Ａ
に送出する。デコーダ２６１からこの許容命令を解読し
て得られる許容信号ＣＲが線５０Ｂを介してシーケンス
コントローラ６０　（第５図）内のフリップフロップ６
０８のリセット端子に送られ、これをリセットする。

このフリップフロップ６０８がリセットされた結果、ビ
デオスイッチ１４（第４図）はＦＭ復調回路１２の出力
をＣＲＴ表示装置１１６に送り映像を表示せしめる。

ブロック１３２（第９図）でのテストの結果いずれのテ
ストも成立しないことが判明したときには、第８図のブ
ロック１２６の操作が行われる。

このように第９図に従い確認することによりきわめて確
度の高いエラーチェックがなされたことになる。

なお、以上の処理の間カウンタ２８８のリセット端子に
は、ＯＫ倍信号ゲート２８５，２８７を介して入力され
ているのでリセットされたままである。

一方、信号ＲＧ”が低レベルとなった時点でエラーあり
と判断され（第８図、ブロック１２４）、エラーチェッ
ク回路４０の出力ＯＫが低レベルのときには信号ＰＰが
送出されない。またＯＫ倍信号低レベルのためにカウン
タ２８８はリセットされず、ゲート２８６を介して入力
される信号りが高レベルから低レベルになったときにカ
ウントアツプする。そして同じトラックのアドレスが繰
り返しよみ出され（第８図、ブロック１２９）、エラー
チェック（第８図、ブロック１２４）がなされ、エラー
なしとならない限りこの読出し動作がくり返される。

このくり返し回数が所定値ｍａ（例えば８〜１６）に達
っしたか否かをテスト（第８図、ブロック１２８）Ｌ、
所定値に達したことが検出されると、カウンタ２８８は
オーバーフローし、信号Ｐを出力する。この信号Ｐは線
５０Ａ、ゲート６７２（第５図）を介してシーケンスコ
ントローラ６０内のフリップフロップ６７４　（第５図
）をリセットする。この結果フリップフロップ６７４は
信号ＲＰを出力しない。一方、この信号Ｐはマイクロコ
ンピュータシステム２５０ヘバスドライバ２５８を介し
て送られる。マイクロコンピュータシステム２５０はこ
の信号をうけるとエラー補正動作（ブロック１２６．第
８図）を始める。このエラー補正動作の詳細は第１０図
に示すとおりである。

まず、すでにメインメモリ２５６に記憶されているｊを
参照しつつ、現在のトラックのｉ回前によみ出されたト
ラックに関する、メモリ２７７内のデータＲｉ○とメモ
リ２７８内のデータＲｉ　Ｅを順次よみ出し一致を検出
し、すべてのｉ　　（ｉ＝＝０＝ｊ　）についてこれを
行なう（ブロック２１０）。

比較の結果、すべてのｉについて一致がみられた時には
ＲＯＥと現在番地レジスタ５６（第４図）内のデータＲ
Ｒとの一致を検出する（ブロック２２０）。

このデータＲＲは線５６Ａ、アンドゲート２６７を介し
てメインメモリ２５６に取り込まれる。

この比較の結果、一致がみられたときには第８図のブロ
ック１２７の動作をする。

もし、ブロック２１０での一致検出の結果、すべての１
については一致がみられなかったときにはブロック２３
０に示すように定数ａをＯとしたうえで、ブロック２４
０のテストを行なう。すなわち、現在のトラックをよみ
出す前のａ回前によみ出されたトラックに関するメモリ
２７８内のアドレスデータＥＶのうち、パリティチェッ
クの結果を表わすビット（これをＰａＥとする）が１′
・か否かをみる（ブロック２４０）。ＰａＥ＝Ｏである
ときにはパリティチェックの結果パリティエラーがあっ
た場合である。このときにはブロック２４２の動作に移
る。このブロックではメモリ２７７内の、現在のトラッ
クをよみ出す前のａ回前によみ出されたトラックに関す
るアドレスデータＯＤのうちパリティチェックの結果を
表わすビット（これをＰａＯと表わす）がＩＩ　１　＃
ｌか否かをチェックする。このチェックの結果ＰａＥ＝
Ｏ。

Ｐａ○＝１と判明したときには、ＲａＥ、ＲａＯを入れ
かえる（ブロック２４４）。ここにＲａ　Ｅ　。

Ｒａ　Ｏは、現在のトラックをよみ出す前の、ａ回前に
よみ出されたトラックに関する、それぞれメモリ２７８
，２７７内のデータである。このことをブロック２４６
，２４１に示されるとと＜ａ＝ｊまでくり返す。こうし
て少くともメモリ２７８にはパリティエラーのないデー
タが蓄積される。

しかるにブロック２４２のテストの結果Ｐａ０＝ＩＩ　
Ｏ７１であれば、アドレスエラーとして、画像の表示を
許容する信号ＣＲを線５０Ｂ上に送出しないで、ランダ
ムアクセス動作を停止する。

しかしながら、もしブロック２４１によりａ＝ｊに至る
まで少くともＰａＥ、ＰｏＥの一方がｒｚ　１７１であ
った場合にはブロック２５０の動作を行なう。このブロ
ック２５０の動作はブロック２２０においてＲＯＥ＋Ｒ
Ｒと判定された場合にも行われる。ブロック２５０〜２
６０では順次、ＲＲ−ＪＯ＝ＲＩＥ、ＲＩＥ−Ｊ　１＝
Ｒ２Ｅ、−＝・・・Ｒｊ−Ｉ　　Ｅ　　Ｊｊ−１＝Ｒｊ
Ｅか否かを比較する。これらのブロック２５０〜２６０
での比較の結果、いずれかの比較により不一致があれば
エラーありとする。すべてにおいて一致がみられた場合
には、第８図のブロック１２７の動作をする。

以上のごとくにしてきわめて信頼度の高い目標アドレス
の検出が可能となる。以上の説明において、シフトレジ
スタ２８．２９へのアドレスの読取りを制御するゲート
２６への制御信号ＭＳはシーケンスコントローラ（第５
図）のオアゲート６７０から線６０Ｆ上に与えられる。

このオアゲート６７０への入力はアンドゲート６４２の
出力とオアゲート６６８の出力である。オアゲート６６
８の入力はフリップフロップ６７４の出力とオアゲート
６２８の出力である。

なお、第８図のフローにおいてブロック１２５の動作は
省略し、ブロック１２４の動作によりＮｏと判定された
後、ただちにブロック１２７の動作を行なうことも可能
である。

以上で述べた例は、画像情報ファイルの高信頼性チェッ
ク形ランダムアクセスシステムであるが、特徴の一つで
あるアクセス終了時におけるアドレスエラーの自動補正
およびアクセス終了時のアドレス確認の便宜上、トラッ
キングミラーでのアクセスジャンプ毎にアドレスを読込
み、エラーをチェックし、エラー補正用レジスタ群に登
録を行っている。このような手法は、多重ジャンプの特
性を多少犠牲にしても、確実性（信頼性）を追求した結
果といえる。そこで、早送り移動後における基準アドレ
スが確定した時点で、−回の多重ジャンプの実行で、目
標アドレスまでジャンプを、もし、そのアドレスがエラ
ーを生じていた場合にのみ、周囲のアドレスを読込むこ
とによって、アドレスエラーを自動的に補正させる方法
は、前実施例と比較して信頼性を大きく損うことなく、
アクセス時間の短縮に有効である。

第１１図は本発明による高速形ランダムアクセスシステ
ムのフローチャートを示す。

第８図のフローとの相違は （１）第８図のブロック１０９，１１５，１２１゜１２
３がないこと。

（２）第８図のブロック１１２，１１３がなく、途中で
エラー判定することなくブロック１１４が行われること
。

（３）第８図のブロック１１８，１１９がなく、途中で
エラー判定することなくブロック１２０が行われること
。

（４）　　第８図のブロック１２５がなく、確認するこ
となくモニタ表示が許容されること。

（５）　　第８図のブロック１２８以降の処理が第９図
のブロック１２８以降の処理と異なることである。

第１２図は第１１図のフローを実施するためのシーケン
スコントローラ６０の論理回路図である。

図においてダッシュのついた参照数字の有する素子が新
たに設けられたものである。第５図の参照数字と同じ参
照数子を有するものは第５図の素子と全く同一である。

また第５図の信号を表わす記号と同じ記号で表わされた
信号は第５図の信号と同じ制御を行うための信号である
。

上記（１）により第１２図においては信号ＲＧはブロッ
ク１２８（第１１図）の動作の以降の動作においてのみ
発生されることが第５図の信号ＲＧと異なる。

上記（４）に対応して第１２図の回路からは第５図の信
号ＰＰを発生する回路はない。従ってこの第１２図に対
応してエラー補正回路５０にはバスドライバー２５７　
（第７図）は不要である。

上記（５）と対応して第１２図には停止位置近辺多重ジ
ャンプ要求フラグ用のＲ−Ｓフリップフロップ６８０’
、停止位置復帰要求フラグ用のＪ−にフリップフロップ
６８２’、戻り回数計数用のカウンタ６８４’、アンド
ゲート６８６′が設けられている。勿論（２）、　（３
）に対応して第１２図の信号ＡＡ、ＣＬＫの発生回路は
第５図のそれとは異なるがその詳細は回路図および以下
の動作説明から明らかであるので説明を省略する。

以下第１１図のフローを、第１２図を参照しながら、か
つ第８図のそれとの相違点を中心に説明する。なお第８
図と第１２図で同一番号のブロックは同一の動作ブロッ
クである。ブロック１０６のエラーチェックで合格とな
れば読込んだアドレスを、早送り後の基準アドレスとし
て現在番地レジスタ５６ヘストアしくブロック１０８）
、多重ジャンプ判定ブロック１１０の入力となる。多重
ジャンプ判定（１１０）のためのレジスタ６３６（第１
２図）のデータｍ１＝２に固定し、ｍ１以上あれば、多
重ジャンプ（±ｎジャンプ）を実行しくブロック１１１
）、ただちに、この多重ジャンプ数を現在番地レジスタ
５６　（第４図）の内容（ＲＲ）に加算し、再びレジス
タ５６ヘストアしくブロック１１４）、多重ジャンプ判
定（ブロック１１０）へ戻る。このとき、レジスタ６５
４（第１２図）の値ｎは２に選ぶ。ブロック１１０にお
いて多重ジャンプの必要がないと判定したとき（即ちｍ
１＝２であるので）、現在番地レジスタ５６の値と目標
値との誤差が＋１又はＯ番地の場合には、ブロック１１
６の目標番地到達判定を行い、もし±１番地の誤差があ
れば、ブロック１１７における＋１又は−１のシングル
ジャンプを実行し、直ちに現在番地レジスタ５６へＲＲ
＋１又はＲＲ−１の値をストアしくブロック１２０）、
その後のブロック１１０て戻る。ブロック１１６の判定
で、目標アドレスに到達していると判定したとき（この
ときの現在アドレスは、通常においては予測アドレスを
示している）、奇数フィールドアドレスと偶数フィール
ドアドレスのそれぞれについてパリティピットをチェッ
クし、双方の一致度をチェックしくブロック１２４）、
もし合格°　であれば現在番地レジスタ５６の内容ＲＲ
が正常値であると判定し、モニタテレビ画面上に映像を
表示しくブロック１２７）、ランダムアクセス動作を糾
了させる。エラーチェック（ブロック１２４）において
、アドレスエラーであると判定したときは、ブロック１
２４→ブロツク１２８→ブロツク１２９のループをエラ
ー補正回路５０によりｍ３回実行させ、それでもアドレ
スエラーが生じている場合のみ、自動補正レジスタ群へ
、最終アクセス近辺のアドレス記録状況を登録させる。

即ち、アクセス停止後のくり返しチェックの回数がｍ３
より大になるとエラー補正回路５０内のカウンタ２８８
（第７図）がオーバフローし、信号Ｐが出力される。こ
の信号Ｐの立上りによって多重ジャンプ要求フラグ用フ
リップフロップ６８０′はセットされ、多重ジャンプ指
令Ｕ′を線６０Ｍ（これは第４図には示されていない）
を介してミラー制御回路７４へ出力する。このときオア
ゲート６６７′、アンドゲート６２７および線６０Ｂを
介して信号ＭＪがミラー制御回路７４へ出力される。ミ
ラー制御回路７４はこの信号Ｕ′とＭＪの両方を受けた
とき−Ｊｍ　（Ｊｍ＝５〜１０）のトラック数だけのジ
ャンプをするように構成されている。

こうして−Ｊｍだけ多重ジャンプを連続的に実行させる
（ブロック１３８）。このときフリップフロップ６８０
′の高レベル出力Ｕ′はオアゲー１−６６７’　、６７
０を介して線６０Ｆ上に送出さ゛れる。この線６０Ｆ上
の信号ＭＳはアンドゲート２６　（第４図）に送られ、
そこでシフトレジスタ２８．２９に新しいジャンプ先の
トラックのアドレス信号の取込みを許可する。こうして
ディスク１回転後に新しいアドレス信号がとり込まれる
（ブロック１５０）。またフリップフロップ６８０′の
高レベル出力Ｕ′はオアゲート６６６′を介して線６０
Ｈ上に送られる。この線６０Ｈ上の信号ＲＧはエラー補
正回路５０に送ら九、よみ込まれたアドレス信号を補正
用メモリ２７７゜２７８に取り込むことを指示する。こ
うしてブロック１５１の動作が行われる。このときパル
スＤの立下がりによって、フリッププロップ６８０′の
内容はフリップフロップ６８２′へ移され、フリップフ
ロップ６８２′をセットする。フリップフロップ６８２
′のセット時に端子Ｑの出力の立下がり時にフリップフ
ロップ６８０′はリセットされる。

フリップフロップ６８２′の出力Ｕ′は線６ＯＮ（これ
は第４図では図示されていない）を介してミラー制御回
路７４へ送られる。このときＵ’はオアゲー）−６３０
’、アンドゲート６２９を介して線６０Ｃ上に出力され
る。この線６０Ｃ上の信号ＳＪはミラー制御回路７４へ
送られる。

ミラー制御回路７４はこれらの信号Ｕ”とＳＪをうけて
先の−Ｊｍのジャンプ方向と逆の方向へ１トラップ分ジ
ャンプするように構成されている。

こうしてブロック１５３の動作が行われる。

信号Ｕ″はオアゲート６６８’　、６７０を介して線６
０Ｆ上に送られる。この線６０Ｆ上の信号ＭＳはシフト
レジスタ２８．２９　（第４図）への番地の取り込みを
指示する。こうして１回転後に新しいジャンプ後のトラ
ックのアドレスがエラー補正回路５０内の補正用メモリ
２７７．２７８に取り込まれる。このときミラー制御回
路からのジャンプ数信号Ｊｍが補正用メモリ２９７にと
り込まれる。

こうしてブロック１５０の動作が行われる。以後ブロッ
ク１５１，１５３，１５０の動作がＪｍ回くり返される
。このくり返し回数がＪｍをこえるとブロック１２６の
動作に移る。くり返し回数ＪｍがＪｍをこえたか否かの
チェックはカウンタ６８４′により行われる。すなわち
、フリップフロップ６８２がセットされた後、パルスＤ
が入力されるたびにアンドゲート６８６′が開かれ、カ
ウンタ６８４′は１だけカウントアツプする。

こうしてＪｍ回の信号りが入力され従ってＪｍ回の＋１
ジヤンプが行われた後に、Ｊｍ＋１回目の信号りが入力
されたとき、信号りの立上がり時にカウンタ６８４′は
オーバフローし、１を出力する。これに、上りフリップ
フロップ６８２′がリセットされる。こうして信号Ｕは
もはや出力されず、＋１ジヤンプが中止される。エラー
補正回路５０は線６０Ｌ′を介してフリップフロップ６
８０’　、６．８２’の出力を監視しており、このフリ
ップフロップ６８２の出力が高レベルより低レベルに達
したときにエラー補正ルーチン１２６を行なう。

以上のようにして高速に、かつ、アドレスの検出を正確
に行なうことができる。

〔発明の効果〕

以上述べた如く本発明によれば、対象トラックを変化さ
せて目標トラックを検索する場合、対象トラックの識別
信号を検出することなく対象トラックを複数ずつ変化さ
せるマルチジャンプにより行なうので、ジャンプに要す
る時間が大幅に短縮され、アクセス時間の短縮に効果あ
る。

【図面の簡単な説明】

第１図はビデオディスク記録状態図、第２図は読出し信
号図、第３図はアドレス信号およびこれに関連するタイ
ミング信号図、第４図は映像ファイルシステムブロック
図、第５図はシーケンスコントローラの論理回路図、第
６図はエラーチェック回路のブロック図、第７図はエラ
ー補正回路のブロック図、第８図は第４図の装置の動作
フローチャート、第９図は第８図のブロック１２５の詳
細フローチ ヤード、第１Ｏ図は第８図のブロック１２６の詳細フロ
ーチャート図、第１１図は本発明の実施例の動作のフロ
ーチャート、第１２図はそのシーケンスコントローラの
論理展開図゛。 ５８：減算器、２５０：マイクロコンピュータシステム
、２７７〜２７９：メモリ 第７図 第２区 第　３図 Ｃ′Ｅ）−−−−一一−−→−−−−」上菊４凶 掬も　　乙　　図 第７区 第２問

Claims (1)

【特許請求の範囲】
1. １、識別信号が記録されたトラックを有する記録媒体上
   に、第１の移動手段により位置制御されるヘッドから光
   スポットを照射し、該光スポットの位置する対象トラッ
   クの識別信号と所望トラックに対応する識別信号との差
   を検出し、その差の値と所定値とを比較し、該差の値が
   該所定値より小さくなるまで、該ヘッド内に設けられた
   第２の移動手段により該光スポットの照射位置を移動さ
   せて該光スポットの位置する対象トラックを複数ずつ繰
   り返し変化せしめ、該対象トラックの識別信号を検出す
   ることなく該対象トラックの変化数だけ該差の値を変化
   せしめ、該差の値が該所定値より小さいときには該差の
   値に応じて該第２の移動手段により該光スポットの照射
   位置を移動させて該光スポットを該所望トラックに位置
   づけることを特徴とするランダムアクセス方法。