JPH0221055B2

JPH0221055B2 -

Info

Publication number: JPH0221055B2
Application number: JP13414885A
Authority: JP
Inventors: Masatoshi Ootake; Takeshi Maeda; Moriji Izumida
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-06-21
Filing date: 1985-06-21
Publication date: 1990-05-11
Also published as: JPS6129426A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、高密度記録の回転記録体のランダム
アクセス方法、とくに、アクセス時間の短縮に好
適なランダムアクセス方法に関する。

〔発明の背景〕

従来の磁気デイスクによる映像情報フアイルで
は、トラツク間隔が広く（約500μm）、機械的位
置の検出によるのみで、任意番地の高速検索が可
能であつた。

また、光ビームによつて映像情報を再生する光
ビデオデイスク装置による任意番地の高速検索に
関しては、昭和51年６月16日付の当社出願による
「アドレス記録再生方式」〔特願昭51−69794号
（特開昭52−153403号）〕の手法がとられている。

この発明は、回転記録体に多数のを記録してお
き、そのうちの１つを選択し、そのトラツクに記
載された映像情報を再生するものである。このト
ラツクの選択用に用いるアドレス信号を、各トラ
ツクにあらかじめ記録しておき、このアドレス信
号が所定のアドレスか否かを検出しながら、所定
のアドレスに至らしめるアクセス方式であるた
め、１トラツクごとに検索照合するのでは時間が
かかるという問題がある。即ち、アドレス信号を
検出するには最大でデイスク一回転の時間（１／
30秒）が必要となり、１トラツク毎にアドレス照
合しながらジヤンプを行なうためには、例えば、
30本のトラツク差を修正するためには１秒間かか
ることになる。なお、移動差が大きいときには、
ヘツド送り装置により早送りされるが、ヘツド送
り装置の送り誤差は数10ミクロン程度あり、ジヤ
ンプによるトラツク差の修正は必要である。

〔発明の目的〕

本発明は、記録媒体上に事前の番地付けされた
トラツクを、任意に高速で検索せしめる装置にお
いて、アクセスに要する時間、特にジヤンプに要
する時間を短縮するためのランダムアクセス方法
を提供することを目的とする。

〔発明の概要〕

かかる目的を達成するため、本発明では、識別
信号が記録されたトラツクを有する記録媒体上
に、第１の移動手段により位置制御されるヘツド
から光スポツトを照射し、この光スポツトの位置
する対象トラツクの識別信号と所望トラツクに対
応する識別信号との差を検出し、その差の値と所
定値とを比較し、該差の値が所定値より小さくな
るまで、ヘツド内に設けられた第２の移動手段に
より光スポツトの照射位置を移動させて対象トラ
ツクを複数ずつ変化せしめるマルチジヤンプを繰
り返し、そのマルチジヤンプ中は、対象トラツク
の識別信号を検出することなく、対象トラツクの
変化数だけ上記差の値を変化せることを特徴とす
る。

〔発明の実施例〕

第１図はは、ビデオデイスク９４の記録状態を
示すものである。デイスク９４は矢印９８の方向
に毎分1800回転で中心軸９９のまわりに回転して
おり、その１回転により連続した記録溝（トラツ
ク）からNTSC方式による１画面（１フレーム）
すなわち、２フイールドに相当する周波数変調さ
れた信号が読出される。記録溝は、円中心に向つ
てスパイラル状となつており、各フレームに対す
る記録溝には、そのフレームの番地が記録されて
いる。記録溝の間隔は2μmである。ビデオデイス
ク９４に記録された点７１から点７２に至る記録
溝７４を仮にＫ番地とするとその内側の点７２か
ら７３に至る記録溝７４′はＫ＋１番地となり、
それぞれには、後述のエラーチエツクおよびエラ
ー補正を目的として、面上の２つの直径９５，９
６で囲まれた２つの領域９７，９７′には互いに
同一のアドレスを示す奇数フイールドアドレスと
偶数フイールドアドレスが記録されている。第２
図は、記録溝７４の復調波形Ｖを示す。奇数フイ
ールド期間を７８、偶数フイールド期間を７８′
としたとき、７５は奇数フイールドの垂直同期パ
ルス期間７６は奇数フイールドアドレス信号期
間、７７は奇数フイールド映像信号期間を示し、
７５′，７６′，７７′は、偶数フイールドにおけ
る各種信号期間でそれぞれが、奇数フイールドに
おける期間７５，７６，７７に対応している。第
３図Ａは第２図における奇数フイールドアドレス
信号期間７６の信号Ｖの拡大図である。アドレス
信号はｎビツトのアドレスビツトと１ビツトのパ
リテイビツトからなる（ｎ＋１）ビツトの信号で
ある。隣接する水平同期パルス７９の間に位置す
る。水平走査期間にはこの（ｎ＋１）ビツトのう
ちの２ビツトの信号が含まれている。図において
2⁰，2¹，…2^n-1はそれぞれ第１番目から第ｎ番目
までのアドレスビツトを表わし、Ｐはパリテイビ
ツトを表わす。偶数フイールドアドレス信号期間
７６′にも同く同じように、アドレス信号が含ま
れており、かつそのアドレス信号は奇数フイール
ドアドレス信号期間７６に含まれているアドレス
信号と同じアドレスを表わすためのものである。
第４図は本発明の理解を容易にするための映像フ
アイル装置の概略ブロツク図である。第５図はシ
ーケンスコントローラ６０の詳細論理回路図であ
る。第６図はエラーチエツク回路４０の概略ブロ
ツク図である。第７図はエラー補正回路の概略回
路図である。第８図は第４図のフアイル装置動作
の流れを示すフローチヤートである。以下第８図
のフローに従い、かつ第５図〜第７図を参照しな
がら第４図の装置の構成および動作を説明する。

この装置の電源投入後、キーボード５２により
目標番地を線５２Ｂを介して目標番地レジスタ５
４へ送り、さらにキーボード５２から起動信号Ｔ
を線５２Ａを介して送出することにより目標番地
レジスタ５４に目標番地をセツトする（第８図、
ブロツク１０１）。このとき、起動信号Ｔはシー
ケンスコントローラ６０に同時に送られ、それに
探索動作開始を知らせる。シーケンスコントロー
ラ６０内のＲ−Ｓフリツプフロツプ６０８（第５
図）はこの信号Ｔによりセツトされる。その高レ
ベル出力は線６０Ｋを介してビデオスイツチ１４
をオフとする。これによりモニタ表示が禁止され
る（第８図、ブロツク１０２）。

目標番地レジスタ５４の出力と現在番地レジス
タ５６の出力とは減算器５８に入力されそこでそ
の両出力の差が計算される。この減算の結果、差
の絶対値Ｙが線５８Ａ上に、差の符号UDがボロ
ー端子BOから線５８Ｂ上に出力される。ランダ
ムアクセス開始前には現在番地レジスタ５６には
読出しヘツド１０が現在読出し可能となつている
トラツクのアドレスまたは、そのトラツクのアド
レスと予測されるアドレスが記憶されている。

シーケンスコントローラ６０は、第５図に示す
ごとく、差信号Ｙをレジスタ６１２に記憶された
値m₂との大小を比較器６１０で比較する。m₂は
たとえば32に選ばれる。この差信号がm₂以上又
はm₂より小かに応じて比較器６１０からは高レ
ベル又は低レベルの信号が出力され、アンドゲー
ト６１６へ送られる。アンドゲート６１６へは遅
延回路６１４で遅延された起動信号Ｔが入力され
る。遅延回路６１４は、比較器６１０から差信号
Ｙとm₂の確定した比較結果が出力された後に、
起動信号Ｔをアンドゲート６１６へ出力するよう
に、起動信号Ｔを遅延する。このアンドゲート６
１６の出力はフリツプフロツプ６１８のセツト端
子へ入力される。従つてフリツプフロツプ６１８
はＹ≧m₂のときはセツトされ、Ｙ＜m₂のときは
セツトされない。Ｙがm₂以上か否かのチエツク
は、読出しヘツド１０をモータ８３によつて高速
に移動せるか否かをきめるために行われる。従つ
てこのフリツプフロツプ６１８の出力はモータを
早送りせるか否かの判断（第８図ブロツク１０
３）結果を示すことになる。

フリツプフロツプ６１８がセツトされ、早送り
信号Ｊを送出すると、早送り動作（第８図、ブロ
ツク１０４）が次のように行われる。

シーケンスコントローラ６０から線６０Ａを介
して、フリツプフロツプ６１８の高レベル出力Ｊ
が第４図の送りモータ制御回路７０へ送られる。
一方、この送りモータ制御回路７０には、減算器
５８から、差信号Ｙおよび符号信号UDがそれぞ
れ線５８Ａ，５８Ｂを介して入力される。送りモ
ータ制御回路７０は、これらの信号を受け、差信
号Ｙで示されたアドレス差に相当する距離をかつ
符号信号UDで示される移動方向へ、読出しヘツ
ド１０を移動せしめる信号を、モータ８３へ線７
０Ａを介して送出する。モータ８３はこの信号に
応答して回転し、その結果読出しヘツド１０を所
定量移動せしめる。

読出しヘツド１０はレーザ２と、これからの光
を反射するミラー３、ハーフミラー４およびミラ
ー５、フオーカスレンズ６、フオトセル７ならび
にアンプ８よりなる。これらの部品は機械的に相
互に固定されており、これらの部品全部がモータ
８３によつて移動される。

このモータ８３が所定の回転を行ない、その結
果、読出しヘツド１０が目標アドレスのトラツク
の近傍に移動されると、送りモータ制御回路７０
は早送り終了を示す信号FEを線７０Ｂを介して
シーケンスコントローラ６０へ送出する。この信
号FEはフリツプフロツプ６１８のリセツト端子
Ｒに入力される。従つてフリツプフロツプ６１８
はこの信号FEによりリセツト状態になる。

このフリツプフロツプ６１８の出力Ｊは反転さ
れたうえでフリツプフロツプ６２０のトリガ端子
（Ｔ）に入力される。従つて、フリツプフロツプ
６２０は、フリツプフロツプ６１８がリセツトさ
れたときにセツトされる。従つてフリツプフロツ
プ６２０は早送り動作が終了したことを示す信号
を出力する。なお早送り信号Ｊは同時にエラー補
正回路５０へ線６０Ｇを介して送られ、エラー補
正回路に早送り中であることを示す。

この早送り後においては番地読取り動作１０５
が次のようにして送られる。デイスク９４から反
射された光はミラー５、ハーフミラー４を通して
フオトセル７で検出されたアンプ８によつて増巾
される。このとき、第４図に図示されていないト
ラツキング装置により、デイスク９４上に照射さ
れた光スポツトの位置と記録溝の位置とのずれを
検出し、この信号をミラー制御回路に送り、ミラ
ー５の偏向角を制御の、これにより光スポツトの
位置と記録溝の位置とを合せる（トラツキングす
る）。アンプ８によつて増巾されたFM波は、FM
復調回路１２で復調され、NTSCのビデオ信号
（第２図Ｖ）に変換される。このビデオ信号Ｖは
同期信号分離回路１８と、アドレス信号抜取り回
路２４、さらにモニタ表示のためのビデオスイツ
チ１４へ分配される。同期信号分離回路１８によ
つて水平同期パルスと垂直同期パルスがビデオ信
号Ｖから分離され、これらのパルスは、ノイズリ
ミツタを含むAFC（自動周波数調整）回路２０に
よつて周波数調整がなされ、かつドロツプアウト
成分などのノイズを除去された後、タイミング信
号発生回路２２および回転モータ制御回路７６へ
入力される。回転モータ制御回路７６は、入力さ
れた水平同期パルス、垂直同期パルスを内蔵の水
晶発振器による基準パルスと比較しながら、回転
モータ７８を毎分1800回転で駆動する。

タイミング信号発生回路２２は、水平同期パル
スおよび垂直同期パルスに応答して、第３図に示
す、アドレス情報読取りのためのタイミング信号
Ｂ，Ｃ，Ｄおよびミラー５のジヤンプのタイミン
グを制御する信号Ｅを発生する。

タイミング信号Ｂはアドレスビツトだけを信号
Ｖから抜取るためのタイミング信号であり、タイ
ミングＣは抜取られたアドレス信号を読取るため
のタイミング信号、さらにタイミング信号Ｄは、
偶数フイールドの場合にのみ発生し、その立上り
エツヂ８０はアドレス信号読取結果の判定タイミ
ングを定めるものであり立下りエツジ８１はその
判定を実行するタイミングを定めるものである。
（詳細は後述する。）一方、アドレス信号抜取り回
路２４は、タイミング信号発生回路２２から線２
２Ｂを介して入力されるタイミング信号Ｂでビデ
オ信号からアドレス信号のみを抜取り、アンドゲ
ート２６を介して（ｎ＋１）ビツトの容量を有す
るシフトレジスタ２８のデータ入力端子へ入力す
る。アンドゲート２６はシーケンスコントローラ
６０からの線６０Ｆ上の信号MSにより制御さ
れ、送りモータ８３により目標番地付近に読出し
ヘツドが移動し、番地情報をよみ取るべき時刻に
おいて開状態となる。シフトレジスタ２８はタイ
ミング信号発生回路２２から線２２Ｃを介してそ
のクロツク端子に入力されるタイミング信号Ｃを
シフトクロツク信号として、（ｎ＋１）ビツトの
アドレス信号を順次１ビツトずつ読込んでゆく。
これで奇数フイールドアドレスがシフトレジスタ
２８にまず格納される。更にそのフイールドに続
く偶数フイールドアドレスの読取時に、タイミン
グ信号Ｃに応答してシフトレジスタ２８からすで
に記憶されている奇数フイールドアドレス信号が
順次同じく（ｎ＋１）ビツトの容量のシフトレジ
スタ２９へ入力される。シフトレジスタ２９は線
２２Ｃを介して入力されるタイミング信号Ｃをシ
フトクロツクとして入力信号を順次記憶する。こ
の間シフトレジスタ２８はシフトレジスタ２９の
記憶動作と並行して新しく偶数フイールドアドレ
スを格納する。こうしてシフトレジスタ２８，２
９には目標番地付近の１つの画面に対する偶数奇
数のフイールドのアドレスが記憶される。こうし
て番地読取り動作（第８図、ブロツク１０５）が
行われる。次にシフトレジスタ２８，２９の内容
がエラーチエツク回路４０へそれぞれ線２８Ａ，
２９Ａを介して入力され、エラーの有無が判定さ
れる（ブロツク１０６）。

第６図はエラーチエツク回路４０の詳細を示
す。コンパレータ４３はシフトレジスタ２８，２
９からそれぞれ線２８Ａと２９Ａを介して入力さ
れる偶数フイールドアドレス信号、奇数フイール
ドアドレス信号を比較し、これらが一致しておれ
ば線４３Ａ上に高レベルの一致信号を出力する。
パリテイチエツカ４１，４２はそれぞれ、上記の
偶数フイールドアドレス信号、奇数フイールドア
ドレス信号のパリテイチエツクを行ないその結果
を線４１Ａ，４２Ａ上に出力する。すなわち、
各々の（ｎ＋１）ビツトのアドレス信号のうち
“１”であるビツト数が奇数又は偶数であるかに
応じて、パリテイエラーがない又はあることを示
すための高レベル又は低レベルの信号をそれぞれ
の回路が出力する。アンドゲート４４の出力線４
０Ａ上には、従つて、偶数フイールドアドレス信
号と奇数フイールドアドレス信号が互いに一致
し、かついずれもパリテイエラーを有しないとき
のみ高レベルとなる信号OKが出力される。この
信号OKは第４図のエラー補正回路５０、シーケ
ンスコントローラ６０へ線４０Ａを介して送られ
る。パリテイチエツカ４１と４２の出力線４１
Ａ，４２Ａ上の信号と、線２８Ａ，２９Ａ上の偶
数および奇数フイールドアドレスビツト（パリテ
イビツトを除くｎビツト）とは、それぞれ偶数、
奇数フイールドデータEV，ODとして第４図の
エラー補正回路５０へ線４０Ｄ，４０Ｂを介し
て、それぞれ送られる。また線２９Ａ上の奇数フ
イールドアドレスビツト（ｎビツト）は信号
OD′として線４０Ｃを介して第４図の現在番地レ
ジスタ５６へ送られる。

こうしてエラーチエツクの動作（第８図、ブロ
ツク１０６）が終了する。もし、エラーチエツク
の結果、エラールありと判定された場合には、＋
１ジヤンプ動作（第８図、ブロツク１０７）に移
る。この動作はシーケンスコントローラ６０（第
５図）において次のように処理される。信号OK
が出力されず、従つてアンドゲート６２２は開か
ず、従つて、早送り終了後にセツトされているフ
リツプフロツプ６２０はリセツトされることはな
い。このフリツプフロツプ６２０の出力はオアゲ
ート６２８を介してアンドゲート６２９に入力さ
せる。この状態でタイミングパルス発生回路２２
（第４図）から線２２Ｅを介して、信号Ｄに約１
水平走査期間だけ遅れて出力されるパルスＥによ
りアンドゲート６２９がオンとなり、線６０Ｃを
介して高レベルの信号SJがミラー制御回路７４
（第４図）へ送られる。ミラー制御回路７４はこ
の信号をうけて１トラツク分だけ無条件に光スポ
ツトが移動するように、ミラー５の偏向角を制御
する信号を線７４Ｂ上に出力する。

こうして＋１ジヤンプ動作（第８図、ブロツク
１０７）が終了し、再びブロツク１０５（第８
図）の番地読取り動作を行なう。この番地読取り
動作の結果エラーなしと判断された場合には読取
り番地を現在番地レジスタ５６（第４図）へ記憶
する動作（第８図、ブロツク１０８）を第５図に
示すシーケンスコントローラ６０により次のよう
に行われる。すなわち、エラーチエツク回路４０
により高レベルのOK信号が線４０Ａ上に出力さ
れた状態において、パルスＤがシーケンスコント
ローラ６０内のアンドゲート６２２に入力される
と、このゲートは開となり、パルスＤは微分回路
６２４を介してかつ反転された後フリツプフロツ
プ２０のリセツト端子Ｒに入力される。この結
果、フリツプフロツプ６２０はパルスＤの立下が
り時にリセツトされる。このフリツプフロツプ６
２０の出力とアンドゲート６２２の出力は、前者
はオアゲート６３０を通して、後者は直接に、ア
ンドゲート６３２に入力される。

この結果アンドゲート６３２からは高レベルの
信号AAがパルスＤが高レベルである間だけ出力
される。しかもこの信号AAは１回出力される
と、その後フリツプフロツプ６２０がリセツトさ
れるためにその後は出力されない。

この信号AAは線６０Ｄを介して現在番地レジ
スタ５６（第４図）へ送られる。このレジスタ５
６は、この信号AAを受けて、線４０Ｃを介して
入力される読取られたアドレス信号OD′を取り込
む。こうして、読取番地をレジスタ５６へ取り込
む動作（第８図、ブロツク１０８）が終了する。

この動作とほとんど並行して読取り番地をエラ
ー補正回路５０内の補正用メモリに記憶する動作
（第８図、ブロツク１０９）が行われる。すなわ
ち、フリツプフロツプ６２０の高レベルの信号
SJはオアゲート６２８，６６６を介して線６０
Ｈ上に送られる。この線６０Ｈ上の信号RGはエ
ラー補正回路５０へ送られ、その回路内の補正用
メモリに読取り番地信号EV，ODを取り込むこ
とを指示する。

このときのエラー補正回路５０の動作は後で説
明する。

第８図のブロツク１０３において早送りが必要
か否かチエツクされた結果、Ｙ＜m₂であり早送
りが必要でないと判断された場合およびブロツク
１０９の動作が終了した場合には、ブロツク１１
０のテストが行なわれる。前者の場合には、フリ
ツプフロツプ６１８はセツトされず、リセツトさ
れたままである。従つて早送り信号Ｊは出力され
ない。またフリツプフロツプ６２０は、トリガ信
号が入力されないのでリセツトされたままであ
る。

また、第８図のブロツク１０９による動作の終
了後においてはフリツプフロツプ６１８と６２０
はリセツトされた状態である。この状態において
は、第８図のブロツク１１０の±ｎジヤンプ（マ
ルチジヤンプ）が必要か否かのチエツクが次のよ
うに、差信号Ｙが所定値より大きいか否かを判断
することにより行われる。

フリツプフロツプ６４０は遅延回路６１４を介
して与えられる起動信号Ｔによりセツトされる。
減算器５８（第４図）より入力される差信号Ｙは
コントローラ６０内の比較器６３４において、レ
ジスタ６３６内に記憶された値（m₁）と比較さ
れる。この値は例えば２〜８のいずれかにえらば
れうるがここでは例として３とする。

比較器６３４はＹがm₁より小さいときに高レ
ベルの信号を出力する。フリツプフロツプ６１
８，６２０がリセツト状態にあると、アンドゲー
ト６３８は、ノアゲート６２６を介して入力され
る高レベルの信号が供給され、比較器６３４から
入力される高レベルの信号とともにアンドゲート
６３８はオン状態になる。この結果フリツプフロ
ツプ６４０はリセツトされる。一方、比較器６３
４はＹがm₁以上のときには高レベルの信号を出
力しない。従つてフリツプフロツプ６４０はリセ
ツトされない。結局、フリツプフロツプはＹと
m₁との比較結果、すなわち、±ｎジヤンプが必要
か否かを表示する。こうして第８図のブロツク１
１０の動作が終了する。

Ｙ＞m₁のときには±ｎジヤンプ（マルチジヤ
ンプ）を行なう（第８図、ブロツク１１１）。す
なわち、ミラー制御回路７４によりミラー５の偏
向角を±ｎトラツク分だけ変化せしめる。このた
めの制御は次のように行われる。フリツプフロツ
プ６１８，６２０がともにリセツト状態にあると
ノアゲート６２６は高レベルの信号が出力する。
一方フリツプフロツプ６４０はセツトされた状態
にあるのでゲート６４２はオン状態にある。アン
ドゲート６２７に、信号Ｅが線２２Ｅを介してタ
イミング信号発生回路２２から入力されたとき、
このアンドゲート６４２の高レベル信号はマルチ
ジヤンプ指示用の信号MJとして線６０Ｂを介し
てミラー制御回路４（第４図）へ入力される。ミ
ラー制御回路はこの信号MJおよび線５８Ｂを介
して減算器（第４図）から線５８Ｂを介して入力
される符号信号UDに応答してミラー５の偏向角
を＋ｎ又は−ｎトラツク分のみ変化せしめる信号
を送出する。こうして±ｎジヤンプの動作が、パ
ルスＥが高レベルにある間に終了する（第８図、
ブロツク１１１）。このジヤンプ後ミラー制御回
路７４はジヤンプ数を示す信号Jnを線７４Ａを
介してエラー補正回路５０へ送り、そこで記憶さ
れる。この後、次の１回転の間に奇数フイールド
アドレスと偶数フイールドアドレスがシフトレジ
スタ２９と２８（第４図）にそれぞれ読取られる
（第８図、ブロツク１１２）。このよみとられたア
ドレスはエラーチエツク回路４０においてエラー
チエツクされる（第８図、ブロツク１１３）。こ
のエラーチエツクの結果、エラーなしと判定した
場合には、読取られた番地OD′を現在番地レジス
タ５６へセツトする動作（第８図、ブロツク１０
８）が行われる。この動作は次のように行われ
る。第５図に示されるシーケンスコントローラ６
０内のアンドゲート６２２にはエラーチエツク回
路４０から高レベルの信号OKが入力されるの
で、パルスＤがこのアンドゲート６２２に入力さ
れたとき、アンドゲート６２２は高レベルの信号
を出力する。この出力はアンドゲート６３２に入
力される。アンドゲート６３２の今一つの入力端
子にはアンドゲート６４２、オアゲート６４４と
６３０を介してフリツプフロツプ６４０から高レ
ベルの信号が入力されている。従つてアンドゲー
ト６３２からは信号Ｄがアンドゲート６２２に入
力されている間高レベルの信号AAを出力する。
この信号AAは、すでに述べたように現在番地レ
ジスタ５６（第４図）にアドレスデータOD′を取
り込ませる。

こうして第８図のブロツク１０８の動作が終了
すると第８図のブロツク１０９の動作が行われ
る。このためにはアンドゲート６４２からの高レ
ベル信号をうけてオアゲート６６６から出力され
る高レベルの信号RGにより、エラー補正回路５
０にて行われる。

一方、第８図のブロツク１１３のエラーチエツ
クの結果、エラーありとされた場合、第８図のブ
ロツク１１４の動作が第５図のシーケンスコント
ローラ６０により次のように行われる。すなわ
ち、この場合には信号OKがエラーチエツク回路
４０から出力されないのでコントローラ６０内の
アンドゲート６２２はオフのままであり線６０Ｄ
上には信号AAは出力されない。そのかわりに、
アンドゲート６４８から高レベルの信号が出力さ
れる。すなわちアンドゲート６４６はOKの反転
信号およびアンドゲート６４２の高レベル信号が
入力されているのでオンである。アンドゲート６
４８には信号Ｄとこのアンドゲート６４６の高レ
ベル出力が印加されるのでオンとなる。従つてア
ンドゲート６４８は信号Ｄが印加されている間だ
け、高レベルの信号を出力する。

この高レベルの信号はパルス列発生回路６５２
を起動する。この回路６５２はレジスタ６５４に
記憶された値（ｎ）に等しい数のパルス列を発生
する。このｎはm₁より小さく、例えば２に選ば
れる。この回路６５２の出力はアンドゲート６５
６へ入力される。アンドゲート６５６は、アンド
ゲート６４２からの高レベル信号により開状態に
あるので、この入力されたパルス列をそのまま出
力する。このパルス列信号は信号CLKとして線
６０Ｅを介して現在番地レジスタ５６（第４図）
に入力される。この現在番地レジスタ５６はアツ
プ、ダウン可能なカウンタにて構成されており、
この信号CLKに応答しかつ減算器５８（第４図）
から線５８Ｂを介して入力されている符号信号
UDに応答してｎだけカウントアツプ又はカウン
トダウンする。こうして現在番地レジスタ５６に
は±ｎジヤンプに対応して、ジヤンプ前の番地を
RRとするとRR＋ｎ又はRR−ｎの値が記憶され
る（第８図、ブロツク１１４）。

この動作の後、第８図のブロツク１１５の動作
が行われる。この動作は第８図のブロツク１１３
においてエラーなしと判断された場合と同じく信
号RGが高レベルであり、エラー補正回路５０に
おいてこの信号RGに応答して行われる。

第８図のブロツク１０９，１１５の動作の終了
後は再びブロツク１１０が第５図のシーケンスコ
ントローラにて行われる。

現在番地レジスタ５６（第４図）に新しいアド
レス値を設定したときの差信号Ｙとレジスタ６３
６との値が比較器６３４で比較される。

この比較器６３４から高レベル信号が出力され
ないかぎりブロツク１１１から１０９または１１
５までの動作がくり返される。Ｙm₁となり比
較器６３４から高レベル信号が出力されるとブロ
ツク１１６の動作が始まる。

比較器６３４からの高レベル信号によりフリツ
プフロツプ６４０はリセツトされる。この結果、
それまでフリツプフロツプ６４０の高レベル信号
で閉状態にあつたアンドゲート６６４は開状態と
なりフリツプフロツプ６６２の出力をそのまま出
力する。フリツプフロツプ６６２は遅延回路６１
４の出力によつてセツトされている。

デコーダ６５８には差信号Ｙが入力され、その
出力はアンドゲート６６０を介してフリツプフロ
ツプ６６２のリセツト端子に入力される。このデ
コーダ出力は信号Ｙが０と等しい時高レベルの信
号を出力する。フリツプフロツプ６７４はすでに
遅延回路６１４の出力がオアゲート６７２を介し
てそのリセツト端子に入力されたときに、リセツ
トされている。アンドゲート６６０が高レベルを
出力したときに、この高レベルによりフリツプフ
ロツプ６７４はセツトされる。この結果、線６０
Ｉ上に高レベルの信号RPが出力され、アンドゲ
ート６７６からは線６０Ｊ上に信号ＤとOKがと
もに高レベルの信号PPが出力される。これは目
標番地と現在番地レジスタ内の値とが等しいとき
である。

これらが等しくないときにはフリツプフロツプ
６６２はリセツトされない。従つてアンドゲート
６６４からは高レベルの信号が出力され、オアゲ
ート６２８、アンドゲート６２９を介して高レベ
ルの信号SJが線６０Ｃ上に出力される。この信
号SJが出力されるのは線２２Ｅから信号Ｅが入
力されたときである。信号SJは線６０Ｃを介し
てミラー制御回路７４（第４図）へ送られる。ミ
ラー制御回路７４はこの信号SJおよび減算器５
８（第４図）から入力される符号信号UDにより
＋１又は−１のトラツク数のジヤンプをすべくミ
ラー５へ信号を送出する。このときミラー制御回
路７４から、ジヤンプ数を示す信号Jnを線７４
Ａを介してエラー補正回路５０へ送る。

こうして第８図のブロツク１１７の動作が終了
する。

この後の一回転の後にこのジヤンプ後のトラツ
クのアドレスをよみ出す（第８図、ブロツク１１
８）。さらにこのよみ出しアドレスについてエラ
ーチエツクを行ない（第８図、ブロツク１１９）、
エラーありの場合、次のタイミング信号Ｄの立上
がり時にアンドゲート６４６，６４８がすべてオ
ンとなりアンドゲート６４８から高レベルの信号
が出力される。このときアンドゲート６５０には
アンドゲート６６４より高レベルの信号が入力さ
れるのでアンドゲート６５０より信号Ｄが高レベ
ルの間高レベルとなる信号が単１のクロツクパル
スCLKとして線６０Ｅ上に出力される。一方、
このときアンドゲート６５６は、フリツプフロツ
プ６４０がリセツトされたためオフ状態にありパ
ルス列発生回路６５２からのパルス列を出力しな
い。

この信号CLKは現在番地レジスタ５６（第４
図）に線６０Ｅを介して送られる。現在番地レジ
スタ５６はこの信号CLKおよび減算器５８（第
４図）からの符号信号UDに応答して１だけカウ
ントアツプまたはカウントダウンする。こうし
て、現在番地レジスタ５６にはジヤンプ前の値
RRに対して、RR＋１又はRR−１が記憶され、
ブロツク１２０の動作を行なう。その後ブロツク
１２１（第８図）の動作に移る。これはアンドゲ
ート６６４、オアゲート６２８、オアゲート６６
６を介して線６０Ｈ上にフリツプフロツプ６６２
から出力される高レベルの信号RGをうけて、エ
ラー補正回路５０が行なう。

ブロツク１１９（第８図）の動作においてエラ
ーなしと判断された場合、すなわち信号OKが線
４０Ａ上に出力された場合線６０Ｄ上に信号AA
が出力され、線４０Ｃ上の信号OD′をレジスタ５
６へセツトする（第８図、ブロツク１２２）。さ
らに信号RGによりエラー補正回路５０が線４０
Ａ，４０Ｂ，４０Ｄ上の信号OK，OD，EVをと
り込む（第８図、ブロツク１２３）。

その後ブロツク１１６の動作に移り、目標番地
に到達したこをが検出されるまでブロツク１１６
〜１２１又は１１６〜１２３の動作がくり返され
る。目標番地に到達されたことが検出されたと
き、デコーダ６５８は高レベルの信号を出力し、
フリツプフロツプ６６２をリセツトする。

この結果次のブロツク１２４以下の処理がエラ
ー補正回路５０により行われる。これらの処理な
らびに説明を省略したブロツク１０９，１１５，
１２１，１２３の処理を、第７図を参照して説明
する。

第７図はワンチツプのマイクロプロセツサを用
いて構成したエラー補正回路５０を示す。

マイクロコンピユータシステム２５０はマイク
ロプロセツサー２５１（例えばインテル社i8080
型）、入出力（Ｉ／Ｏ）バス２５０Ａとマイクロ
プロセツサ２５１間のデータの転送を制御する
Ｉ／Ｏバスコントローラ２５２、マイクロプロセ
ツサー２５１のステータスを解読し、Ｉ／Ｏバス
コントローラ２５２を制御するステータス制御回
路２５３、割込バス２５７Ａを介して入力される
割込み信号に基づいてマイクロプロセツサ２５１
への割込みを制御する割込制御回路２５４、マイ
クロプロセツサー２５１のマシンサイクルを決定
するクロツク発生器２５５、メインメモリ２５６
からなる。メインメモリ２５６は制御プログラム
を記憶するためのリードオンリーメモリ
（ROM）と、入出力データを演算等のために記
憶させるランダムアクセスメモリ（RAM）を持
つ。

割込みバス２５７Ａにはそれぞれ割込レベル
３、２、１のためのバスドライバ２５７，２５
８，２５９が接続されている。割込レベルが低い
程、割込の優先度が高い。

ランダムアクセスメモリ２７７，２７８，２７
９はエラーチエツク回路４０から出力されるアド
レスデータOD，EVおよびミラー制御回路７４
から出力されるミラージヤンプ数Jnをそれぞれ
記憶する。このランダムアクセスメモリへの洞デ
ータの記憶アドレスはプログラムカウンタ２６６
により供給される。

この記憶されたデータは、エラーのあるアドレ
スの補正に用いられる。

カウンタ２８８は目標番地検出後のトラツクの
アドレスの読込みを繰り返した回数をカウントす
るためのものである。

マイクロコンピユータシステム２５０の実行プ
ログラムは２種に分けられる。これらの選択はバ
スドライバ２５７，２５８，２５９にそれぞれ入
力される割込みレベルに依る。バスドライバ２５
９に信号Ｄが入力されると、マイクロプロセツサ
ー２５１はフリツプフロツプ６１８，６２０，６
４０，６６２，６７４（第５図）の出力をとり込
み、現在第８図のどのフローの実行中かを識別す
る。

バスドライバ２５８に信号Ｐが入力されるとア
ドレスエラー補正ルーチン（第８図、ブロツク１
２５）が起動される。

バスドライバ２５７に信号PPが入力されると
アドレスの確認ルーチン（第８図、ブロツク１２
６）が起動される。

まず始めにランダムアクセスメモリ２７７〜２
７９へのデータの取り込みについて説明する。こ
れは第８図の中のフローの中のブロツク１０９，
１１５，１２１，１２３の動作に対応する。信号
Ｐ，PPが入力されていない条件下で早送り信号
Ｊがシーケンスコントローラ６０から線６０Ｇを
介して入力されると、この信号Ｊはオアゲート２
５７を介してプログラムカウンタ２６６のリセツ
ト端子に入力され、プログラムカウンタ２６６を
０にリセツトする。その後早送りが終了し、補正
用メモリ２７７，２７８，２７９へのデータの記
憶を要求する信号RGが入力されている状態下で
信号Ｄが入力されるとアンドゲート２７１は開と
なり信号Ｄはノアゲート２７０を介してメモリ２
７７，２７８，２７９の書込み端子（WE）に入
力される。同時にこのノアゲート２７０の出力は
プログラムカウンタ２６６のトリガ端子（Ｔ）に
入力される。

従つてメモリ２７７，２７８，２７９はプログ
ラムカウンタ２６６で示されるアドレスの所にそ
れぞれ信号OD，EV，Jnを、信号Ｄの立下り時
にとり込む。この信号Ｄの立下がり時に同時にプ
ログラムカウンタ２６６はカウントアツプする。

こうして信号Ｄが印加されるごとにメモリ２７
７，２７８，２７９にデータを取り込む。

その後第８図のブロツク１１６のテストにより
目標番地が現在番地レジスタ５６（第４図）に登
録されていることが検出されると、すでに述べた
ごとく、信号RGは低レベルとなる。

信号RGが低レベルとなつた結果、ゲート７１
はオフとなり、メモリ２７７〜２７９の書込み端
子に信号Ｄが送られなくなり、データの書込みが
行われなくなる。

さて、マイクロプロセツサ２５１はバスドライ
バー２５９から信号Ｄがタイミング信号発生回路
２２から線２２Ｄを介して入力されるごとに、シ
ーケンスコントローラ６０内のフリツプフロツプ
６１８，６２０，６４０，６６２，６７４の出力
FLGを線６０Ｌを介してアンドゲート２６８か
ら取り込む命令をＩ／Ｏバス２５０Ａ上に送出
し、とりこまれたフリツプフロツプの出力から、
今、第８図の動作フローの中のいずれの動作を実
行中かを識別する。

従つて信号RGが低レベルになつた時点で、こ
のFLG信号からマイクロプロセツサーは第８図
のブロツク１１６の処理が終了したことを知る。
このときマイクロプロセツサ２５１はプログラム
カウンタ２６６の内容ｊをアンドゲート２６３を
介してメインメモリ２５６にとり込む命令を実行
する。されにこの命令の実行後、現在番地レジス
タ５６（第４図）の内容RRを線５６Ａ、アンド
ゲート２６７を介してメインメモリ２５６にとり
込む命令を実行する。

この後エラー補正回路５０は第８図のブロツク
１２４以下の動作を行なう。

信号RGが低レベルとなつた時点でエラーが検
出されたかをテストする（ブロツク１２４）。こ
の検果、エラーがないことが検出され、エラーチ
エツク回路４０の出力OKが高レベルのときには
信号Ｄが高レベルとなつた時刻において第５図の
シーケンスコントローラ６０内のアンドゲート６
７６から高レベルの信号PPが出力される。この
信号PPは線６０Ｊ、バスドライバ２５７を通し
てマイクロコンピユータシステム２５０へ入力さ
れる。この信号を受けマイクロコンピユータシス
テム２５０は次の確認動作（第８図のブロツク１
２５）を行なう。

この確認動作は第９図に示される。ブロツク１
３１ではメモリ２７８中のデータEVのうち、現
在のトラツクの直前によみ出されたトラツクに関
するデータ（R1E）と、メモリ２７９中のデータ
Jnのうち、そのトラツクから現在のトラツクへ
到達するために光ビームがジヤンプしたトラツク
数J₀との和が、メモリ２７８中のデータEVのう
ち現在のトラツクに関するデータ（R0E）に等し
いか否かをチエツクする。

このためにマイクロコンピユータシステム２５
０はバス２５０Ａ上にメモリ２７８内のデータ
R1Eをよみ出す命令およびそのときのアドレスを
送出する。このよみ出し命令をデコーダ２６１が
解読すると、デコーダ２６１はアンドゲート２６
２を開く信号およびプログラムカウンタ２６６
に、このアンドゲート２６２から送られるアドレ
ス信号をセツトする信号（図示せず）を送出す
る。さらにデコーダ２６１の出力によりアンドゲ
ート２６５が開かれ、プログラムカウンタ２６６
の出力であるアドレス信号によりメモリ２７８か
らよみ出されたデータR1Eはメインメモリ２５６
によみ出される。同様にその後データR0Eがメモ
リ２７７からメインメモリ２５６へゲート２６４
を介してよみ出される。

同様にその後メモリ２７９からゲート２６６を
通してデータJ₀がメインメモリ２５６によみ出さ
れる。

これらのデータにより、R1E＋J₀＝R0Eがチエ
ツクされる。このチエツクによりこれらが等しく
ないと判断されたときにはブロツク１３２（第９
図）の処理がなされる。すなわちメモリ２７７の
データODのうち、現在のトラツクの直前によみ
出されたトラツクに関するデータ（R1O）と、
メモリ２７９中のデータJnのうちそのトラツク
から現在のトラツクへ到達するために光ビームが
ジヤンプしたトラツク数J₀との和が、メモリ２７
７中のデータODのうち、現在のトラツクに関す
るデータR0Oとが等しいか否かがチエツクされ
る。ブロツク１３１，１３２（第９図）でのテス
トの結果、いずれかのテストが成立することが判
明したときには第８図のブロツク１２７の動作が
行われる。すなわち、認識の結果いずれかのテス
トが成立したとすると、マイクロプロセツサー２
５１は現在よみ出しているトラツクの映像の表示
を許容する命令をＩ／Ｏバス２５０Ａに送出す
る。デコーダ２６１からこの許容命令を解読して
得られる許容信号CRが線５０Ｂを介してシーケ
ンスコントローラ６０（第５図）内のフリツプフ
ロツプ６０８のリセツト端子に送られ、これをリ
セツトする。

このフリツプフロツプ６０８がリセツトされた
結果、ビデオスイツチ１４（第４図）はFM復調
回路１２の出力をCRT表示装置１６に送り映像
を表示せしめる。

ブロツク１３２（第９図）でのテストの結果い
ずれのテストも成立しないことが判明したときに
は、第８図のブロツク１２６の操作が行われる。
このように第９図に従い確認することによりきわ
めて確度の高いエラーチエツクがなされたことに
なる。

なお、以上の処理の間カウンタ２８８のリセツ
ト端子には、OK信号がゲート２８５，２８７を
介して入力されているのでリセツトされたままで
ある。

一方、信号RGが低レベルとなつた時点でエラ
ーありと判断され（第８図、ブロツク１２４）、
エラーチエツク回路４０の出力OKが低レベルの
ときには信号PPが送出されない。またOK信号が
低レベルのためにカウンタ２８８はリセツトされ
ず、ゲート２８６を介して入力される信号Ｄが高
レベルから低レベルになつたときにカウントアツ
プする。そして同じトラツクのアドレスが繰り返
しよみ出され（第８図、ブロツク１２９）、エラ
ーチエツク（第８図、ブロツク１２４）がなさ
れ、エラーなしとならない限りこの読出し動作が
くり返される。

このくり返し回数が所定値m₃（例えば８〜１
６）に達つしたか否かをテスト（第８図、ブロツ
ク１２８）し、所定値に達したことが検出される
と、カウンタ２８８はオーバーフローし、信号Ｐ
を出力する。この信号Ｐは線５０Ａ、ゲート６７
２（第５図）を介してシーケンスコントローラ６
０内のフリツプフロツプ６７４（第５図）をリセ
ツトする。この結果フリツプフロツプ６７４は信
号RPを出力しない。一方、この信号Ｐはマイク
ロコンピユータシステム２５０へバスドライバ２
５８を介して送られる。マイクロコンピユータシ
ステム２５０はこの信号をうけるとエラー補正動
作（ブロツク１２６、第８図）を始める。このエ
ラー補正動作の詳細は第１０図に示すとおりであ
る。

まず、すでにメインメモリ２５６に記憶されて
いるｊを参照しつつ、現在のトラツクのｉ回前に
よみ出されたトラツクに関する、メモリ２７７内
のデータRiOとメモリ２７８内のデータRiEを順
次よみ出し一致を検出し、すべてのｉ（ｉ＝０〜
ｊ）についてこれを行なう（ブロツク２１０）。
比較の結果、すべてのｉについて一致がみられた
時にはR0Eと現在番地レジスタ５６（第４図）内
のデータRRとの一致を検出する（ブロツク２２
０）。

このデータRRは線５６Ａ、アンドゲート２６
７を介してメインメモリ２５６に取り込まれる。

この比較の結果、一致がみられたときには第８
図のブロツク１２７の動作をする。

もし、ブロツク２１０での一致検出の結果、す
べてのｉについては一致がみられなかつたときに
はブロツク２３０に示すように定数ａを０として
うえで、ブロツク２４０のテストを行なう。すな
わち、現在のトラツクをよみ出す前のａ回前によ
み出されたトラツクに関するメモリ２７８内のア
ドレスデータEVのうち、パリテイチエツクの結
果を表わすビツト（これをPaEとする）が“１”
か否かをみる（ブロツク２４０）。PaE＝０であ
るときにはパリテイチエツクの結果パリテイエラ
ーがあつた場合である。このときにはブロツク２
４２の動作に移る。このブロツクではメモリ２７
７内の、現在のトラツクをよみ出す前のａ回前に
よみ出されたトラツクに関するアドレスデータ
ODのうちパリテイチエツクの結果を表わすビツ
ト（これをPaOと表わす）が“１”か否かをチエ
ツクする。このチエツクの結果PaE＝０、PaO＝
１と判明したときには、RaE，RaOを入れかえ
る（ブロツク２４４）。ここにRaE，RaOは、現
在のトラツクをよみ出す前の、ａ回前によみ出さ
れたトラツクに関する、それぞれメモリ２７８，
２７７内のデータである。このことをブロツク２
４６，２４１に示されるごとくａ＝ｊまでくり返
す。こうして少くともメモリ２７８にはパリテイ
エラーのないデータが蓄積される。しかるにブロ
ツク２４２のテストの結果PaO＝“０”であれば、
アドレスエラーとして、画像の表示を許容する信
号CRを線５０Ｅ上に送出しないで、ランダムア
クセス動作を停止する。

しかしながら、もしブロツク２４１によりａ＝
ｊに至るまで少くともPaE，PoEの一方が“１”
であつた場合にはブロツク２５０の動作を行な
う。このブロツク２５０の動作はブロツク２２０
においてR0E≠RRと判定された場合にも行われ
る。ブロツク２５０〜２６０では順次、RR−JO
＝R1E，R1E−J1＝R2E，……Ｒ−１Ｅ−Ｊ
ｊ−１＝RjEか否かを比較する。これらのブロツ
ク２５０〜２６０での比較の結果、いずれかの比
較により不一致があればエラーありとする。すべ
てにおいて一致がみられた場合には、第８図のブ
ロツク１２７の動作をする。

以上のごとくにしてきわめて信頼度の高い目標
アドレスの検出が可能となる。以上の説明におい
て、シフトレジスタ２８，２９へのアドレスの読
取りを制御するゲート２６への制御信号MSはシ
ーケンスコントローラ（第５図）のオアゲート６
７０から線６０Ｆ上に与えられる。このオアゲー
ト６７０への入力はアンドゲート６４２の出力と
オアゲート６６８の出力である。オアゲート６６
８の入力はフリツプフロツプ６７４の出力とオア
ゲート６２８の出力である。

なお、第８図のフローにおいてブロツク１２５
の動作は省略し、ブロツク１２４の動作により
NOと判定された後、ただちに１２７の動作を行
なうことも可能である。

以上で述べた例は、画像情報フアイルの高信頼
性チエツク形ランダムアクセスシステムである
が、特徴の一つであるアクセス終了時におけるア
ドレスエラーの自動補正およびアクセス終了時の
アドレス確認の便宜上、トラツキングミラーでの
アクセスジヤンプ毎にアドレスを読込み、エラー
をチエツクし、エラー補正用レジスタ群に登録を
行つている。このような手法は、多重ジヤンプの
特性を多少犠牲にしても、確実性（信頼性）を追
求した結果といえる。そこで、早送り移動後にお
ける基準アドレスが確定した時点で、一回の多重
ジヤンプの実行で、目標アドレスまでジヤンプ
し、もし、そのアドレスがエラーを生じていた場
合にのみ、周囲のアドレスを読込むことによつ
て、アドレスエラーを自動的に補正させる方法
は、前実施例と比較して信頼性を大きく損なうこ
となく、アクセス時間の短縮に有効である。

第１１図は本発明による高速形ランダムアクセ
スシステムのフローチヤートを示す。

第８図のフローとの相違は (1) 第８図のブロツク１０９，１１５，１２１，
１２３がないこと。

(2) 第８図のブロツク１１２，１１３がなく、途
中でエラー判定することなくブロツク１１４が
行われること。

(3) 第８図のブロツク１１８，１１９がなく、途
中でエラー判定することなくブロツク１２０が
行われること。

(4) 第８図のブロツク１２５がなく、確認するこ
となくモニタ表示が許容されること。

(5) 第８図のブロツク１２８以降の処理が第９図
のブロツク１２８以降の処理と異なることである。

第１２図は第１１図のフローを実施するための
シーケンスコントローラ６０の論理回路図であ
る。図においてダツシユのついた参照数字の有す
る素子が新たに設けられたものである。第５図の
参照数字と同じ参照数子を有するものは第５図の
素子と全く同一である。また第５図の信号を表わ
す記号と同じ記号で表わされた信号は第５図の信
号と同じ制御を行うための信号である。

上記(1)により第１２図においては信号RGはブ
ロツク１２８（第１１図）の動作の以降の動作に
おいてのみ発生されることが第５図の信号RGと
異なる。

上記(4)に対応して第１２図の回路からは第５図
の信号PPを発生する回路はない。従つてこの第
１２図に対応してエラー補正回路５０にはバスド
ライバー２５７（第７図）は不要である。

上記(5)と対応して第１２図には停止位置近辺多
重ジヤンプ要求フラグ用のＲ−Ｓフリツプフロツ
プ６８０′、停止位置復帰要求フラグ用のＪ−Ｋ
フリツプフロツプ６８２′、戻り回数計数用のカ
ウンタ６８４′、アンドゲート６８６′が設けられ
ている。勿論(2)、(3)に対応して第１２図の信号
AA，CLKの発生回路は第５図のそれとは異なる
がその詳細は回路図および以下の動作説明から明
らかであるので説明を省略する。

以下第１１図のフローを、第１２図を参照しな
がら、かつ第８図のそれとの相違点を中心に説明
する。なお第８図と第１２図で同一番号のブロツ
クは同一の動作ブロツクである。ブロツク１０６
のエラーチエツクで合格となれば読込んだアドレ
スを、早送り後の基準アドレスとして現在番地レ
ジスタ５６へストアし（ブロツク１０８）、多重
ジヤンプ判定ブロツク１１０の入力となる。多重
ジヤンプ判定１１０のためのレジスタ６３６（第
１２図）のデータm1＝２に固定し、m1以上あれ
ば、多重ジヤンプ（±ｎジヤンプ）を実行し（ブ
ロツク１１１）、ただちに、この多重ジヤンプ数
を現在番地レジスタ５６（第４図）の内容
（RR）に加算し、再びレジスタ５６へストアし
（ブロツク１１４）、多重ジヤンプ判定（ブロツク
１１０）へ戻る。このとき、レジスタ６５４（第
１２図）の値ｎは２に選ぶ。ブロツク１１０にお
いて多重ジヤンプの必要がないと判定したとき
（即ちm1＝２であるので）、現在番地レジスタ５
６の値と目標値との誤差が±１又は０番地の場合
には、ブロツク１１６の目標番地到達判定を行
い、もし±１番地の誤差があれば、ブロツク１１
７における＋１又は−１のシングルジヤンプを実
行し、直ちに現在番地レジスタ５６へRR＋１又
はRR−１の値をストアし（ブロツク１２０）、
その後のブロツク１１０て戻る。ブロツク１１６
の判定で、目標アドレスに到達していると判定し
たとき（このときの現在アドレスは、通常におい
ては予測アドレスを示している）、奇数フイール
ドアドレスと偶数フイールドアドレスのそれぞれ
についてパリテイビツトをチエツクし、双方の一
致度をチエツクし（ブロツク１２４）、もし合格
であれば現在番地レジスタ５６の内容RRが正常
値であると判定し、モニタテレビ画面上に映像を
表示し（ブロツク１２７）、ランダムアクセス動
作を終了させる。エラーチエツク（ブロツク１２
４）において、アドレスエラーであると判定した
ときは、ブロツク１２４→ブロツク１２８→ブロ
ツク１２９のループをエラー補正回路５０により
m3回実行させ、それでもアドレスエラーが生じ
ている場合のみ、自動補正レジスタ群へ、最終ア
クセス近辺のアドレス記録状況を登録させる。即
ち、アクセス停止後のくり返しチエツクの回数が
m3より大になるとエラー補正回路５０内のカウ
ンタ２８８（第７図）がオーバフローし、信号Ｐ
が出力される。この信号Ｐの立上りによつて多重
ジヤンプ要求フラグ用フリツプフロツプ６８０′
はセツトされ、多重ジヤンプ指令U′を線６０Ｍ
（これは第４図には示されていない）を介してミ
ラー制御回路７４へ出力する。このときオアゲー
ト６６７′、アンドゲート６２７および線６０Ｂ
を介して信号MJがミラー制御回路７４へ出力さ
れる。ミラー制御回路７４はこの信号U′とMJの
両方を受けたとき−Jm（Jm＝５〜10）のトラツ
ク数だけのジヤンプをするように構成されてい
る。

こうして−Jmだけ多重ジヤンプを連続的に実
行させる（ブロツク１３８）。このときフリツプ
フロツプ６８０′の高レベル出力U′はオアゲート
６６７′，６７０を介して線６０Ｆ上に送出され
る。この線６０Ｆ上の信号MSはアンドゲート２
６（第４図）に送られ、そこでシフトレジスタ２
８，２９に新しいジヤンプ先のトラツクのアドレ
ス信号の取込みを許可する。しうしてデイスク１
回転後に新しいアドレス信号がとり込まれる（ブ
ロツク１５０）。またフリツプフロツプ６８０′の
高レベル出力U′はオアゲート６６６′を介して線
６０Ｈ上に送られる。この線６０Ｈ上の信号RG
はエラー補正回路５０に送られ、よみ込まれたア
ドレス信号を補正用メモリ２７７，２７８に取り
込むことを指示する。こうしてブロツク１５１の
動作が行われる。このときパルスＤの立下がりに
よつて、フリツプフロツプ６８０′の内容はフリ
ツプフロツプ６８２′へ移され、フリツプフロツ
プ６８２′をセツトする。フリツプフロツプ６８
２′のセツト時に端子の出力の立下がり時にフ
リツプフロツプ６８０′はリセツトされる。

フリツプフロツプ６８２′の出力U″は線６０Ｎ
（これは第４図では図示されていない）を介して
ミラー制御回路７４へ送られる。このときU″は
オアゲート６３０′、アンドゲート６２９を介し
て線６０Ｃ上に出力される。この線６０Ｃ上の信
号SJはミラー制御回路７４へ送られる。

ミラー制御回路７４はこれらの信号U″とSJを
うけて先の−Jmのジヤンプ方向と逆の方向へ１
トラツプ分ジヤンプするように構成されている。
こうしてブロツク１５３の動作が行われる。

信号U″はオアゲート６６８′，６７０を介して
線６０Ｆ上に送られる。この線６０Ｆ上の信号
MSはシフトレジスタ２８，２９（第４図）への
番地の取り込みを指示する。こうして１回転後に
新しいジヤンプ後のトラツクのアドレスがエラー
補正回路５０内の補正用メモリ２７７，２７８に
取り込まれる。このときミラー制御回路からのジ
ヤンプ数信号Jmが補正用メモリ２９７にとり込
まれる。

こうしてブロツク１５０の動作が行われる。以
後ブロツク１５１，１５３，１５０の動作がJm
回くり返される。このくり返し回数がJmをこえ
るとブロツク１２６の動作に移る。くり返し回数
JmがJmをこえたか否かのチエツクはカウンタ６
８４′により行われる。すなわち、フリツプフロ
ツプ６８２がセツトされた後、パルスＤが入力さ
れるたびにアンドゲート６８６′が開かれ、カウ
ンタ６８４′は１だけカウントアツプする。

こうしてJm回の信号Ｄが入力され従つてJm回
の＋１ジヤンプが行われた後に、Jm＋１回目の
信号Ｄが入力されたとき、信号Ｄの立上がり時に
カウンタ６８４′はオーバフローし、１を出力す
る。これによりフリツプフロツプ６８２′がリセ
ツトされる。こうして信号Ｕはもはや出力され
ず、＋１ジヤンプが中止される。エラー補正回路
５０は線６０L′を介してフリツプフロツプ６８
０′，６８２′の出力を監視しており、このフリツ
プフロツプ６８２の出力が高レベルより低レベル
に達したときにエラー補正ルーチン１２６を行な
う。

以上のようにして高速に、かつ、アドレスの検
出を正確に行なうことができる。

〔発明の効果〕

以上述べた如く本発明によれば、対象トラツク
を変化させて目標トラツクを検索する場合、対象
トラツクの識別信号を検出することなく対象トラ
ツクを複数ずつ変化させるマルチジヤンプにより
行なうので、ジヤンプに要する時間が大幅に短縮
され、アクセス時間の短縮に効果ある。

【図面の簡単な説明】

第１図はビデオデイスク記録状態図、第２図は
読出し信号図、第３図はアドレス信号およびこれ
に関連するタイミング信号図、第４図は映像フア
イルシステムブロツク図、第５図はシーケンスコ
ントローラの論理回路図、第６図はエラーチエツ
ク回路のブロツク図、第７図はエラー補正回路の
ブロツク図、第８図は第４図の装置の動作フロー
チヤート、第９図は第８図のブロツク１２５の詳
細フローチヤート、第１０図は第８図のブロツク
１２６の詳細フローチヤート図、第１１図は本発
明の実施例の動作のフローチヤート、第１２図は
そのシーケンスコントローラの論理展開図。５８：減算器、２５０：マイクロコンピユータ
システム、２７７〜２７９：メモリ。

Claims

【特許請求の範囲】

１識別信号が記録されたトラツクを有する記録
媒体上に、第１の移動手段により位置制御される
ヘツドから光スポツトを照射し、該光スポツトの
位置する対象トラツクの識別信号と所望トラツク
に対応する識別信号との差を検出し、その差の値
と所定値とを比較し、該差の値が該所定値より小
さくなるまで、該ヘツド内に設けられた第２の移
動手段により該光スポツトの照射位置を移動させ
て該光スポツトの位置する対象トラツクを複数ず
つ繰り返し変化せしめ、該対象トラツクの識別信
号を検出することなく該対象トラツクの変化数だ
け該差の値を変化せしめ、該差の値が該所定値よ
り小さいときには該差の値に応じて該第２の移動
手段により該光スポツトの照射位置を移動させて
該光スポツトを該所望トラツクに位置づけること
を特徴とするランダムアクセス方法。