DE2819402A1 - Verfahren zum trimmen des widerstandswertes polykristalliner silicium- widerstaende, insbesondere fuer die verwendung als halbleiter in integrierten schaltkreisen - Google Patents
Verfahren zum trimmen des widerstandswertes polykristalliner silicium- widerstaende, insbesondere fuer die verwendung als halbleiter in integrierten schaltkreisenInfo
- Publication number
- DE2819402A1 DE2819402A1 DE19782819402 DE2819402A DE2819402A1 DE 2819402 A1 DE2819402 A1 DE 2819402A1 DE 19782819402 DE19782819402 DE 19782819402 DE 2819402 A DE2819402 A DE 2819402A DE 2819402 A1 DE2819402 A1 DE 2819402A1
- Authority
- DE
- Germany
- Prior art keywords
- polycrystalline silicon
- resistor
- resistance
- trimming
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
Description
NIPPON TELEGRAPH AND TELEPHONE PUBLIC CORPORATION, 6, 1, Uchisaiwai-cho 1-chome, Chiyoda-ku, Tokio/Japan
Verfahren zum Trimmen des Widerstandswertes polykristalliner Silicium-Widerstände, insbesondere für die Verwendung
als Halbleiter in integrierten Sahaltkreisen.
Anwendungsbereich der Erfindung
Die Erfindung betrifft ein Verfahren zum Trimmen des Widerstandswertes
eines polykristallinen Silicium-Widerstandes, insbesondere ein Verfahren zur Trimmung des Widerstandswertes
eines als Widerstand in einem integrierten Halbleiter-Schaltkreis benutzten polykristallinen Silicium-Widerstandes
mit elektrischen Mitteln.
Stand der Technik
Der Widerstandswert eines in einen integrierten Schaltkreis eingefügten Widerstandselementes weicht als Folge veränderlicher
Herstellungsbedingungen im allgemeinen von dem gewünschten Wert ab. Um die außerhalb der Grenzen der Herstellungsbedingungen
liegende benötigte Genauigkeit zu erreichen, ist es allgemein üblich, eine von zwei Trimm^ethoden anzuwenden.
Das erste Verfahren ist das Trimmen eines metallischen Dünnschichtfilm-Widerstandes mittels Laser, wie es in einer
Abhandlung "An Integrated Circit 12 Bit D/A Converter" von R.B. Craven in den ISSCC Digest of Technical Papers, S. 40 -
^l» 1975 und in einer Abhandlung "A High Yield Second Generation
10 Bit Monolithic DAC" von P. Holloway et al in den ISSCC Digest of Technical Papers, S. 106-107, 1976j beschrieben
ist. Das zweite Verfahren ist das selektive Stromstoß-Verfahren für Zener-Dioden mittels hoher Stromstärke zur Erzeugung
von Korrektur-Stromkreisen, wie es in der Abhandlung
-3-809846/0805
"A Precision Trim Technique for Monolithic Analogue Ciruits"
von G. Erdi in ISSCC Digest of Technical Papers, S. 192 193,
1975, und einer Abhandlung "A Monolithic 12 Bit D/A Counter11 von D,T. Comer in ISSCC, Digest of Technical Papers,
S. 104 - 105, 1977, beschrieben ist.
Das Verfahren zum Trimmen eines metallischen Dünnschichtfilm-Widerstandes
mittels Laser-Strahl erzeugt jedoch eine Beanspruchung infolge örtlicher Erhitzung des Widerstandes, was Instabilität
zur Folge hat. Da der Widerstandswert des Widerstandselementes vor seinem Einbau auf die Platte oder Platine getrimmt
wird, besteht darüber hinaus die Gefahr, daß der Widerstandswert eine Änderung infolge der Wärmebehandlung der
Platine erfährt. Außerdem benötigt man für das Trimmen mittels Laser eine aufwendige Trimm-Ausrüstung. Andererseits kann durch
das Verfahren der selektiven Stromstoßbehandlung von Zener-Dioden mittels hoher Ströme der Widerstandswert nicht direkt
korrigiert werden, so daß komplizierte und umfangreiche Korrektur-Stromkreise benötigt werden, was zu niedrigen Herstellungszahlen
und -leistungen führt. Bei auf dem Markt erhältlichen
typischen integrierten Halbleiter-Schaltkreisen ist die Fläche des Trimm-Stromkreises so groß, daß ungefähr die Hälfte
der Fläche des Chips von dem Trimm-Stromkreis eingenommen wird.
Aufgabenstellung
Zur Beseitigung dieser Nachteile liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum Trimmen des Widerstandswertes
eines in einen integrierten Schaltkreis einzufügenden Widerstandselementes zu entwickeln, das für eine schnelle Korrektur
des Widerstandswertes nach der Herstellung des integrierten Schaltkreises geeignet ist. Insbesondere soll ein einfaches
und genaues Verfahren zum Trimmen polykristalliner SiIicium-Widerstände
entwickelt werden, weil diese'sich speziell für die Herstellung von Festkörperschaltungen eignen.
809846/0805
Lösung und Vorteile
Zur Lösung dieser Aufgabe sieht die Erfindung ein Verfahren zum Trimmen des Widerstandswertes eines polykristallinen
Silicium-Widerstandesj insbesondere des Anfangswiderstandes
eines als Widerstandselement eines integrierten Halbleiter-Schaltkreises benutzten polykristallinen Silicium-Widerstandes
vor, bei dem ein Widerstand mit einem vorbestimmten Anfangswiderstand durch Dopen (Dotieren) des polykristallinen
Siliciums mit einer Verunreinigung mit einer
20 "ί Konzentration von mehr als 1x10 Atomen/cnr hergestellt
und dann ein Strom aus einer fremden Stromquelle mit einer Stromdichte höher als 1x10 A/cm durch den Widerstand
zur Senkung des Anfangswiderstandswertes und dadurch zur Korrektur des Widerstandswertes des Widerstandes hindurchgeschickt
wird.
Die damit erzielbaren Vorteile bestehen insbesondere darin, daß der Widerstandswert des Widerstandes nach seiner Herstellung
schnell und genau korrigiert werden kann. Außerdem ist mit diesem Verfahren die Korrektur des Widerstandswertes nach
Herstellung des integrierten Halbleiter-Schaltkreises durch Benutzung der vorhandenen - und damit ohne zusätzliche - Ein-
und Ausgänge möglich, während zugleich die Genauigkeit eines in einen integrierten Halbleiter-Schaltkreis eingefügten
Widerstandselementes verbessert wird.
-5-
809846/0805
Erörterung der Zeichung und Ausführungsbeispiele
Weitere Einzelheiten und Vorteile der Erfindung v/erden vollständiger durch die nachstehende detaillierte Beschreibung
verständlich werden, die in Verbindung mit den beigefügten schematischen Zeichnungen erfolgt. Es
zeigt
Fig. 1 einen Anschluß eines nach dem erfin- '
dungsgemäßen Verfahren hergestellten polykristallinen Silicium-WiderStandes
an eine Stromquelle;
Fig. 2 eine graphische Darstellung einer nach der Erfindung erhaltenen Charakteristik;
Fig« 3 eine graphische Darstellung der anderen,
durch die Erfindung erhaltenen Charakteristiken;
Fig. H eine graphische Darstellung kritischer
Konzentrationen von Verunreinigungen;
Fig. 5 eine graphische Darstellung mit dem Mechanismus des der Erfindung zugrunde liegenden
Phänomens;
Fig. 6 einen Schaltplan für die Anwendung der
Erfindung zum Korrigieren des Widerstandsnetzes eines Digital-Analog-Konverters;
Fig. 7A einen Schaltplan für die Anwendung der Erfindung zur Einstellung der Offset-Spännung
eines MOS-Eingangs-Opera'tionsverstärkers und
-6-809846/0805
Pig. 7B eine graphische Darstellung, welche
den Effekt der Berichtigung der Offset-Spannung der Pig. 7A zeigt.
Bei der Erforschung der Phänomene, die auftreten, wenn ein starker Strom durch einen polykristallinen Silicium-Widerstand
geschickt wird mit der Absicht, die Genauigkeit eines Widerstands-Netzwerkes zu verbessern, das in
einem Digital-Analog-Konverter Verwendung findet, wurden die folgenden Zusammenhänge gefunden, auf denen die Erfindung
im wesentlichen beruht:
1. Der Widerstands-Wert eines polykristallinen SiIicium-Widerstandes
mit Verunreinigungen in einer Menge, die oberhalb der kritischen Konzentration liegt, nimmt kontinuierlich
ab, wenn ein Strom oberhalb der kritischen Dichte hindurchgeschickt wird, und die Abnahme des Widerstandswertes
hört auf, wenn der Stromfluß oberhalb des kritischen Wertes beendet ist. Der bei Beendigung des Stromflusses vorhandene
Widerstandswert bleibt danach erhalten. Dieses Phänomen wird nicht durch das Verfahren des Dopens von Verunreinigungen
beeinflußt und tritt auf, gleichgültig, ob nun die Verunreinigung während des Wachsens des polykristallinen
Siliciums gedopt wird oder mittels thermischer Diffusion oder Ionen-Implantationstechniko Darüber hinaus wird der
kritische Wert der Konzentration nicht durch die Art der üblicherweise benutzten Verunreinigungen wie P, As, Sb
und B beeinflußt, und der kritische Wert der Stromdichte ist ebenfalls im wesentlichen konstant unabhängig von der
Art der Verunreinigungen. Dieses gilt auch für Verunreinigungen verschiedener Kombinationen von P, As, Sb und B.
2. Solange die Stromdichte des durch, den polykristallinen
Silicium-Widerstand fließenden Stromes niedriger als der kritische Wert ist, ändert sich der Widerstandswert nicht
809846/0805 " 7 "
ZÖT9402
·- ν —
Erfindungsgemäß wird deshalb zum Trimmen des Widerstandswertes,
wie in Fig. 1 gezeigt, aus einer externen Stromquelle ein gewünschter Strom in einen polykristallinen
Silicium-Widerstand eines integrierten Halbleiter-Stromkreises geschickt. In Fig. 1 ist ein zu trimmender polykristalliner
Widerstand 10 auf eine Isolierschicht 12 aufgebracht, die einen Silicium-Dioxid-Film auf einer Unterlage
11 aus Siliciumsubstrat umfaßt. Metallkontakte 13
(z.B. Aluminium-Elektroden) für den Stromanschluß sind an den entgegengesetzten Enden des Widerstandes 10 befestigt.
Die externe Stromquelle kann Gleichstrom, Wechsel-
nujT strom oder Impulsstrom liefern, sofern sie'Ystrom mit einer
über der des Widerstandes 10 liegenden Dichte zu liefern
imstande ist. Wie später noch gezeigt wird, liegt die kritische Stromdichte bei ungefähr 1x10 A/cm . Nach oben
ist der Widerstand 10 durch einen Isolierfilm 15 aus SiIicium-Dioxid
abgedeckt.
Fig. 2 zeigt in graphischer Darstellung ein Beispiel für die Verringerung des Widerstandes, wenn durch den polykristallinen
Silicium-Widerstand Gleichstrom geschickt wird. Das Versuchsbeispiel wurde vorbereitet, indem man ungedoptes
polykristallines Silicium bei einer Temperatur von 9*13 K (670° C) wachsen ließ, mittels Ionen-Implantation
mit Bor dopte, das gedopte polykristalline Silicium bei einer Temperatur von 1273 K (1000° C) 80 min lang in
Stickstoff (Np) einer Wärmebehandlung unterzog, das gedopte
polykristalline Silicium mittels eines konventionellen foto-lithographischen Verfahrens in einen Widerstand mit
einer Dicke von 9 Mikrometer und einer Länge von 100 Mikrometer eins<>>formte>ran dem Widerstand gemäß Fig. 1 Aluminium-Elektroden
anbrachte. Die Konzentration der Bor-Dotierung betrug 2»4x10 /cm , und der Widerstandwert vor' dem Stromfluß
(Anfangswiderstandswert) war 730 0hm„
Wie man aus Fig. 2 ersieht, ändert sich bei kleiner Stromdichte der Widerstand nicht, wenn der Strom hindurchfließt,
verringert sich aber, wenn die Stromdichte einen
809 846/0805
Z8T9402
- 8 kritischen Wert überschreitet. Im Falle dieser Probe betrug
Tr p
der kritische Wert ungefähr 8x10 A/cm . Der Strom wurde
bei jedem Versuch fünfzehn Sekunden lang von einer Gleichstrom-Stromquelle mit unterschiedlicher Stromdichte hindurchgeschickt
.
Wenn die Stromdichte über den kritischen Wert hinaus" vergrößert
wirdj sinkt der Widerstandwert, wie erkennbar, fortlaufend,
Selbstverständlich sollten Ströme extremer Größe nicht hindurchgeschickt werden» weil sonst die Metallelektroden
schmelzen. Die Stromdichte an den Metall-Elektroden schwankt mit deren physikalischen Abmessungen, und größere Abmessungen
sind offensichtlich von Vorteil. In Jedem Fall ist beim Trimmen des Widerstandes nach dem Verfahren der vorliegenden Erfindung
das Schmelzen der Metall-Elektroden der einzige und hauptsächliche Faktor für die Bestimmmung der oberen Grenze
der Stromdichte.
In Ergänzung zu der oben beschriebenen Probe wurde weiter eine Probe getestet, bei der zum Zeitpunkt des Wachsens
des polykristallinen Siliciums Bor dotiert wurde, sowie ein Beispiel, bei dem die Dotierung mit Bor mittels
eines Wärme-Diffusions-Verfahrens erfolgte. Hierbei wurde das gleiche Phänomen beobachtet, und der kritische Wert der Stromdichte
blieb im wesentlichen der gleiche, solange die Bor-Konzentration höher als 1x10 /cm war.
Im Hinblick auf Verunreinigungen durch As, P und Sb wurden Versuche mit verschiedenen Konzentrationen und unterschiedlichen
Arten der Dotierung durchgeführt, aber es wurde gefunden, daß die Tendenz der Verringerung des Widerstands-Wertes
ähnlich derjenigen der Fig. 2 ist,, und daß auch der kritische Wert der Stromdichte ähnlich ist, solange die
2Q Konzentration der Verunreinigungen größer als 1x10 M Atome/cnr
ist. Der kritische Wert der Stromdichte schwankte jedoch um - 20 bis 30 % in Abhängigkeit von den Schwankungen bei
den Herstellungsbedingungen. Bei der vorliegenden Erfindung existiert keine obere Grenze für die Konzentration der Ver-
809846/0805
unreinigungen, aber es ist theoretisch unmöglich, eine Dotierung mit Unreinigkeiten über eine extreme Konzentration
hinaus vorzunehmen, die durch die Avogadro'sche Zahl bestimmt ist.
Wie oben beschrieben ist das Phänomen, auf dem die vorliegende Erfindung beruht, kennzeichnend für polycristalline
Silicium-Widerstände. Bei Versuchen, bei denen monokristallines Silicium mit Unreinigkeiten hoher Konzentration
gedopt wurde, konnte das oben beschriebene Phänomen überhaupt nicht beobachtet werden. Das heißt, wenn Strom durch
einen monokristallinen Silicium-Widerstand geschickt wurde, der mit B, As,- P oder Sb bis zur Grenze der Löslichkeit
gedopt war, wurde in keinem Fall eine Verringerung des Widerstandswertes beobachtet bei einer Stromdichte, bei
der Aluminium-Elektroden nicht schmelzen«
Fig. 3 zeigt ein Beispiel dafür, daß der Widerstandswert eines polykristallinen Silicium-Widerstandes auch bei Anwendung
von Impulsströmen vermindert wird. Die Abmessungen der Probe waren die gleichen wie diejenige der Fig. 2;
bei diesem Versuch war das polykristalline Silicium mit
21 3
As in einer Konzentration von 1,2x10 /cm dotiert. Das
Trimmen des Widerstandswertes erfolgte unter Hindurchschicken eines Impulsstromes mit einer Impulsdauer von
0,5 Mikrosekunden; wie aus Fig. 3 ersichtlich, ist
es möglich, in freier Wahl das Maß der Trimmung in einem weiten Bereich durch Einstellung des Scheitelwertes der
Stromdichte und der Zahl der beaufschlagten Impulse zu beeinflussen. Auf diese Weise ist es einfach, das Maß
der Trimmung mit einer Genauigkeit von 0,01 % zu regeln. In Fig. -3 zeigt 'die Ordinate den normalisierten Widerstandwert
unter Berücksichtigung der Größe des Anfangswiderstandes vor dem Hindurchschicken des Impulsstromes
als Einheit.
- 10 809846/0805
ZB19402
Gemäß diesem Beispiel kann, wenn Impulsstrom eingeleitet wird, der gleiche Trimm-Effekt wie bei Anwendung von
Gleichstrom erzielt werden, "und zwar unabhängig von der
Art der Verunreinigung und des Dotierungsverfahrens derselben. Bei dieser Methode der Beaufschlagung mit Impulsstrom
läßt sich die Zahl der Impulse, d.h. die gesamte Wirkzeit der Impulse^ leichter kontrollieren als die •Einwirkzeit
von Gleichstrom.
Daher ist die Methode des Trimmens mit Impulsstrom außerordentlich
vorteilhaft. Obwohl das Ergebnis der Versuche mit Wechselstrom hier nicht wiedergegeben ist, wurde
gefunden, daß sich auch mit Wechselstrom vorteilhafte Ergebnisse ähnlich den mit Gleichstrom oder Impulsstrom
erreichten erzielen lassen.
Fig. 4 zeigt die für das Trimmen von polykristallinen Silicium-Widerständen
erforderlichen Verunreinigungskonzentrationen. Der kritische Wert der Verunreinigungen
für die Erreichung der vorbeschrieben Verringerung des Widerstandes beträft 1x10 /cnr für jedes der Elemente
As, P, B und Sb unter der Voraussetzung, daß die Messung der Konzentration mit einer Genauigkeit von - 20 % erfolgt.
Es wurde gefunden, daß die Genauigkeit der Trimmung nicht durch die Konzentration der Verunreinigung beeinflußt wird,
solange letztere höher liegt als der kritische Wert.
Obwohl Einzelheiten des Funktionierens bzw. Ablaufes der Verringerung des Widerstandswertes von polykristallinen
Silicium-Widerständen, die nach der Erfindung Verunreinigungen in hoher Konzentration enthalten, noch nicht vollständig
geklärt sind, wurden zumindest die nach-stehenden Tatsachen durch die Experimente klargestellt und erwiesen:
- 11 -
809846/0805
(1) Das Elektrodenraetall trägt nicht zur Verringerung
des Widerstandswertes bei. Als Ergebnis der getrennten Messung der spezifischen Widerstandsänderung in verschiedenen
Teilen des Widerstandes wurde gefunden, daß die
die Widerstandsverringerung gleichmäßig über^gesamte
Masse ohne Rücksicht auf den Abstand von der Elektrode erfolgte.
(2) Die Abnahme des Widerstandswertes wird verursacht
durch die Zunahme der Träger-Beweglichkeit des polykristallinen Siliciums, während die Konzentration derselben sich nicht
änderta selbst wenn der Widerstand getrimmt ist. Diese Tatsache
wurde klar gemacht durch Messung des Hall-Koeffizienten des polykristallinen Siliciums, wie in Fig* 5 gezeigt ist.
(3) Wie bereits dargelegt, erfolgt in monokristallinem Silicium keine Verringerung des Widerstandswertes.
(1J) Der kritische Wert der Verur-reinigungskonzentration,
der für die Erniedrigung des Widerstandes erforderlich ist, ist im wesentlichen der Konzentration gleich,
bei der für das polykristalline Silicium eine Sättigung des spezifischen Widerstandes in Beziehung auf die Konzentration
erfolgt.
Aufgrund der oben beschriebenen Tatsachen wird angenommen,
daß durch eine Dotierung einer Verunreinigung hoher Konzentration die durch die Korngrenzen vorgeschriebene Beweglichkeit
der Träger-Elektronen aus verschiedenen Gründen eine Erhöhung erfährt, wenn ein Strom hoher Dichte beaufschlagt
wird und den spezifischen Widerstand erniedrigt.
Wie beschrieben, ist mit der Erfindung eine Erniedrigung des Anfangswiderstandswertes polykristalliner Silicium-Widerstände
durch Beaufschlagen des Widerstands mit
- 12 809846/0 805
elektrischem Strom beabsichtigt, wodurch der Widerstand
während seiner Herstellung kontinuierlich getrimmt wird. Es ist mit der Erfindung nicht beabsichtigt, den Anfangs-Wider
standswert extrem (auf nahezu Null) abzusenken. Dementsprechend findet das Verfahren nach der Erfindung Anwendung
auf polykristalline Silicium-Widerstände für integrierte Halbleiter-Schaltkreise mit dem ausschließlichen
Ziel, die Trimmung des Teil des integrierten Schaltkreises bildenden Widerstandes durchzuführen, aber
es dient nicht dazu, dem Schaltkreis eine Speicherfunktion zu verleihen.
Im folgenden wird ein Beispiel der Anwendung für das genaue Trimmen beschrieben. Fig. 6 zeigt ein Beispiel,
in dem die Erfindung Anwendung bei einem Digital-Analog-Konverter findet. Fig. 6 zeigt drei Bit-Teile eines D/AKonverters
mit einer geeichten Stromquelle konstanter Stromstärke. Die für die Durchführung der Erfindung neu
hinzugefügten Elemente sind Widerstände r und 2r sowie Dioden D. und Dg. Die anderen Elemente entsprechen
den in konventionellen Digital-Analog-Konverten für Gleichstrom konstanter Stromstärke benutzten (z.B. ^PCoIOD, DAC9O
or mono DACO2). Der Widerstand 2r besteht aus einem stark
gedopten polykristallinen Silicium-Widerstand, der genau getrimmt ist, um die Genauigkeit des Widerstandsnetzes
zu erhöhen. Aufgabe des Widerstandes r , der gleichfalls aus stark gedoptem polykristallinem Silicium besteht, ist
es, eine durch Einfügen des Widerstandes 2r entstehende Leitungsunsymmetrie zu verhindern. Die Querschnittsflächen
der Widerstände 2r und r in einer Richtung quer zu dem Stromfluß sind so benessen, daß die Stromdichte unterhalb
des kritischen Viertes bei normalem Betrieb 'des D/A-Konverters liegt. Die Dioden D, und Dg sind hinzugefügt, um
zu verhindern, daß ein starker Strom beim Trimmen des Widerstandes 2r durch andere Widerstände oder Transitoren
fließt. Da, wie allgemein bekannt ist, das Widerstandsver-
809846/0805 " 13 "
hältnis zwischen 2R+2r und R+r bezüglich jedes Bits genau
2:1 sein sollte, ist der Widerstand 2r für jeden Baustein zu trimmen.
Das Trimmen wird folgendermaßen durchgeführt: Um z.B. den
Widerstand 2r des mittleren Bausteins in Fig. 6 zu trimmen,, wird eine externe, nicht dargestellte Stromquelle über einen
Spannungsänschluß V„ und einen Eingangsanschluß b_ für den
Durchgang des Trimmstromes verkünden, wobei bp im Verhältnis
zu VE negativ ist. Die Anschlüsse b, und b, werden
auf einer geeigneten Spannung (normalerweise dem Grundpegel) gehalten, die mit V„ gleichgerichtet ist. Dann werden die
Dioden Dj, und D- positiv vorgespannt und andere Dioden negativ,
so daß der Trimmstrom auf den Weg V„ ·* Dj- ·>
2r > D1^ ^
fließt, um allein den Widerstand 2r des mittleren Bausteines zu trimmen, während kein hoher Strom durch andere
Widerstände und Transistoren fließt. Das Symbol Vp bezeichnet
den Anschluß für die Vorspannungsschaltung eines Stromquellentransistors und V -. den Spannungsanschluß eines
Stromschalttransistors.
Für den Normalbetrieb des Digital-Analog-Konverters wird
dieser dann von der externen Stromquelle getrennt, und eine mit dem Spannungsanschluß V„ gleichgerichtete Eingangsspannung
wird an den Anschlußklemmen b.. , b? und b_
angelegt, so daß die Dioden D2, D^J, D7, D5 und D8 entgegengesetzt
beaufschlagt, also gesperrt werden. Dadurch sind alle Wege für den Trimmstrom unterbrochen. Wenn dann die
Eingangsspannung an die Anschlußklemmen angelegt wird, sind die Dioden D,, D, und Dg geöffnet, so daß der Schaltkreis
als D/A-Wandler arbeiten kann.
Mit der oben beschriebenen Anordnung ist es möglich, in
gewünschter Weise unter Benutzung des Spannungsanschlusses und des Eingangsanschlusses eines D/A-Wandlers einen polykristallinen
Silicium-Widerstand zu trimmen, so daß es nicht erforderlich ist, zusätzliche Anschlüsse 'für das Trimmen
vorzusehen.
809846/0805 - 14 -
-IH-
Fig. 7A zeigt ein Beispiel, in dem die Erfindung für die Justierung der Offsetspannung eines MOS-Eingangs-Operationsverstärkers
benutzt wird, in dem die Bezugszeichen 2 und Anschlußklemmen des Operationsverstärkers! 6 einen Anschluß
für den Ausgang und 1, 5 und 8 Anschlüsse für die Einstellung der Offsetspannung bezeichnen. In diesem.Fall
kommt ein handelsüblicher Baustein/iPC 252A der Nippon
Electrical Co, Ltd. als Operationsverstärker zur Anwendung,
wobei die Anschlüsse 2 und 6 kurzgeschlossen werden und der Anschluß 3 geerdet wird, um so eine Offsetspannung an der
Ausgangsklemme 6 zu erzeugen. Polykristalline Silicium-Widerstände FL und R_ gemäß der Erfindung werden zwischen
den Anschlußklemmen 1 und 5 bzw. 5 und 8 vorgesehen; dann
kann die Offsetspannung durch Trimmen der Widerstände R, und Rp verringert werden.
Wie Fig. 7B zeigt, beträgt der Anfangswert der Offsetspannung
des Operations-Verstärkers bei kurzgeschlossenen Klemmen 1, 5 und 8 3,08 mV. Die Offsetspannung verringert sich auf
2,98 mV, wenn die polykristallinen Silicium-Widerstände R, und R2 gemäß der Erfindung nach Fig. 7A geschaltet werden.
Wenn später die polykristallinen Silicium-Widerstände durch Anschluß einer externen Stromquelle an die Anschlüsse 1
und 5 oder 5 und 8 getrimmt werden, kann die Offset-Spannung schließlich bis zu einem äußersten Wert von 0,02 mV verringert
werden. Der Widerstand R1 wurde gemäß Fig. 7B zwischen
den Anschlüssen 1 und 5 fünfmal getrimmt. Da die fünfte Trimmung jedoch zu stark war, wurde bei der
sechsteh Trimmoperation der Widerstand Rp an die Anschlüsse
5 und 8 angeschlossen und getrimmts um die zu
starke Trimmung auszugleichen.
In diesem Beispiel sind die polykristallinen Silicium-Widerstände mit der Außenseite des Operationsverstärkers
verbunden. Integriert man jedoch die Widerstände während
- 15 809846/0805
der Herstellung des Operationsverstärkers in diesen, so ist es möglich, denselben vor seiner Versendung genau
zu justieren.
Wie beschrieben ist es gemäß der Erfindung möglich, polykristallxne Silicium-Yiiderstände dadurch genau zu
trimmen, daß man sie mit Strom sehr viel höherer Stärke als bei einem integrierten Halbleiter-Schaltkreis beaufschlagt
O
809846/0805
Claims (1)
- NIPPON TELEGRAPH AND TELEPHONE PUBLIC CORPORATION, 6, 1, Uchisaiwai-cho l-chome, Chiyoda-ku, Tokio / JapanVerfahren zum Trimmen des Widerstandswertes polykristalliner Silicium-Widerstände, insbesondere für die Verwendung als Halbleiter in integrierten Schaltkreisen.PatentanspruchVerfahren zum Trimmen des Widerstandswertes eines polykristallinen Silicium-Widerstandes, insbesondere des Anfangs-Wider st andswert es eines als Widerstandselement eines integrierten Halbleiter-Schaltkreises benutzten polykristallinen Silicium-Widerstandes, dadurch gekennzeichnet , daß ein Widerstand aus polykristallinem Silicium mit einem vorbestimmten Anfangswiderstand durch Dopen mit einer Verunreinigung in einer Konzentration von20 "5
mehr als 1x10 Atomen/cnr hergestellt und Strom aus einer fremden Stromquelle mit einer Stromdichte höher als 1x10 A/2
cm zur Senkung des Anfangswiderstandswerts und dadurch zur Korrektur des Widerstandswertes durch den Widerstand geschickt wird.-2-809846/0805ORJGiNAL JMSPECTEO
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5138877A JPS53136980A (en) | 1977-05-04 | 1977-05-04 | Resistance value correction method for poly crystal silicon resistor |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2819402A1 true DE2819402A1 (de) | 1978-11-16 |
DE2819402B2 DE2819402B2 (de) | 1980-08-28 |
DE2819402C3 DE2819402C3 (de) | 1982-06-16 |
Family
ID=12885548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2819402A Expired DE2819402C3 (de) | 1977-05-04 | 1978-05-03 | Verfahren zum Abgleich (Trimmen) des Widerstandswertes eines polykristallinen Silicium-Schichtwiderstandes, insbesondere für die Verwendung in einem integrierten Halbleiter-Schaltkreis |
Country Status (6)
Country | Link |
---|---|
US (1) | US4210996A (de) |
JP (1) | JPS53136980A (de) |
CA (1) | CA1087261A (de) |
DE (1) | DE2819402C3 (de) |
GB (1) | GB1559370A (de) |
NL (1) | NL7804813A (de) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5544713A (en) * | 1978-09-26 | 1980-03-29 | Toshiba Corp | Semiconductor device |
US4297721A (en) * | 1978-11-03 | 1981-10-27 | Mostek Corporation | Extremely low current load device for integrated circuit |
JPS5685934A (en) * | 1979-12-14 | 1981-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Control signal generating circuit |
US4412241A (en) * | 1980-11-21 | 1983-10-25 | National Semiconductor Corporation | Multiple trim structure |
US4420766A (en) * | 1981-02-09 | 1983-12-13 | Harris Corporation | Reversibly programmable polycrystalline silicon memory element |
JPS59104101A (ja) * | 1982-12-07 | 1984-06-15 | ロ−ム株式会社 | チツプ抵抗器 |
US4590589A (en) * | 1982-12-21 | 1986-05-20 | Zoran Corporation | Electrically programmable read only memory |
DE3433703A1 (de) * | 1984-09-13 | 1986-03-20 | Buchtal Gmbh, 8472 Schwarzenfeld | Verfahren zur einstellung des widerstandswertes von elektrischen widerstandsbeschichtungen auf keramischen formkoerpern |
US4602421A (en) * | 1985-04-24 | 1986-07-29 | The United States Of America As Represented By The Secretary Of The Air Force | Low noise polycrystalline semiconductor resistors by hydrogen passivation |
JPH0654795B2 (ja) * | 1986-04-07 | 1994-07-20 | 三菱電機株式会社 | 半導体集積回路装置及びその製造方法 |
US4714911A (en) * | 1986-09-19 | 1987-12-22 | Adm Tronics Unlimited, Inc. | Technique for treating manufactured thick film resistors |
US4705964A (en) * | 1986-09-29 | 1987-11-10 | Sprague Electric Company | Integrated circuit hall switch with adjustable operate point |
US4774492A (en) * | 1986-12-03 | 1988-09-27 | Vtc Inc | Slotted integrated circuit resistor |
US4782202A (en) * | 1986-12-29 | 1988-11-01 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for resistance adjustment of thick film thermal print heads |
US4827222A (en) * | 1987-12-11 | 1989-05-02 | Vtc Incorporated | Input offset voltage trimming network and method |
JPH01184942A (ja) * | 1988-01-20 | 1989-07-24 | Toshiba Corp | トリミング素子とその電気短絡方法 |
JP2679110B2 (ja) * | 1988-05-27 | 1997-11-19 | 株式会社デンソー | 半導体装置の製造方法 |
US5068674A (en) * | 1988-06-07 | 1991-11-26 | Canon Kabushiki Kaisha | Liquid jet recording head stabilization |
US5070383A (en) * | 1989-01-10 | 1991-12-03 | Zoran Corporation | Programmable memory matrix employing voltage-variable resistors |
JP2658570B2 (ja) * | 1990-02-28 | 1997-09-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
US5334880A (en) * | 1991-04-30 | 1994-08-02 | International Business Machines Corporation | Low voltage programmable storage element |
US5538915A (en) * | 1992-06-05 | 1996-07-23 | The Regents Of The University Of California | Process for forming synapses in neural networks and resistor therefor |
DE4334515C1 (de) * | 1993-10-09 | 1994-10-20 | Itt Ind Gmbh Deutsche | Verpolungsschutz für integrierte elektronische Schaltkreise in CMOS-Technik |
JPH08224879A (ja) * | 1994-12-19 | 1996-09-03 | Xerox Corp | 液滴エジェクタ閾値調整方法 |
DE19530737A1 (de) * | 1995-08-22 | 1997-02-27 | Philips Patentverwaltung | Schaltungsanordnung zum Liefern eines konstanten Stromes |
US5741720A (en) * | 1995-10-04 | 1998-04-21 | Actel Corporation | Method of programming an improved metal-to-metal via-type antifuse |
US5859562A (en) * | 1996-12-24 | 1999-01-12 | Actel Corporation | Programming circuit for antifuses using bipolar and SCR devices |
JPH1154301A (ja) * | 1997-08-07 | 1999-02-26 | Murata Mfg Co Ltd | チップ型サーミスタ |
DE19800196C2 (de) * | 1998-01-07 | 1999-10-28 | Guenter Nimtz | Verfahren zur Herstellung von Flächenwiderstandsschichten |
US6376896B1 (en) * | 1999-04-08 | 2002-04-23 | Seiko Instruments Inc. | Semiconductor device having thin film resistor and method of manufacturing the same |
US6306718B1 (en) | 2000-04-26 | 2001-10-23 | Dallas Semiconductor Corporation | Method of making polysilicon resistor having adjustable temperature coefficients |
US6958523B2 (en) * | 2000-09-15 | 2005-10-25 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
JP2002184944A (ja) * | 2000-12-12 | 2002-06-28 | Mitsubishi Electric Corp | 半導体装置 |
US7422972B2 (en) * | 2001-09-07 | 2008-09-09 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
AU2002325723A1 (en) | 2001-09-10 | 2003-03-24 | Microbridge Technologies Inc. | Method for trimming resistors |
US7427802B2 (en) * | 2002-02-11 | 2008-09-23 | Stmicroelectronics S.A. | Irreversible reduction of the value of a polycrystalline silicon resistor |
EP1649496B1 (de) * | 2003-07-14 | 2007-04-25 | Microbrige Technologies Inc. | Einstellung analoger elektrischer schaltungsausgangssignale |
EP1800319A1 (de) * | 2004-09-21 | 2007-06-27 | Microbridge Technologies Inc. | Kompensation einer durch trimmung verursachten verlagerung des temperaturkoeffizienten des widerstands |
US7714694B2 (en) * | 2004-09-21 | 2010-05-11 | Microbridge Technologies Canada, Inc. | Compensating for linear and non-linear trimming-induced shift of temperature coefficient of resistance |
GB2419505A (en) * | 2004-10-23 | 2006-04-26 | 2D Heat Ltd | Adjusting the resistance of an electric heating element by DC pulsing a flame sprayed metal/metal oxide matrix |
US7855432B2 (en) * | 2005-09-30 | 2010-12-21 | Texas Instruments Incorporated | Integrated thermal characterization and trim of polysilicon resistive elements |
EP2002453A1 (de) * | 2006-03-23 | 2008-12-17 | Microbridge Technologies Inc. | Kompensieren einer linearen und nichtlinearen durch trimmen verursachten verschiebung des temperaturkoeffizienten des widerstands |
WO2007107013A1 (en) * | 2006-03-23 | 2007-09-27 | Microbridge Technologies Inc. | Self-heating effects during operation of thermally-trimmable resistors |
WO2009111890A1 (en) * | 2008-03-14 | 2009-09-17 | Microbridge Technologies Inc. | A method of stabilizing thermal resistors |
JP2009244174A (ja) * | 2008-03-31 | 2009-10-22 | Tokyo Electron Ltd | ウェハ型温度計、温度測定装置、熱処理装置および温度測定方法 |
US8031100B2 (en) * | 2009-04-24 | 2011-10-04 | Intersil Americas Inc. | Fine resistance adjustment for polysilicon |
DE102010016556A1 (de) * | 2009-04-24 | 2010-11-25 | Intersil Americas Inc., Milpitas | Widerstands-Feineinstellung für Polysilizium |
IT1402165B1 (it) | 2010-06-30 | 2013-08-28 | St Microelectronics Srl | Resistore ad elevata precisione e relativo metodo di calibratura |
US8441335B2 (en) | 2010-10-21 | 2013-05-14 | Analog Devices, Inc. | Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors |
US8723637B2 (en) | 2012-04-10 | 2014-05-13 | Analog Devices, Inc. | Method for altering electrical and thermal properties of resistive materials |
ITTO20120553A1 (it) | 2012-06-22 | 2013-12-23 | St Microelectronics Srl | Dispositivo a resistore calibrabile elettricamente e relativo metodo di calibrazione |
US9963777B2 (en) | 2012-10-08 | 2018-05-08 | Analog Devices, Inc. | Methods of forming a thin film resistor |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE593931C (de) * | 1931-11-24 | 1934-03-07 | Siemens & Halske Akt Ges | Verfahren zur Herstellung eines elektrischen Widerstandes mit einer metallischen Siliciumschicht auf isolierendem Traeger |
US3191151A (en) * | 1962-11-26 | 1965-06-22 | Fairchild Camera Instr Co | Programmable circuit |
DE1954445A1 (de) * | 1968-11-19 | 1970-06-11 | Philips Nv | Halbleiterbauelement |
DE2057929A1 (de) * | 1970-04-13 | 1971-12-09 | Diem Albert R | Siliziumbeschichtete Substrate und daraus hergestellte Gegenstaende |
DE1790139A1 (de) * | 1968-09-17 | 1972-01-20 | Siemens Ag | Verfahren zum Herstellen von stabilen elektrischen Metallfilmwiderstaenden |
DE1465701B2 (de) * | 1962-03-27 | 1972-09-21 | International Business Machines Corp., Armonk, N. Y. (V.StA.) | Verfahren zur herstellung eines thermisch stabilisierten und abgeglichenen widerstandselementes |
DE2545447A1 (de) * | 1975-10-10 | 1977-04-14 | Preh Elektro Feinmechanik | Verfahren zum abgleich eines widerstandes |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3308528A (en) * | 1963-11-06 | 1967-03-14 | Ibm | Fabrication of cermet film resistors to close tolerances |
FR2213623B1 (de) * | 1972-10-31 | 1978-03-31 | Thomson Csf | |
JPS5643613B2 (de) * | 1973-12-03 | 1981-10-14 | ||
US4131884A (en) * | 1977-02-14 | 1978-12-26 | Precision Monolithics, Inc. | Trimming control circuit for a digital to analog converter |
US4138671A (en) * | 1977-02-14 | 1979-02-06 | Precision Monolithics, Inc. | Selectable trimming circuit for use with a digital to analog converter |
-
1977
- 1977-05-04 JP JP5138877A patent/JPS53136980A/ja active Granted
-
1978
- 1978-04-26 US US05/900,300 patent/US4210996A/en not_active Expired - Lifetime
- 1978-04-28 CA CA302,273A patent/CA1087261A/en not_active Expired
- 1978-05-03 GB GB17513/78A patent/GB1559370A/en not_active Expired
- 1978-05-03 DE DE2819402A patent/DE2819402C3/de not_active Expired
- 1978-05-03 NL NL7804813A patent/NL7804813A/xx not_active Application Discontinuation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE593931C (de) * | 1931-11-24 | 1934-03-07 | Siemens & Halske Akt Ges | Verfahren zur Herstellung eines elektrischen Widerstandes mit einer metallischen Siliciumschicht auf isolierendem Traeger |
DE1465701B2 (de) * | 1962-03-27 | 1972-09-21 | International Business Machines Corp., Armonk, N. Y. (V.StA.) | Verfahren zur herstellung eines thermisch stabilisierten und abgeglichenen widerstandselementes |
US3191151A (en) * | 1962-11-26 | 1965-06-22 | Fairchild Camera Instr Co | Programmable circuit |
DE1790139A1 (de) * | 1968-09-17 | 1972-01-20 | Siemens Ag | Verfahren zum Herstellen von stabilen elektrischen Metallfilmwiderstaenden |
DE1954445A1 (de) * | 1968-11-19 | 1970-06-11 | Philips Nv | Halbleiterbauelement |
DE2057929A1 (de) * | 1970-04-13 | 1971-12-09 | Diem Albert R | Siliziumbeschichtete Substrate und daraus hergestellte Gegenstaende |
DE2545447A1 (de) * | 1975-10-10 | 1977-04-14 | Preh Elektro Feinmechanik | Verfahren zum abgleich eines widerstandes |
Also Published As
Publication number | Publication date |
---|---|
GB1559370A (en) | 1980-01-16 |
CA1087261A (en) | 1980-10-07 |
JPS53136980A (en) | 1978-11-29 |
NL7804813A (nl) | 1978-11-07 |
US4210996A (en) | 1980-07-08 |
DE2819402C3 (de) | 1982-06-16 |
DE2819402B2 (de) | 1980-08-28 |
JPS5758071B2 (de) | 1982-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2819402A1 (de) | Verfahren zum trimmen des widerstandswertes polykristalliner silicium- widerstaende, insbesondere fuer die verwendung als halbleiter in integrierten schaltkreisen | |
DE2540451C2 (de) | Digital/Analog-Umsetzer | |
DE3704609C2 (de) | ||
DE1906213C3 (de) | Stromregelschaltung | |
DE2611858A1 (de) | Digital-analog-umsetzer | |
DE3001552A1 (de) | Geregelte spannungsquelle | |
DE3836338A1 (de) | Temperaturkompensierte stromquellenschaltung mit zwei anschluessen | |
DE2415803C3 (de) | Konstantstromquelle | |
DE2401978A1 (de) | Temperaturempfindlicher steuerschalter | |
DE4017617C2 (de) | Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche | |
DE3106703A1 (de) | Integrierte halbleiterschaltung mit temperaturkompensation | |
DE2240971C3 (de) | Torschaltung | |
DE2637808A1 (de) | Kompensationsschaltung | |
DE4038319C2 (de) | Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung | |
DE3102398C2 (de) | ||
DE2645632A1 (de) | Verstaerker | |
DE19810579B4 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
DE3014308C2 (de) | ||
EP0174473A1 (de) | Monolitisch integrierte Leistungsendstufe | |
DE3433817A1 (de) | Konstantspannung-schaltkreis | |
DE10145520B4 (de) | Schaltungsanordnung zur Spannungsversorgung eines Zweidrahtsensors | |
DE2546609A1 (de) | Mos-halbleiteranordnung | |
DE3515006A1 (de) | Spannungsausgangskreis | |
DE3106528C2 (de) | ||
DE19581856B3 (de) | Temperaturkompensation für Bauteile von integrierten Schaltungen auf der Halbleiterplättchen-Stufe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO, |
|
8328 | Change in the person/name/address of the agent |
Free format text: WENZEL, H., DIPL.-ING., 2000 HAMBURG KALKOFF, H., DIPL.-ING. WREDE, H., DIPL.-ING., PAT.-ANW., 5810WITTEN |
|
8339 | Ceased/non-payment of the annual fee |