JP2679110B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2679110B2 JP2679110B2 JP63130527A JP13052788A JP2679110B2 JP 2679110 B2 JP2679110 B2 JP 2679110B2 JP 63130527 A JP63130527 A JP 63130527A JP 13052788 A JP13052788 A JP 13052788A JP 2679110 B2 JP2679110 B2 JP 2679110B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- trimming
- polycrystalline silicon
- resistance value
- silicon resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は高不純物濃度多結晶シリコントリミング抵
抗体の形成方法に係り、特にトリミング後の抵抗値の安
定化技術に関するものである。
抗体の形成方法に係り、特にトリミング後の抵抗値の安
定化技術に関するものである。
［従来技術及び課題］ 不純物濃度（As）が１×1020cm-3と不純物を高濃度に
含む多結晶シリコン抵抗体（高不純物濃度多結晶シリコ
ントリミング抵抗体）は、抵抗値を電気的に修正（トリ
ミング）することができる。殊に、パッケージ封止後に
外部端子から電気的にトリミングすることが可能とな
る。この高不純物濃度多結晶シリコン抵抗体の電気的ト
リミングについては、電子通信学会技術研究会報告,SSD
79−16にて詳細に報告されている。
含む多結晶シリコン抵抗体（高不純物濃度多結晶シリコ
ントリミング抵抗体）は、抵抗値を電気的に修正（トリ
ミング）することができる。殊に、パッケージ封止後に
外部端子から電気的にトリミングすることが可能とな
る。この高不純物濃度多結晶シリコン抵抗体の電気的ト
リミングについては、電子通信学会技術研究会報告,SSD
79−16にて詳細に報告されている。
ところが、高不純物濃度多結晶シリコン抵抗体のトリ
ミングを行なった場合、その後の使用雰囲気温度によっ
て抵抗値が変動する問題があった。このため、抵抗値の
経時変化が大きく、高精度トリミングの信頼性が得られ
なかった。
ミングを行なった場合、その後の使用雰囲気温度によっ
て抵抗値が変動する問題があった。このため、抵抗値の
経時変化が大きく、高精度トリミングの信頼性が得られ
なかった。
この発明の目的は、高不純物濃度多結晶シリコン抵抗
体の電流トリミング後の抵抗値の経時変化を小さくしそ
の抵抗体の高精度トリミングを可能にし信頼性を向上さ
せることができる半導体装置の製造方法を提供すること
にある。
体の電流トリミング後の抵抗値の経時変化を小さくしそ
の抵抗体の高精度トリミングを可能にし信頼性を向上さ
せることができる半導体装置の製造方法を提供すること
にある。
［課題を解決するための手段］ この発明は不純物を高濃度に含む多結晶シリコン抵抗
体に対し、当該多結晶シリコン抵抗体の結晶粒界を融解
させるための電流密度で通電することによりその抵抗値
を調整する電流トリミング工程と、前記電流トリミング
を行った後の多結晶シリコン抵抗体に対し、当該多結晶
シリコン抵抗体の結晶粒界を融解させない電流密度の通
電にて加熱処理することにより当該多結晶シリコン抵抗
体の抵抗値を安定化するアニール工程とを備えたことを
特徴とする半導体装置の製造方法をその要旨としてい
る。
体に対し、当該多結晶シリコン抵抗体の結晶粒界を融解
させるための電流密度で通電することによりその抵抗値
を調整する電流トリミング工程と、前記電流トリミング
を行った後の多結晶シリコン抵抗体に対し、当該多結晶
シリコン抵抗体の結晶粒界を融解させない電流密度の通
電にて加熱処理することにより当該多結晶シリコン抵抗
体の抵抗値を安定化するアニール工程とを備えたことを
特徴とする半導体装置の製造方法をその要旨としてい
る。
［作用］ 上記の構成により、電流トリミング工程にて不純物を
高濃度に含む多結晶シリコン抵抗体が、当該多結晶シリ
コン抵抗体の結晶粒界を融解させるための電流密度で通
電されてその抵抗値が調整される。そして、アニール工
程において、多結晶シリコン抵抗体の結晶粒界を融解さ
せない電流密度の通電を行うことにより、加熱処理さ
れ、当該多結晶シリコン抵抗体の抵抗値が安定化され
る。その結果、その後の抵抗値の経時変化が抑制され
る。
高濃度に含む多結晶シリコン抵抗体が、当該多結晶シリ
コン抵抗体の結晶粒界を融解させるための電流密度で通
電されてその抵抗値が調整される。そして、アニール工
程において、多結晶シリコン抵抗体の結晶粒界を融解さ
せない電流密度の通電を行うことにより、加熱処理さ
れ、当該多結晶シリコン抵抗体の抵抗値が安定化され
る。その結果、その後の抵抗値の経時変化が抑制され
る。
［実施例］ 以下、この発明を具体化した一実施例を図面に従って
説明する。
説明する。
第１図に本実施例の素子構造を示す。同図において、
不純物を高濃度に含む多結晶シリコン抵抗体としてのポ
リシリコン抵抗層１は酸化膜（SiO2）２とリンガラス
（PSG）３に挟まれた構造となっており、酸化膜２下の
素子とは分離されている。従って、ポリシリコン抵抗層
１をトランジスタ等の素子上に自由にレイアウトするこ
とができる。又、ポリシリコン抵抗層１とリンガラス３
の間の酸化膜４はポリシリコン抵抗層１へリンガラス３
中のリンが拡散するのを防止している。このときのポリ
シリコン抵抗層１は不純物濃度がAs4×1020cm-3でその
パターンサイズは27μｍ×240μｍ×0.4μｍである。こ
こで、ポリシリコン抵抗層１における不純物（As）の高
濃度とは、１×1020cm-3以上をさすものである。
不純物を高濃度に含む多結晶シリコン抵抗体としてのポ
リシリコン抵抗層１は酸化膜（SiO2）２とリンガラス
（PSG）３に挟まれた構造となっており、酸化膜２下の
素子とは分離されている。従って、ポリシリコン抵抗層
１をトランジスタ等の素子上に自由にレイアウトするこ
とができる。又、ポリシリコン抵抗層１とリンガラス３
の間の酸化膜４はポリシリコン抵抗層１へリンガラス３
中のリンが拡散するのを防止している。このときのポリ
シリコン抵抗層１は不純物濃度がAs4×1020cm-3でその
パターンサイズは27μｍ×240μｍ×0.4μｍである。こ
こで、ポリシリコン抵抗層１における不純物（As）の高
濃度とは、１×1020cm-3以上をさすものである。
このような素子を用いて、そのポリシリコン抵抗層１
に、アルミ配線層５を介してあるしきい値以上の高電流
密度で通電することによりその抵抗値を調整する電流ト
リミングを行なった後、その電流トリミング工程での電
流密度より小さな電流密度でトリミング後のポリシリコ
ン抵抗層１に通電して当該ポリシリコン抵抗層１をアニ
ールする。このときのトリミングはトリミング電流110m
Aで（電流密度110mA/27μｍ×0.4μｍで）１秒間行い、
又、電流アニールは、95mAで（電流密度95mA/27μｍ×
0.4μｍで）１分間行なった。即ち、100mA程度をトリミ
ングのためのしきい値電流とし、その電流以下の95mAで
アニール処理している。
に、アルミ配線層５を介してあるしきい値以上の高電流
密度で通電することによりその抵抗値を調整する電流ト
リミングを行なった後、その電流トリミング工程での電
流密度より小さな電流密度でトリミング後のポリシリコ
ン抵抗層１に通電して当該ポリシリコン抵抗層１をアニ
ールする。このときのトリミングはトリミング電流110m
Aで（電流密度110mA/27μｍ×0.4μｍで）１秒間行い、
又、電流アニールは、95mAで（電流密度95mA/27μｍ×
0.4μｍで）１分間行なった。即ち、100mA程度をトリミ
ングのためのしきい値電流とし、その電流以下の95mAで
アニール処理している。
このトリミング及びアニール処理においては、次の現
象が起こっていると考えられる。即ち、ポリシリコン抵
抗層１の電流トリミングは加熱による結晶粒界の融解に
よる不純物の偏析により起こると考えられる。従って、
トリミング後には粒界内で不純物の濃度勾配ができるこ
とになり、その後の熱処理（使用）にて不純物の再拡散
による抵抗値変化が起こる。そこで、電流アニールはト
リミング後にポリシリコン抵抗層１を通電により加熱
し、不純物の濃度勾配を小さくして、その後の拡散を抑
制している。このとき、電流トリミングでは粒界が融解
するまで通電加熱するが、電流アニールでは粒界が融解
するまで通電加熱は行なわない。
象が起こっていると考えられる。即ち、ポリシリコン抵
抗層１の電流トリミングは加熱による結晶粒界の融解に
よる不純物の偏析により起こると考えられる。従って、
トリミング後には粒界内で不純物の濃度勾配ができるこ
とになり、その後の熱処理（使用）にて不純物の再拡散
による抵抗値変化が起こる。そこで、電流アニールはト
リミング後にポリシリコン抵抗層１を通電により加熱
し、不純物の濃度勾配を小さくして、その後の拡散を抑
制している。このとき、電流トリミングでは粒界が融解
するまで通電加熱するが、電流アニールでは粒界が融解
するまで通電加熱は行なわない。
次に、この電流アニールを行なったものと、行なわな
かったものとを比較してみる。即ち、300℃の雰囲気中
での加速試験（通常の素子の使用雰囲気は約150℃）に
おいて、電流トリミング工程のみを行なった素子と、電
流トリミング工程と電流アニールを行なった素子とを比
較する。
かったものとを比較してみる。即ち、300℃の雰囲気中
での加速試験（通常の素子の使用雰囲気は約150℃）に
おいて、電流トリミング工程のみを行なった素子と、電
流トリミング工程と電流アニールを行なった素子とを比
較する。
第２図に示すように、電流アニールを行なわない試料
では10時間で3.5％抵抗値が変化し、その後も変化量が
増加する傾向にある。これに対し電流アニールを行なっ
た試料では抵抗値の変化量は５時間で0.5％しか変化せ
ずその後も変化量は変らない傾向を示した。従って、ト
リミング後に電流アニールを行なうことにより、抵抗値
の経時変化を小さく（0.5％以下）することができ、高
精度トリミングが可能となり信頼性が向上する。
では10時間で3.5％抵抗値が変化し、その後も変化量が
増加する傾向にある。これに対し電流アニールを行なっ
た試料では抵抗値の変化量は５時間で0.5％しか変化せ
ずその後も変化量は変らない傾向を示した。従って、ト
リミング後に電流アニールを行なうことにより、抵抗値
の経時変化を小さく（0.5％以下）することができ、高
精度トリミングが可能となり信頼性が向上する。
さらに、第３図に電流アニールを行なわない場合のト
リミング後の300℃を含めた150℃,200℃,400℃の各温度
における抵抗値の変化を示す。
リミング後の300℃を含めた150℃,200℃,400℃の各温度
における抵抗値の変化を示す。
又、第４図は、電流アニールを行なうことにより変化
させた抵抗値の割合（変化率）と、そのアニール後の15
0℃と300℃での雰囲気中で１時間の間に変化した抵抗値
の割合を示す。同図により、熱処理による（熱雰囲気中
での）変化量を0.5％以下にするには、300℃では約３％
の電流アニールが必要であるが、150℃では約1.5％でよ
いことが分る。
させた抵抗値の割合（変化率）と、そのアニール後の15
0℃と300℃での雰囲気中で１時間の間に変化した抵抗値
の割合を示す。同図により、熱処理による（熱雰囲気中
での）変化量を0.5％以下にするには、300℃では約３％
の電流アニールが必要であるが、150℃では約1.5％でよ
いことが分る。
第５図は、電流アニール時間と電流アニールを行なう
ことにより変化させた抵抗値の割合（変化率）の関係を
示す。同図中２本のラインは、電流トリミングで流した
電流の91％の電流でアニールした特性線L91％と、同じ
く電流トリミングで流した電流の86％の電流でアニール
した特性線L86％を示す。この図で明らかなように、抵
抗値を1.5％変化させるにはトリミング電流の91％の電
流では１秒、又、トリミング電流の86％の電流では６秒
かかる。換言すれば、電流トリミング後の電流アニール
は、トリミングでの電流（電流密度）に近い大きな電流
では短い時間の通電処理でよく、又、トリミングでの電
流（電流密度）から離れた小さな電流では長い時間通電
処理する必要があることが分る。
ことにより変化させた抵抗値の割合（変化率）の関係を
示す。同図中２本のラインは、電流トリミングで流した
電流の91％の電流でアニールした特性線L91％と、同じ
く電流トリミングで流した電流の86％の電流でアニール
した特性線L86％を示す。この図で明らかなように、抵
抗値を1.5％変化させるにはトリミング電流の91％の電
流では１秒、又、トリミング電流の86％の電流では６秒
かかる。換言すれば、電流トリミング後の電流アニール
は、トリミングでの電流（電流密度）に近い大きな電流
では短い時間の通電処理でよく、又、トリミングでの電
流（電流密度）から離れた小さな電流では長い時間通電
処理する必要があることが分る。
このように本実施例においては、電流トリミング工程
にてその抵抗値が調整された後に、ポリシリコン抵抗層
１の結晶粒界を融解させない電流密度で通電することに
よりポリシリコン抵抗層１が熱処理されて当該ポリシリ
コン抵抗層１の抵抗値が安定化される。その結果、その
後の抵抗値の経時変化が抑制され、その抵抗体の高精度
トリミングを可能にし信頼性を向上させることができる
こととなる。又、本実施例においては、通電にてアール
処理を行なっているので、パッケージ封止後においても
外部端子から通電することにより容易に安定化（アニー
ル）処理を行なうことができる。
にてその抵抗値が調整された後に、ポリシリコン抵抗層
１の結晶粒界を融解させない電流密度で通電することに
よりポリシリコン抵抗層１が熱処理されて当該ポリシリ
コン抵抗層１の抵抗値が安定化される。その結果、その
後の抵抗値の経時変化が抑制され、その抵抗体の高精度
トリミングを可能にし信頼性を向上させることができる
こととなる。又、本実施例においては、通電にてアール
処理を行なっているので、パッケージ封止後においても
外部端子から通電することにより容易に安定化（アニー
ル）処理を行なうことができる。
［発明の効果］ 以上詳述したようにこの発明によれば、高不純物濃度
多結晶シリコン抵抗体の電流トリミング後の使用雰囲気
温度による抵抗値の経時変化を小さくし、その抵抗体の
高精度トリミングを可能にし信頼性を向上させることが
でき、さらに、通電にてアニール処理を行っているの
で、パッケージ封止後においても容易に安定化のための
アニールを行うことができる優れた効果を発揮する。
多結晶シリコン抵抗体の電流トリミング後の使用雰囲気
温度による抵抗値の経時変化を小さくし、その抵抗体の
高精度トリミングを可能にし信頼性を向上させることが
でき、さらに、通電にてアニール処理を行っているの
で、パッケージ封止後においても容易に安定化のための
アニールを行うことができる優れた効果を発揮する。
第１図はこの発明の実施例に使用した素子の構造を示す
断面図、第２図はポリシリコン抵抗値の変化率の経時変
化を示す図、第３図は同じくポリシリコン抵抗値の変化
率の経時変化を示す図、第４図は電流アニールによる抵
抗値変化率と抵抗値変化率との関係を示す図、第５図は
アニールによるポリシリコン抵抗値の変化率の経時変化
を示す図である。 １は不純物を高濃度に含む多結晶シリコン抵抗体として
のポリシリコン抵抗層。
断面図、第２図はポリシリコン抵抗値の変化率の経時変
化を示す図、第３図は同じくポリシリコン抵抗値の変化
率の経時変化を示す図、第４図は電流アニールによる抵
抗値変化率と抵抗値変化率との関係を示す図、第５図は
アニールによるポリシリコン抵抗値の変化率の経時変化
を示す図である。 １は不純物を高濃度に含む多結晶シリコン抵抗体として
のポリシリコン抵抗層。
Claims (1)
- 【請求項１】不純物を高濃度に含む多結晶シリコン抵抗
体に対し、当該多結晶シリコン抵抗体の結晶粒界を融解
させるための電流密度で通電することによりその抵抗値
を調整する電流トリミング工程と、 前記電流トリミングを行った後の多結晶シリコン抵抗体
に対し、当該多結晶シリコン抵抗体の結晶粒界を融解さ
せない電流密度の通電にて加熱処理することにより当該
多結晶シリコン抵抗体の抵抗値を安定化するアニール工
程と、 を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130527A JP2679110B2 (ja) | 1988-05-27 | 1988-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130527A JP2679110B2 (ja) | 1988-05-27 | 1988-05-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01300552A JPH01300552A (ja) | 1989-12-05 |
| JP2679110B2 true JP2679110B2 (ja) | 1997-11-19 |
Family
ID=15036430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63130527A Expired - Lifetime JP2679110B2 (ja) | 1988-05-27 | 1988-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679110B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2769661B2 (ja) * | 1992-09-29 | 1998-06-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| EP1476897B1 (fr) * | 2002-02-11 | 2013-07-31 | STMicroelectronics S.A. | Diminution irreversible de la valeur d une resistance en silicium polycristallin |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53136980A (en) * | 1977-05-04 | 1978-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Resistance value correction method for poly crystal silicon resistor |
-
1988
- 1988-05-27 JP JP63130527A patent/JP2679110B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子通信学会技術研究会報告書ＳＳＤ７９−１６，Ｐ３１−Ｐ．３８（１９７９） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01300552A (ja) | 1989-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3333326A (en) | Method of modifying electrical characteristic of semiconductor member | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| KR850008759A (ko) | 저항 제조 방법 및 그에 의한 반도체 소자 | |
| JPS6142145A (ja) | ウエハ処理法 | |
| US3988181A (en) | Method of doping a polycrystalline silicon layer | |
| JP2679110B2 (ja) | 半導体装置の製造方法 | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| JPH0818011A (ja) | 半導体装置及びその製造方法 | |
| JPS63246844A (ja) | 半導体ヒユ−ズ | |
| JPH0247864B2 (ja) | ||
| JPH04262560A (ja) | 樹脂封止電界効果型半導体装置およびその製造方法 | |
| JPS5931226B2 (ja) | 半導体装置 | |
| JPS5914834B2 (ja) | 読取専用半導体記憶装置 | |
| JPH01112755A (ja) | 半導体装置の製造方法 | |
| JPS58225648A (ja) | 半導体装置 | |
| JPS63221647A (ja) | 半導体装置の製造方法 | |
| JPS5987736A (ja) | 半導体記憶装置 | |
| JPH0322062B2 (ja) | ||
| JPH05129440A (ja) | 半導体装置の製造方法 | |
| JPS62186567A (ja) | 半導体装置の製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPS6037618B2 (ja) | 半導体装置 | |
| JPS59175129A (ja) | 半導体装置の製造方法 | |
| JPH0510820B2 (ja) | ||
| JPH02109349A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |