DE2048201A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2048201A1
DE2048201A1 DE19702048201 DE2048201A DE2048201A1 DE 2048201 A1 DE2048201 A1 DE 2048201A1 DE 19702048201 DE19702048201 DE 19702048201 DE 2048201 A DE2048201 A DE 2048201A DE 2048201 A1 DE2048201 A1 DE 2048201A1
Authority
DE
Germany
Prior art keywords
film
substrate
semiconductor device
phosphorus
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19702048201
Other languages
English (en)
Other versions
DE2048201B2 (de
Inventor
Masakatsu Yonezawa Toshio Kato Taketoshi Yokohama Watanabe Ma saharu Kawasaki Akatsuka Minoru Yoko hama Nakamura, (Japan) HOIl 1 12
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2537370A external-priority patent/JPS4926474B1/ja
Priority claimed from JP5433570A external-priority patent/JPS4926750B1/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2048201A1 publication Critical patent/DE2048201A1/de
Publication of DE2048201B2 publication Critical patent/DE2048201B2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/118Oxide films

Description

BANKKONTO:
BANKHAUS H. AUFHÄUSER
Case 45540-3
Tokyo Shibaura Electric Co., Ltd., Kawasaki/Japan
Halblei tervorrichtung
Die Erfindung bezieht sich auf eine Halbleitervorrichtung, bei der ein Schutzfilm ein freiliegendes Ende eines pn-Übergangs bedeckt.
Bei Halbleitervorrichtungen, wie Dioden, Transistoren oder integrierten Schaltkreisen, wird im allgemeinen ein isolierender Film, beispielsweise ein Siliciumdioxyd-Film, verwendet, der die Oberfläche des Halbleitersubstrats, insbesondere an den freiliegenden Enden eines pn-Übergangs, abdeckt, um die Vorrichtung vor Feuchtigkeitseinflüssen oder schädlichen Verunreinigungen zu schützen, so daß die Vorrichtung ihre vorgeschriebenen Eigenschaften beibehält.
Solche Siliciumdioxyd-Filme können auf das Substrat durch Erwärmen des Siliciumsubstrats in oxydierender Atmosphäre aufgebracht werden, wobei die Oberfläche oxydiert wird, oder es kann ein Siliciumdioxyd-Niederschlag auf dem Substrat durch Anwendung der chemischen Reaktion SiH4 + O2 —»- SiO2 aufgebracht werden. Beide genannten Techniken schließen die Gefahr des Entstehens hoher Druckbeanspruchungen, beispielsweise von
1098^2/1561
COPT
3 χ 10 dyn/crn im Siliciunidioxyd-Film auf Grund der großen Differenz der Wärmeausdehnungskoeffizienten zwischen dem SiIiciumdioxyd-Film und dem Substrat ein. So entstehen beispielsweise bei der Ausbildung eines Siliciumdioxyd-Films von'5 Mikron Dicke auf dem SiLiciumsubstrat eine große Anzahl von Sprüngen im Siliciumdioxyd-Film auf Grund der darin entstehenden hohen Spannung, so daß der Film seine ihm zugedachte Schutz funktion nicht oder nur sehr unvollständig erfüllen kann. Bei Mehrschicht- oder Mehrleiter-Halbleitervorrichtungen, etwa bei integrierten Schaltkreisen, entsteht dabei die Gefahr von Kurzschlüssen zwischen einer Vielzahl von Zuführungsdrähten. Aus diesem Grund kann der Siliciumdioxyd-Film auf dem Substrat ohne Sprünge nur bis zu einer Dicke von etwa 3 Mikron maximal hergestellt werden.
Aufgabe der Erfindung ist.es, eine Halbleitervorrichtung zu schaffen, die keine Sprünge im isolierenden Film aufweist, der das freiliegende Ende eines pn-Übergangs abdeckt, der in dem Halbleitersubstrat ausgebildet ist.
Eine erfindungsgemäße Halbleitervorrichtung ist gekennzeichnet durch ein Halbleitersubstrat mit einer Hauptfläche, an der ein Ende eines in dem Substrat ausgebildeten pn-Übergangs freiliegt und die eine Arsen und Phosphor enthaltende Schutzfläche auf der Hauptfläche aufweist, wobei der Schutzfilm mindestens das freiliegende Ende des pn-Übergangs bedeckt.
Die Erfindung und vorteilhafte Einzelheiten werden im folgenden an mehreren Ausführungsbeispielen anhand von Zeichnungen erläutert. Es zeigt:
Fig. 1 in graphischer Darstellung den Konzentrationsbereich von Arsen und Phosphor, mit dem sich erfindungsgemäß zu bevorzugende Ergebnisse erzielen lddjen;
FLg. 2 einen Schnitt durch eine Planardiode gemäß einer Ausführungsform der Erfindung;
COPY
1 0 a 3 4 2 / 1 B 6 1
2Ή8201
Fig. 3 einen Schnitt durch einen integrierten Schaltkreis gemäß einer anderen Ausführungsform der Erfindung, und
Fig. 4A bis 4P zeigen in Schnittansicht die verschiedenen Herstellungsstufen einer Mesa-Diode, die die erfindungsgemäßen Merkmale aufweist.
Zunächst soll die Erfindung anhand mehrerer Experimente erläutert werden.
Wird ein Siliciumdioxyd-Film, der Arsen und Phosphor enthält, auf einem Siliciumsubstrat aufgebracht, so erreicht der Wärmeausdehnungskoeffizient des Films etwa den entsprechenden Viert des Substrats, so daß keine Sprünge im Film auftreten. Der Grad, bis zu dem dieser Wärmeausdehnungskoeffizient des Films dem des Substrats angenähert werden kann, hängt vom Mischungsverhältnis und der Konzentration von Arsen und Phosphor im Film ab. In dem in Fig. 1 mit gestrichelten Linien umgebenen Bereich, insbesondere in dem schraffierten Bereich, läßt sich ein Siliciumdixyd-FiIm in bestimmter Dicke herstellen, ohne daß die Gefahr schädlicher Sprünge oder Risse auftritt. Innerhalb des erstgenannten Bereichs läßt sich ein Film von mehr als 20 Mikron Dicke herstellen, bei dem die Druck- oder allgemeine Spannungsbelastung
Q p
weniger als 3 χ IO tiyn/cm erreicht, und im letztgenannten engeren Bereich kann ein Film mit einer Dicke von 50 Mikron hergestellt werden, und die Spannung liegt noch immer unter Ix 10 dyn/cm . Im einzelnen ist der erstgenannte Bereich durch den Arsenanteil mit einer Verunreinigungskonzentration
19 21 / 3
von 2 χ 10 bis 4 χ 10 Atomen/cm und einer Phosphorkonzentration von 1 χ 10 bis 4 χ 10 Atomen/cm bestimmt, und der letztgenannte Bereich liegt innerhalb des erstgenannten Bereichs, wie die Fig. 1 zeigt, und darin liegt die entsprechende Atomkonzentration von Arsen und Phosphor im Verhältnis von 1:1 bis zu 1:10.
Die folgende Tabelle I zeigt das Verhältnis zwischen der Kon-
P As
zentration von Phosphor (N ) und Arsen (N ), die in einem Siliciumdioxyd-Film dabei entstehende Druck- bzw. Spannungsbeanspruchung und die herstellbare Maximaldicke eines Films.
1 0 9 fi L 2 I 1 K Π 1
COPt
·- 4 -Tabelle I
ρ ία Ί Spannung Maximale Dicke
Probe N (Atome/cm ) N (Atome/cm ) (dyn/cm2) (Mikron)
1 Ix 1O20 4 χ 1O21
2 Ix 1O20 3 χ 1O21
3 2 χ 1O20 2 χ 1O20
4 3 χ 1O20 3 χ 1O20
PD 19
5 4 x 1CTU 8 χ 1OX*
6 2 χ 1O21 1 χ 1O21
21 21
7 3 χ IO 2 χ 10
8 3 χ 1O21 2 χ 1O20
?1 1Q
9 3 χ 10 3 χ KT*
10 5 χ 1O20 3 χ 1O19
11 O O
12 Ix ΙΟ21 O
In der obigen Tabelle entsprechen die Proben 1 bis 10 den Punkten in Fig. 1, wobei die entsprechenden Punkte entsprechend numeriert sind, während die Proben 11 und 12 dem Stand der Technik entsprechen. Die entsprechend der obigen Tabelle untersuchten Siliciumdioxyd-Filme waren mit Arsen und Phosphor dotiert oder der (P + As)-dotierte Oxydfilm wurde so hergestellt, daß das Siliciumsubstrat in einer SiH4 + PH3 + AsH3 + O_- Atmosphäre erwärmt wurde, um einen Siliciumdioxyd-Film niederzuschlagen, worauf eine Wärmebehandlung bei einer Temperatur von IOC
folgte,
2,8 X 108 .20
3 X 108 30
3 X ao8 20
0,8 X W8 50
0,8 X 108 50
0,7 X 108 60
0,7 X 108 55
2,8 X 108 35
3 X 108 20
3 X 108 25
2,39 X 109 : 3
9,27 X 10 8 10
von 10000C während 10 Minuten zur Verdichtung des Films er-
Wie sich aus Tabelle I ergibt, kann mit jeder Probe ein Siliciumdioxyd-Film auf einer Halbleitervorrichtung von mehr als 20 Mikron Dicke erzeugt werden, ohne daß die Spannung auf Werte
Q O ' .'■-.-■.■■■■■
über 3 χ 10 dyn/cm ansteigt, wobei insbesondere die Proben bis 7 in dem schraffierten Bereich die besten Ergebnisse zeigten. Beispielsweise kann ein erster Film, der unmittelbar auf
109842/1561
PPI !! ' ■ ■ ; ·; "■ '■■ ■ W' a. »ill ,; 9ψξ I! »i|! ■ ;■
das Substrat aufgebracht ist, aus Siliciumnitrid bestehen, und ein zweiter, auf den ersten Film aufzubringender Film kann aus (P + As)-dotiertem Oxyd bestehen. Weiterhin kann der erste Film aus reinem Siliciumdioxyd-Film bestehen, während der zweite Film aus (P + As)-dotiertem Oxyd bestehen kann, und schließlich kann ein zusätzlicher dritter Film über dem zweiten Film aus Siliciumnitrid aufgebracht sein.
Die erwähnte vorteilhafte Wirkung läßt sich auch bei der Anwendung auf andere geeignete Halbleitersubsträte erreichen, beispielsweise bei Germanium oder Galliumarsenid, und es können auch andere Schutzfilme, wie etwa Siliciumnitrid, vorgesehen Jj werden»
Es wird nun eine Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung unter Bezug auf Fig. 2 näher erläutert.
Die dargestellte η np -Planardiode weist ein η-leitendes SiIiciumsubstrat 10 auf, auf dessen einer Seite ein η -Bereich 11 durch Diffusion von n-Verunreinigungen, etwa von Phosphor, ausgebildet ist. Ein ρ -Isolationsbereich 12 ist auf der anderen Hauptfläche des Substrats mittels selektiver Diffusion erzeugt, so daß ein pn-übergang 13 dazwischenliegt, dessen Ende auf der Stirnseite des Substrats freiliegt. Als diese letztgenannte Hauptfläche kann die (111)-Fläche verwendet werden. Ein dünner ™ Silciiumdioxyd-Film 14 ist auf der letztgenannten Hauptseite des Substrats und über dem freiliegenden Ende des pn-Übergangs niedergeschlagen. Der Siliciumdioxyd-Film 14 ist mit einem weiteren Siliciumdioxyd-Film 15 überdeckt, der Arsen in einer Kon-
21 3
zentration von 1 χ 10 Atomen/cm und Phosphor in einer Konzentration von 2 χ 10 Atomen/cm enthält. Der zweite isolierende Schutzfilm 15 kann eine Dicke von 3 bis 15 Mikron, .aufweisen. Die erhaltene Anordnung kann bei einer Temperatur von 10000C während etwa 10 Minuten zur Verdichtung des isolierenden Films erwärmt werden* Auf den n- und p-Bereichen 11 und 12 werden eine Anoden- und eine Kathodenelektrode 16A bzw. 16B angebracht. Die Anödenelektrode 16A ist mit einer Wolframplatte 17, beispielsweise einer nicht gezeigten Umhüllung, verbunden,
109842/ΐ661
während die Kathodenelektrode 16B mit einem Durchführungsdraht 18 verbunden ist. Das Substrat und die Schutzfilme werden schließlich mit Epoxydharz 19, außer im Bereich der Leitungsdurchführung, umgeben. ...·..
Fig. 3 zeigt als weiteres Ausführungsbeispiel der Erfindung.,, einen integrierten Schaltkreis. Der Schaltkreis weist in. .einem Siliciumsubstrat 21 drei aktive Halbleiterelemente 20 auf, die jeweils mindestens einen pn-übergang besitzen. Das. Ende des pn-Übergangs liegt an der Hauptseite des Substrats 21 frei. Auf der anderen Hauptseite ist ein reiner Siliciumdioxydfilm 22 von 2 Mikron Stärke, außer im dem Bereich des Elements, an
dem eine Elektrode zu befestigen ist, aufgebracht. Ein weiterer Siliciumdioxydfilm 23 ist auf dem isolierenden Film 22<niedergeschlagen und enthält Arsen und Phosphor jeweils in einer Verunreinigungskönzentration von 3 χ 10 Atomen/cm . Metallelektroden 24 sind jeweils an entsprechenden Stellen mit den aktiven Elementen 20 verbunden.
Unter Bezug auf die Fig. 4A bis 4D wird nun ein Verfahren zur Herstellung einer Mesa-Diode beschrieben. Von entgegengesetzten Seiten eines p-Siliciumplättchens 40 von 300 Mikron Dicke aus wird Phosphor und Bor so eindiffundiert, daß ein η -leitender Bereich 41 von 30 Mikron Tiefe und ein ρ -Bereich 42 von 50 Mikron Tiefe auf beiden Seitenflächen jeweils ausgebildet wird. In die Hauptfläche des Plättchens werden durch selektives Ätzen Nuten 43 so eingebracht, daß deren Tiefe größer ist als die des n+-Bereichs 41 (Fig. 4A). Auf dieser Fläche des Plättchens und Wänden der Nuten wird ein. erster isolierender Film 44 aus Siliciumdioxyd und dann auf der.gesamten Fläche des ersten Films ein zweiter isolierender Film 45 aus (P + As)-dotiertem Oxyd aufgebracht, wobei der letzt-
21
genannte Film Phosphor in einer Konzentration von 2 χ 10 Atomen/cm und Arsen in einer Konzentration von 5 χ 10 Atomen/cm enthält (Fig. 4B). Der zweite Schutzfilm 45 kann so ausgebildet werden, daß das Plättchen bei einer Temperatur von 5OO°C in einer Atmosphäre von 12 l/std. SiH4, 190 l/std. PH31 47 l/std. AsH- und 100 l/std. O3 erwärmt wird. Das Substrat 40, das mit
109842/1561
den isolierenden Filmen verbunden ist, wird dann bei einer Temperatur von 1OOO°C während IO Minuten in einer Stickstoffatmosphäre erwärmt, um die Filme ausreichend zu verdichten. Der zweischichtige Siliciumdioxyd-Film wird dann von der Plättchenoberfläche, außer an den Innenwänden der Nuten 43, entfernt (Fig. 4C). Die Plättchenoberfläche wird dann entlang der Mittellinie der Nuten geritzt und in Mesa-Diodenelemente zerteilt (Fig. 4D).
Die folgende Tabelle II zeigt die Ergebnisse von Lebensdauer-Versuchen an den obenerwähnten Dioden bei verschiedenen Dicken des (P + As)-dotierten Oxydfilms im Vergleich zu herkömmlichen Dioden dieser Art.
Tabelle IX
Filmdicke Ursprüngliche Ausbeute nach Ausbeute nach der Probe I II Ausbeute (%) dem I.Versuch 2. Ver such sb eur teilung
83 0 12 81 92 91 89 93 98 99
In Tabelle II ist mit der Filmdicke die Dicke des Siliciumdioxyd-Films bezeichnet, wobei I einen reinen Siliciumdioxyd-Film und II den (P + As)-dotierten Siliciumdioxyd-Film kennzeichnet. Mit "ursprünglicher Ausbeute" ist eine Ausbeute vor dem ersten Lebensdauerversuch bezeichnet, und mit "1.Versuch" und "2..Ver such" ist ein Lebensdauerversuch von 100 bzw. 1000
1 - 2 - 87 86
2 0,2 89 26
3 0,2 2 91 37
4 0,2 3 88 86
5 0,2 5 93 93
6 0,2 10 91 91
7 0,2 15 89 89
8 0,2 20 95 94
9 0,2 50 98 98
10 2 99 99
Stunden bezeichnet, wobei der Lebensdauerversuch unter Anlegen einer 300 Volt-Gleichspannung an die Diode erfolgt und der Durchgangsstrom in Rückwärtsrichtung gemessen wird und die Ausbeutebeurteilung auf einem Strompegel von 1 mA erfolgt.
Die Proben 1 bis 3 entsprechend dem Stand der Technik, wobei lediglich die Probe. 1 einer Mesa-Diode entspricht, die eine Metallumhüllung aufwies· und der Film in Spalte II der Pirobe 3 lediglich mit Phosphor dotiert war»Die Probe 10 zeigt den Fall, bei dem eine Metallumhüllung verwendet wurde.
Wie sich aus Tabelle II klar ergibt, können die erfindungsgemäßgen Dioden (Proben 4 bis 10) mit einer hohen ursprünglichen Ausbeuterate hergestellt werden, und auch nach dem 1. und 2. Lebensdauertest ergeben sich nur geringfügig veränderte Diodenkennwerte.
109 842/-156 1

Claims (5)

  1. _ 9 —
    Patentansprüche
    SS — 53 25 SS SZ SS SS S SZ SS μ ZS SZ ~ S SS — SS — ZS SZ SZ SS — SZ SS « SC
    Θ Halbleitervorrichtung, gekennzeichnet durch ein Halbleitersubstrat mit einer Hauptfläche, an der ein Ende eines in dem Substrat ausgebildeten pn-Übergangs freiliegt, und mit einem Arsen und Phosphor enthaltenden Schutzfilm auf der Hauptfläche, der mindestens das freiliegende Ende des pn-Übergangs bedeckt.
  2. 2.) Halbleitervorrichtung nach Anspruch 1,dadurch t gekennzeichnet , daß der Film aus einer ersten und einer zweiten Filmschicht besteht und daß die erste Filmschicht unmittelbar auf die Hauptfläche des Substrats und die zweite Filmschicht auf die erste Filmschicht aufgebracht wird und Arsen und Phosphr enthält.
  3. 3.) Halbleitervorrichtung nach Anspruch 2, d a d u r c h gekennzeichnet, daß die ersten und zweiten Filmschichten Siliciumdioxyd-Filmschichten sind und.das Substrat ein Siliciumsubstrat ist.
  4. 4.) Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Arsen und Phosphor
    - 19
    in einer Verunreinigungskonzentration von 2 χ 10 bis 4 χ 10 Atomen/cm bzw. von 1 χ 10 bis 4 χ 10 Atomen/
    3
    cm vorliegt.
  5. 5.) Halbleitervorrichtung nach Anspruch 4, d a d u r c h gekennzeichnet, daß das Arsen und der Phosphor in einem Verhältnis der Atomkonzentrationen von 1:1 bis 1:10 gemischt sind.
    109842/1561
DE19702048201 1970-03-27 1970-09-30 Halbleiterbauelement Ceased DE2048201B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2537370A JPS4926474B1 (de) 1970-03-27 1970-03-27
JP5433570A JPS4926750B1 (de) 1970-06-24 1970-06-24

Publications (2)

Publication Number Publication Date
DE2048201A1 true DE2048201A1 (de) 1971-10-14
DE2048201B2 DE2048201B2 (de) 1976-08-05

Family

ID=26362969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702048201 Ceased DE2048201B2 (de) 1970-03-27 1970-09-30 Halbleiterbauelement

Country Status (6)

Country Link
US (1) US3694707A (de)
DE (1) DE2048201B2 (de)
ES (1) ES384149A1 (de)
FR (1) FR2083799A5 (de)
GB (1) GB1272033A (de)
NL (1) NL163903C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3213988A1 (de) * 1982-04-16 1983-10-20 L. & C. Steinmüller GmbH, 5270 Gummersbach Verfahren zur reinigung von gasdurchstroemten waermetauschern

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2326314C2 (de) * 1973-05-23 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Reliefstrukturen
JPS55108763A (en) 1979-01-24 1980-08-21 Toshiba Corp Schottky barrier compound semiconductor device
US5045918A (en) * 1986-12-19 1991-09-03 North American Philips Corp. Semiconductor device with reduced packaging stress
US5171716A (en) * 1986-12-19 1992-12-15 North American Philips Corp. Method of manufacturing semiconductor device with reduced packaging stress
US5068205A (en) * 1989-05-26 1991-11-26 General Signal Corporation Header mounted chemically sensitive ISFET and method of manufacture

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1544318C3 (de) * 1965-10-16 1973-10-31 Telefunken Patentverwertungs Gmbh, 7900 Ulm Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern
US3455020A (en) * 1966-10-13 1969-07-15 Rca Corp Method of fabricating insulated-gate field-effect devices
US3485684A (en) * 1967-03-30 1969-12-23 Trw Semiconductors Inc Dislocation enhancement control of silicon by introduction of large diameter atomic metals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3213988A1 (de) * 1982-04-16 1983-10-20 L. & C. Steinmüller GmbH, 5270 Gummersbach Verfahren zur reinigung von gasdurchstroemten waermetauschern

Also Published As

Publication number Publication date
ES384149A1 (es) 1973-06-01
FR2083799A5 (de) 1971-12-17
NL163903C (nl) 1980-10-15
US3694707A (en) 1972-09-26
NL163903B (nl) 1980-05-16
NL7014340A (de) 1971-09-29
GB1272033A (en) 1972-04-26
DE2048201B2 (de) 1976-08-05

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2916364C2 (de)
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2400670A1 (de) Verfahren zur herstellung von mostransistoren
DE2615754C2 (de)
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
EP0001574A1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2235185A1 (de) Monolithische integrierte schaltung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE2348199A1 (de) Verfahren zur herstellung von mis-anordnungen
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2048201A1 (de) Halbleitervorrichtung
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen

Legal Events

Date Code Title Description
8235 Patent refused