DE1544318C3 - Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern - Google Patents

Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern

Info

Publication number
DE1544318C3
DE1544318C3 DE1544318A DE1544318A DE1544318C3 DE 1544318 C3 DE1544318 C3 DE 1544318C3 DE 1544318 A DE1544318 A DE 1544318A DE 1544318 A DE1544318 A DE 1544318A DE 1544318 C3 DE1544318 C3 DE 1544318C3
Authority
DE
Germany
Prior art keywords
insulating layer
semiconductor
dopant
semiconductor body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1544318A
Other languages
English (en)
Other versions
DE1544318B2 (de
DE1544318A1 (de
Inventor
Max Dipl.-Chem. Dr. 7919 Bellenberg Kuisl
Werner Dipl.-Chem. Dr 7900 Ulm Langheinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1544318A1 publication Critical patent/DE1544318A1/de
Publication of DE1544318B2 publication Critical patent/DE1544318B2/de
Application granted granted Critical
Publication of DE1544318C3 publication Critical patent/DE1544318C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Description

zierende Substanz eingebracht wird. Der Erfindung liegt die Aufgabe zugrunde, ein
2. Verfahren nach Anspruch 1, dadurch ge- Verfahren zum Erzeugen dotierter Zonen in Halbkennzeichnet, daß als Schicht einer reduzieren- leilerkörpern anzugeben, welches die oben beschrieden Substanz Aluminium, Zinn oder Titan in die ao benen Nachteile vermeidet und mit dessen Hilfe es öffnungen der Isolierschicht eingebracht wird und möglich ist, dotierte Zonen in einem beliebigen HaIbdaß als Dotierstoffatmosphäre Ga2O3 oder Ia2O3 leiterkörper zu erzeugen. Bei einem Verfahren der verwendet wird. " " eingangs angegebenen Art besteht die Erfindung
darin, daß mit einer Dotierstoffatmosphäre gearbeitet
25 wird, die ein Oxid des Dotierstoffelementes enthält,
und daß vor Einbringen des mit der Isolierschicht versehenen Halbleiterkörpers in die Dotierstoffatmo-
Die Erfindung betrifft ein Verfahren zum Erzeugen Sphäre in die öffnungen der Isolierschicht eine das
dotierter Zonen in einem Halbleiterkörper, bei dem Dotierstoffoxid reduzierende Substanz eingebracht
der Halbleiterkörper zunächst mit einer Isolierschicht 30 wird. Mit Hilfe des erfindungsgemäßen Verfahrens
b "deckt, diese Isolierschicht mit öffnungen versehen ist es möglich, dotierte Zonen in einem beliebigen
und dann der in dieser Art mit einer Isolierschicht Halbleiterkörper zu erzeugen.
versehene Halbleiterkörper unter Anwendung, er- Im folgenden wird ein Ausführungsbeispiel der
höhter Temperatur einer Dotierstoffatmosphäre aus- Erfindung an Hand der Abbildung näher beschrie-
gesetzt wird. 35 ben. Ein Halbleiterkörper 1, z.B. aus Germanium
In der Halbleitertechnik werden bekanntlich bei (von ihm ist in der Figur nur ein Ausschnitt darverschiedenen technologischen Prozessen zur Erzeu- gestellt), wird mit einer Isolierschicht 2, z. B. einer gung von Halbleiterbauelementen, z. B. bei der Ein- SiO2-Schicht, durch Pyrolyse oder Hydrolyse von diffusion von Fremdatomen in den Halbleiterkörper, Siliziumverbindungen überzogtn. Dann wird die Maskierungsschichten, z. B, aus einem Eigen- oder 40 Isolierschicht 2 durch Anwendung bekannter Foto-Fremdoxyd des Halbleiterkörpers, benutzt. Bei dem' lack- und Ätztechniken mit »Fenstern« 3 versehen, bekannten Planarverfahren wird z. B. eine Silizium- Nun wird in die Fenster 3 eine Schicht 4 einer redu-Halbleiterscheibe durch thermische Oxydation mit zierenden Substanz eingebracht, z. B. dadurch, daß einer SiO.j-Schicht bedeckt, in welche dann mit Hilfe man auf den gesamten, mit Isolierschicht und Fenbekannter Fotolack- und Ätztechniken kleine öff- 45 stern versehenen Halbleiterkörper eine Metallschicht, nungen, häufig »Fenster« genannt, eingebracht z. 3. aus Aluminium, Zinn oder Titan, aufdampft, werden. Setzt man eine solche Silizium-Halbleiter- Diese Metallschicht wird anschließend über der scheibe bei Temperaturen in der Gegend von 1000° C Isolierschicht 2, z.B. mit Hilfe von Fotolack- und einer äußeren Atmosphäre von P2O5 oder B2O8 aus Ätztechnik, wieder entfernt, so daß nur die Metall-(hierbei ist es ohne Bedeutung, ob diese Verbindungen so schicht in den Fenstern 3 übrigbleibt. Die Metalldirekt verwendet werden oder intermediär erzeugt schicht kann auch auf galvanischem oder chemiwerden), so wird an den Stellen des Halbleiterkörpers, schem Wege abgeschieden werden. Auf Grund unterwo das blanke Silizium an die Oberfläche tritt P2O5 schiedlicher Haftfestigkeit können manche Metalle bzw. B2O3 von Silizium zu elementarem Phosphor auch von der Isolierschicht mechanisch abgezogen oder Bor unter Bildung von SiO2 reduziert. Die so 55 werden, während sie auf dem Halbleiterkörper an der maskierungsfreien Halbleiteroberfläche er- haften bleiben. Erfindungsgemäß ist es auch mögzeugten Elemente diffundieren dann in den Halb- Hch, die reduzierende Substanz direkt auf eine blanke leiterkörper ein und dotieren ihn. Da der Abstand Halbleiterscheibe stellenweise aufzubringen. Weiter- und die Ausdehnung der Fenster in der SiO2-Schicht hin kann auch zwischenreduzierender Metallschicht sehr klein gewählt werden, können auf die beschrie- 60 und Halbleiterkörper eine Oxidschicht angebracht bene Weise sehr viele Bauelemente gleichzeitig in sein, d. h., man kann auch stellenweise durch eine einer Halbleiterscheibe erzeugt werden. dünne Oxidschicht hindurch die Dotierungssubstanz
Versuche haben nun gezeigt, daß die Anwendung in den Halbleiterkörper eindiffundieren. Die auf die
des beschriebenen, für Silizium sich gut eignenden beschriebene Weise vorbereitete Halbleiteranordnung
Planarprozesses auf verschiedene andere Halbleiter- 65 wird nun der Einwirkung einer Atmosphäre der
materialien, z. B. Germanium, nicht möglich ist. Be- Dotierungssubstanz ausgesetzt, welche in Form
, ,Hydrolyse von Siliziumverbindungen mit SiO2, so eines Oxids vorliegt, z. B. als Ga2O3 oder In2O3. Bei
deckt man z. B. Germanium durch Pyrolyse oder erhöhter Temperatur wird dann ein solches Oxid in
der Schicht 4 von der diese Schicht bildenden Substanz reduziert, so daß dann die Dotierungssubstanz in elementarer Form vorliegt und in den Halbleiterkörper 1 eindiffundieren kann. Auf diese Weise wird die dotierte Zone 5 im Halbleiterkörper 1 erzeugt. Bei Anwendung des erfindungsgemäßen Verfahrens entstehen also im Halbleiterkörper dotierte Zonen nur unterhalb der Stellen, wo sich die reduzierenden Schichten (4) befinden. Das Ausführungsbeispiel der Abbildung des erfindungsgemäßen Verfahrens besitzt den VoKeil, daß die reduzierenden Schichten (4) bei späteren Arbeitsgängen gleichzeitig als ohmsche an
die Halbleiteranordnung
5 SS»fS.£?£**^r*™de° sub-
Hierzu 1 Blatt Zeichnußgen

Claims (1)

ι 2 p,f»ni,nrnrivi,». zeigt der Versuch, daß die dabei zur Anwendung ge- Patentanspruche. labenden Oxide, z. B. Ga2O3 oder In2O3, nicht vom
1. Verfahren zum Erzeugen dotierter Zonen in Germanium reduziert werden und daher dotierte einem Halbleiterkörper, bei dem der Halbleiter- p-Zonen bei Verwendung von Maskierungsschichten körper zunächst mit einer Isolierschicht bedeckt, 5 in Germanium-Halbleiterkörpern nicht ohne weiteres diese Isolierschicht mit öffnungen versehen und erzeugt werden können. Verwendet man dagegen die dann der in dieser Art mit einer Isolierschicht reinen Elemente, z. B. Gallium oder Indium, so tritt versehene Halbleiterkörper unter Anwendung er- der Nachteil auf, daß dann die diffusionshemmende höhter Temperatur einer Dotierstoffatmosphäre Wirkung der SKVSchichten nicht mehr vorhanden ausgesetzt wird, dadurch gekennzeich- io ist, die Elemente"durchdringen diese vielmehr fast net, daß mit einer Dotierstoff atmosphäre ge- ungehindert. Versucht man aus diesen Gründen, die arbeitet wird, die ein Oxid des Dotierstoff- SiOe-Schicht auf dem Halbleiterkörper sehr dick auselementes enthält, und daß vor Einbringen des zubÜden, so treten starke mechanische Spannungen mit der Isolierschicht versehenen Halbleiterkörpers auf, welche bei den nachfolgend angewandten techin die Dotierstoffatmosphäre in die öffnungen 15 nologischen Verfahrensschritten zu Sprüngen bzw. der Isolierschicht eine das Dotierstoffoxid redu- Rissen in der Isolierschicht führen.
DE1544318A 1965-10-16 1965-10-16 Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern Expired DE1544318C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0029593 1965-10-16

Publications (3)

Publication Number Publication Date
DE1544318A1 DE1544318A1 (de) 1970-03-19
DE1544318B2 DE1544318B2 (de) 1973-04-05
DE1544318C3 true DE1544318C3 (de) 1973-10-31

Family

ID=7554999

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1544318A Expired DE1544318C3 (de) 1965-10-16 1965-10-16 Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern

Country Status (4)

Country Link
US (1) US3553036A (de)
DE (1) DE1544318C3 (de)
FR (1) FR1496485A (de)
GB (2) GB1166073A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2083799A5 (de) * 1970-03-27 1971-12-17 Tokyo Shibaura Electric Co

Also Published As

Publication number Publication date
DE1544318B2 (de) 1973-04-05
GB1166073A (en) 1969-10-01
GB1166072A (en) 1969-10-01
FR1496485A (fr) 1967-09-29
US3553036A (en) 1971-01-05
DE1544318A1 (de) 1970-03-19

Similar Documents

Publication Publication Date Title
DE2439300C2 (de) "Verfahren zum Abätzen eines vorbestimmten Teils einer Siliziumoxidschicht"
DE2203123A1 (de) Verfahren und einrichtung zum gettern von halbleitern
DE1544318C3 (de) Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern
DE2261877B2 (de) Verfahren zur Herstellung eines Supraleiters
DE1471415A1 (de) Verfahren zur Herstellung eines Metallueberzugs auf einem Keramikkoerper
DE1546025A1 (de) Verfahren zur Herstellung einer Oxydschicht auf einem Halbleiterkoerper aus Germanium oder einer AIIIBV-Verbindung
DE2152011C3 (de) Verfahren zum Metallisieren von Oberflächen keramischer Körper
DE1237400C2 (de) Verfahren zum Vakuumaufdampfen eines feuchtigkeitsfesten isolierenden UEberzuges aufHalbleiterbauelemente, insbesondere auf Halbleiterbauelemente mit pn-UEbergang
DE2743641A1 (de) Verfahren und vorrichtung zum herstellen von amorphen halbleitervorrichtungen
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
DE1932164A1 (de) Legierungsverfahren
DE2202494A1 (de) Quarzglaselemente mit verringerter Deformation bei erhoehter Temperatur und Verfahren zu ihrer Herstellung
DE2361017B2 (de) Verfahren zum Borieren der Oberfläche eines metallischen Werkstücks
DE2454499A1 (de) Verfahren zum dotieren eines halbleiterkoerpers durch diffusion
DE2036832C3 (de) Verfahren zum Metallisieren von Oberflächen keramischer Körper
DE2750805A1 (de) Verfahren zur herstellung metallhaltiger schichten auf oberflaechen von halbleiterbauelementen
DE1614358A1 (de) Verfahren zur AEtzbehandlung von Halbleiterkoerpern
DE2014682C3 (de) Verfahren zur Herstellung eines Schutzüberzugs auf einer Oberfläche eines hochschmelzenden Metalls aus der Niob- und Tantalgruppe
DE756687C (de) Verfahren zur Herstellung von elektrischen Kondensatoren mit keramischem Dielektrikum
DE1932164C (de) Verfahren zum Einlegieren von Metall in Teilbereiche eines insbesondere aus Halbleitermaterial bestehenden Substrats
DE1769571C3 (de) Verfahren zum Herstellen dotierter Zonen in einem Halbleiterkörper
DE2165520C3 (de) Verfahren zum Erhöhen der Spannungsund Isolationsfestigkeit von Ferritmagnetec und Anwendung dieses Verfahrens zur Herstellung eines Schutzgasrelais
DE2348779C3 (de) Verfahren zur Herstellung geätzter Muster
DE2454412A1 (de) Verfahren zum dotieren eines halbleiterkoerpers durch diffusion aus der gasphase

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)