DE19847641A1 - Halbleitervorrichtung und zugehöriges Herstellungsverfahren - Google Patents

Halbleitervorrichtung und zugehöriges Herstellungsverfahren

Info

Publication number
DE19847641A1
DE19847641A1 DE19847641A DE19847641A DE19847641A1 DE 19847641 A1 DE19847641 A1 DE 19847641A1 DE 19847641 A DE19847641 A DE 19847641A DE 19847641 A DE19847641 A DE 19847641A DE 19847641 A1 DE19847641 A1 DE 19847641A1
Authority
DE
Germany
Prior art keywords
layer
chemical
oxidizing
oxide layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19847641A
Other languages
English (en)
Inventor
Toshiaki Ohmori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19847641A1 publication Critical patent/DE19847641A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervor­ richtung und auf ein zugehöriges Herstellungsverfahren, und insbesondere auf eine verbesserte Leitungsstruktur in einer Halbleitervorrichtung und in einem zugehörigen Herstellungsver­ fahren.
In einer Halbleitervorrichtung wird eine Wolframsilizidschicht (bzw. Wolframsilicidschicht) oder eine Titansilizidschicht als ein Elektrodenmaterial oder als ein Verbindungsmaterial verwen­ det.
Zum Beispiel zeigt Fig. 6 eine Struktur eines MOS-Transistors. Ein Paar von Hochkonzentrationsdotierstoffbereichen 1a ist auf einem Siliziumsubstrat 1 gebildet. Ein Gateoxidschicht 2 ist auf einem Kanalbereich 1b nach Sandwichart angeordnet zwischen den Dotierstoffbereichen 1a gebildet, und eine Gateelektrode ist ferner darauf gebildet. Als die Gateelektrode ist eine zweilagige Schichtstruktur vorgesehen, welche aus einer Dotier­ stoff enthaltenden Polysiliziumschicht 3 und einer Silizium­ schicht 5 (der Wolframsilizidschicht oder der Titansilizid­ schicht), welche auf der Polysiliziumschicht 3 gebildet ist, besteht.
Ferner ist, wie in Fig. 7 gezeigt ist, beispielsweise als eine Leitungsstruktur zum Kontaktschließen mit einem Siliziumsub­ strat 1 eine zweilagige Schichtstruktur vorgesehen, welche in fast derselben Weise wie in Fig. 6 aus einer Polysilizium­ schicht 3 und einer Silizidschicht 5, welche auf der Polysili­ ziumschicht 3 gebildet ist, besteht.
Wenn eine derartige zweilagige Schichtstruktur einer Hochtempe­ ratur-Wärmebehandlung bei ungefähr 800°C unterzogen wird, und wenn die Grenzfläche der zweilagigen Schicht eine instabile Struktur aufweist, aggregiert sich das Polysilizium in der Po­ lysiliziumschicht oder in der Silizidschicht an der Grenzflä­ che, was eine Diskontinuität (d. h. eine Ungleichmäßigkeit) der Schicht in ihrer Qualität und in ihrer Dicke hervorruft. Als eine Folge treten Probleme, wie beispielsweise ein Anstieg in dem Leitungswiderstand oder eine Bemusterungsunregelmäßigkeit auf.
Beispielsweise offenbart die JP Hei 8-250727 A ein Verfahren zum Lösen derartiger Probleme, in welchem, wie in Fig. 8 ge­ zeigt ist, eine Titanoxid enthaltende Titansilizidschicht 5a zwischen einer Polysiliziumschicht 3 und einer Titansilizid­ schicht 5 angeordnet wird. Das Bilden der Titanoxid enthalten­ den Titansilizidschicht 5a wurde wie folgt beschrieben. Zuerst oxidiert in einer oxidierenden Atmosphäre eine Wärmebehandlung der Polysiliziumschicht 3 die zugehörige Oberfläche. Dann wird eine thermische Reaktion ausgeführt zwischen der oxidierten Oberfläche und der darauf gebildeten Titansilizidschicht 5 der­ art, daß die Titanoxid enthaltende Titansilizidschicht 5a ge­ bildet wird.
Die JP Hei 1-287963 A offenbart ein Verfahren, in dem eine Me­ talloxidschicht zwischen einer Polysiliziumschicht und einer Silizidschicht angeordnet wird. Die Bearbeitungsschritte sind in Fig. 9 gezeigt, und das Bilden der Metalloxidschicht wurde wie folgt beschrieben. Zuerst wird eine Gateoxidschicht 2 auf einem Siliziumsubstrat 1 (Fig. 9(a)) gebildet. Zweitens wird durch Belassen einer darauf gebildeten Polysiliziumschicht 3 in einer Atmosphäre eine natürliche Oxidschicht 7 auf der zugehö­ rigen Oberfläche gebildet (Fig. 9(b)). Dann wird ein Metall 8 (beispielsweise Ti), welches eine höhere Oxidationsreaktions­ wärme als die Siliziumoxidschicht besitzt, dünn ausgebildet, und eine Silizidschicht 5 wird ferner darauf gebildet (Fig. 9(c)). Schließlich wird durch eine Wärmebehandlung eine Reakti­ on zwischen der natürlichen Oxidschicht 7 und der Metallschicht 8 auftreten, und eine Metalloxidschicht 10 (TiOx) wird an der Grenzfläche zwischen der Polysiliziumschicht und der Silizid­ schicht gebildet (Fig. 9(d)). Die Darstellung zeigt, daß das zugehörige Bemustern danach ausgeführt wird (Fig. 9 (e)).
In beiden genannten Dokumenten des Standes der Technik wird zu­ nächst eine dünne Oxidschicht auf einer Polysiliziumschicht­ oberfläche gebildet. Ein Verfahren zum Bilden der Oxidschicht wird in ein Verfahren zum Ausführen einer Wärmebehandlung in einer oxidierenden Atmosphäre und in ein Verfahren zum Belassen in einer Atmosphäre eingeteilt. In ersterem ist es schwierig, eine relativ dünne Schicht gleichmäßig zu bilden, und gleich­ zeitig besteht ein Problem des Anstiegs der Anzahl der Bearbei­ tungsschritte. Außerdem erfordert letzteres eine Zeitspanne zum Bilden einer bestimmten Menge der Oxidschicht und in diesem Verfahren ist es schwierig, eine Dicke der Oxidschicht zu steu­ ern, und was schwerer wiegt, sie gibt Anlaß zur Sorge über eine Kontamination durch die Atmosphäre.
Die vorliegende Erfindung wurde im Hinblick auf die oben er­ wähnten Umstände gemacht, und es ist eine Aufgabe der vorlie­ genden Erfindung, ein Verfahren zum Bilden, auf leichte Weise und mit einer ausgezeichneten Steuerbarkeit, einer dünnen und sauberen Oxidschicht auf einer Polysiliziumschichtoberfläche, um eine stabile Grenzfläche in einer zweilagigen Schichtstruk­ tur zu bilden, welche aus einer Polysiliziumschicht und einer darauf gebildeten Silizidschicht besteht, anzugeben.
Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1 bzw. eine Halbleitervorrichtung nach Anspruch 8 oder Anspruch 9.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Die vorliegende Erfindung macht es nicht nur möglich, eine Lei­ tungsschicht stabiler Eigenschaften zu bilden, sondern sieht außerdem eine Halbleitervorrichtung, in der die Leitungsschicht benutzt wird, und ein zugehöriges Herstellungsverfahren vor.
Gemäß eines Aspektes wird in einem Verfahren zum Herstellen ei­ ner Halbleitervorrichtung eine Siliziumschicht in einem Halb­ leiterwafer gebildet. Eine dünne Schicht eines Siliziumoxids wird auf der Siliziumschicht durch eine Behandlung mit einer oxidierenden Chemikalie gebildet. Eine Silizidschicht wird auf der dünnen Schicht des Siliziumoxids gebildet.
Ferner wird in dem Verfahren, nachdem die Siliziumschicht ge­ bildet, aber bevor die dünne Schicht der Siliziumoxidschicht gebildet wird, eine auf natürliche Weise auf einer Oberfläche der Siliziumschicht gebildete Oxidschicht entfernt.
In dem Verfahren ist die oxidierende Chemikalie eine Art einer oxidierenden Chemikalie, eine gemischte Chemikalie von zwei Ar­ ten oder mehr von oxidierenden Chemikalien, oder eine gemischte Chemikalie einer oxidierenden Chemikalie und einer nicht­ oxidierenden Chemikalie.
In dem Verfahren ist eine Art einer oxidierenden Chemikalie ei­ ne Schwefelsäurelösung, eine Salpetersäurelösung, ein Wasser­ stoffperoxid oder ein Ozonwasser.
In dem Verfahren ist die gemischte Chemikalie von zwei Arten oder mehr von oxidierenden Chemikalien eine gemischte Chemika­ lie einer Schwefelsäurelösung und eines Wasserstoffperoxids oder eine gemischte Chemikalie einer Schwefelsäurelösung eines Ozonwassers.
In dem Verfahren ist die gemischte Chemikalie einer oxidieren­ den Chemikalie und einer nicht-oxidierenden Chemikalie eine ge­ mischte Chemikalie eines Wasserstoffperoxids und einer Salzsäu­ relösung oder einer Ammoniaklösung, oder eine gemischte Chemi­ kalie eines Ozonwassers und einer Salzsäurelösung oder Ammoni­ aklösung.
In dem Verfahren ist die dünne Schicht der Siliziumoxidschicht derart gebildet, daß sie 200×10-10m oder weniger dick ist.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der fol­ genden Beschreibung von Ausführungsformen der Erfindung anhand der beiliegenden Figuren. Von diesen zeigen:
Fig. 1(a), 1(b) und 1(c) Querschnittsstrukturansichten einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 2(a) bis 2(f) Querschnittsansichten eines Prozeß- Flußdiagrammes (bzw. Vorgangs- Flußdiagrammes) zum Beschreiben ei­ nes Verfahrens zum Bilden der Halb­ leitervorrichtung gemäß der Ausfüh­ rungsform der vorliegenden Erfin­ dung;
Fig. 3 ein Diagramm eines Wachstumszu­ stands der Dicke einer natürlichen Oxidschicht, welche durch eine oxi­ dierende Chemikalie in der Ausfüh­ rungsform der vorliegenden Erfin­ dung gebildet wird;
Fig. 4 ein Diagramm einer Ebenheit und Gleichförmigkeit der natürlichen Oxidschicht, welche durch eine oxi­ dierende Lösung in der Ausführungs­ form der vorliegenden Erfindung in­ nerhalb einer Waferoberfläche ge­ bildet wird;
Fig. 5 eine Konzeptansicht eines Verfah­ rens zum Bilden der Halbleitervor­ richtung gemäß der Ausführungsform der vorliegenden Erfindung;
Fig. 6 eine Querschnittsansicht einer der Anmelderin bekannten Halbleitervor­ richtung;
Fig. 7 eine Querschnittsansicht einer der Anmelderin bekannten Halbleitervor­ richtung;
Fig. 8 eine Querschnittsansicht einer üb­ lichen Halbleitervorrichtung; und
Fig. 9(a) bis 9(e) Querschnittsansichten in einem Her­ stellungsprozeß (bzw. Herstellungs­ vorgang) einer üblichen Halbleiter­ vorrichtung.
Erste Ausführungsform
Fig. 1(a) bis 1(c) sind Querschnittsansichten einer Struktur einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Fig. 2(a) bis 2(f) sind Querschnittsan­ sichten eines Prozesses (bzw. Vorgangs) zum Bilden der Halblei­ tervorrichtung in Fig. 1(a) bis 1(c), welche konkret ausge­ drückt ein Verfahren zum Bilden einer Leiterschicht (bzw. Lei­ tungsschicht) ist.
Fig. 1(a) ist konkret ausgedrückt eine Querschnittsansicht ei­ nes wesentlichen Teils einer Speicherzelleneinheit in einer Halbleiterspeichervorrichtung. In der Halbleitervorrichtung wird ein MOS-Transistor zum Speichern in einem Abschnitt gebil­ det, welcher durch einen Kreis A auf einem Halbleitersubstrat 1 angezeigt ist. Eine Wortleitung wird in einem Abschnitt gebil­ det, welcher durch einen Kreis B angezeigt ist. Ein Kondensator wird in einem Abschnitt gebildet, welcher durch einen Pfeil C angezeigt ist.
Fig. 1(b) ist eine Querschnittsansicht einer Struktur des MOS- Transistors, welcher durch den Kreis A in Fig. 1(a) angezeigt ist. Wie in dieser Figur gezeigt ist, ist die Struktur des MOS- Transistors wie folgt. Der MOS-Transistor weist eine Leiter­ schicht 6 als eine Gateelektrode auf einer Gateisolierschicht 2, welche auf Source- und Drainbereichen 1a auf einem Halblei­ tersubstrat 1 gebildet ist. Die Leiterschicht 6 ist in einer zweilagigen Leiterschichtstruktur gebildet, welche aus einer Polysiliziumschicht 3, einer dünnen chemischen Oxidschicht 4 und einer Silizidschicht 5 besteht. Übrigens erhält, falls die chemische Oxidschicht 4 als eine Lage betrachtet wird, die Lei­ terschicht 6 eine dreilagige Struktur. Die Eigenschaft der Lei­ terschicht 6 besteht darin, daß sie mit der nach Sandwichart darin angeordneten dünnen chemischen Oxidschicht 4 gebildet wird.
Fig. 1(c) ist eine Querschnittsansicht der Wortleitung, welche durch den Kreis B in Fig. 1(a) angezeigt ist. Eine Leiter­ schicht 6 als Wortleitung wird ebenfalls in einer zweilagigen Leiterschichtstruktur gebildet, welche aus einer Polysilizium­ schicht 3, einer chemischen Oxidschicht 4 und einer Silizid­ schicht 5 besteht. Die Eigenschaft der Leiterschicht 6 besteht darin, daß sie ebenfalls mit der darin nach Sandwichart ange­ ordneten dünnen chemischen Oxidschicht 4 gebildet wird.
Fig. 2(a) bis 2(f) sind Querschnittsansichten eines Vorganges (bzw. Prozesses) zum Bilden der Leiterschicht 6, welche in Fig. 1(a) bis 1(c) gezeigt ist.
Es wird auf Fig. 2(a) bis 2(f) Bezug genommen, im folgenden wird eine Beschreibung bezüglich des Prozeßflusses gegeben.
Zuerst wird, wie in Fig. 2(a) gezeigt ist, die Gateoxidschicht 2 auf dem Halbleitersubstrat 1 gebildet. Dann wird die Polysi­ liziumschicht 3 auf der Gateoxidschicht 2 unter Verwendung ei­ nes CVD-Verfahrens gebildet. Auf der Oberfläche der derart ge­ bildeten Polysiliziumschicht 3 wird, wie in Fig. 2(b) gezeigt ist, eine unebene und nicht einheitliche, natürliche Oxid­ schicht 7 gebildet. Dieses Phänomen folgt, wenn der Wafer aus der CVD-Kammer (bzw. aus den CVD-Ofen) in die Atmosphäre ge­ bracht wird und an der Atmosphäre belassen wird.
Dann wird, wie in Fig. 2(c) gezeigt ist, die natürliche Oxid­ schicht 7 einmal in einem Reinigungsschritt entfernt. Konkret ausgedrückt wird die natürliche Oxidschicht 7 auf der Oberflä­ che der Polysiliziumschicht 3 durch Verwendung einer Fluorwas­ serstoffsäurenlösung, welche mit reinem Wasser verdünnt ist (beispielsweise in einer Größenordnung von 5 Gew.-% bis 0,1 Gew.-%), entfernt. Eine zu benutzende Lösung kann eine andere Lö­ sung als die Fluorwasserstoffsäure sein, wie beispielsweise ei­ ne gepufferte Fluorwasserstoffsäure (eine gemischte Lösung, welche durch Mischen der Fluorwasserstoffsäure mit Ammoniumflu­ orid erzeugt ist), so lange sie fähig ist, eine Oxidschicht zu ätzen.
Dann wird, wie in Fig. 2(d) gezeigt ist, eine ebene und reine chemische Oxidschicht (natürliche Oxidschicht) 4 erneut konti­ nuierlich bzw. fortlaufend gebildet.
In diesem Schritt, das heißt, nachdem die natürliche Oxid­ schicht 7 einmal wie oben beschrieben eliminiert (d. h. ausge­ schlossen) ist, wird die Polysiliziumschicht 3 durch (mit) ei­ ner oxidierenden Chemikalie behandelt. Dadurch kann eine Ebene und reine chemische Oxidschicht (natürliche Oxidschicht) 4 auf der Oberfläche der Polysiliziumschicht 3, wie in Fig. 2(d) ge­ zeigt ist, gebildet werden.
Als die oxidierende Chemikalie kann eine beliebige der folgen­ den vorgesehen werden. (1) Eine Art von Chemikalie mit einer oxidierenden Eigenschaft, (2) eine gemischte Chemikalie, welche durch geeignetes Mischen zweier oder mehr Arten von Chemikalien mit einer oxidierenden Eigenschaft erzeugt ist oder (3) eine gemischte Chemikalie, welche durch geeignetes Mischen einer Chemikalie einer oxidierenden Eigenschaft mit einer Chemikalie einer nicht-oxidierenden Eigenschaft erzeugt ist.
Typische Chemikalien und die zugehörigen Bedingungen sind wie folgt.
Zuerst sind als (1) der einen Art von Chemikalie mit einer oxi­ dieren Eigenschaft die im folgenden erwähnten Beispiele vorzu­ ziehen:
  • (a) ein Schwefelsäurelösung, welche in einer Größenordnung von 80 bis 130°C (80 bis 98 Gew.-%) erhitzt ist,
  • (b) eine Salpetersäurelösung, welche in einer Größenordnung von Raumtemperatur bis 90°C (60 bis 70 Gew.-%) erwärmt ist,
  • (c) ein Ozonwasser (5 bis 20 ppm),
  • (d) eine Wasserstoffperoxidlösung, welche in einer Größenord­ nung von Raumtemperatur bis 80°C (30 Gew.-%) erwärmt ist.
Als nächstes sind als (2) der gemischten Chemikalie, welche durch geeignetes Mischen zweier oder mehrerer Arten von Chemi­ kalien mit einer oxidierenden Eigenschaft erzeugt ist, die im folgenden erwähnten Beispiele vorzuziehen:
  • (e) eine gemischte Lösung einer Schwefelsäurelösung und einer Wasserstoffperoxidlösung, welche in einer Größenordnung von 80 bis 130°C erwärmt ist (Schwefelsäurekonzentration: 80 bis 98 Gew.-%), Wasserstoffperoxidlösungskonzentration: 1 bis 5 Gew.-%), (f) eine Ozon enthaltende Schwefelsäurelösung, in welcher ein Ozongas durch eine Gasspülung (bzw. Bläschenbildung) mit diesem gelöst ist und welche in einer Größenordnung von 80 bis 130°C (80 bis 98 Gew.-%) erwärmt ist.
Außerdem sind als (3) der gemischten Chemikalie, welche durch geeignetes Mischen einer Chemikalie einer oxidierenden Eigen­ schaft mit einer Chemikalie einer nicht-oxidierenden Eigen­ schaft erzeugt ist, die im folgenden erwähnten Beispiele vorzu­ ziehen:
  • (g) eine gemischte Lösung einer Salzsäurenlösung und einer Was­ serstoffperoxidlösung, welche in einer Größenordnung von Raum­ temperatur bis 80°C erwärmt ist (Schwefelsäurenkonzentration: 1 bis 5 Gew.-%, Wasserstoffperoxidlösungskonzentration: 1 bis 5 Gew.-%),
  • (h) eine Ozon enthaltende Salzsäurenlösung, in welcher ein Ozongas durch eine Gasbildung von diesem gelöst ist und welche in einer Größenordnung von Raumtemperatur bis 80°C erwärmt ist (1 bis 5 Gew.-%),
  • (i) eine gemischte Lösung einer Ammoniaklösung und einer Was­ serstoffperoxidlösung, welche in einer Größenordnung von Raum­ temperatur bis 80°C erwärmt ist (Ammoniakkonzentration: 1 bis 5 Gew.-%), Wasserstoffperoxidlösungskonzentration: 1 bis 5 Gew.-%),
  • (j) eine Ozon enthaltende Ammoniaklösung, in welche ein Ozongas durch eine Gasspülung mit diesem gelöst ist und welche in einer Größenordnung von Raumtemperatur bis 80°C erwärmt ist, usw.
Außer den oben erwähnten Lösungen ist eine beliebige Lösung vorsehbar (bzw. einsetzbar), solange sie eine oxidierende Fä­ higkeit besitzt.
Fig. 3 zeigt ein Ergebnis des Messens einer Schichtdicke einer chemischen Oxidschicht 4 (natürliche Oxidschicht), welche auf der Polysiliziumschicht (Poly-Si) durch Einsetzen bzw. Verwen­ den eines Ozonwassers (7,5 ppm, 23°C) und einer Wasserstoffper­ oxidlösung (30 Gew.-%, 23°C) als die oxidierende Chemikalie ge­ bildet ist. Das Ergebnis zeigt, daß ein Bilden der chemischen Oxidschicht 4 nahezu vervollständigt ist in einer Bearbeitungs­ zeit von 25 bis 30 Minuten.
In bezug auf eine chemische Oxidschicht 4 (natürliche Oxid­ schicht), welche auf dem Poly-Si gebildet ist, wenn die Behand­ lung für beispielsweise 30 Minuten bei Verwenden eines Ozonwas­ sers (7,5 ppm, 23°C) und einer Wasserstoffperoxidlösung (30 Gew.-%, 23°C) als eine oxidierende Schicht auf gleiche Weise aus­ geführt wird, zeigt Fig. 4 Veränderungen bzw. Schwankungen in der zugehörigen Schichtdicke an neun Positionen innerhalb der Waferoberfläche. Die Figur zeigt, daß die Änderungen in der Schichtdicke der chemischen Oxidschicht 4 (natürliche Oxid­ schicht) innerhalb von ± 1×10-10m liegen und daher die chemische Oxidschicht 4 eben gebildet ist.
Das Verwenden einer derartigen Lösung als eine mit einer oxi­ dierenden Eigenschaft, macht es möglich, auf einfache und be­ queme Weise die ebene und dünne chemische Oxidschicht 4 (natür­ liche Oxidschicht) zu bilden.
Es ist vorzuziehen, daß eine Schichtdicke der zu bildenden che­ mischen Oxidschicht in einem Bereich von 5×10-10m bis 50×10-10m fällt. Insbesondere ist es am meisten vorzuziehen, wenn sie un­ gefähr 10 bis 30×10-10m Schichtdicke aufweist, aber 100×10-10m oder weniger sind vorzuziehen. Die Dicke der chemischen Oxid­ schicht kann nicht größer als 200×10-10m sein. Falls die Dicke 200×10-10m überschreitet, kann der Grenzflächenwiderstand zwi­ schen der Polysiliziumschicht 3 und der Silizidschicht 5 an­ steigen. Eine willkürliche Anpassung von Bedingungen, wie bei­ spielsweise die Konzentration einer benutzten Lösung, die Tem­ peratur oder die Bearbeitungszeit, macht es möglich, die Schichtdicke der chemischen Oxidschicht 4 (natürliche Oxid­ schicht) zu steuern.
Außerdem wird ein hochreines Wasser oder eine Chemikalie, deren Verunreinigungsniveau unterhalb dem ppb-Niveau (d. h. unterhalb von ein Teil je Milliarde Teile) liegt, in einem Halbleiterher­ stellungs-(Reinigungs-)Schritt benutzt. Das Verwenden einer derartigen Chemikalie als die chemische Lösung macht es hier möglich, eine reine chemische Oxidschicht (natürliche Oxid­ schicht) zu bilden mit einer extrem kleinen Verunreinigungskon­ tamination.
Nachdem die chemische Oxidschicht 4 (natürliche Oxidschicht) auf der Polysiliziumschicht 3 gemäß des oben erwähnten Verfah­ rens gebildet ist, wie in Fig. 2(e) gezeigt ist, wird eine Wolframsilizidschicht 5 durch ein CVD-Verfahren (550 bis 600°C) unter Verwendung beispielsweise WF6 oder SiH2CL2-Gas gebildet. Außerdem ist es möglich, daß die Silizidschicht 5 (eine Wolf­ ramsilizidschicht oder Titansilizidschicht) durch Verwenden ei­ nes Sputterns (d. h. Zerstäubens) gebildet wird.
Als nächstes wird, nachdem die Silizidschicht 5 gebildet ist, unter Verwendung eines verbleibenden Resists (d. h. Photolacks) als die Maske ein Bemustern durch ein Trockenätzen wie in Fig. 2(f) gezeigt ausgeführt, wobei auf diese Weise eine Leitungs­ struktur der zweilagigen Leiterschicht 6, welche aus der Poly­ siliziumschicht 3 und der Silizidschicht 5 besteht, gebildet wird.
Fig. 5 zeigt den Kern des oben erwähnten Herstellungsverfahrens und ist selbsterklärlich.
Übrigens ist die oben erklärte Polysiliziumschicht auf gleiche Weise auf andere Siliziumschichten mit einer elektrischen Leit­ fähigkeit auch anwendbar.
Wie oben beschrieben, macht die vorliegende Erfindung durch Be­ handlung einer Polysiliziumschichtoberfläche mit einer chemi­ schen Lösung, welche mindestens eine Chemikalie einer oxidie­ renden Eigenschaft aufweist, es möglich, eine ebene und reine natürliche Oxidschicht (chemische Oxidschicht) in einer zweila­ gigen Schichtstruktur einer Polysiliziumschicht/Silizidschicht zu bilden. Dies macht es möglich, nicht nur zu verhindern, daß das Silizium sich an der Grenzfläche der Polysiliziumschicht/ Silizidschicht aggregiert, sondern auch das Auftreten einer Be­ musterungsunregelmäßigkeit zu dem Zeitpunkt eines Bemusterns der Leiterschicht zu verhindern.
Außerdem ermöglicht die vorliegende Erfindung, daß eine stabile Grenzfläche sogar in dem Fall des Ausführens einer Hochtempera­ tur-Wärmebehandlung erhalten wird.
Wie oben beschrieben, wird in der vorliegenden Erfindung, nach­ dem eine dünne chemische Oxidschicht durch Ausführen einer Be­ handlung einer Polysiliziumschichtoberfläche mit einer oxidie­ renden Chemikalie gebildet ist, eine Silizidschicht derart ge­ bildet, daß sie eine zweilagige Leiterschichtstruktur einer Po­ lysiliziumschicht/Silizidschicht bildet.
Dies macht es möglich, eine Verbindung zu bilden, in welcher kein Anstieg in dem Widerstand in der Leiterschicht auftritt, wie auch eine stabile Grenzfläche sogar in dem Fall des Ausfüh­ rens einer Hochtemperatur-Wärmebehandlung zu erhalten, was au­ ßerdem die Ausbeute der Herstellung von Halbleitervorrichtungen verbessert.

Claims (9)

1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
Bilden einer Siliziumschicht (3) auf einem Halbleitersubstrat (1),
Bilden einer dünnen Schicht eines Siliziumoxids (4) auf der Si­ liziumschicht (3) durch eine Behandlung mit einer oxidierenden Chemikalie, und
Bilden einer Silizidschicht (5) auf der dünnen Schicht des Si­ liziumoxids (4)
2. Verfahren nach Anspruch 1 mit einem Schritt des Entfernens einer auf natürliche Weise auf einer Oberfläche der Silizium­ schicht (3) gebildeten Oxidschicht nach dem Schritt des Bildens der Siliziumschicht (3), aber vor dem Schritt des Bildens der dünnen Siliziumoxidschicht (4).
3. Verfahren nach einem der Ansprüche 1 oder 2, bei dem die oxidierende Chemikalie aus einer Gruppe ausgewählt wird, welche eine Art einer oxidierenden Chemikalie, einer ge­ mischten Chemikalie zweier oder mehrerer Arten von oxidierenden Chemikalien und einer gemischten Chemikalie einer oxidierenden Chemikalie und einer nicht-oxidierenden Chemikalie aufweist.
4. Verfahren nach Anspruch 3, bei dem die eine Art von oxi­ dierender Chemikalie aus einer Gruppe ausgewählt wird, welche eine Schwefelsäurelösung, eine Salpetersäurelösung, ein Wasser­ stoffperoxid und ein Ozonwasser aufweist.
5. Verfahren nach Anspruch 3, bei dem die gemischte Chemika­ lie zweier oder mehrerer Arten von oxidierenden Chemikalien aus einer Gruppe ausgewählt wird, welche eine gemischte Chemikalie einer Schwefelsäurelösung und eines Wasserstoffperoxids und ei­ ne gemischte Chemikalie einer Schwefelsäurelösung eines Ozon­ wassers aufweist.
6. Verfahren nach Anspruch 3, bei dem die gemischte Chemikalie einer oxidierenden Chemikalie und einer nicht-oxidierenden Chemikalie aus einer Gruppe aus einer gemischten Chemikalie eines Wasserstoffperoxids und einer Salzsäurenlösung oder einer Ammoniaklösung und einer gemischten Chemikalie eines Ozonwassers und einer Salzsäurenlösung oder einer Ammoniaklösung ausgewählt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die dünne Schicht der Siliziumoxidschicht (4) derart gebildet ist, daß sie 200×10-10m oder weniger dick ist.
8. Halbleitervorrichtung, hergestellt durch ein Herstellungs­ verfahren nach einem der Ansprüche 1 bis 7.
9. Halbleitervorrichtung, welche eine Leiterschicht aufweist mit:
einer Siliziumschicht (3),
einer dünnen Schicht einer Siliziumoxidschicht (4), welche auf der Siliziumschicht (3) durch eine Behandlung mit einer Chemi­ kalie gebildet ist, und
einer Silizidschicht (5), welche auf der dünnen Schicht der Si­ liziumoxidschicht (4) gebildet ist.
DE19847641A 1998-02-23 1998-10-15 Halbleitervorrichtung und zugehöriges Herstellungsverfahren Withdrawn DE19847641A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10040551A JPH11238697A (ja) 1998-02-23 1998-02-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE19847641A1 true DE19847641A1 (de) 1999-09-02

Family

ID=12583597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19847641A Withdrawn DE19847641A1 (de) 1998-02-23 1998-10-15 Halbleitervorrichtung und zugehöriges Herstellungsverfahren

Country Status (5)

Country Link
US (1) US6586345B1 (de)
JP (1) JPH11238697A (de)
KR (1) KR100339873B1 (de)
DE (1) DE19847641A1 (de)
TW (1) TW390037B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1170802A2 (de) * 2000-07-07 2002-01-09 International Business Machines Corporation Halbletiergatter mit einer halbisolierenden Diffusionsbarriere
US6602785B1 (en) 1999-09-02 2003-08-05 Micron Technology, Inc. Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764912B1 (en) * 2001-08-02 2004-07-20 Advanced Micro Devices, Inc. Passivation of nitride spacer
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
KR100660286B1 (ko) * 2005-12-29 2006-12-20 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
KR101378469B1 (ko) 2008-05-07 2014-03-28 삼성전자주식회사 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01287963A (ja) 1988-05-14 1989-11-20 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH0212835A (ja) * 1988-06-30 1990-01-17 Toshiba Corp 半導体装置およびその製造方法
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
JP2926897B2 (ja) 1990-05-30 1999-07-28 ソニー株式会社 半導体装置の製造方法
JPH04114431A (ja) 1990-09-04 1992-04-15 Seiko Epson Corp 酸化法
US5326406A (en) * 1991-07-31 1994-07-05 Kawasaki Steel Corporation Method of cleaning semiconductor substrate and apparatus for carrying out the same
JP2756886B2 (ja) 1991-08-30 1998-05-25 三菱電機株式会社 半導体装置およびその製造方法
JP3190075B2 (ja) 1991-09-17 2001-07-16 富士通株式会社 半導体装置の製造方法
US5474949A (en) 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
JP2630296B2 (ja) * 1995-03-08 1997-07-16 日本電気株式会社 半導体装置の製造方法
JP2858636B2 (ja) 1995-03-10 1999-02-17 日本電気株式会社 半導体装置およびその製造方法
JPH0992728A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 相補型ｍｏｓ電界効果トランジスタおよびその製造方法
US6194296B1 (en) * 1995-10-31 2001-02-27 Integrated Device Technology, Inc. Method for making planarized polycide
FR2742924B1 (fr) * 1995-12-22 1998-03-20 Jorge Luis Regolini Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede
US5861340A (en) * 1996-02-15 1999-01-19 Intel Corporation Method of forming a polycide film
JP3440698B2 (ja) * 1996-06-24 2003-08-25 ソニー株式会社 半導体装置の製造方法
JPH10250727A (ja) 1997-01-09 1998-09-22 Yoshimasa Matsubara 飲料容器
JP3635843B2 (ja) * 1997-02-25 2005-04-06 東京エレクトロン株式会社 膜積層構造及びその形成方法
US5989718A (en) * 1997-09-24 1999-11-23 Micron Technology Dielectric diffusion barrier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602785B1 (en) 1999-09-02 2003-08-05 Micron Technology, Inc. Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
DE10084994B4 (de) * 1999-09-02 2006-10-19 Micron Technology, Inc. Verfahren zur Bildung einer leitenden Silicidschicht auf einem Silicium enthaltenden Substrat und Verfahren zur Bildung eines leitenden Silicidkontaktes
EP1170802A2 (de) * 2000-07-07 2002-01-09 International Business Machines Corporation Halbletiergatter mit einer halbisolierenden Diffusionsbarriere
EP1170802A3 (de) * 2000-07-07 2003-09-10 International Business Machines Corporation Halbletiergatter mit einer halbisolierenden Diffusionsbarriere

Also Published As

Publication number Publication date
US6586345B1 (en) 2003-07-01
KR19990071420A (ko) 1999-09-27
TW390037B (en) 2000-05-11
KR100339873B1 (ko) 2002-09-18
JPH11238697A (ja) 1999-08-31

Similar Documents

Publication Publication Date Title
DE69427176T2 (de) Verfahren zur Herstellung einer Halbleiter-Kondensator-Elektrode
DE3311635C2 (de)
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69014486T2 (de) Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung.
DE69428487T2 (de) Kondensator mit Metall-Oxid-Dielektrikum
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE69113579T2 (de) Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator.
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE10356654A1 (de) Reinigungslösung und Verfahren zum selektiven Entfernen von Schichten in einem Silidationsverfahren
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3131746A1 (de) "verfahren zur herstellung einer halbleitereinheit"
DE2225374A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE2348199A1 (de) Verfahren zur herstellung von mis-anordnungen
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE19847641A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee