DE19834957A1 - Halbleitervorrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.

Spezieller betrifft sie eine Halbleitervorrichtung mit einer in der Halbleitervorrichtung vorgesehenen Ausgabepufferschaltung, die einen Datenwert extern ausgibt, wobei die Halbleitervorrich­ tung ein Überschwingen der Ausgabewellenform verhindern kann.

Mit der sich in letzter Zeit erhöhenden Geschwindigkeit von Halbleitervorrichtungen wird eine steigende höhere Treiberfähig­ keit für Ausgabepufferschaltungen in Halbleitervorrichtungen be­ nötigt.

Fig. 11 ist ein erstes Beispielschaltbild, das eine grundlegende Anordnung einer Ausgabepufferschaltung zeigt, die in einer der Anmelderin bekannten Halbleiterspeichervorrichtung verwendet wird.

Die in Fig. 11 gezeigte Ausgabepufferschaltung enthält einen Ausgabeanschluß DQr und einen Pegelumsetzer 206, der ein ent­ sprechend einem gespeicherten und auszugebenden Datenwert er­ zeugtes erstes internes Steuersignal HOUT zum Verschieben seines H-Pegels von einem internen herunterkonvertierten Potential Vcc, das von einem externen Stromversorgungspotential Ext.Vcc herun­ terkonvertiert ist, zu einem internen erhöhten Potential Vppo, das intern innerhalb der Halbleitervorrichtung erzeugt ist, emp­ fängt. Die Ausgabepufferschaltung enthält weiterhin einen N- Kanal-MOS-Transistor 202, dessen Gate eine Ausgabe von dem Pe­ gelumsetzer 206 empfängt und der zwischen dem externen Stromver­ sorgungspotential Ext.Vcc und dem Ausgabeanschluß DQr verbunden ist, und einen N-Kanal-MOS-Transistor 204, dessen Gate ein zwei­ tes internes Steuersignal LOUT empfängt, das entsprechend einem gespeicherten und auszugebenden Datenwert erzeugt ist, und der zwischen dem Ausgabeanschluß DQr und einem Massepotential ver­ bunden ist.

Fig. 12 ist ein Diagramm von Betriebswellenformen, das in Ver­ bindung mit dem Betrieb der Ausgabepufferschaltung in Fig. 11 gezeigt ist.

Wie in Fig. 11 und 12 gezeigt ist, steigt das interne Steuersi­ gnal HOUT zum Zeitpunkt t1 auf den H-Pegel an. Es wird angenom­ men, daß zu diesem Zeitpunkt das interne Steuersignal LOUT, das nicht in Fig. 12 gezeigt ist, auf einem L-Pegel ist und daß der N-Kanal-MOS-Transistor 204 in einem nicht-leitenden Zustand ist.

Der Betrieb des Pegelumsetzers 206 erlaubt einem Knoten N51, der ein Ausgabeknoten des Pegelumsetzers 206 ist, einen Anstieg auf den H-Pegel. Dann wird der N-Kanal-MOS-Transistor 202 leitend und das Potential an dem Ausgabeanschluß DQr beginnt zu steigen.

Hier kann aufgrund des Zustandes einer Last, die außerhalb der Halbleitervorrichtung ist und mit dem Ausgabeanschluß DQr ver­ bunden ist, ein Überschwingen der Wellenform für das von dem Ausgabeanschluß DQr auszugebende Signal verursacht werden.

Zum Zeitpunkt t3 ist das Potential des von dem Ausgabeanschluß DQr auszugebenden Signales stabilisiert.

Das Überschwingen kann nachteilhaft eine Fehlfunktion von ande­ ren Halbleitervorrichtungen oder ähnlichem, die extern zum Emp­ fangen des Ausgabesignals verbunden sind, verursachen.

Eine verbesserte Ausgabepufferschaltung wurde in der Japanischen Patentanmeldung JP 5-290582 A mit einer Schaltung vorgeschlagen, die ein Stromversorgungsrauschen während einer solchen Ausgabe der Signale reduzieren kann. Die Ausgabepufferschaltung wird beispielsweise zum Treiben einer Wortleitung für die Halbleiter­ speichervorrichtung verwendet.

Fig. 13 ist ein Schaltbild, das eine Anordnung einer herkömmli­ chen Ausgabepufferschaltung in der oben erwähnten Patentanmel­ dung zeigt.

Wie in Fig. 13 gezeigt ist, enthält die Ausgabepufferschaltung einen Inverter 231, der ein Eingabesignal S empfängt und zum Ausgeben des invertierten Signales davon zu einem Knoten N131 invertiert, einen N-Kanal-MOS-Transistor 241, dessen Gate mit dem Knoten N131 verbunden ist und der ein Stromversorgungspoten­ tial Vcc und einen Ausgabeanschluß OUT verbindet, eine Verzöge­ rungsschaltung 232, die das von dem Inverter 231 ausgegebene Si­ gnal empfängt und verzögert, eine Bootstrap-Schaltung 233, die eine Ausgabe von der Verzögerungsschaltung 232 empfängt, und ei­ nen N-Kanal-MOS-Transistor 242, dessen Gate mit einem Knoten N133 verbunden ist und der das Stromversorgungspotential Vcc und den Ausgabeanschluß OUT verbindet.

Die Ausgabepufferschaltung enthält weiterhin einen Inverter 243, der ein Eingabesignal R empfängt und invertiert, und einen N- Kanal-MOS-Transistor 244, dessen Gate eine Ausgabe von dem In­ verter 243 empfängt und der einen Masseknoten Vss und den Ausga­ beanschluß OUT verbindet.

Die Verzögerungsschaltung 232 enthält Inverter 232a und 232b, die in Reihe geschaltet sind.

Fig. 14 ist ein Schaltbild, das eine Anordnung der in Fig. 13 gezeigten Bootstrap-Schaltung 233 zeigt.

Wie in Fig. 14 gezeigt ist, enthält die Bootstrap-Schaltung 233 einen Inverter 211, der ein Eingabesignal an einem Eingabeknoten N110 empfängt, und einen Inverter 212, der eine Ausgabe von dem Inverter 211 empfängt und invertiert.

Die Ausgaben von den Invertern 211 und 212 werden entsprechend an die Knoten N111 und N112 angelegt.

Die Bootstrap-Schaltung 233 enthält weiterhin einen N-Kanal-MOS- Transistor 213, dessen Gate das Stromversorgungspotential Vcc empfängt und der die Knoten N111 und N113 verbindet, einen N- Kanal-MOS-Transistor 214, dessen Gate das Potential des Knotens N113 empfängt und der die Knoten N110 und N133 verbindet, und einen Kondensator 215, der zwischen den Knoten N112 und N113 verbunden ist.

Wie in Fig. 13 und 14 gezeigt ist, steigt, unter der Vorausset­ zung, daß das Eingabesignal R auf dem H-Pegel ist und der N- Kanal-MOS-Transistor 244 in dem nicht-leitenden Zustand ist, das Potential des Knotens N131 zuerst von dem L-Pegel auf den H- Pegel durch den Inverter 231, wenn das Eingabesignal S von dem H-Pegel auf den L-Pegel fällt.

Als Reaktion wird der N-Kanal-MOS-Transistor 241 derart leitend, daß das Potential am Ausgabeanschluß OUT anfängt, von dem L- Pegel auf den H-Pegel zu steigen.

Danach steigt nach einer Zeitdauer, die durch die Verzögerungs­ schaltung 232 verzögert ist, der Eingabeknoten N110 für die Bootstrap-Schaltung 233 von dem L-Pegel auf den H-Pegel an. Als Reaktion hebt die Bootstrap-Schaltung 233 das Potential des Kno­ tens N133 höher als das Stromversorgungspotential Vcc. Dann wird der N-Kanal-MOS-Transistor 242 derart ausreichend leitend, daß das Stromversorgungspotential Vcc zu dem Ausgabeanschluß OUT übertragen wird.

Wie oben beschrieben wurde, wird durch das aufeinanderfolgende Leitendmachen der zwei Ausgabetransistoren in der Ausgabepuffer­ schaltung der H-Pegel allmählich für den Ausgabeanschluß derart geliefert, daß eine große Strommenge nicht von dem Knoten, der das Stromversorgungspotential Vcc empfängt, zu einer Zeit in den Ausgabeanschluß fließen kann. Somit wird die Reduzierung des Stromversorgungsrauschens erreicht.

Weiterhin kann, wenn ein Eingabepuls in einer in Pulsform in das Eingabesignal S eingebracht wird, eine elektrische Ladung von dem Knoten N133 zu dem Knoten N110 für die Bootstrap-Schaltung 233 fließen. Obwohl der N-Kanal-MOS-Transistor 241 ermöglicht, daß der Ausgabeanschluß OUT den H-Pegel hält, kann der N-Kanal- MOS-Transistor 242 aufgrund der Abnahme des Potentials des Kno­ tens N133 nicht den stabilisierten leitenden Zustand halten.

Wie oben beschrieben wurde, fließt, für die in Fig. 11 gezeigte Ausgabepufferschaltung, wenn der Ausgabetransistor in der Größe derart erhöht wird, daß eine höhere Treiberfähigkeit für die Ausgabepufferschaltung aufgrund der Anforderung der Geschwindig­ keit erreicht wird, der Strom schnell von der Ausgabepuffer­ schaltung in der Halbleitervorrichtung zu der externen Last, die mit dem Ausgabeanschluß verbunden ist, wodurch ein Schwingen bzw. Überschwingen verursacht wird.

Andererseits liefert die mit Bezug zu Fig. 13 und 14 beschriebe­ ne Schaltung, die die Bootstrap-Schaltung verwendet, ein Gatepo­ tential des Ausgabetransistors. Der Ausgabeanschluß kann jedoch den Pegel des Stromversorgungspotentials Vcc als H-Pegel für ei­ ne lange Zeitdauer nicht halten, da die Bootstrap-Schaltung ein hohes Potential nur für eine gegebene Zeitdauer erzeugt.

In der allgemein verwendeten Halbleitervorrichtung hängt die Last für den Ausgabepuffer, der ein Signal von der Halbleiter­ vorrichtung extern ausgibt, von dem Typ der extern verbundenen Schaltungsleiterplatte oder Elementes derart ab, daß eine kon­ stante Anstiegszeit für das Ausgabesignal nicht erhalten wird.

Zusätzlich kann eine Halbleitervorrichtung mit einer hohen Be­ triebsfrequenz für die Anwendung mit einer niedrigen Betriebs­ frequenz verwendet werden.

Somit kann die in Fig. 13 gezeigte Schaltung nicht geeignet als ein Ausgabepuffer zum Ausgeben eines Signales nach außen von der Halbleitervorrichtung verwendet werden.

Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervor­ richtung vorzusehen, die ein Überschwingen reduzieren kann, das bei einem Ausgabesignal verursacht beim Ausgeben eines Signales von einem Ausgabeanschluß nach außen von der Halbleitervorrich­ tung auftritt.

Die Aufgabe wird durch die Halbleitervorrichtung des Anspruches 1 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Kurz gesagt, ist die vorliegende Erfindung eine Halbleitervor­ richtung, die auf einem Halbleitersubstrat gebildet ist und die einen Ausgabeanschluß, einen ersten MOS-Transistor, eine erste Treiberschaltung und einen zweiten MOS-Transistor aufweist.

Der erste MOS-Transistor liefert Strom für den Ausgabeanschluß von einer externen Stromversorgung als Reaktion auf die Aktivie­ rung eines ersten internen Steuersignales. Die erste Treiber­ schaltung gibt ein zweites internes Steuersignal als Reaktion auf die Aktivierung des ersten internen Steuersignales aus. Der zweite MOS-Transistor empfängt das zweite interne Steuersignal an seinem Gate und liefert Strom für den Ausgabeanschluß von der externen Stromversorgung als Reaktion auf die Aktivierung des zweiten internen Steuersignales. Das zweite interne Steuersignal weist ein Aktivierungspotential auf, das höher ist als das des ersten internen Steuersignales.

Daher ist ein Hauptvorteil der vorliegenden Erfindung das Ver­ hindern, daß ein großer Strom von einem Ausgabepuffer der Halb­ leitervorrichtung in den Ausgabeanschluß fließt, und das Redu­ zieren des Überschwingens durch allmähliches Verschieben bzw. Erhöhen des Potentials am Ausgabeanschluß von dem L-Pegel auf den H-Pegel.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aufgrund der Beschreibung von Ausführungsbeispielen anhand der Figuren, wobei gleiche Bezugszeichen gleiche oder entsprechende Teile bezeichnen. Von den Figuren zeigen:

Fig. 1 ein schematisches Blockschaltbild, das eine Ge­ samtanordnung einer Halbleitervorrichtung 1 ent­ sprechend einem ersten Ausführungsbeispiel zeigt,

Fig. 2 ein Schaltbild, das eine Ausgabepufferschaltung 100 entsprechend dem ersten Ausführungsbeispiel zeigt,

Fig. 3 ein Schaltbild, das eine Anordnung des in Fig. 2 gezeigten Pegelumsetzers 108 zeigt,

Fig. 4 ein Diagramm von Betriebswellenformen, das in Ver­ bindung mit dem Betrieb der Ausgabepufferschaltung 100 in Fig. 2 gezeigt ist,

Fig. 5 ein Schaltbild, das eine Anordnung einer Ausgabe­ pufferschaltung 131 zeigt, die in einer Halblei­ tervorrichtung entsprechend einem zweiten Ausfüh­ rungsbeispiel verwendet wird,

Fig. 6 ein Diagramm von Betriebswellenformen, das in Ver­ bindung mit dem Betrieb des Ausgabepuffers 131 in Fig. 5 gezeigt ist,

Fig. 7 ein Schaltbild, das eine Anordnung einer Ausgabe­ pufferschaltung 150 zeigt, die in einer Halblei­ tervorrichtung entsprechend einem dritten Ausfüh­ rungsbeispiel verwendet wird,

Fig. 8 ein Schaltbild, das eine Anordnung einer in Fig. 7 gezeigten Verzögerungsschaltung 144 zeigt,

Fig. 9 ein Schaltbild, das eine Anordnung einer Ausgabe­ pufferschaltung 170 zeigt, die in einer Halblei­ tervorrichtung entsprechend einem vierten Ausfüh­ rungsbeispiel verwendet wird,

Fig. 10 ein Diagramm von Betriebswellenformen, das in Ver­ bindung mit dem Betrieb eines Ausgabepuffers 170 in Fig. 9 gezeigt ist,

Fig. 11 ein Schaltbild, das eine Anordnung einer der An­ melderin bekannten Ausgabepufferschaltung zeigt,

Fig. 12 ein Diagramm von Betriebswellenform, das in Ver­ bindung mit dem Betrieb der Ausgabepufferschaltung in Fig. 11 gezeigt ist,

Fig. 13 ein Schaltbild, das eine zweite beispielhafte An­ ordnung der der Anmelderin bekannten Ausgabepuf­ ferschaltung zeigt, und

Fig. 14 ein Schaltbild, das eine Anordnung einer Boot­ strap-Schaltung 233 in Fig. 13 zeigt.

Erstes Ausführungsbeispiel

Eine Halbleitervorrichtung 1 entsprechend dem ersten Ausfüh­ rungsbeispiel wird nun beschrieben.

Eine Gesamtanordnung der Halbleitervorrichtung 1 ist in Fig. 1 als typisches Beispiel gezeigt, das bei jedem Ausführungsbei­ spiel anwendbar ist, das im folgenden beschrieben wird.

Wie in Fig. 1 gezeigt ist, enthält die Halbleiterspeichervor­ richtung 1 Steuersignaleingabeanschlüsse 2-6, eine Gruppe von Adressensignaleingabeanschlüssen 8, eine Gruppe von Datenwertsi­ gnaleingabe-/-ausgabeanschlüssen 16, eine Maßeanschluß 18 und einen Stromversorgungsanschluß 20.

Die Halbleiterspeichervorrichtung 1 enthält weiterhin eine Takt­ erzeugungsschaltung 22, einen Zeilen- und Spaltenadressenpuffer 24, einen Zeilendekoder 26, einen Spaltendekoder 28, einen Spei­ cherbereich 32, einen Datenwerteingabepuffer 40 und einen Daten­ wertausgabepuffer 42. Der Speicherbereich 32 enthält ein Spei­ cherzellenfeld 34 und eine Leseverstärker- und Eingabe- /Ausgabesteuerschaltung 38.

Die Takterzeugungsschaltung 22 erzeugt einen Steuertakt entspre­ chend einem vorbestimmten Betriebsmodus entsprechend einem ex­ ternen Zeilenadressenauslösesignal EXT./RAS und einem externen Spaltenadressenauslösesignal EXT./CAS, die extern über die Steu­ ersignaleingabeanschlüsse 2 und 4 angelegt sind, zum Steuern des gesamten Betriebes der Halbleitervorrichtung.

Der Zeilen- und Spaltenadressenpuffer 24 erzeugt Zeilenadressen­ signale RA0-RAi und Spaltenadressensignale CA0-CAi entsprechend extern über die Gruppe von Adressensignaleingabeanschlüssen 8 angelegten Adressensignalen A0-Ai (wobei i eine natürliche Zahl ist) und legt die erzeugten Signale RA0-RAi und CA0-CAi entspre­ chend an die Zeilen- und Spaltendekoder 26 und 28 an.

Das Speicherzellenfeld 34 enthält eine Mehrzahl von Speicherzel­ len, die jeweils einen 1-Bit Datenwert speichern. Jede Speicher­ zelle ist an einer vorbestimmten Adresse, die durch die Zeilen- und Spaltenadresse bestimmt ist, angeordnet.

Die Zeilen- und Spaltendekoder 26 und 28 bezeichnen die Zeilen- und Spaltenadresse für das Speicherzellenfeld 34. Die Lesever­ stärker- und Eingabe-/Ausgabesteuerschaltung 38 verbindet die Speicherzelle in der durch die Zeilen- und Spaltendekoder 26 und 28 bestimmten Adresse mit einem Ende eines Paares von Datenwert­ signaleingabe-/-ausgabeleitungen IDP. Das andere Ende des Paares von Datenwertsignaleingabe-/-ausgabeleitungen IDP ist mit den Datenwerteingabe- und -ausgabepuffern 40 und 42 verbunden.

Während des Schreibmodus reagiert der Datenwerteingabepuffer 40 auf ein über den Steuersignaleingabeanschluß 6 extern angelegtes Signal EXT./WE zum Anlegen einer Datenwerteingabe von der Gruppe von Datenwertsignaleingabeanschlüssen 16 an die ausgewählte Speicherzelle über das Paar von Datenwertsignaleingabe-/- ausgabeleitungen IDP.

Während dem Lesemodus gibt der Datenwertausgabepuffer 42 einen von der ausgewählten Speicherzelle ausgelesenen Datenwert zu der Gruppe von Datenwerteingabe-/-ausgabeanschlüssen 16 aus.

Eine Stromversorgungsschaltung 50 empfängt ein externes Strom­ versorgungspotential Ext.Vcc und ein Massepotential Vss zum Lie­ fern von verschiedenen internen Stromversorgungspotentialen, die für den Betrieb der Halbleiterspeichervorrichtung benötigt wer­ den.

Genauer enthält die Stromversorgungsschaltung 50 eine Schaltung 54 der internen Stromversorgung, die das externe Stromversor­ gungspotential Ext.Vcc und das Massepotential Vss empfängt, zum Ausgeben eines internen herunterkonvertierten Potentials Int.Vcc und eines internen erhöhten Potentiales Vppo und eine Vorladepo­ tentialerzeugungsschaltung 52, die ein Vorladepotential VBL für ein Paar von Bitleitungen, die in dem Speicherzellenfeld 34 ent­ halten sind, liefert.

Die Schaltung 54 der internen Stromversorgung enthält eine ab­ wärtskonvertierende Stromversorgungsschaltung 56, die das exter­ ne Stromversorgungspotential Ext.Vcc und das Massepotential Vss empfängt, zum Erzeugen des internen herunterkonvertierten Poten­ tials Int.Vcc, das von dem externen Stromversorgungspotential Ext.Vcc herunterkonvertiert ist, und eine verstärkende Stromver­ sorgungsschaltung 58, die das externe Stromversorgungspotential Ext.Vcc und das Massepotential Vss empfängt, zum Erzeugen eines internen erhöhten Potentials Vpp0, das von dem externen Strom­ versorgungspotential Ext.Vcc erhöht ist.

Fig. 2 ist ein Schaltbild, die eine grundlegende Anordnung einer Ausgabepufferschaltung 100 zeigt, die in der Halbleitervorrich­ tung 1 entsprechend dem ersten Ausführungsbeispiel verwendet wird.

Die Ausgabepufferschaltung 100 entspricht 1 Bit des in Fig. 1 gezeigten Ausgabepuffers 42 und empfängt ein erstes und ein zweites internes Signal HOUT und LOUT, die gegenseitigen komple­ mentär sind, als Eingabesignale, die entsprechend dem oben er­ wähnten Signal von der Takterzeugungsschaltung 22 oder dem gele­ senen Datenwert von der Eingabe-/Ausgabesteuerschaltung 38 er­ zeugt sind.

Wie in Fig. 2 gezeigt ist, enthält die Ausgabepufferschaltung 100 einen N-Kanal-MOS-Transistor 102, der das erste interne Steuersignal HOUT an seinem Gate empfängt und der mit einem Aus­ gabeanschluß DQr und dem externen Stromversorgungspotential Ext.Vcc verbunden ist, einen Pegelumsetzer 108, der das erste interne Steuersignal HOUT empfängt und entsprechend dem externen Stromversorgungspotential Ext.Vcc den Pegel verschiebt, einen Pegelumsetzer 110, der eine Ausgabe von dem Pegelumsetzer 108 empfängt und entsprechend dem internen erhöhten Potential Vppo den Pegel verschiebt, einen N-Kanal-MOS-Transistor 104, der die Ausgabe von dem Pegelumsetzer 108 an seinem Gate empfängt und der den Ausgabeanschluß DQr und das externe Stromversorgungspo­ tential Ext.Vcc verbindet, einen N-Kanal-MOS-Transistor 106, der eine Ausgabe von dem Pegelumsetzer 110 an seinem Gate empfängt und der den Ausgabeanschluß DQr und das externe Stromversor­ gungspotential Ext.Vcc verbindet, und einen N-Kanal-MOS- Transistor 112, der das zweite interne Steuersignal LOUT an sei­ nem Gate empfängt und der den Ausgabeanschluß DQr und das Masse­ potential verbindet.

Wie in Fig. 3 gezeigt ist, enthält der Pegelumsetzer 108 einen N-Kanal-MOS-Transistor 122, dessen Gate ein Eingabesignal IN empfängt und dessen Source mit dem Massepotential verbunden ist, einen Inverter 130, der das Eingabesignal IN empfängt und inver­ tiert, einen N-Kanal-MOS-Transistor 124, dessen Gate eine Ausga­ be von dem Inverter 130 empfängt und dessen Source mit dem Mas­ sepotential verbunden ist, einen P-Kanal-MOS-Transistor 126, dessen Gate das Potential des Drain des N-Kanal-MOS-Transistors 124 empfängt und dessen Drain mit dem Drain des N-Kanal-MOS- Transistors 122 verbunden ist, und einen P-Kanal-MOS-Transistor 128, dessen Gate das Potential des Drain des N-Kanal-MOS- Transistors 122 empfängt und dessen Drain mit dem Drain des N- Kanal-MOS-Transistors 124 verbunden ist.

Die Source der P-Kanal-MOS-Transistoren 126 und 128 sind beide mit einem Stromversorgungsknoten PWR verbunden.

Das Potential des Drain des N-Kanal-MOS-Transistors 124 gibt ein Ausgabesignal OUT des Pegelumsetzers 108 aus.

Wie in Fig. 2 gezeigt ist, ist der Stromversorgungsknoten PWR des Pegelumsetzers 108 mit dem externen Stromversorgungspotenti­ al Ext.Vcc vorgesehen. Dann wird das interne Steuersignal HOUT von dem hohen Pegel (H) zu dem externen Stromversorgungspotenti­ al Ext.Vcc zur Ausgabe verschoben.

Der Pegelumsetzer 110 weist ebenfalls eine ähnliche Anordnung wie der Pegelumsetzer 108, der in Fig. 3 gezeigt ist, auf. Ein hoher Potentialpegel des Ausgabesignales des Pegelumsetzers 108, das ist das externe Stromversorgungspotential Ext.Vcc, wird zu dem internen erhöhten Potential Vpp0 verschoben.

Bei der Halbleitervorrichtung entsprechend dem ersten Ausfüh­ rungsbeispiel ist der Ausgabepuffer mit einer Mehrzahl von pa­ rallelen Transistoren, wie in Fig. 2 gezeigt ist, zum Treiben der H-Seite der Ausgabepufferschaltung, die extern ihren inter­ nen Datenwert ausgibt, vorgesehen.

Wie in Fig. 2 und 4 gezeigt ist, wird nun der Fall betrachtet, bei dem das zweite interne Steuersignale LOUT in einem L-Zustand ist. Dann ist der N-Kanal-MOS-Transistor 112 in einem nicht­ leitenden Zustand.

Unter der Annahme, daß der Pegel an dem Ausgabeanschluß DQr an­ fänglich 0V ist, ist das erste interne Steuersignal HOUT auf dem L-Pegel und die Potentiale der Knoten N2 und N3, die die Ausga­ ben der Pegelumsetzer 108 und 110 sind, sind ebenfalls auf dem L-Pegel, so daß die N-Kanal-MOS-Transistoren 102, 104 und 106 alle in dem nicht-leitenden Zustand sind.

Zu dem Zeitpunkt t1, wenn das an den Knoten N1 angelegte erste interne Steuersignale HOUT von 0V auf das interne abwärtskonver­ tierte Potential Vcc (beispielsweise von 2,5 V) ansteigt, wird als Reaktion der N-Kanal-MOS-Transistor 102 in den leitenden Zu­ stand gebracht. Wie von der Wellenform A in Fig. 4 klar ersicht­ lich ist, beginnt das Potential an dem Ausgabeanschluß DQr zu dem Potential von 2,5 V-Vt anzusteigen. Es wird angemerkt, daß Vt eine Schwellenspannung des N-Kanal-MOS-Transistors ist.

Zwischen t1 und t2 wird das erste interne Steuersignal HOUT durch den Pegelumsetzer 108 im Pegel verschoben. In Fig. 3 wird der N-Kanal-MOS-Transistor 122 in den leitenden Zustand gebracht und ein Gatepotential des P-Kanal-MOS-Transistors 128 wird auf den L-Pegel aktiviert. Andererseits wird der N-Kanal-MOS- Transistor 124 in den nicht-leitenden Zustand gebracht, da der H-Pegel, der das invertierte des ersten internen Steuersignales HOUT ist, an sein Gate durch den Inverter 130 angelegt wird. Ei­ ne Ausgabe des Pegelumsetzers 108 erreicht das angelegte externe Stromversorgungspotential Ext.Vcc.

Bei t2 ist die Spannungsumwandlung durch den Pegelumsetzer 108 beendet und der N-Kanal-MOS-Transistor 104 wird in den leitenden Zustand gebracht. Wie von der Wellenform B in Fig. 4 klar er­ sichtlich ist, beginnt das Potential von DQr zu dem Potential 3,3 V-Vt zu steigen.

Zwischen t2 und t3 wird das erste interne Steuersignal HOUT durch den Pegelumsetzer 110 in Pegel verschoben. Wie in dem Fall für den Pegelumsetzer 108 erreicht die Ausgabe des Pegelumset­ zers 110 das angelegte externe Stromversorgungspotential Ext.Vcc.

Bei t3 ist die Spannungsumwandlung durch den Pegelumsetzer 110 beendet und der N-Kanal-MOS-Transistor 106 wird in den leitenden Zustand gebracht. Wie von der Wellenform C in Fig. 4 klar er­ sichtlich ist, beginnt das Potential bei DQr zu dem externen Stromversorgungspotential Ext.Vcc (von 3,3 V) zu steigen.

Kurz zusammengefaßt, steigen die an die Gates der Transistoren als H-Pegel angelegten Spannungen in der Reihenfolge der N- Kanal-MOS-Transistoren 102, 104 und 106.

In anderen Worten wird dem Gate des N-Kanal-MOS-Transistors 102 das interne Steuersignal HOUT geliefert, dessen H-Pegel gleich zu dem internen Stromversorgungspotential Int.Vcc ist.

An das Gate des N-Kanal-MOS-Transistors 104 wird durch den Pege­ lumsetzer 108 ein Signal angelegt, dessen H-Pegel gleich zu dem externen Stromversorgungspotential Ext.Vcc ist. An das Gate des N-Kanal-MOS-Transistors 106 wird ein Signal angelegt, dessen H- Pegel gleich zu dem internen erhöhten Potential Vpp0 ist. Diese drei Transistoren werden in der Reihenfolge der erhöhten Span­ nung, die an ihre entsprechende Gates angelegt wird, aufgrund der durch die Pegelumsetzer 108 und 110 verursachten Verzöge­ rung, leitend.

Genauer werden die Transistoren in der Reihenfolge von 102, 104 und 106 leitend.

Wenn das interne Steuersignal HOUT von dem L-Pegel auf den H- Pegel ansteigt, wird der N-Kanal-MOS-Transistor 102 zuerst lei­ tend, und danach wird der N-Kanal-MOS-Transistor 104 nach einer durch den Pegelumsetzer 108 verzögerten Zeitdauer leitend. Wei­ terhin wird der N-Kanal-MOS-Transistor 106 nach einer durch den Pegelumsetzer 110 verzögerten Zeitdauer leitend.

Dadurch wird durch das Leitendmachen der Ausgabetransistoren in der Reihenfolge der sich erhöhenden Spannung, die an ihre ent­ sprechenden Gates angelegt wird, zum allmählichen Erhöhen des Potentials an dem Ausgabeanschluß auf den H-Pegel verhindert, daß eine große Strommenge zu dem Ausgabeanschluß von der exter­ nen Stromversorgung fließt, wodurch eine Reduzierung beim Über­ schwingen erreicht wird.

Obwohl in Fig. 2 drei Ausgabetransistoren parallel verbunden sind, kann ein ähnlicher Effekt ebenfalls erzielt werden, wenn vier oder mehr Ausgabetransistoren verwendet werden.

Zweites Ausführungsbeispiel

Mit Bezug zu Fig. 5 enthält als Modifikation des ersten Ausfüh­ rungsbeispiels eine Ausgabepufferschaltung 131 N-Kanal-MOS- Transistoren 102a, 104a und 106a anstatt der N-Kanal-MOS- Transistoren 102, 104 und 106 als Ausgabetransistoren.

Unter der Annahme, daß die Stromtreiberfähigkeit als Änderungs­ größe des Source-/Drainstroms pro Einheitsänderung des Gatepo­ tentials definiert ist, weist der N-Kanal-MQS-Transistor 102a eine Stromtreiberfähigkeit auf, die geringer ist als die der N- Kanal-MOS-Transistoren 104a und 106a.

Genauer ist die Stromtreiberfähigkeit proportional zu einem Wert, der durch Teilen einer Gatebreite des MOS-Transistors durch eine Gatelänge (Gatebreite/Gatelänge) erhalten wird. Wenn die Gatelänge für die N-Kanal-MOS-Transistoren 102a, 104a und 106a konstant sind und die Gatebreiten W2, W4 bzw. W6 betragen, dann ist daher W2<W4, W6.

Wenn die Gatebreiten derart eingestellt sind, kann ein schneller Stromfluß bei dem Ansteigen der Wellenform verglichen mit dem ersten Ausführungsbeispiel effektiver verhindert werden, wenn die Ausgabepufferschaltung eine H-Ausgabe ausgibt. Als Ergebnis wird einer weitere Reduzierung des Überschwingens erreicht.

Mit Bezug nun zu Fig. 5 und 6 wird der Fall betrachtet, bei dem das zweite interne Steuersignal LOUT in dem L-Zustand ist. Zu der Zeit ist der N-Kanal-MOS-Transistor 112 in dem nicht­ leitenden Zustand.

Unter der Annahme, daß der Pegel an dem Ausgabeanschluß DQr an­ fänglich 0V beträgt, ist das erste interne Steuersignal HOUT auf dem L-Pegel und die Potentiale der Knoten N12 und N13, die die Ausgaben der Pegelumsetzer 108 und 110 sind, sind ebenfalls auf dem L-Pegel, so daß die N-Kanal-MOS-Transistoren 102a, 104a und 106a alle in dem nicht-leitenden Zustand sind.

Zum Zeitpunkt t1, wenn das erste interne Steuersignal HOUT, das an den Knoten N11 angelegt ist, von 0V zu dem internen herunter­ konvertierten Potential Vcc (beispielsweise 2,5 V) ansteigt, wird als Reaktion der N-Kanal-MOS-Transistor 102a in den leitenden Zustand gebracht. Wie von der Wellenform A' in Fig. 6 ersicht­ lich ist, beginnt das Potential an DQr zu dem Potential von 2,5 V-Vt zu steigen. Es wird angemerkt, daß Vt eine Schwellen­ spannung des N-Kanal-MOS-Transistors ist.

Zwischen t1 und t2 wird das erste interne Steuersignal HOUT durch den Pegelumsetzer 108, an den sein H-Pegel angelegt wird, im Pegel verschoben und erreicht das externe Stromversorgungspo­ tential Ext.Vcc.

Bei t2 wird die Spannungsumwandlung durch den Pegelumsetzer 108 beendet und der N-Kanal-MOS-Transistor 104a wird in den leiten­ den Zustand gebracht. Wie von der Wellenform B' in Fig. 6 er­ sichtlich ist, beginnt das Potential am Ausgabeanschluß DQr zu dem Potential von 3,3 V-Vt zu steigen.

Zwischen t2 und t3 wird das erste interne Steuersignal HOUT durch den Pegelumsetzer 110, an den sein H-Pegel angelegt wird, im Pegel verschoben und das Potential des Knotens N13 erreicht das interne erhöhte Potential Vpp0.

Bei t3 ist die Spannungsumwandlung durch den Pegelumsetzer 110 beendet und der N-Kanal-MOS-Transistor 106 wird in den leitenden Zustand gebracht. Wie von der Wellenform C' in Fig. 6 ersicht­ lich ist, beginnt das Potential an DQr zu dem externen Stromver­ sorgungspotential Ext.Vcc (von 3,3 V) zu steigen.

Eine Wellenform Y in Fig. 6 zeigt die Ausgabewellenform der in Fig. 2 gezeigten Ausgabepuffer 100. Für den in Fig. 5 gezeigten Ausgabepuffer 131 ist das Ansteigen der Wellenform zwischen t1 und t2 verglichen mit der Wellenform Y relativ langsam, wird je­ doch zwischen t2 und t3 schnell.

Daher wird ein größerer Transistor zum Liefern des Stromes der­ art verwendet, daß der Spitzenwert der Größe der Änderung im Strom zum Zeitpunkt t1 verringert wird, wenn die Größe der Ände­ rung in Strom, der in den Ausgabeanschluß fließt, am größten ist, und daß die Größe des Stroms, die zwischen t1 und t2 redu­ ziert ist, zwischen den Zeitpunkten t2 und t3 kompensiert werden kann.

Somit ist die Ausgabepufferschaltung 131, die in der Halbleiter­ vorrichtung entsprechend dem zweiten Ausführungsbeispiel verwen­ det wird, mit einer verbesserten Ausgabeeigenschaft vorgesehen, die eine kürzere Anstiegszeit für das Potential an dem Ausgabe­ anschluß erlaubt, während die Größe der Änderung im Strom redu­ ziert wird, was eine Hauptursache des Überschwingens ist.

Drittes Ausführungsbeispiel

Das dritte Ausführungsbeispiel unterscheidet sich von dem ersten Ausführungsbeispiel darin, daß die Eingabe des Pegelumsetzers 140, der das Gatepotential des N-Kanal-MOS-Transistors 136 an­ legt, durch eine Verzögerungsschaltung 144 geliefert wird, die das interne Steuersignal HOUT empfängt.

Wie in Fig. 8 gezeigt ist, enthält die Verzögerungsschaltung 144 einen N-Kanal-MOS-Transistor 154, dessen Gate ein Eingabesignal IIN empfängt und dessen Source mit einem Massepotential verbun­ den ist, einen P-Kanal-MOS-Transistor 152, dessen Gate das Ein­ gabesignal IIN empfängt, dessen Source mit dem internen Strom­ versorgungspotential Int.Vcc verbunden ist und dessen Drain mit dem Drain des N-Kanal-MOS-Transistors 154 verbunden ist. Weiter­ hin enthält die Verzögerungsschaltung 144 einen N-Kanal-MOS- Transistor 158, dessen Gate das Potential des Drain des N-Kanal- MOS-Transistors 154 empfängt und dessen Source mit dem Massepo­ tential verbunden ist, und einen P-Kanal-MOS-Transistor 156, dessen Gate das Potential des Drain des N-Kanal-MOS-Transistors 154 empfängt, dessen Source mit dem internen Stromversorgungspo­ tential Int.Vcc verbunden ist und dessen Drain mit dem Drain des N-Kanal-MOS-Transistors 158 verbunden ist.

Das Potential des Drain des N-Kanal-MOS-Transistors 158 liefert ein Ausgabesignal IOUT von der Verzögerungsschaltung 144.

Das externe Stromversorgungspotential Ext.Vcc ändert seinen Pe­ gel oft aufgrund eines Rauschens von einer Stromversorgungslei­ tung, die das externe Stromversorgungspotential an die Halblei­ tervorrichtung anlegt. Dagegen sind das interne Stromversor­ gungspotential Int.Vcc oder das interne erhöhte Potential Vpp0 innerhalb der Halbleitervorrichtung erzeugt und stabilisiert, wodurch sie ein relativ stabilisiertes Potential beibehalten.

In den in Fig. 2 und 5 gezeigten Anordnungen verschiebt der Pe­ gelumsetzer 108, der das externe Stromversorgungspotential Ext.Vcc als Stromversorgungspotential empfängt, das interne Steuersignal HOUT, und der Betrieb des Pegelumsetzers 110, der ein Ausgabesignal von dem Pegelumsetzer 108 empfängt, bestimmt das Timing bzw. den Zeitpunkt, an dem der N-Kanal-MOS-Transistor 106 für den Ausgabetransistor leitend wird. In dieser Anordnung wird, wenn sich das externe Stromversorgungspotential Ext.Vcc ändert, der Zeitpunkt, an dem der N-Kanal-MOS-Transistor 106 leitend wird, einer Änderung ausgesetzt.

Mit der in Fig. 7 gezeigten Anordnung ändert sich das Timing, zu dem jeder Transistor leitend wird, nicht, sogar wenn sich das externe Stromversorgungspotential Ext.Vcc zu einem gewissen Aus­ maß ändert, so daß die Ausgabewellenform, die von dem Ausgabean­ schluß DQr ausgegeben ist, stabilisiert wird.

In Fig. 7 ist die Verzögerungsschaltung 144 vor dem Pegelumset­ zer 140 verbunden. Die Verzögerungsschaltung kann jedoch eben­ falls zwischen dem von dem Pegelumsetzer 140 ausgegebenen Signal und einem Gate des N-Kanal-MOS-Transistor 136 derart vorgesehen sein, daß ein ähnlicher Effekt erreicht wird.

Viertes Ausführungsbeispiel

Mit Bezug zu Fig. 9 enthält eine Ausgabepufferschaltung 170 eine Verzögerungsschaltung 178, die das erste interne Steuersignal HOUT empfängt, einen Pegelumsetzer 180, der eine Ausgabe der Verzögerungsschaltung 178 empfängt und entsprechend einem inter­ nen erhöhten Potential Vpp0 den Pegel verschiebt, einen N-Kanal- MOS-Transistor 172, dessen Gate eine Ausgabe des Pegelumsetzers 180 empfängt und der einen Ausgabeanschluß DQr und ein externes Stromversorgungspotential Ext.Vcc verbindet, eine Treiberschal­ tung 192, die das erste interne Steuersignal HOUT empfängt, ei­ nen N-Kanal-MOS-Transistor 174, der eine Ausgabe von der Trei­ berschaltung 192 empfängt und der das externe Stromversorgungs­ potential Ext.Vcc und den Ausgabeanschluß DQr verbindet, und ei­ nen N-Kanal-MOS-Transistor 176, dessen Gate ein zweites internes Steuersignal LOUT empfängt und der ein Massepotential und den Ausgabeanschluß DQr verbindet.

Die Treiberschaltung 192 enthält einen N-Kanal-MOS-Transistor 184, dessen Gate das erste interne Steuersignal HOUT empfängt und dessen Source mit dem Massepotential verbunden ist, einen P- Kanal-MOS-Transistor 182, dessen Source mit dem internen Strom­ versorgungspotential Int.Vcc verbunden ist und dessen Drain mit dem Drain des N-Kanal-MOS-Transistors 184 verbunden ist, einen N-Kanal-MOS-Transistor 190, dessen Gate das Potential des Drain des N-Kanal-MOS-Transistors 184 empfängt und dessen Source mit dem Massepotential verbunden ist, einen P-Kanal-MOS-Transistor 188, dessen Gate das Potential des Drain des N-Kanal-MOS- Transistors 184 empfängt und dessen Drain mit dem Drain des N- Kanal-MOS-Transistors 190 verbunden ist, und einen P-Kanal-MOS- Transistor 186, dessen Gate und Drain mit dem Source des P- Kanal-MOS-Transistors 188 verbunden sind und dessen Source mit dem internen Stromversorgungspotential Int.Vcc verbunden ist.

Da die Verzögerungsschaltung 178 und der Pegelumsetzer 180 An­ ordnungen aufweisen, die ähnlich zu denen der Verzögerungsschal­ tung 144 in Fig. 8 beziehungsweise des Pegelumsetzers 108 in Fig. 3 sind, wird die Beschreibung davon hier nicht wiederholt.

In dem vierten Ausführungsbeispiel wird das an das Gate des N- Kanal-MOS-Transistors 174, der von den Treibertransistoren an der H-Seite zuerst leitend wird, angelegte Potential von dem in­ ternen Stromversorgungspotential Int.Vcc um die Schwellenspan­ nung des P-Kanal-MOS-Transistors 186 herunterkonvertiert.

Mit Bezug zu Fig. 9 und 10 wird nun der Fall angenommen, bei dem das zweite interne Steuersignal LOUT in dem L-Zustand ist. Dann ist der N-Kanal-MOS-Transistor 176 in dem nicht-leitenden Zu­ stand.

Unter der Annahme, daß der Pegel an dem Ausgabeanschluß DQr am Anfang 0V beträgt, ist das erste interne Steuersignal HOUT auf dem L-Pegel und die Potentiale an den Knoten N32 und N33 sind ebenfalls auf dem L-Pegel, so daß die N-Kanal-MOS-Transistoren 172 und 174 beide in dem nicht-leitenden Zustand sind.

Zum Zeitpunkt t1 steigt das an den Knoten N1 angelegte erste in­ terne Steuersignal HOUT von 0V zu dem internen herunterkonver­ tierten Potential Vcc (beispielsweise 2,5 V) an.

Zum Zeitpunkt t2 erreicht das Potential des Knotens N32 den H- Pegel als Reaktion auf das erste interne Steuersignal HOUT, das durch den Inverter, der durch den P-Kanal-MOS-Transistor 182 und den N-Kanal-MOS-Transistor 184 gebildet ist, invertiert wurde. Das Potential des Knotens N32 wird weiter von dem internen her­ unterkonvertierten Potential Vcc um den Schwellenwert Vtp des P- Kanal-MOS-Transistors 186 verringert.

Zwischen t2 und t3 wird der N-Kanal-MOS-Transistor 174 in den leitenden Zustand gebracht. Wie von der Wellenform A'' in Fig. 10 ersichtlich ist, beginnt das Potential an dem Ausgabeanschluß DQr zu dem Potential von (2 V-Vtp-Vt) zu steigen.

Bei t3 ist die Spannungsumwandlung durch die Verzögerungsschal­ tung 178 und den Pegelumsetzer 180 beendet und der N-Kanal-MOS- Transistor 172 wird in den leitenden Zustand gebracht. Wie von der Wellenform B'' in Fig. 10 ersichtlich ist, beginnt das Po­ tential an DQr zu dem externen Stromversorgungspotential Ext.Vcc (von 3,3 V) zu steigen.

Mit der Anordnung wird das Gatepotential des N-Kanal-MOS- Transistors 174, der zuerst leitende wird, weiter derart verrin­ gert, daß die Größe des Stromes, der in den Transistor fließt, der bei dem Beginn des Ansteigens der Ausgabe leitend wird, ver­ glichen mit dem Fall des ersten Ausführungsbeispieles weiter re­ duziert ist. Daher wird eine weitere Reduzierung beim Über­ schwingen verglichen mit dem ersten Ausführungsbeispiel er­ reicht.

Wie bei dem ersten Ausführungsbeispiel kann, sogar wenn drei oder mehr Treibertransistoren parallel auf der H-Seite vorgese­ hen sind, ein ähnlicher Effekt erhalten werden.

Zusätzlich kann, wie in dem zweiten Ausführungsbeispiel, die Ga­ tebreite des N-Kanal-MOS-Transistors 174 derart kleiner einge­ stellt werden als die des N-Kanal-MOS-Transistors 172, daß ein größerer Effekt erhalten wird.

Claims (10)

1. Halbleitervorrichtung, die auf einem Halbleitersubstrat gebildet ist, mit
einem Ausgabeanschluß (DQr),
einem ersten MOS-Transistor (102), der auf eine Aktivierung ei­ nes ersten internen Steuersignales (HOUT) zum Liefern von Strom für den Ausgabeanschluß (DQr) von einer Stromversorgung rea­ giert,
einem ersten Treibermittel (108), das auf die Aktivierung des ersten internen Steuersignales (HOUT) zum Ausgeben eines zweiten internen Steuersignales mit einem höheren Aktivierungspotential als das des ersten internen Steuersignales (HOUT) reagiert, und einem zweiten MOS-Transistor (104), dessen Gate das zweite in­ terne Steuersignal empfängt und der auf die Aktivierung des zweiten internen Steuersignales zum Liefern-von Strom für den Ausgabeanschluß (DQr) von der Stromversorgung reagiert.

2. Halbleitervorrichtung nach Anspruch 1, weiter mit
einem zweiten Treibermittel (110), das auf die Aktivierung des ersten internen Steuersignales (HOUT) zum Ausgeben eines dritten internen Steuersignales nach der Aktivierung des zweiten inter­ nen Steuersignales reagiert, und
einem dritten MOS-Transistor (106), dessen Gate das dritte in­ terne Steuersignal empfängt und der auf die Aktivierung des dritten internen Steuersignales zum Liefern von Strom zu dem Ausgabeanschluß (DQr) von der Stromversorgung reagiert,
wobei das dritte interne Steuersignal ein höheres Aktivierungs­ potential als das des zweiten internen Steuersignales aufweist.

3. Halbleitervorrichtung nach Anspruch 2, weiter mit
einem Erhöhungsmittel (58), das ein Potential der Stromversor­ gung empfängt und zum Erzeugen eines internen erhöhten Potenti- als, das höher ist als das Potential der Stromversorgung, er­ höht, und
einem Herunterkonvertiermittel (56), das das Potential der Stromversorgung empfängt und zum Erzeugen eines internen herun­ terkonvertierten Potentials, das niedriger als das Potential der Stromversorgung ist, herunterkonvertiert, bei der
ein Aktivierungspotential des ersten interne Steuersignales (HOUT) das interne herunterkonvertierte Potential ist,
das Aktivierungspotential des zweiten internen Steuersignales das Potential der Stromversorgung ist und
das Aktivierungspotential des dritten internen Steuersignales das interne erhöhte Potential ist.

4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der das erste Treibermittel (108) ein Pegelkonvertierungsmittel ent­ hält, das das erste interne Steuersignal (HOUT) und das Potenti­ al der Stromversorgung empfängt und das Potential des zweiten internen Steuersignales zu dem Potential der Stromversorgung bei der Aktivierung des ersten internen Steuersignales (HOUT) kon­ vertiert.

5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, bei der, wenn eine Stromtreiberfähigkeit als eine Größe der Änderung des Source-/Drainstroms pro Einheitsänderung des Gatepotentials de­ finiert ist, die Stromtreiberfähigkeit des dritten MOS- Transistors (106a) höher ist als die des zweiten MOS-Transistors (104a) und die Stromtreiberfähigkeit des zweiten MOS-Transistors (104a) höher ist als die des ersten MOS-Transistors (102a)

6. Halbleitervorrichtung nach Anspruch 5, bei der eine Größe der Stromtreiberfähigkeit durch Änderung eines Wertes von der Gatebreite zu der Gatelänge des MOS-Transistors bestimmt ist.

7. Halbleitervorrichtung nach einem der Ansprüche 2-6, bei der das zweite Treibermittel ein Verzögerungsmittel (144) zum Emp­ fangen des ersten internen Steuersignales (HOUT) und zum Verzö­ gern um eine vorbestimmte Zeitdauer enthält.

8. Halbleitervorrichtung nach Anspruch 1, weiter mit
einem Erhöhungsmittel (58), das ein Potential der Stromversor­ gung empfängt und zum Erzeugen eines internen erhöhten Potentia­ les erhöht,
einem Herunterkonvertiermittel (56), das das Potential der Stromversorgung empfängt und zum Erzeugen eines internen herun­ terkonvertierten Potentiales herunterkonvertiert, und
einem zweiten Treibermittel (192), das das erste interne Steuer­ signal (HOUT) zum Treiben eines Gatepotential des ersten MOS- Transistors (108) empfängt, bei der
ein Aktivierungspotential des ersten internen Steuersignales (HOUT) das interne herunterkonvertierte Potential ist,
das Aktivierungspotential des zweiten internen Steuersignales das interne erhöhte Potential ist und
das zweite Treibermittel ein Spannungsverringerungsmittel zum Empfangen des internen herunterkonvertierten Potentials und zum weiteren Herunterkonvertieren enthält und auf ein durch das Spannungsverringerungsmittel erzeugtes Potential zum Treiben ei­ nes Gatepotentials des ersten MOS-Transistors (102) reagiert.

9. Halbleitervorrichtung nach Anspruch 8, bei der das Spannungsverringerungsmittel einen MOS-Transistor (186) auf­ weist, dessen Source das interne herunterkonvertierte Potential empfängt und dessen Gate und Drain miteinander verbunden sind.

10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, weiter mit einem Umschaltmittel (112), das zwischen dem Ausgabe­ anschluß (DQr) und einem Masseknoten verbunden ist und das auf ein viertes internes Steuersignal (LOUT) zum Treiben eines Po­ tentiales an dem Ausgabeanschluß (DQr) reagiert.