/! ^85 6 2 明 説明發 、 五 圈 節 術 抟 > 明 0 導電 半衝 將媛 備出 具輸 於之 關出 有輸 其部 尤外 ， SS 導 半 1¾ \—/ a t a 於(d 關料 有資 為之 明部 發内 本 置 裝 體 置 裝 體 導 半 導術 半技 之沣 路 Μ 年 近 導 。 半 置 著 裝 随 體 之 路 電 衝 緩 出 輸 之 置 裝 示成 表構 - 本 為基 圖 之 11路 第 電 衝 鍰 體 出 導 輸 半 之 大 置 增 裝 生 憶 產。記 ， 性體 化要導 速需半 高之之 行力往 進能 ΜΪ 例 置動於 1 裝驅用第 體 之使之 圖 路 電 之 I I III'P1I Γ - -- I— -, ^I - - . 請先阽#背而之注-事項^填寫本裒) 第11圖所示媛衝電路為，具備輸出端子DQr，以及接 受對應於所輸出之記憶資料產i生之第1内部控制信號HOUT ，其”Η ”位準由外部電源電位Ext。Vcc降壓之内部降壓電 位Vcc變換為半導體裝置内部所造成之內部昇壓電位Vppo 之位準偏移器（level shifter)206*位準儸移器206之輸 出由閘掻接受而在外部電源電位Ext。Vcc與輸出端子DQ「 之間结合之H頻道M0S電晶體202>以及由閘極接受對應於 所輸出之記憶資料產生之第2內部控制信號LOUT，在輸出 端子DQ「與接地電位之間结合之N頻道M0S電晶體204等。 第12圈為*說明第11圖所示輸出緩衝電路之動作之動 作波形圖。 參照第11圖，第12圖，在時刻tl內郤控制信號H0UT上 昇為”Η ”位準。此時，第12圖中雖無表示，内部控制信號 LOUT為"L”位準* Η頻道M0S電晶體204為非導通狀態。 在時刻t2經由位準偏移器206之動作*位準偏移器206 表紙張尺度適用中國國家枝皁（CNS ) 訂 經濟部中央標準局t>i工消費合作社印t 3 9 9 3 7 經濟部中央標革局只工消費合作社印鉍 2 4 185 6 2 A7 五、發明説明（2 ) 之輸出節點（node)之節點H51上昇為”Η "位準。於是| N頻 道M0S電晶體202導通*輸出端子DQr之電位開始上昇。 在此，假設在輸出端子DQr由於半導體裝置外部所接 線之負載之狀態在輸出端子DQr所輸出之信號之波形產生 振動（ringing)由於突變或干擾而致使輸出信號波動之琨 象。 在時刻t3*由輸出端子DQr輸出之信號之電位保持穩 定。 此種振動為，可能彤成為接受接線於外部之輸出信號 之其他半導體裝置等之誤動作之原因。 在此種信號輸出時做為撕制電源雜訊之電路，特開平 5-290582號公報中提案新的輸出媛衝電路。此種輸出媛衝 電路為使用於半導體記憶裝置之字線Uordline)驅動用者 0 第13圖為，表示特開平5-290582號公報所記載之以往 之輸出緩衝電路之構成之電路圖。 參照第13圖，該輸出鑀衝電路為，具備接受輸人信號 S而反轉，由其節點H131輸出其反轉信號之反相器231* Μ 及節點Ν131接線於閘極而連接人電源電位Vcc與輸出端子 OUT之N頻道M0S電晶體241，Μ及接受反相器231之輸出信 號而使其延遲之延遲電路232，以及接受延遲電路232之輸 出之啟導電路（bootstrap)233，以及節點Ν131接線於閘極 而連接電源電位Vcc與輸出端子OUT之N頻道M0S電晶體242 等。 3 9 9 3 7 ("先間讀背而之注意事項再填寫本頁) ,---i ίτ— -- 辦衣—----- I--— l1T--1Λ. ί __Λ 經濟部中央標隼局員工消费合作社印裝 4 185 6 2 A 7 __B7 五、發明説明（3 ) 該輸出媛衝電路為，另又具備接受輸入信號R而反轉 之反相器243，以及反相器243之輸出由閘極接受，由此連 接人接地電位Vss與輸出端子OUT之K頻道MOS電晶體244等 〇 延遲電路232為，具有串聯接線之反相器232a，232b
Q 第14圖為，表示第13圖所示啟導電路233之構成之電 路圖。 參照第14圖，啟導電路233為，具備輸人信號由輸入 節點N110接受，節點H110接線於輸人之反相器211* Μ及 接受反相器211之輸出而反轉之反相器212。 反相器211之輸出為向節點Ν111供給，反相器212之輸 出為向節點Ν 112供給。 啟専電路233為，另又具備由閘極接受電源電位Vcc而 將節點N111與接點N113接線之H頻道M0S電晶體213，以及 節點NU3之電位由閘極接受而將節點N110與節點N133接線 之N頻道M0S電晶體214，以及接線於節點H112與N133之間 之電容器215等。 參照第13圖，第14圖，當输人信號R為”丨丨”位準而N頻 道M0S電晶體2 44為不導通狀態時，輸入信號S由” Η ”位準下 降為”L”位準時，首先由反相器231使節點Ν131之電位由” L”位準上昇為"Η”位準。 對應於此· Ν頻道M0S電晶體241導通，輸出端子OUT之 電位開始由” L ”位準上昇為"Η ”位準。 (請先間讀背而之注意事項再填寫本丌) 裝· 本紙伕尺度適用中國因家標準（CNS ) ( ) 3 3 9 9 3 7 經穿-部中央標準局只工消費合作社印¾ 418562 A7 ___ B7五、發明説明（4 ) 然後，在延遲電路232延遲之時間後啟専電路233之輸 入節點N110由” L”位準上昇為”H”位準。對應於此，啟導電 路233為，節點N133之電位由電源電位Vcc向高電位推上。 並且，K頻道MOS電晶體242充分導通，電源電位Vcc則向輸 出端子OUT傳遞。 如前所述，輸出媛衝器電路之二個輸出電晶涠依序導 通而緩慢向” Η ”位準由輸出端子供給因此不致於使大電流 由接受電源電位Vcc之節點向輸出端子流入。由於此可Μ 電 導 啟 由 時 衝 脈 人 輸 之 狀 鬚 鬍 入 。 進 ) S Θ S 號 • 1 ο 信 (η入 訊®r 雜’ 源者 電再 低 減 點 節 之 3 3 2 路 點 節 向 荷 電 之 道 頻 N 於 由 然 隹 雜 ο 失 流 (請尤閱讀背而之注意事項再填舄本页) _ 3通如之 SN1導 化 Μ 點之 子 端 出 輸此 使因 K 降 可 下 41位。 電態 之狀 體 晶
道 頻 N 節 於 由 準 位 HH 於 持 維 定 穗 持 維 再 不 2 4 2 體 晶 電 高 於 應 對 為 器 衝 緩 出 輸 示 所 圖 11 第 在 明 說 所 前 出路引 輸電易 使衝容 如鍰此 設出因 , 輸 ， 大之流 增置電 力裝通 能體流 動導峻 驅半急 之由載 路於負 電由部 衝，外 媛時之 出大子 輸增端 使寸出 要尺輸 需之於 體線 晶 接 速電向 之 體 晶 電 出 輸 為 路 電 之 明 說 所 圖 4 第 圖 3 11 第 。 者 動再 振 起 .1 位 C電 a 高 tr生 ts產 00間 (b時 路 定 電 一 導某 放在 由 僅 位於 極為 閘路 給 供 電 導 啟 端 出 輸 將 法 無 此 因 —裝 訂 之 置 裝 體 等 半 〇 由 持於 保由 間’ 時為 長置 準裝 位體 H'導 "半 之 VC用 位汎 SBΛ、' 霄 护 源用 電 使 之般 出 一 送 子 本紙乐尺度適用中國國家標準（CNS ) Λ4^#,( 2!0X?y';.公疗 3 993 7 4 18 5 6 2 A7 B7 經濟部中央椋準局負工消赍合作杜印^ 五、發明説明 ( 5 ) | 向 外 部 輸 出 信 號 之 輸 出 媛 衝 器 之 負 載 向外 部 接 線 之 基 板 或 1 1 1 元 件 而 不 相 同 9 因 此 無 法 使 輸 出 信 號 之上 昇 時 間 成 為 一 定 1 值 0 1 1 I 再 者 9 亦 有 高 動 作 頻 率 之 半 導 體 裝置 使 用 於 動 作 頻 率 閱 1 | 讀 遲 媛 之 用 途 之 可 能 性 〇 ΪΓ 而 i | 之 由 於 此 第 13 圖 所 示 電 路 使 用 為 向半 導 體 裝 置 之 外 部 注 1 苹 i 輸 出 信 號 之 輸 出 媛 衝 器 並 不 很 合 適 0 項 .fy 1 填 明 概 罨 本 裝 頁 1 本 發 明 之 @ 的 在 於 提 供 可 減 少 由輸 出 端 子 向 半 専 體 、* I 裝 置 外 部 輸 出 信 號 時 所 產 生 之 輸 出 信 號上 之 振 動 之 半 導 體 [ 1 裝 置 〇 1 1 1 本 發 明 為 形 成 於 半 導 體 基 板 上 之半 導 體 裝 置 具 備 訂 I 輸 出 端 子 K 及 第 1M0S 電 晶 體 及 第1驅動裝置 Κ及 I 第 2M0S 電 晶 體 等 〇 1 1 f 第 1M0S 電 晶 體 為 » 對 應 於 第 1内部控制信號之活性化 1 1 「众 對 於 輸 出 端 子 由 外 部 電 源 供 給 電 流 〇 第1驅動裝置電路為 1 ♦ 對 應 於 第 1内部控制信號之活性化輸出第2 內 部 控 制 信 號 1 1 〇 第 2M0S 電 晶 體 為 » 由 閘 極 接 受 第 2内部控制信號 對應 1 1 於 第 2内部控制信號之活性化對於輸出端子由外部電源供 1 | 給 電 流 〇 第 2內部控制信號為 具有高於第1 内 部 控 制 信 號 1 i 之 活 性 化 電 位 0 1 1 I 由於此1 本發明之主要優點為， 輸出端子之電位Μ階 1 段 式 分 割 ， 由 "L ”位準提升為” Η Μ 位 準 而可 防 止 大 電 流 由 I 1 半 導 體 裝 置 之 缓 衝 器 向 輸 出 端 子 流 入 ，结 果 可 以 減 低 振 動 1 1 本紙張尺度適用中國國家標準（CMS ) /\4忧格（2⑴X2V"7:Mi ) 39937 經濟部中央標準局負工消贽合作社印製 4 18 5 6 2 kl W! 五、發明説明（6 ) ο 騸而夕簡塵說明 第1圖表示本發明之實施例1之半導體裝置1之全面構 成之概要方塊圖。 第2圏本發明之實皰例1之輸出媛衝電路100之電路圖 0 第3圖表示第2圖所示位準偏移器108之構成之電路圖 〇 第4圖說明第2圖所示輸出緩衝器100之動作波形'圖。 第5圖表示實施例2之半導體裝置所使用之輸出媛衝電 路131之構成之電路画。 ， 第6圖說明第5圖所示輸出媛衝器131之動作波形圖。 第7圖表示使用於實施例3之半導體裝置之輸出缓衝器 電路150之構成之電路圖。 第8圖表示第7圖所示延遲電路144之構成之電路圖。 第9圖表示使用於實施例4之半導體裝置之輸出媛衝電 路170之構成之電路圖。 第10圖說明第9圖所示輸出緩衝器170之動作之動作波 形圖。 第11圖表示以往之輸出緩衝器電路之構成之電路圖。 第12圖說明第U圖所示輸出媛衝器電路之動作所霜之 動作波形圖。 第13圖表示Κ往之輸出娥衝器電路之第2例之構成之 電路圖。 尺度適用中國國家標準（CNS ) Λ4Η；_枯（2 !0 y 297.:)兑） R 3 9 9 3 7 ---Ί--------- 裝------訂--^1--*---" (計先閱讀背而之注念事項#i/l寫本頁) 4 1856 2 Λ / Β' 五、發明説明（7 ) 第14圖表示第13圖所示啟専電路233之構成之電路圖 0 發明：> 货牖俐 Κ下，參照圖面詳细說明本發明之實施例。並且，圖 中同一符號表示相同或相當部分。 管施例1 Κ下，說明本發明之實施例1。 第1圖為，表示本發明之半専體裝置1之全體構成之概 要方塊圖。該全體構成為，可以適合於Κ下說明之所有實 _例之典型一例。 參照第1圖，該半導體記憶裝置1為，具備控制信號输 入端子2〜6，Μ及位址信號輸入端子群8* Κ及資料信號 輸出入端子群16，Κ及接地端子18，Κ及電源端子20等。 再者，該半導體記憶裝置1為，具備時衝（clock)產生 電路22，Μ及行列及列位址媛衝器24，K及行解碼器26, Κ及列解碼器28，Μ及記憶器群（memory iat)32，Μ及資 料輸入緩衝器40，以及資料輸出媛衝器42等，記憶器群 32為具有記憶體行列（memory cell crray)34* 及感測 放大器+輸出入控制電路33等。 時衝產生電路22為•產生相當於依據經由控制信號輸 入端子2，4由外部供給之外部行位址閃控信號（address strobe s丨gnaUEXT/iiAS，外部列位址閃控信號EXT/CAS之 預定之動作模式（mode)之控制時衝，由此控制半導體裝置 全體之動作。 w張尺度適用肀闽國家標苹（CNS ) ΛΊ圯枯（2〗〇Χ；?9ϋ4 > "先間讀背而之注意事項-"填寫本瓦 *1Τ 經-部中央標準局另X:消费合作社印鉍 3 9 9 3 7 418562 Λ ； \1Ί 經"'·部中央標準局Μ工消费合作社印" 五、發明説明 ( 8 ) i 行 及 列 位 址媛衝器 24為 * 依 據 經 由位 址信號 輸 人端子 1 群 8由外部供給之位址信號AO〜ί i (但 是， i為自然數）產生 1 I 行 位 址 信 號 RA0〜R/U及 列 位 址 信 號 CA0〜CA i，所 產 生之信 2 1 '·!) λ 1 號 RΑ0〜RA i 及 CA0〜CA i 分 別 向 行 解 碼 器26及列解 碼 器28供 閱 讀 1 | 給 0 Π 1 之 1 J 記 憶 體 行 列34為， 分 別 具 有 記 憶 1位元（b i t) 之 責料多 注 意 亊 1 I 數 之 記 憶 體 0 各記憶體 為 由 行 位 址 及 列位 址所決 定 之預定 項 再 1 4 ,· 之 位 址 配 置 0 寫 ]S 裝 1 行 解 碼 器 2 6及列解 碼 器 2 8為 ， 指 定記 憶體行 列 34之行 1 I 位 址 及 列 位 址 。感测放 大 器 +輸出入控制電路38為 將行 1 1 解 碼 器 26及 列 解碼器28所 指 定 之 位 址 之記 憶體接 線 於資料 1 1 訂 信 輸 出 入 線 對IDP之- -端 >資料信號輸出入線對IDP之另 ί —* 端 為 接 線 於貢料輸 入 媛 衝 器 40及 資料 輸出媛 衡 器42。 ! 資 料 輸 入 緩衝器40為 在 寫 入 模 式時 *響應 於 控制信 1 Γ 號 輸 入 端 子 6由外部供給之信號ΕΧΤ/ΐίΕ *由資料信號輸入 ! Λ 端 子 群 16 輸 人 之資料經 由 資 料 信 號 輸 出入 線對IDP 向所 1 1 選 擇 之 記 憶 體 供給。 1 J I 資 科 輸 出 緩衝器42為 在 讀 出 模 式時 ，由所 選 擇之記 1 憶 體 之 讓 出 資 料向資料 輸 出 入 端 子 群 16輸 出。 1 1 電 源 電 路 50為，接 受 外 部 電 源 電 位E X t . Vcc與接地電 I 1 ‘位 Vs S * 由此供給半導體記憶裝置之動作所需要之種種内 1 1 部 電 源 電 位 0 1 1 亦 即 f 電 源電路50為 t 具 備 接 受 外部 電源電 位 Ext* 1 Vc c與接地電位Vss，由 此 輸 出 內 部 降 壓電 位 I n t， V C C，及 1 本纸从度適财_:( CN^ 418562 經"部中央標準局员工消费合作社印" Λ
IP 五、發明説明（9 )‘ 内部昇壓電位Vppo之内部電源電路54，Κ及供給對於含於 記憶體行列34中之位元線對之預充電（precharge)電位VBL 之預充電電位產生電路52。 內部電源電路54為，具備接受外部電源電位Ext.Vcc 與接地電位Vss*由此產生降壓外部電源電位Ext.Vcc之内 部降壓電位Int.Vcc之降壓電源電路56，K及接受外部電 源電位Ext.Vcc與接地電位Vss，由此產生昇壓外部電源電 位Ext.Vcc之内部昇壓電位Vppo之昇壓電源電路58。 第2圖為*表示使用於本發明之實施例1之半導體裝置 1之輸出媛衝電路100之基本構成之電路圖。 輸出媛衝電路100為，做為第1圖所示之資料輸出媛衝 器42之1位元部分設定，依據時衝產生電路22送出之前述 信號或輸出入控制電路38之謓出資料所產生之互相相輔之 第1內部信號H0UT與第2内部信號LOUT做為輸入信號接受。 參照第2圖，輸出媛衝電路100為，具備由閘極接受第 1内部控制信號H0UT由此連接輸出端子DQr與外部電源電位 Ext.Vcc之N頻道M0S電晶體102* Μ及接受第1内部控制信 號H0UT而對應於外部電源電位Ext.Vcc胞行位準變換之位 準偏移器（level shifter)108，Μ及接受位準偏移器108 之輸出對應於内部昇壓電位Vpp〇而施行位準變換之位準偏 移器110，Μ及由閘極接受位準偏移器108之輸出而將輸出 端子DQr與内部電源電位Ext.Vcc連接之Ν頻道H0S電晶體 104，Μ及由閘極接受位準偏移器110之輸出，由此將輸出 端子DQr與肉部電源電位Ext.Vcc連接之Η頻道M0S電晶體 ---]------'裝------訂--Γ--；--京 - - (¾先閲請背而之注意事項孙功-rc7本頁) 本纸張尺度適用中國國家( CNS )八4圯怙（' 9 3 9 9 3 7 418562 A： H7 五、發明説明（10) 106，Μ及由閘極接受第2内部控制信號LOUT由此將輸出端 子DQ「與接地電位連接之N頻道M0S電晶體112。 第3圖為*表示第2圖所示位準偏移器108之構成之電 路圖。 參照第3圖，位準偏移器108為，具備由閘極接受輸人 信號IH而使源掻（source)結合於接地電位之Μ頻道M0S電晶 體122· Μ及接受輸入信號IH而反轉之反相器130·以及由 閘極接受反相器130之輸出而使源極連接於接地電位之Ν頻 道M0S電晶體124，Μ及由閘極接受Η頻道M0S電晶體124之 汲極（drain)之電位使汲極接媒於Ν頻道M0S電晶體122之汲 極之P頻道M0S電晶體126，K荩由閘極接受N頻道M0S電晶 體122之汲極之電位，汲極接線於N頻道H0S電晶體電晶體 124之汲極之P頻道M0S電晶體128等。 P頻道M0S電晶體126之源極及P頻道M0S電晶體128之源 掻均接線於電源節點PWR。 N頻道M0S電晶體124之汲極之電位為輸出位準偏移器 108之輸出信號OUT。 經消部中央標準局Μ工消费合竹杜印製 ("先閱讀背而之注意事項^:填寫本頁) 參照第2圖，對於位準偏移器108之電源節點PWR供給 外部電源霄位E X t . V c c。並且，内部控制信號Η 0 ϋ T之高” H” 位準變換為外部電源電位Ext.Vcc而輪出。 再者，位準偏移器110亦採取第3圖所示之位準偏移器 108同樣之構成。並且•高電位偏移器將成為外部電源電 位Ext.Vcc之位準偏移器108之輸出信號之高電位位準變換 為内部昇壓電位Vppo。 本紙張尺度適用中s园家榡牟（CN:s) AHi, ( 2I0X p ) 1 Λ 3 9 9 3 7 418562 A； B7 五、發明説明（1 ) 實腌例1之半導體裝置為對於輸出媛衝器，將内部之 資料向外部傅越之輸出媛衝電路之” Η ”側施行驅動之電晶 體Μ第2圖所示狀並聯設置多數個。 第4圖為*說明第2圖所示輸出媛衝器電路100之動作 之動作波彤圖。 參照第2圖，第4圖，考盧第2内部控制信號LOUT -"L” 狀態之情況。此時，N頻道M0S電晶體112在不導通狀態。 輸出端子DQr之位準初期在0V之情況下第1内部控制信 號H0UT成為”L”位準，位準偏移器108，110之輸出之節點 N2，N3之電位亦為” L”位準，因此N頻道M0S電晶體102， 104及106分別成為不導通狀態。 在時刻tl，向節點N1供給之第1内部控制信號H0UT由 0V上再至内部降壓電位Vcc(例如為2.5V)時，對應於此， N頻道M0S電晶體102成為導通狀態。輸出端子DQ「之電位以 第4圖之波形A所示向（2.5V-VO之電位開始上昇。但是Vt 為N頻道H0S電晶體之框值電壓（threshold voltage)。 經"部中央標準局妇工消贽合作社印來 在時刻tl〜2第1內部控制信號H0UT經由位準偏移器 108施行位準變換。圖中N頻道M0S®晶體122成為導通狀態 而使P頻道M0S電晶體128之閛極電位向"L”位準活性化。另 一方面，N頻道M0S電晶體124為•經由反相器130之作用對 於閘極供給第1内部控制信號H0UT之反轉信號之”Η M位準因 此成為不導通狀態。位準偏移器108之輸出成為所供給之 電源電位Ext.Vcc。 在時刻t2，位準偏移器108之電壓變換終了，N頻道 3 9 9 3 7 J1 I if— f-I n m I- - I .......I _ - . I T. '-° (請先閱請背而之注意事項再填艿本頁) 1 418562 B7 五、發明説明（12 ) MOS電晶體10 4成為導通狀態。DQ「之電位為如第4圖之波形 B所示向（3.3V-VU之電位開始上昇。 在時刻t2〜t3第1內部控制信號HOUT經由位準偏移器 110施行位準變換。與位準偏移器108之情況同樣，位準僱 移器110之輪出成為所供給之電源罨位之外部電源電位 E X t . V c c ° 在時刻t3·位準偏移器U0之轚壓麥換終了，N頻道 M0S電晶體106成為導通狀態。DQr之電位為如第4圖之波形 C所示向外部轚源電位Ext. (3.3V)之電位開始上昇。 綜合以上之動作時*由各電晶體之閘極之”H”位準供 給之電壓為，依N頻道M0S電晶<體102，N頻道M0S電晶髖104 ，N頻道M0S電晶體106之順序昇高。 亦即對於N頻道M0S電晶體102之閘極供給其”H"位準為 內部電源電位Int.Vcc之內部控制信號HOUT。 經濟部中央標麥局KX工消贽合作社印" N頻道H0S電晶體104閛極經由位準偏移器108供給”H” 位準之外部電源電位Ext.Vcc之信號。對於Η頻道H0S電晶 體106之閛極供給"Η"位準之内部昇壓電位Vppo之信號。此 3個電晶體為，由於位準偏移器108，110之延遲’由供給 於閘極之電位較低之電晶體開始導通。 亦即依N頻道M0S電晶體102，N頻道M0S電晶體104* N 頻道H0S電晶體106之順序導通。 當內部控制信號Η 0 U T由” L ”位準上昇為"H”位準時最初 使Ν頻道M0S電晶體102導通然後在位準偏移器108之延遲時 間部分延遲後使Ν頻道M0S電晶體】〇4導通。然後再延遲位 12 I I: ^^1 · · -—Γ I I : II n -. ，1' (¾先閱讀背而之注意事項再填巧本頁) 3 9 9 3 7 418562 Λ" Η7 五、發明説明（I3 ) 準偏移器no之延遲時間部分後使H頻道MOS電晶體106導通 〇 如此，經由依供給於閘極之電壓之低之順序使輸出電 晶體導通而將輸出端子之電位媛慢上昇I由此可以防止大 電流由外部電源向輸出端子流入*結果可以減低振動。 第2圖中·表示輸出電晶體並聯3個接線之一例，但是 4個Μ上仍可以獲得同樣之效果。 官旃例2 第5圖為，表示使用於本發明之實施例2之半導體装置 之輸出媛衝器電路131之基本構成之電路圖。 輸出媛衝器電路131為| f為實施例1之變形例*做為 輸出電晶體替代N頻道M0S電晶體102，104· 106具備N頻道 M0S罨晶體 102a* 104a， 106a等 〇 閘極電位之單位變化虽相當之源極；汲極電流之變化 量定為電流驅動能力時，N頻道M0S電晶體102a為，其電流 驅動能力由小於N頻道Μ 0 S電晶體1 0 4 a * 1 0 6 a之值設定。 經满部中央標卑局一只工消资合作社印" -II -I - ί ---f .. ---- 4-^r -I— _ -.. _ m _ 丁 '-口 (請先間讀背而之注意事項再填巧本頁) 具體說明為，電流驅動能力為M0S電晶體之閘極幅由 閘極長度相除之值（閘極幅/閘極長）成為比例*因此Η頻道 M0S電晶體102a* 104a，106a之閘極長取一定值而閘極幅 分別定為W2* W4，W6時*成為W2<W4<W6。 經由如此設定各閘極幅|輸出媛衝器電路輸出”H”輸 出時之波形之上昇*可以進一步比較實腌例1更為防止電 流之急峻流通。亦即，振動更為減低。 第·6圖•說明輸出鑀衝電路131之動作之動作波形圖。 ^ 張尺度璉用中國圃家彳I:. —( cn s ) λ 4 i.t枯（2 丨()X π 7: 1 〇 3 9 9 3 7 d 185 6 2 Λ' 1Π 五、發明説明（I4) 參照第5圖，第6圖，考慮第2内部控制信號L Ο ϋ T = ” L ” 之狀態之情況。此時，Ν頻道MOS電晶體112在不導通狀態 0 設如考慮及輸出端子DQ「之位準最初為0V之情況時第 1内部控制信號ΗΟϋΤ為”L”位準，位準偏移器108，110之輸 出之節點Ν12* Ν13之電位亦為”L”位準因此Ν頻道M0S電晶 體102a，104a及106a分別成為不導通狀態。 在時刻tl，向節點Nil供給之第1内部控制信號H0UT由 〇V上昇至内部降壓電位Vcc(例如為2.5V)時。對應於此H頻 道M0S電晶體102成為導通狀態。由此，DQr之電位Μ第6圖 之波形”Α”所示向（2.5卩-¥0之< 電位開始上昇。但是，Vt為 N頻道M0S電晶體之框值電壓。 在時刻U〜t2第1内部控制信號H0UT為經由位準偏移 器108施行位準變換，由此成為供給其”Η”位準之電源電位 之外部電源電位Ext.Vcc。 在時刻t2，位準偏移器108之電壓變換終了，N頻道 M0S電晶體104a成為導通狀態。輸出端子DQ「之電位Μ第6 圖之波形Β所示向（3.3V〜Vt)之電位開始上昇。 在時刻t2〜t3第1内部控制信號H0UT經由位準偏移器 110皰行位準變換，節點N13之電位為*成為供給其"IT位 準之電位之內部昇壓電位Vppo。 在時刻t3，位準偏移器110之電壓變換终了 · N頻道 M0S電晶體106成為導通狀態。DQr之電位為如第6圖之波形 C所示向外部電源電位Ext.Vcc(3.3V)之電位開始上昇。 本纸张尺度適叫中國因家標隼（CNS ) Λ4圯Ift ) ---η—-------'裝------訂--r--%---J (¾先間讀背而之注意事項#填寫本頁) 經濟部中央標準局負工消费合作社印" 3 9 9 3 7 經漪部中央標準局員工消费合作杜印尨 3 9 9 3 7 ' 4 1856 2 A 7 Η' 五、發明説明（l5) 第6圖之波形Y為，表示第2圖所示輸出媛衝器電路 100之輸出波形，第5圖所示輸出媛衝器131為，波形之上 昇狀況比較時刻tl〜t2之波形Y較為媛和，在時刻t2〜t3 則成為急峻波形 亦即*設法使流人於輸出端子之電流之變化量最大之 時刻tl之電流之變化量之大小之峯值下降之同時*在時刻 t2〜t3為由補償時刻tl〜t2之電流較少之部分之方式以尺 寸的電晶體供給電流。 由於此，實施例2之半導體裝置所使用之緩衝電路131 為，在抑制形成振動之原因之一之電流變化之大小中仍具 有輸出端子之電位之上昇時間<小之優異之輸出特性。 管腌例.Ί 第7圖為，表示使用於實施例3之半導體裝置之輸出緩 衝電路150之構成之電路圖。 不同於實施例1之一點為，供給H頻道M0S電晶體單獨 之閘極電位之位準偏移器140之輸入由接受內部控制信號 H0UT之延遅電路144供給。 第8圖為，表示第7圖所示延遲電路144之構成之電路 圖。 參照第8圖，延遅電路144為*具備由閘極接受輸入信 號11N而使源極接線於接地電位之H頻道M0S電晶體154，以 及由閘極接受輪入信號UN使源極接媒於内部電源電位 Int.Vcc而汲極接線於N頻道M0S電晶體154之汲極之P頻道 M0S電晶體152，以及由閘極接受N頻道M0S電晶體154之汲 本紙張尺度適州中國國家標準（cns )八4汉枯（2丨ΰχ er:〉# ) ("先間请竹而之注意事項"填艿本頁) -----u. —^ Ji * .1— - ‘^水-!-- - —三 1 _ 丁 418562
A 7 IP 五、發明説明（ie) 極之電位，源極連接於接地電位之H頻道MOS電晶體158， Μ及由閘極接受N頻道H0S電晶體154之汲極之電位而源極 連接於內部電源電位Int.Vcc汲極連接於Ν頻道M0S電晶體 158之汲極之P頻道M0S電晶體156等。 N頻道M0S電晶體158之汲極之電位為供給延遲電路144 之輸出信號I0UT。 外部電源電位Ext .卩^為，常受到對於該半導體裝置 供給外部電源電位之電源線上之雜訊（noise)之影響而使 電位變動。比較此，內部電源電位Int.Vcc或內部昇壓電 位Vppo在半導體内部發生，已經毽定化因此可以保持較1 定之電位。 < 在第2圖，第5圖之構成，外部電源電位Ext.Vcc做為 電源電位接受之位準偏移器108將内部控制信號H0UT變換 ，經由接受該輸出信號之位準偏移器110之動作決定輸出 電晶體之N頻道M0S電晶體106之導通之時間。在於此種構 成外部電源電位Ext.Vcc變動之情況下，Η頻道M0S電晶體 1 0 6専通之時間受到影堪。 經由成為第7圖所示構成，即使外部電源電位Ext.Vcc 略有變動時仍可Μ保持各電晶體導通之時間於一定值因此 可Μ使由輸出端子DQ「输出之輪出波形穩定化。 第7圖中*延遲電路144接線於位準偏移器140之前面 ，但如果將延遲電路設置於位準偏移器140之輪出信號與 Ν頻道H0S電晶體136之閘極之間時仍可獲得同樣之效果。 啻施例4 本纸浪尺度適用中國國家梂4*- ( CNS ) /\4圯枯（2 ! 0 X 公） .........'Vi I IJI ·*[ - "ΙΆ - I I ....... -___ \~r -=° - - 先間讀背而之注意事項再填寫本页) 經濟部中夾標"-,局只工消费合作社印" 3 9 9 37 418562 Λ; Η7 五、發明説明（17) 第9圖為 > 表示使用於實施例4之半専體裝置之輸出媛 衝器電路170之構成之電路圖。 參照第9圖，輸出媛衝器170為，具備接受第1内部控 制信號H0UT之延遲電路178，Μ及接受延遲電路178之輸出 *對應於內部昇壓電位Vppo之電位施行位準變換之位準偏 移器180，以及由閘極接受位準偏移器180之輸出而將輸出 端子DQr與外部電源電位Ext.Vcc連接之N頻道M0S電晶體 172，K及接受第1內部控制信號H0UT之驅動電路192，K 及接受驅動電路192之輸出而將外部電源電位Ext.Vcc與輸 出端子DQr連接之N頻道M0S電晶體174，Μ及由閘掻接受第 2内部控制信號LOUT而將接地零位與輸出端子DQr連接之Η 頻道H0S電晶體176等。 經濟部中央標嗥局員工消於合作社印來 I -I— n I ·— tf I --I · I----- ί I I I n ^ --a (請先閲讀背而之：;"意事項再填'",5本苋) 驅動電路192為，具備由閘極接受第1內部控制信號 H0UT *源極連接於接地電位之Ν頻道M0S電晶體184，以及 由閘極接受第1内部控制信號H0UT，源極連接於内部電源 電位Int.Vcc汲極連接於Ν頻道M0S電晶體184之汲極之Ρ頻 道M0S電晶體182，以及由閘極接受N頻道M0S電晶體184之 汲極之電位源極連接於接地電位之N頻道M0S電晶體190， Μ及由閘掻接受Η頻道M0S電晶體184之汲極之電位而汲極 接線於Ν頻道M0S電晶體190之汲極之Ρ頻道M0S電晶體188, Μ及閘極及汲極接線於Ρ頻道M0S電晶體188之源極而源極 連接於内部電源電位Int.Vcc之Ρ頻道M0S電晶體186等。 延遲電路178為採用第8圖所示延遲電路144之相同構 成，位準偏移器180為採用第3圖所示位準偏移器1〇8之相 本紙張尺度適用中國國家枕準（CNS ) Λ4圯怙（210 X c ; 1 7 3 9 937 經濟部中央標準局負工消费合作社印製 3 9937 418562 A7 五、發明説明（ΐδ) 同構成I因此不做重覆之說明。 在實胞例4*輸出緩衝器之"Η ”側驅動電晶體中，向先 導通之H頻道MOS電晶體174之閘極供給之電位由内部電源 電位Int.VccM相當於Ρ頻道MOS電晶體186之框值電®之分 量降低設定。 第10圖為，說明第9圖所示輸出缓衝電路170之動作所 需之動作波形圖。 參照第9圖，第10圖，考慮第2内部控制信號L0UT = ”L’ 狀態之情況。此時，N頻道H0S電晶體176在不導通狀態。 設如考慮及輸出端子DQ「之位準在初期為0V時第1内部 控制信號H0UT為” L”位準，節|!iN32，N33之電位亦為”L”位 準因此N頻道M0S電晶體172，1?4分別在不専通狀態。 在時刻tl，尙節點N1供給之第1内部控制信號H0UT由 OV上昇至内部降壓電位Vcc(例如為2.5V)。 在時刻t2，對應於由P頻道M0S電晶體182及N頻道M0S 電晶體184所構成之反相器反轉之第1內部控制信號H0UT使 節點N32之電位成為"H”位準。H32之電位成為MP頻道M0S 電晶體136之框值Vtp相當部分由内部降壓電位Vcc更為下 降之電位。 在時刻t2〜U，N頻道M0S電晶體174成為導通狀態。 輸出端子DQr之電位如第10圖之波形A”所示向（2.5V-VtP-Vt)之電位開始上昇。 在時刻t3，終了經由延遲電路178，位準偏移器180之 電壓變換* N頻道H0S電晶體172成為導通狀態。DQ「之電位 本紙張尺度適用中國园家標毕（CNS ) AOUA ( ί:) 11 ί --------裝------訂--/--i--A (誚先閱讀背而之注意事項再填巧本頁) 418562 Λ' in 五、發明説明（Ι9 ) 為如第10_之波形B”所示向外部電源電位Ext.Vcc(3.3V) 之電位開始上昇。 經由使用此種構成，由於最初導通之N頻道HOS電晶體 174之閘極電位由更低值設定因此比較實施例1之情況可以 使流通於輸出之上昇初期導通之電晶體之電流量更為縮小 ，结果，结果其振動比較實施例1更為減低。 與實施例1同樣，並聯設置之’’Η ”側驅動電晶體之數量 為3個以上時仍可獲得相同之效果。 再者，如實施例2所示，使Ν頻道MOS電晶體174之閘極 幅小於H頻道MOS電晶體172之閛極幅時效果可Μ更為增大 〇 Μ上說明本發明之理想實施例，但本發明之半導體裝 置不限定於本實施例，在申請專利範圍内可Μ有種種之變 形。 {¾先閲請背而之注念事項再填寫本ΤΓ; 裝- 訂 經浐部中央標準局只工消资合作杜印製 本紙汍尺度適用中國园家枕準（CNS ) Λ4規枯（2丨) 19 3 9 9 37