DE19825034A1 - Pegelumsetzerschaltung - Google Patents

Pegelumsetzerschaltung

Info

Publication number
DE19825034A1
DE19825034A1 DE19825034A DE19825034A DE19825034A1 DE 19825034 A1 DE19825034 A1 DE 19825034A1 DE 19825034 A DE19825034 A DE 19825034A DE 19825034 A DE19825034 A DE 19825034A DE 19825034 A1 DE19825034 A1 DE 19825034A1
Authority
DE
Germany
Prior art keywords
node
input signal
circuit
whose
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19825034A
Other languages
English (en)
Other versions
DE19825034B4 (de
Inventor
Kyung-Wol Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19825034A1 publication Critical patent/DE19825034A1/de
Application granted granted Critical
Publication of DE19825034B4 publication Critical patent/DE19825034B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Pegelum­ setzerschaltung und insbesondere auf eine Pegelumsetzer­ schaltung, die drei verschiedene Spannungspegel unter Ver­ wendung einer Schaltung ausgeben kann, ohne eine zusätzliche Schaltung vorzusehen.
Wie in Fig. 1 dargestellt ist, enthält der herkömmliche Spannungspegelumsetzer einen Inverter INV11 zum Invertieren eines Eingangssignals EIN, einen NMOS-Transistor NM11, des­ sen Gate-Anschluß ein Ausgangssignal vom Inverter INV11 emp­ fängt, dessen Source-Anschluß mit einer Erdungsspannung VSS verbunden ist und dessen Drain-Anschluß mit einem Knoten B verbunden ist, einen NMOS-Transistor NM12, dessen Gate-An­ schluß eine extern angelegte Spannung VCC empfängt, dessen Source-Anschluß mit dem Knoten B verbunden ist und dessen Drain-Anschluß mit einem Knoten C verbunden ist, einen NMOS-Transistor NM13, dessen Gate-Anschluß die extern angelegte Spannung VCC empfängt, dessen Source-Anschluß ein Ausgangs­ signal vom Inverter INV11 empfängt und dessen Drain-Anschluß mit einem Knoten D verbunden ist, einen NMOS-Transistor NM14, dessen Gate-Anschluß eine Versorgungsspannung VCCP empfängt, dessen Source-Anschluß mit dem Knoten D verbunden ist und dessen Drain-Anschluß mit dem Knoten E verbunden ist, einen PMOS-Transistor PM11, dessen Gate-Anschluß mit einem Knoten E verbunden ist und dessen Drain-Anschluß mit dem Knoten C verbunden ist, worin die Versorgungsspannung an dessen Source-Anschluß bzw. das Substrat geliefert wird, ei­ nen PMOS-Transistor PM12, dessen Gate-Anschluß mit dem Kno­ ten C verbunden ist und dessen Drain-Anschluß mit dem Knoten E verbunden ist, worin die Versorgungsspannung VCCP an des­ sen Source-Anschluß bzw. das Substrat geliefert wird, einen PMOS-Transistor PM13, dessen Gate-Anschluß mit dem Knoten C verbunden ist und dessen Drain-Anschluß mit einem Knoten O verbunden ist, worin die Versorgungsspannung VCCP an dessen Drain-Anschluß bzw. das Substrat geliefert wird, einen PMOS-Transistor PM14, dessen Gate-Anschluß mit dem Knoten E ver­ bunden ist, dessen Source-Anschluß mit dem Drain-Anschluß des PMOS-Transistor PM13 verbunden ist und dessen Drain-An­ schluß mit dem Knoten O verbunden ist, worin die Versor­ gungsspannung VCCP an das Substrat angelegt wird, und einen NMOS-Transistor NM15, dessen Gate-Anschluß die Versorgungs­ spannung VCCP empfängt, dessen Source-Anschluß die extern angelegte Spannung empfängt und dessen Drain-Anschluß mit dem Drain-Anschluß des PMOS-Transistors PM14 verbunden ist, worin ein Ausgangssignal AUS am Knoten O ausgegeben wird.
Die Funktion des herkömmlichen Spannungspegelumsetzers wird nun mit Verweis auf die beiliegenden Zeichnungen erläu­ tert.
Wie in den Fig. 2A bis 2G dargestellt ist, wird zu­ nächst, wenn das Eingangssignal EIN von einem hohen Pegel auf einen niedrigen Pegel getriggert wird, am Knoten A, der ein Ausgangsanschluß des Inverters INV11 ist, das Signal vom niedrigen Pegel in einen hohen Pegel übergeführt. Der NMOS-Transistor NM11 wird daher eingeschaltet, und der Pegel des Signals am Knoten B wird ein niedriger Pegel. Da der NMOS-Transistor NM12 immer eingeschaltet ist, wird zu dieser Zeit der Pegel des Signals am Knoten C ein niedriger Pegel.
Am Knoten D liegt der Pegel des Signals durch den NMOS-Transistor NM13 innerhalb eines Bereichs VCC-Vt. Wenn der Pegel des Signals am Knoten C ein niedriger Pegel wird, wird der PMOS-Transistor PM12 aktiviert, so daß das Signal am Knoten E bis zur Versorgungsspannung VCCP erhöht wird, und das Signal wird in den Pegel VCCP-Vt übergeführt. Daher wer­ den die PMOS-Transistoren PM11 und PM14 eingeschaltet. Vt ist hier eine Schwellenspannung, die etwa 0,7 Volt beträgt.
Da der Pegel des Signals am Knoten C ein niedriger Pegel ist, wird der PMOS-Transistor PM13 eingeschaltet, und der Pegel des Signals am Knoten O wird die Versorgungsspannung VCCP. Der Pegel des Ausgangssignals AUS wird nämlich die Versorgungsspannung VCCP.
Wenn das Eingangssignal EIN vom niedrigen Pegel in einen hohen Pegel übergeführt wird, wird danach am Knoten A der Pegel des Signals vom hohen Pegel in einen niedrigen Pegel übergeführt. Daher wird der NMOS-Transistor NM11 ausgeschal­ tet, und der Signalpegel wird am Knoten D in einen niedrigen Pegel übergeführt. Daher wird der Signalpegel am Knoten E ein niedriger Pegel, der PMOS-Transistor PM11 aktiviert, der Signalpegel am Knoten C auf die Versorgungsspannung VCCP er­ höht und werden die PMOS-Transistoren PM12 und PM13 ausge­ schaltet.
Da der Signalpegel am Knoten E niedrig ist, wird außer­ dem der PMOS-Transistor PM14 aktiviert. Da der NMOS-Transistor NM15 ursprünglich eingeschaltet ist, wird das Ausgangssignal AUS am Knoten O ein Pegel der extern angeleg­ ten Spannung VCC.
In einer Speicherschaltung, wie z. B. dem DRAM, wird da­ her, um den Spannungspegelumsetzer als einen Übertragungs­ gate-Treiber zu nutzen, der Pegel des Ausgangssignals AUS die extern angelegte Spannung VCC, dessen Pegel im Fall des ausgewählten Blocks in die Erdungsspannung VSS übergeführt werden sollte. Um die Erdungsspannung VSS abzugeben, sollte außerdem eine Schaltung vorgesehen sein, die den Signalpegel vom Pegel der extern angelegten Spannung VCC zum Pegel der Erdungsspannung VSS verschieben bzw. umsetzen kann.
Eine Aufgabe der vorliegenden Erfindung ist folglich, eine Pegelumsetzerschaltung zu schaffen, die die oben er­ wähnten Probleme löst, auf die man im Stand der Technik trifft.
Eine andere Aufgabe der vorliegenden Erfindung besteht darin, einen verbesserten Spannungspegelumsetzer zu schaf­ fen, der einen Dreiphasenspannungspegel ausgeben kann, ohne eine zusätzliche Schaltung vorzusehen.
Eine weitere Aufgabe der vorliegenden Erfindung ist, ei­ ne verbesserte Pegelumsetzerschaltung zu schaffen, die als ein Übertragungsgate-Treiber verwendet wird, indem ein Zel­ lenblock und ein Leseverstärker für eine Speicherschaltung, wie z. B. einen DRAM mit einem gemeinsamen Leseverstärker, verbunden werden.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine verbesserte Pegelumsetzerschaltung zu schaffen, die einen niedrigen Energieverbrauch ermöglicht und eine ho­ he Geschwindigkeit und geringe Anordnungsfläche aufweist.
Um die obigen Aufgaben zu lösen, wird eine Pegelumset­ zerschaltung geschaffen, die einen Inverter zum Invertieren eines Eingangssignals, einen ersten NMOS-Transistor, dessen Gate-Anschluß ein durch den Inverter invertiertes Eingangs­ signal empfängt, dessen Source-Anschluß mit einer Erdungs­ spannung VSS verbunden ist und dessen Drain-Anschluß mit ei­ nem Knoten B' verbunden ist, einen zweiten NMOS-Transistor, dessen Gate-Anschluß ein erstes Eingangssignal empfängt, dessen Source-Anschluß mit einer Erdungsspannung VSS verbun­ den ist und dessen Drain-Anschluß mit einem Knoten A' ver­ bunden ist, einen dritten NMOS-Transistor, dessen Gate-An­ schluß eine extern angelegte Spannung VCC empfängt, dessen Source-Anschluß mit dem Knoten A' verbunden ist und dessen Drain-Anschluß mit einem Knoten D' verbunden ist, einen er­ sten PMOS-Transistor, dessen Gate-Anschluß mit dem Knoten D' und dessen Drain-Anschluß mit dem Knoten C' verbunden ist, worin dessen Source-Anschluß und ein Substrat eine erhöhte Spannung VPP empfangen, einen zweiten PMOS-Transistor, des­ sen Gate-Anschluß mit dem Knoten C' verbunden ist und dessen Drain-Anschluß mit dem Knoten D' verbunden ist, worin dessen Source-Anschluß und ein Substrat eine erhöhte Spannung emp­ fangen, einen dritten PMOS-Transistor, dessen Gate-Anschluß mit dem Knoten C' verbunden ist und dessen Drain-Anschluß mit dem Knoten O' verbunden ist, worin dessen Source-An­ schluß und ein Substrat eine erhöhte Spannung VPP empfan­ gen, einen vierten NMOS-Transistor, dessen Gate-Anschluß mit dem Knoten C' verbunden ist, dessen Drain-Anschluß mit dem Knoten O' verbunden ist und dessen Source-Anschluß ein zwei­ tes Eingangssignal empfängt, und einen vierten PMOS-Transi­ stor enthält, dessen Gate-Anschluß mit dem Knoten D' verbun­ den ist, dessen Source-Anschluß mit dem Knoten O' verbunden ist und dessen Drain-Anschluß das zweite Eingangssignal emp­ fängt.
Weitere Vorteile, Aufgaben und Merkmale der Erfindung werden aus der folgenden Beschreibung ersichtlicher.
Ein Ausführungsbeispiel einer Pegelumsetzerschaltung ge­ mäß der vorliegenden Erfindung wird im folgenden anhand schematischer Zeichnungen beschrieben. Es zeigen:
Fig. 1 ein Schaltungsdiagramm, das einen herkömmlichen Spannungspegelumsetzer veranschaulicht;
Fig. 2A bis 2G Wellenformdiagramme von Signalen von Fig. 1;
Fig. 3 ein Schaltungsdiagramm, das eine Pegelumsetzer­ schaltung gemäß der vorliegenden Erfindung veranschaulicht;
Fig. 4A bis 4H Wellenformdiagramme von Signalen von Fig. 3, wenn eine erste Eingangsspannung eingespeist wird; und
Fig. 5A bis 5H Wellenformdiagramme von Signalen von Fig. 3, wenn eine zweite Eingangsspannung eingespeist wird.
Wie in Fig. 3 dargestellt ist, enthält die Pegelumset­ zerschaltung gemäß der vorliegenden Erfindung einen Inverter INV31 zum Invertieren eines ersten Eingangssignals EIN1, ei­ nen NMOS-Transistor NM31, dessen Gate-Anschluß ein durch den Inverter INV31 invertiertes Eingangssignal EIN3 empfängt, dessen Source-Anschluß mit einer Erdungsspannung VSS verbun­ den ist und dessen Drain-Anschluß mit einem Knoten B' ver­ bunden ist, einen NMOS-Transistor NM32, dessen Gate-Anschluß eine extern angelegte Spannung VCC empfängt, dessen Source-An­ schluß mit dem Knoten B' verbunden ist und dessen Drain-An­ schluß mit einem Knoten C' verbunden ist, einen NMOS-Tran­ sistor NM33, dessen Gate-Anschluß ein erstes Eingangs­ signal EIN1 empfängt, dessen Source-Anschluß mit einer Er­ dungsspannung VSS verbunden ist und dessen Drain-Anschluß mit einem Knoten A' verbunden ist, einen NMOS-Transistor NM34, dessen Gate-Anschluß die extern angelegte Spannung VCC empfängt, dessen Source-Anschluß mit dem Knoten A' verbunden ist und dessen Drain-Anschluß mit einem Knoten D' verbunden ist, einen PMOS-Transistor PM31, dessen Gate-Anschluß mit dem Knoten D' verbunden ist und dessen Drain-Anschluß mit dem Knoten C' verbunden ist, worin eine erhöhte Spannung VPP an dessen Source-Anschluß bzw. das Substrat angelegt wird, einen PMOS-Transistor PM32, dessen Gate-Anschluß mit dem Knoten C' verbunden ist und dessen Drain-Anschluß mit einem Knoten D' verbunden ist, worin eine erhöhte Spannung VPP an dessen Source-Anschluß bzw. das Substrat angelegt wird, ei­ nen PMOS-Transistor PM33, dessen Gate-Anschluß mit dem Kno­ ten C' verbunden ist und dessen Drain-Anschluß mit einem Knoten O' verbunden ist, worin die erhöhte Spannung VPP an dessen Source-Anschluß bzw. das Substrat angelegt wird, ei­ nen NMOS-Transistor NM35, dessen Gate-Anschluß mit dem Kno­ ten C' verbunden ist, dessen Drain-Anschluß mit einem Knoten O' verbunden ist und dessen Source-Anschluß ein zweites Ein­ gangssignal EIN2 empfängt, und einen PMOS-Transistor PM34, dessen Gate-Anschluß mit dem Knoten D' verbunden ist, dessen Source-Anschluß mit dem Knoten O' verbunden ist und dessen Drain-Anschluß das zweite Eingangssignal EIN2 empfängt, wo­ bei somit ein Ausgangssignal AUS vom Knoten O' ausgegeben wird.
Die Operation der Pegelumsetzerschaltung gemäß der vor­ liegenden Erfindung wird nun mit Verweis auf die beiliegen­ den Zeichnungen erläutert.
Wenn das erste Eingangssignal EIN1 ein ausgewähltes Blocksignal ist und das zweite Eingangssignal EIN2 ein Aus­ wahlsignal des Blocks ist, der mit der anderen Seite eines Leseverstärkers verbunden ist, und die Speicherschaltung von einem gesperrten Zustand in einen freigegebenen Zustand ge­ schaltet wird, wird das erste Eingangssignal EIN1 von einem hohen Pegel in einen niedrigen Pegel übergeführt, und das zweite Eingangssignal EIN2 hält ständig einen Hochpegelzu­ stand.
Wie in den Fig. 4A bis 4H dargestellt ist, wird, wenn das erste Eingangssignal EIN1 in einen niedrigen Pegel über­ geführt wird, wird das invertierte Signal EIN3 in einen ho­ hen Pegel übergeführt, und der NMOS-Transistor NM33 und der NMOS-Transistor NM31 werden ausgeschaltet. Der Signalpegel am Drain-Anschluß des NMOS-Transistors NM31 wird deshalb in einen niedrigen Pegel übergeführt, und, weil der NMOS-Transistor NM32 immer eingeschaltet ist, wird der Signalpe­ gel am Knoten C' ein niedriger Pegel. Da der Knoten C' mit den Gate-Anschlüssen des PMOS-Transistors PM32, des PMOS-Transistors PM33 bzw. des NMOS-Transistors NM35 verbunden ist, wird der PMOS-Transistor PM32 aktiviert, und der Si­ gnalpegel am Knoten D' wird ein erhöhter Spannungspegel VPP.
Da der NMOS-Transistor NM34 immer eingeschaltet ist, wird daher der Signalpegel am Knoten A' VCC-Vt.
Da der Signalpegel am Knoten C' ein niedriger Pegel ist, erhöht der PMOS-Transistor PM33 den Spannungspegel am Knoten O' bis zu einer erhöhten Spannung VPP. Außerdem wird der NMOS-Transistor NM35 ausgeschaltet.
Da der Signalpegel am Knoten D' die erhöhte Spannung VPP ist, wird der PMOS-Transistor PM34 ausgeschaltet.
Wenn das erste Eingangssignal EIN1 gesperrt ist (hoher Pegel), ist der NMOS-Transistor NM31 ausgeschaltet und der NMOS-Transistor NM33 eingeschaltet. Da der NMOS-Transistor NM34 intern eingeschaltet ist, wird der Signalpegel am Kno­ ten D' in einen niedrigen Pegel übergeführt. Deshalb wird der PMOS-Transistor PM31 aktiviert, der Signalpegel am Kno­ ten C' bis zum erhöhten Spannungspegel VPP erhöht, der NMOS-Transistor NM35 eingeschaltet und der Pegel des Ausgangs­ signals AUS auf den Pegel der extern angelegten Spannung VCC verringert.
Da die PMOS-Transistoren PM32 und PM33 ausgeschaltet sind und der PMOS-Transistor PM34 eingeschaltet ist, arbei­ tet hier der PMOS-Transistor PM34 zusammen mit dem NMOS-Transistor NM35 als ein CMOS-Pull-Down-Schalter.
Wie in den Fig. 5A bis 5H dargestellt ist, wird, wenn das erste Eingangssignal EIN1 einen hohen Pegel hält und der Pegel des zweiten Eingangssignals EIN2 vom hohen Pegel in einen niedrigen Pegel übergeführt wird, der NMOS-Transistor NM33 eingeschaltet und der NMOS-Transistor NM31 ausgeschal­ tet, so daß der Signalpegel am Knoten D' ein niedriger Pegel wird. Da die PMOS-Transistoren PM31 und PM34 aktiviert sind, wird daher am Knoten O' das zweite Eingangssignal EIN2 als ein Ausgangssignal AUS ausgegeben. Da der Signalpegel am Knoten C' während eines Speicherbetriebs ein hoher Pegel ist, bleiben hier die PMOS-Transistoren PM32 und PM33 ausge­ schaltet.
Die NMOS-Transistoren NM34 und NM32 werden außerdem ver­ wendet, um die Arbeitslasten der PMOS-Transistoren PM31 und PM32 zu reduzieren, und bleiben ursprünglich ausgeschaltet, wenn die Knoten C' und D', an denen die Signalpegel auf dem erhöhten Spannungspegel VPP liegen, durch den NMOS-Transi­ stor NM33 oder den NMOS-Transistor NM31 mit der Erdungsspan­ nung VSS verbunden. Zu dieser Zeit haben die Knoten A' und B' entweder den Wert VCC-Vt oder der Erdungsspannung VSS.
Der NMOS-Transistor NM35 und der PMOS-Transistor PM34 geben hier ohne Rücksicht auf die Pegel des zweiten Ein­ gangssignals EIN2 das Ausgangssignal AUS an den CMOS-Schalter aus.
Wenn ein Übertragungsgate-Treiber, der ein Zellenarray und einen Leseverstärker verbindet, im DRAM mit einem ge­ meinsamen Leseverstärkeraufbau und einer bidirektionalen globalen Bitleitungsstruktur verwendet wird, sind mehrere Arrays zwischen zwei Leseverstärkern vorgesehen, und ein Übertragungstransistor ist zwischen die Arrays geschaltet. Der Übertragungstransistor hält daher einen Pegel der exter­ nen Spannung VCC, wenn die Speicherschaltung gesperrt ist. Wenn die Schaltung angesteuert wird, wird der Signalpegel am ausgewählten Übertragungstransistor ein Pegel der erhöhten Spannung VPP, und der Signalpegel am nicht ausgewählten Übertragungstransistor wird ein Erdungsspannungspegel VSS.
Die Pegelumsetzerschaltung gemäß der vorliegenden Erfin­ dung kann daher als ein Übertragungsgate-Treiber verwendet werden, der einen Zellenblock und ein Leseverstärker in ei­ ner Speicherschaltung, wie z. B. einem DRAM mit einem gemein­ samen Leseverstärkeraufbau, verbindet. Da der Pull-Down-Tran­ sistor verwendet wird, ist es außerdem möglich, einen Energieverbrauch zu verringern, und die Schaltung wird mit hoher Geschwindigkeit betrieben. Da es möglich ist, drei verschiedene Spannungspegel VCC, VPP und VSS unter Verwen­ dung einer Schaltung zu erzeugen, kann überdies die Pegelum­ setzerschaltung gemäß der vorliegenden Erfindung als ein Spannungspegelumsetzer verwendet werden. Die Anordnungs­ fläche der Schaltung ist im Vergleich zum Stand der Technik verringert.
Obwohl die bevorzugten Ausführungsformen der vorliegen­ den Erfindung zu Veranschaulichungszwecken offenbart wurden, erkennt der Fachmann, daß verschiedene Modifikationen, Zu­ sätze und Ersetzungen möglich sind, ohne vom Umfang und Geist der Erfindung abzuweichen, wie sie in den beiliegenden Ansprüchen dargelegt ist.

Claims (10)

1. Pegelumsetzerschaltung mit:
einem Inverter (INV31) zum Invertieren eines Eingangs­ signals (EIN1);
einem ersten NMOS-Transistor (NM31), dessen Gate-An­ schluß ein durch den Inverter (INV31) invertiertes Ein­ gangssignal (EIN3) empfängt, dessen Source-Anschluß mit ei­ ner Erdungsspannung VSS verbunden ist und dessen Drain-Anschluß mit einem Knoten B' verbunden ist;
einem zweiten NMOS-Transistor (NM33), dessen Gate-An­ schluß ein erstes Eingangssignal (EIN1) empfängt, dessen Source-Anschluß mit einer Erdungsspannung VSS verbunden ist und dessen Drain-Anschluß mit einem Knoten A' verbunden ist;
einem dritten NMOS-Transistor (NM34), dessen Gate-An­ schluß eine extern angelegte Spannung VCC empfängt, dessen Source-Anschluß mit dem Knoten A' verbunden ist und dessen Drain-Anschluß mit einem Knoten D' verbunden ist;
einem ersten PMOS-Transistor (PM31), dessen Gate-An­ schluß mit dem Knoten D' verbunden ist und dessen Drain-An­ schluß mit dem Knoten C' verbunden ist, worin dessen Source-An­ schluß und ein Substrat eine erhöhte Spannung VPP emp­ fangen;
einem zweiten PMOS-Transistor (PM32), dessen Gate-An­ schluß mit dem Knoten C' verbunden ist und dessen Drain-An­ schluß mit dem Knoten D' verbunden ist, worin ein Source-An­ schluß und ein Substrat die erhöhte Spannung empfangen;
einem dritten PMOS-Transistor (PM33), dessen Gate-An­ schluß mit dem Knoten C' verbunden ist und dessen Drain-An­ schluß mit einem Knoten O' verbunden ist, worin dessen Source-Anschluß und ein Substrat eine erhöhte Spannung VPP empfangen;
einem vierten NMOS-Transistor (NM35), dessen Gate-An­ schluß mit dem Knoten C' verbunden ist, dessen Drain-An­ schluß mit dem Knoten O' verbunden ist und dessen Source-An­ schluß ein zweites Eingangssignal (EIN2) empfängt; und
einem vierten PMOS-Transistor (PM34), dessen Gate-An­ schluß mit dem Knoten D' verbunden ist, dessen Source-An­ schluß mit dem Knoten O' verbunden ist und dessen Drain-An­ schluß das zweite Eingangssignal (EIN2) empfängt.
2. Schaltung nach Anspruch 1, worin, wenn ein erstes Eingangssignal ein ausgewähltes Blocksignal ist und ein zweites Eingangssignal ein Auswahlsignal von einem Block ist, der mit einer anderen Seite eines Leserverstärkers ver­ bunden ist, und eine Speicherschaltung gesperrt ist, das er­ ste Eingangssignal ein hoher Pegel wird und, wenn die Spei­ cherschaltung freigegeben wird, das erste Eingangssignal ein niedriger Pegel wird.
3. Schaltung nach Anspruch 2, worin das zweite Eingangs­ signal ständig einen Hochpegelzustand hält.
4. Schaltung nach Anspruch 1, worin, wenn das zweite Eingangssignal ein ausgewähltes Blocksignal ist und das er­ ste Eingangssignal ein Auswahlsignal von einem mit einer an­ deren Seite des Leserverstärkers verbundenen Block ist und die Speicherschaltung gesperrt ist, das zweite Eingangs­ signal ein niedriger Pegel wird, und das zweite Eingangs­ signal ein hoher Pegel wird, wenn die Speicherschaltung freigegeben wird.
5. Schaltung nach Anspruch 4, worin das erste Eingangs­ signal ständig einen Hochpegelzustand hält.
6. Schaltung nach Anspruch 4, worin das Eingangssignal ohne Rücksicht auf den Pegel des zweiten Eingangssignals durch Verwenden eines CMOS-Pull-Down-Schalters direkt ausge­ geben wird.
7. Schaltung nach Anspruch 1, ferner mit einem Übertra­ gungsgate-Treiber, der einen Zellenblock und einen Lesever­ stärker in einer Speicherschaltung, wie z. B. einem DRAM mit einem gemeinsamen Leseverstärkeraufbau, verbindet.
8. Schaltung nach Anspruch 1, worin die Pegelumsetzer­ schaltung als ein Spannungspegelumsetzer verwendet wird.
9. Schaltung nach Anspruch 1, ferner mit einem Pull-Down-Transistor.
10. Schaltung nach Anspruch 1, worin die Pegelumsetzer­ schaltung drei verschiedene Spannungspegel VPP, VCC und VSS erzeugen kann.
DE19825034A 1997-10-10 1998-06-04 Pegelumsetzerschaltung Expired - Fee Related DE19825034B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR51954/1997 1997-10-10
KR1019970051954A KR100266633B1 (ko) 1997-10-10 1997-10-10 레벨 쉬프터 회로

Publications (2)

Publication Number Publication Date
DE19825034A1 true DE19825034A1 (de) 1999-04-15
DE19825034B4 DE19825034B4 (de) 2004-04-08

Family

ID=19522485

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19825034A Expired - Fee Related DE19825034B4 (de) 1997-10-10 1998-06-04 Pegelumsetzerschaltung

Country Status (4)

Country Link
US (1) US6222384B1 (de)
JP (1) JP2954211B2 (de)
KR (1) KR100266633B1 (de)
DE (1) DE19825034B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001039373A1 (en) * 1999-11-23 2001-05-31 Koninklijke Philips Electronics N.V. Improved voltage translator circuit
US6856186B2 (en) 2000-12-20 2005-02-15 Infineon Technologies Ag Circuit configuration for level boosting, in particular for driving a programmable link
US6917239B2 (en) 2000-10-24 2005-07-12 Fujitsu Limited Level shift circuit and semiconductor device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3658280B2 (ja) * 2000-06-09 2005-06-08 シャープ株式会社 電圧レベルシフタ回路およびそれを用いた不揮発性半導体記憶装置
US6556061B1 (en) * 2001-02-20 2003-04-29 Taiwan Semiconductor Manufacturing Company Level shifter with zero threshold device for ultra-deep submicron CMOS designs
US6785107B1 (en) * 2001-06-22 2004-08-31 Lsi Logic Corporation Power sequence protection for a level shifter
US6882200B2 (en) 2001-07-23 2005-04-19 Intel Corporation Controlling signal states and leakage current during a sleep mode
JP3855835B2 (ja) * 2001-09-27 2006-12-13 ヤマハ株式会社 信号レベルシフト回路
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
TWI305083B (de) * 2002-06-04 2009-01-01 Au Optronics Corp
US6995598B2 (en) * 2003-02-13 2006-02-07 Texas Instruments Incorporated Level shifter circuit including a set/reset circuit
TWI223921B (en) * 2003-07-23 2004-11-11 Realtek Semiconductor Corp Low-to-high level shift circuit
KR100566395B1 (ko) * 2003-12-17 2006-03-31 삼성전자주식회사 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법
US7397279B2 (en) * 2006-01-27 2008-07-08 Agere Systems Inc. Voltage level translator circuit with wide supply voltage range
US7746154B2 (en) * 2006-09-27 2010-06-29 Atmel Corporation Multi-voltage multiplexer system
US7782116B2 (en) 2008-09-05 2010-08-24 Fairchild Semiconductor Corporation Power supply insensitive voltage level translator
JP5468882B2 (ja) * 2009-07-03 2014-04-09 セイコーインスツル株式会社 Ｃｍｏｓ入力バッファ回路
CN103166625B (zh) 2011-12-16 2017-11-21 恩智浦美国有限公司 电压电平移位器
US8836406B2 (en) 2012-09-06 2014-09-16 Freescale Semiconductor, Inc. Voltage level shifter
KR102315333B1 (ko) * 2015-02-04 2021-10-19 삼성전자주식회사 회로 디자인 시스템 및 이를 이용한 반도체 회로
US11705891B1 (en) * 2022-05-17 2023-07-18 Globalfoundries U.S. Inc. Level shifter with reduced static power consumption

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183699B2 (ja) * 1992-03-13 2001-07-09 沖電気工業株式会社 半導体記憶装置
JP3364523B2 (ja) * 1993-05-31 2003-01-08 三菱電機株式会社 半導体装置
US5444408A (en) * 1993-12-13 1995-08-22 Micron Technology, Inc. Active pull-up voltage spike reducer
TW265489B (en) * 1994-07-20 1995-12-11 Micron Technology Inc Low-to-high voltage cmos driver circuit for driving capacitive loads
US5528173A (en) * 1995-05-10 1996-06-18 Micron Technology, Inc. Low power, high speed level shifter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001039373A1 (en) * 1999-11-23 2001-05-31 Koninklijke Philips Electronics N.V. Improved voltage translator circuit
US6917239B2 (en) 2000-10-24 2005-07-12 Fujitsu Limited Level shift circuit and semiconductor device
US7368969B2 (en) 2000-10-24 2008-05-06 Fujitsu Limited Level shift circuit and semiconductor device
US6856186B2 (en) 2000-12-20 2005-02-15 Infineon Technologies Ag Circuit configuration for level boosting, in particular for driving a programmable link

Also Published As

Publication number Publication date
US6222384B1 (en) 2001-04-24
DE19825034B4 (de) 2004-04-08
KR100266633B1 (ko) 2000-09-15
JP2954211B2 (ja) 1999-09-27
KR19990031300A (ko) 1999-05-06
JPH11195974A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
DE19825034A1 (de) Pegelumsetzerschaltung
DE69523341T2 (de) Spannungspegelverschieber
DE69526460T2 (de) Halbleiterspeicheranordnung
DE69412652T2 (de) Übermittlung von logischen Signalen sehr niedriger Spannung zwischen CMOS-Chips für eine grosse Anzahl Hochgeschwindigkeitsausgangsleitungen mit jeweils grosser kapazitiver Last
DE69819278T2 (de) Integrierte Halbleiterschaltung mit logischem Gatter mit drei Betriebszuständen
DE19733396B4 (de) Wortleitungstreiberschaltung für Halbleiterspeicherbauelement
DE102007049001A1 (de) Pegelumsetzer mit einer einzigen Spannungsquelle
DE69032799T2 (de) Programmierbare logische Vorrichtung und zugehörige Speicherschaltung
DE4305864C2 (de) Ausgabepufferschaltung
DE19812270B4 (de) Signalleitungstreiber und diesen verwendendes Halbleiterspeicherbauelement
DE3936676A1 (de) Pufferschaltkreis fuer eine mit verschiedenen versorgungspotentialen arbeitende halbleitereinrichtung und verfahren zu deren betrieb
DE4036973A1 (de) Schaltkreis zum erzeugen einer hochspannung fuer einen halbleiterspeicherschaltkreis
DE4437757A1 (de) Referenzspannungserzeugungsschaltung
DE4236456C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE69803073T2 (de) Elektronischer analogschalter
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE19813707C2 (de) Spannungspegelumformschaltung
DE4125086C2 (de) Integrierte Halbleiterschaltungsvorrichtung mit innerem Spannungswandler und Initialisierungsschaltung
DE19619923C2 (de) Spannungserhöhungsschaltung für eine Halbleiterspeichervorrichtung sowie Wortleitungstreiber für eine Halbleiterspeichervorrichtung mit einer Spannungserhöhungsschaltung
DE3104880C2 (de) Speicher für wahlfreien Zugriff
DE69629925T2 (de) Spannungsschaltkreis für negative spannungen
DE69227020T2 (de) Dekodierschaltung fähig zur Ubertragung von positiven und negativen Spannungen
DE19800578C2 (de) Pegelschieber
DE69616908T2 (de) Halbleiterspeicheranordnung mit segmentierter Dekodierschaltung mit NMOS-Transistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee