DE19750918B4 - Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren - Google Patents

Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE19750918B4
DE19750918B4 DE19750918A DE19750918A DE19750918B4 DE 19750918 B4 DE19750918 B4 DE 19750918B4 DE 19750918 A DE19750918 A DE 19750918A DE 19750918 A DE19750918 A DE 19750918A DE 19750918 B4 DE19750918 B4 DE 19750918B4
Authority
DE
Germany
Prior art keywords
layer
insulating layer
opening
interlayer insulating
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19750918A
Other languages
German (de)
English (en)
Other versions
DE19750918A1 (de
Inventor
Hiroki Shinkawata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19750918A1 publication Critical patent/DE19750918A1/de
Application granted granted Critical
Publication of DE19750918B4 publication Critical patent/DE19750918B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
DE19750918A 1997-05-15 1997-11-17 Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren Expired - Fee Related DE19750918B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-125257 1997-05-15
JP12525797A JP3577195B2 (ja) 1997-05-15 1997-05-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE19750918A1 DE19750918A1 (de) 1998-11-19
DE19750918B4 true DE19750918B4 (de) 2004-07-15

Family

ID=14905631

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19750918A Expired - Fee Related DE19750918B4 (de) 1997-05-15 1997-11-17 Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren

Country Status (6)

Country Link
US (2) US6194757B1 (enExample)
JP (1) JP3577195B2 (enExample)
KR (1) KR100261647B1 (enExample)
CN (1) CN1292483C (enExample)
DE (1) DE19750918B4 (enExample)
TW (1) TW346680B (enExample)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174767B1 (en) * 1998-05-11 2001-01-16 Vanguard International Semiconductor Corporation Method of fabrication of capacitor and bit-line at same level for 8F2 DRAM cell with minimum bit-line coupling noise
JP2000156480A (ja) * 1998-09-03 2000-06-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000200886A (ja) 1999-01-07 2000-07-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000208728A (ja) * 1999-01-18 2000-07-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6358793B1 (en) * 1999-02-26 2002-03-19 Micron Technology, Inc. Method for localized masking for semiconductor structure development
JP4260275B2 (ja) * 1999-03-18 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6159818A (en) * 1999-09-02 2000-12-12 Micron Technology, Inc. Method of forming a container capacitor structure
KR100319166B1 (ko) * 1999-12-28 2001-12-29 박종섭 반도체소자의 금속배선 형성방법
JP3953715B2 (ja) 2000-07-31 2007-08-08 富士通株式会社 半導体装置及びその製造方法
US6794694B2 (en) * 2000-12-21 2004-09-21 Agere Systems Inc. Inter-wiring-layer capacitors
CN1324671C (zh) * 2002-09-06 2007-07-04 旺宏电子股份有限公司 波浪状电容器及其制造方法
US20050009269A1 (en) * 2003-05-21 2005-01-13 Hiroki Shinkawata Semiconductor device and method of manufacturing semiconductor device
US20050110083A1 (en) * 2003-11-21 2005-05-26 Gammel Peter L. Metal-oxide-semiconductor device having improved gate arrangement
US8125018B2 (en) * 2005-01-12 2012-02-28 Spansion Llc Memory device having trapezoidal bitlines and method of fabricating same
JP2008530813A (ja) * 2005-02-18 2008-08-07 エヌエックスピー ビー ヴィ キャパシタンスを増大させた埋め込み型ｄｒａｍ及びその製造方法
KR100799125B1 (ko) * 2006-05-30 2008-01-29 주식회사 하이닉스반도체 캐패시터를 구비한 반도체 소자의 제조방법
JP2009231592A (ja) * 2008-03-24 2009-10-08 Nec Electronics Corp 半導体装置の製造方法
JP2009245503A (ja) * 2008-03-31 2009-10-22 Nec Electronics Corp 半導体記憶装置
JP2010205908A (ja) * 2009-03-03 2010-09-16 Toshiba Corp 半導体装置およびその製造方法
KR101948818B1 (ko) * 2012-10-23 2019-04-25 삼성전자주식회사 하이브리드 구조의 커패시터를 갖는 반도체 소자 및 그 제조방법
US8779546B1 (en) * 2013-03-07 2014-07-15 Sony Corporation Semiconductor memory system with bit line and method of manufacture thereof
JP2016033968A (ja) * 2014-07-31 2016-03-10 マイクロン テクノロジー， インク． 半導体装置の製造方法
CN108269807B (zh) * 2017-01-03 2021-06-22 联华电子股份有限公司 半导体元件的制作方法
CN111799261B (zh) 2017-02-24 2023-07-18 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
US11393821B1 (en) 2021-01-04 2022-07-19 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602051A (en) * 1995-10-06 1997-02-11 International Business Machines Corporation Method of making stacked electrical device having regions of electrical isolation and electrical connection on a given stack level
DE19729602A1 (de) * 1996-08-19 1998-02-26 Mitsubishi Electric Corp Halbleitereinrichtung mit Kurzschlußverhinderung und zugehöriges Herstellungsverfahren

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136369A (ja) 1991-11-13 1993-06-01 Sharp Corp 半導体メモリの製造方法
JPH06260609A (ja) 1992-06-10 1994-09-16 Mitsubishi Electric Corp 筒型キャパシタを有する半導体記憶装置およびその製造方法
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법
US5338700A (en) 1993-04-14 1994-08-16 Micron Semiconductor, Inc. Method of forming a bit line over capacitor array of memory cells
JPH08167700A (ja) 1994-12-09 1996-06-25 Lg Semicon Co Ltd 半導体装置の製造方法
JPH08260609A (ja) 1995-03-28 1996-10-08 Mitsui Eng & Shipbuild Co Ltd 開閉屋根及び屋根体の格納方法
US5710073A (en) * 1996-01-16 1998-01-20 Vanguard International Semiconductor Corporation Method for forming interconnections and conductors for high density integrated circuits
JPH09270461A (ja) * 1996-03-29 1997-10-14 Mitsubishi Electric Corp 半導体装置
US5780339A (en) * 1997-05-02 1998-07-14 Vanguard International Semiconductor Corporation Method for fabricating a semiconductor memory cell in a DRAM
JPH10308498A (ja) 1997-05-08 1998-11-17 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602051A (en) * 1995-10-06 1997-02-11 International Business Machines Corporation Method of making stacked electrical device having regions of electrical isolation and electrical connection on a given stack level
DE19729602A1 (de) * 1996-08-19 1998-02-26 Mitsubishi Electric Corp Halbleitereinrichtung mit Kurzschlußverhinderung und zugehöriges Herstellungsverfahren

Also Published As

Publication number Publication date
JPH10321815A (ja) 1998-12-04
TW346680B (en) 1998-12-01
US6194757B1 (en) 2001-02-27
JP3577195B2 (ja) 2004-10-13
CN1292483C (zh) 2006-12-27
US20010015452A1 (en) 2001-08-23
KR19980086443A (ko) 1998-12-05
US6472704B2 (en) 2002-10-29
DE19750918A1 (de) 1998-11-19
CN1199929A (zh) 1998-11-25
KR100261647B1 (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE69014486T2 (de) Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung.
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE3525418C2 (enExample)
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE69523091T2 (de) DRAM-Bauteil mit oberem und unterem Kondensator und Herstellungsverfahren
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE69527104T2 (de) Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts
DE102021105358B4 (de) Halbleiterspeichervorrichtungen
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE4142961A1 (de) Dram-speicheranordnung
DE19860769A1 (de) Verfahren zur Ausbildung eines selbspositionierenden Kontakts in einem Halbleiterbauelement
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE4109299C2 (de) Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür
EP0591769B1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
DE4441153A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE10347458B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und nach dem Verfahren hergestellte Halbleitervorrichtung
DE69019414T2 (de) Halbleiterspeicher mit hoher Zelldichte.
DE4101940A1 (de) Dram-zelle mit tunnelfoermigem aufbau und verfahren zu ihrer bildung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee