DE19728617C2 - Halbleiterbaustein - Google Patents

Halbleiterbaustein

Info

Publication number
DE19728617C2
DE19728617C2 DE19728617A DE19728617A DE19728617C2 DE 19728617 C2 DE19728617 C2 DE 19728617C2 DE 19728617 A DE19728617 A DE 19728617A DE 19728617 A DE19728617 A DE 19728617A DE 19728617 C2 DE19728617 C2 DE 19728617C2
Authority
DE
Germany
Prior art keywords
connections
chip
module according
blind
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19728617A
Other languages
English (en)
Other versions
DE19728617A1 (de
Inventor
Tae Hyeong Kim
Hee Sun Rho
In Sik Cho
Gi Su Yoo
Sang Hyeop Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19728617A1 publication Critical patent/DE19728617A1/de
Application granted granted Critical
Publication of DE19728617C2 publication Critical patent/DE19728617C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Die Erfindung betrifft einen Halbleiterbaustein nach dem Ober­ begriff des Anspruchs 1, wie er beispielsweise aus der US 52 93 065 bekannt ist.
Halbleiterbausteine werden üblicherweise in einer Vergußmasse beispielsweise auf der Basis eines Epoxyharzes gekapselt, zu welchem Zweck sie in einer Form angeordnet werden, in die daraufhin die Ver­ gußmasse eingeführt wird. Hierbei können jedoch Turbulenzen am oder in der Nähe des Leiterrahmens oder elektrischer Verbindungsteile auftreten, die zur Ausbildung von Luftblasen oder Leerräumen führen können, die ih­ rerseits wiederum zu Fehlern wie elektrischen Kurzschlüssen führen kön­ nen. Wenn der Halbleiterbaustein einer Zuverlässigkeitsprüfung bei er­ höhter Temperatur und erhöhtem Druck unterworfen wird, kann Wasserdampf in die Verkapselung gelangen. In Leerräumen oder Lufteinschlüssen sam­ melt sich der Wasserdampf und expandiert dann. Dies kann die mechani­ sche Festigkeit der Verkapselung und die Zuverlässigkeit beeinträchti­ gen. Desweiteren werden Turbulenzen in der Vergußmasse erzeugt, wenn letztere mit den Innenanschlüssen in Kontakt gelangt. Hierdurch können entsprechend Leerräume oder Lufteinschlüsse mit der Gefahr von Kurz­ schlüssen hervorgerufen werden.
Aufgabe der Erfindung ist es, einen Halbleiterbaustein nach dem Oberbegriff des Anspruchs 1 zu schaffen, bei dem eine erhöhte Zuver­ lässigkeit sichergestellt ist.
Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der beigefügten Abbildungen näher erläutert.
Fig. 1 zeigt perspektivisch und aufgeschnitten einen Halblei­ terbaustein.
Fig. 2 bis 4 zeigen Schnitte längs der Linien II-II, III-III bzw. IV-IV von Fig. 1.
Fig. 5 und 6 zeigen das Umfließen des Halbleiterbausteins mit Vergußharz in einer Form während des Kapselns.
Gemäß den Fig. 1 bis 4 umfaßt der dargestellte Halbleiterbau­ stein 200 einen Chip 110 und eine Bondinsel 130, die an der Unterseite des Chips 110 befestigt ist. Der Halbleiterbaustein 200 umfaßt ferner Reihen mit einer Vielzahl von Innenanschlüssen 150, 152, 152' mit Ab­ stand zur Bondinsel 130, wobei zwei Reihen gegenüberliegend sind oder an allen vier Seiten der Bondinsel 130 jeweils eine Reihe angeordnet ist.
Die äußersten Innenanschlüsse 152 können bezüglich einer Gieß­ form 320, 420 (Fig. 6) in einer Position nahe der Eintrittsöffnung 424 hiervon angeordnet sein, während an der gegenüberliegenden Seite der Bondinsel 130 weitere äußerste Innenanschlüsse 152' angeordnet sein kön­ nen, die der Eintrittsöffnung 424 gegenüberliegen. Somit können insge­ samt vier äußerste Innenanschlüsse 152, 152' an den entsprechenden Ecken vorhanden sein.
Die äußersten Innenanschlüsse 152, 152' der Reihe sind an ei­ nem ihrer Enden mit Blindanschlüssen 154, 154' versehen.
Der Halbleiterbaustein 200 umfaßt ferner Bonddrähte 170, die den Chip 110 mit den Innenanschlüssen 150, 152, 152' elektrisch verbin­ den, sowie einstückig mit der Bondinsel 130 ausgebildete Verankerungs­ stücke 140, während eine Vergußmasse 180 den Chip 110, die Innenanschlüsse 150, 152, 152', 154, 154', die Bonddrähte 170 und die Veranke­ rungsstücke 140 bedeckt, wobei Außenanschlüsse 160, die vorzugsweise J-förmig ausgebildet sind, um geeignet auf externen Einrichtungen mon­ tiert werden zu können, einstückig mit den Innenanschlüssen 150, 152, 152' ausgebildet aus der Vergußmasse 180, etwa ein Epoxyvergußharz, her­ ausragen.
Es können zwei gegenüberliegende Verankerungsstücke 140, 140' vorgesehen sein, wobei sich das Verankerungsstück 140 benachbart zur Eintrittsöffnung 424 der Gießform 420 befindet, wenn der Halbleiterbau­ stein 200 gekapselt wird, Fig. 5.
Der Chip 110 kann beispielsweise auf der Bondinsel 130 mittels eines Klebers 120, beispielsweise eines Ag-Epoxyklebers, befestigt sein. Die Bondinsel 130 ist mit Seitenschienen (nicht dargestellt) des Leiter­ rahmens über die Verankerungsstücke 140, die an den beiden gegenüberlie­ genden Enden hiervon ausgebildet sind, verbunden.
Die Blindanschlüsse 154 bzw. 154' können sich in Richtung zum Verankerungsstück 140 erstrecken und an ihren Seitenflächen gezackt so­ wie mit einer Neigung von etwa 30 bis 40° zur Horizontallinie (entspre­ chend der Ebene der Bondinsel 130) ausgebildet sein. Die geneigten Blindanschlüsse 154, 154' können durch Stanzen gebildet sein. Obwohl Fig. 1 aufwärts geneigte Blindanschlüsse 154, 154' zeigt, können diese auch abwärts geneigt sein. Die Blindanschlüsse 154 oder 154' an den ge­ genüberliegenden Seiten können die gleiche Neigungsrichtung besitzen oder auch entgegengesetzt geneigt sein.
Das Verankerungsstück 140 erstreckt sich bezüglich der Bondin­ sel 130 auswärts (oder in Richtung zu einer Innenwand des Körpers aus Vergußmasse 180) und ein Verlängerungsabschnitt 140A hiervon ist in ver­ schiedene, durch Zwischenräume 140B getrennte Abschnitte unterteilt, die einstückig miteinander und mit dem Verankerungsstück 140 verbunden sind. Der Verlängerungsabschnitt 140A ist um 30 bis 40° geneigt und an seinen Seitenflächen gezackt. Der geneigte Verlängerungsabschnitt 140A kann durch Stanzen gebildet werden. Der Verlängerungsabschnitt 140A besitzt seitliche Verlängerungen 140C, die ebenfalls an ihren Seitenflächen ge­ zackt sein können.
Das Verankerungsstück 140' kann entsprechend dem Verankerungs­ stück 140 mit einem entsprechenden Verlängerungsabschnitt 140A' und Ver­ längerungen 140C' versehen sein.
Gemäß Fig. 5 und 6 besteht eine Form zum Kapseln des Halblei­ terbausteins 200 aus einer Oberform 320 und einer Unterform 420, die ei­ nen Formhohlraum 322, 422 umschließen, dem über die Eintrittsöffnung 424 Vergußharz zuführbar ist. Die Plazierung in der Gießform 320, 420 ist derart, daß sich die Blindanschlüsse 154 und das Verankerungsstück 140 benachbart zur Eintrittsöffnung 424 befinden.
Wie sich aus Fig. 5 und 6 ergibt, kann einer Turbulenzausbil­ dung wirksam begegnet werden, indem man das Vergußharz durch die Zwi­ schenräume 140B fließen läßt. Der geneigte Verlängerungsabschnitt 140A leitet das Vergußharz derart, daß es in einer bestimmten geneigten Rich­ tung und nicht horizontal fließt. So kann wirksam verhindert werden, daß das Vergußharz mit der Bondinsel 130 und dem Chip 110 kollidiert und seine Geschwindigkeit aufgrund hiervon plötzlich abfällt. Dies verhin­ dert die Bildung von Turbulenzen und damit die Ausbildung von Luftein­ schlüssen innnerhalb des Halbleiterbausteins 200.
Entsprechend reduzieren auch die Blindanschlüsse 154 die Ge­ schwindigkeit des Vergußharzes, so daß die Fließgeschwindigkeiten hier­ von an den Stellen, an denen sich der Chip 110 und die Bondinsel 130 be­ finden und an denen kein Bausteinelement vorhanden ist, vergleichmäßigt werden, so daß allenfalls kleine Abweichungen der Fließgeschwindigkeiten innerhalb des Formhohlraums 322, 422 auftreten. Hierdurch kann einer Ausbildung von Lufteinschlüssen an oder benachbart zu den Innenanschlüs­ sen 150, 152, 152' wirksam vorgebeugt werden.
Demgegenüber fehlen beim Stand der Technik die Blindanschlüsse 154 und die Verlängerungsabschnitte 140A mit den Verlängerungen 140C und den Verbindungsstücken hierzu, wodurch auch keine Zwischenräume 140B vorhanden sind, so daß sich Turbulenzen und Lufteinschlüsse ausbilden können.
Die Innenanschlüsse 150, 152, 152' können auch direkt mit dem Chip 120 gebondet oder mit Bondinseln des Chips 120 elektrisch verbunden sein.

Claims (10)

1. Halbleiterbaustein mit einem Chip (110), einer Bondinsel (130), auf der der Chip (110) befestigt ist, Reihen mit einer Vielzahl von mit Außenanschlüssen (160) verbundenen Innenanschlüssen (150, 152, 152'), die elektrisch mit dem Chip (110) verbunden und zu der mit Veran­ kerungsstücken (140) versehenen Bondinsel (130) beabstandet sind, wobei der Chip (110), die Innenanschlüsse (150, 152, 152') und die Bondinsel (139) in einer Vergußmasse (180) gekapselt sind, dadurch gekenn­ zeichnet, daß zumindest an einer Seite einstückig mit äußersten Innenanschlüssen (152, 152') in der Vergußmasse (180) gekapselte Blind­ anschlüsse (154, 154') den Innenanschlüssen (152, 152') vorgesetzt sind.
2. Halbleiterbaustein nach Anspruch 1, dadurch gekennzeichnet, daß die Reihen von Innenanschlüssen (150, 152, 152') an allen Seiten der Bondinsel (130) in einem vorbestimmten Abstand hierzu ausgebildet sind.
3. Halbleiterbaustein nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die Blindanschlüsse (154, 154') auf zwei gegenüberliegen­ den Seiten der Bondinsel (130), von denen eine beim Kapseln von Ver­ gußmasse angeströmt wird, ausgebildet sind.
4. Halbleiterbaustein nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß die an einer Seite befindlichen Blindanschlüs­ se (154, 154') sich aufeinander zu erstrecken.
5. Halbleiterbaustein nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß die Blindanschlüsse (154, 154') an ihren Sei­ tenflächen gezackt sind.
6. Halbleiterbaustein nach einem der Ansprüche 1 bis 5, da­ durch gekennzeichnet, daß die Blindanschlüsse (154, 154') zur Ebene der Bondinsel (130) geneigt sind.
7. Halbleiterbaustein nach einem der Ansprüche 1 bis 6, da­ durch gekennzeichnet, daß die Blindanschlüsse (154, 154') an gegenüber­ liegenden Seiten zur Ebene der Bondinsel (130) in entgegengesetzten Richtungen geneigt sind.
8. Halbleiterbaustein nach einem der Ansprüche 1 bis 7, da­ durch gekennzeichnet, daß an wenigstens einer Seite die Verankerungsstücke (140) einen zur Außenseite der Kapselung (180) sich erstreckenden Verlängerungsabschnitt (140A) aufweisen, der in verschiedene Abschnitte mit Zwischenräumen (140B) unterteilt ist.
9. Halbleiterbaustein nach Anspruch 8, dadurch gekennzeichnet, daß die Verankerungsstücke (140) seitliche, gegebenenfalls an den Sei­ tenflächen gezackte Verlängerungen (140C) besitzen.
10. Halbleiterbaustein nach Anspruch 8 oder 9, dadurch gekenn­ zeichnet, daß die verschiedenen Abschnitte des Verlängerungsabschnitts (140A) und/oder die Verlängerungen (140C) zur Ebene des Chips (130) ge­ neigt sind.
DE19728617A 1996-10-04 1997-07-04 Halbleiterbaustein Expired - Fee Related DE19728617C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044028A KR100195513B1 (ko) 1996-10-04 1996-10-04 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
DE19728617A1 DE19728617A1 (de) 1998-04-09
DE19728617C2 true DE19728617C2 (de) 2002-10-31

Family

ID=19476280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19728617A Expired - Fee Related DE19728617C2 (de) 1996-10-04 1997-07-04 Halbleiterbaustein

Country Status (7)

Country Link
US (1) US5932923A (de)
JP (1) JP3155729B2 (de)
KR (1) KR100195513B1 (de)
CN (1) CN1094257C (de)
DE (1) DE19728617C2 (de)
FR (1) FR2754387B1 (de)
TW (1) TW345707B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
TW419810B (en) * 1998-06-18 2001-01-21 Hitachi Ltd Semiconductor device
JP3105200B2 (ja) * 1998-10-07 2000-10-30 沖電気工業株式会社 半導体装置およびその製造方法
US6278175B1 (en) * 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
IT1319406B1 (it) * 2000-04-28 2003-10-10 St Microelectronics Srl Involucro protettivo per il contenimento di un circuito integrato susemiconduttore.
US6414379B1 (en) * 2000-09-29 2002-07-02 Siliconware Precision Industries Co., Ltd. Structure of disturbing plate having down set
JP2006024812A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体素子搭載のリードフレームとそれを用いた半導体装置
JP2006066008A (ja) * 2004-08-30 2006-03-09 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスクおよび磁気ディスクの製造方法
JP4953619B2 (ja) * 2005-11-04 2012-06-13 Ｔｏｗａ株式会社 電子部品の樹脂封止成形装置
US7927923B2 (en) * 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages
JP2017170627A (ja) * 2016-03-18 2017-09-28 富士電機株式会社 モールド製品の製造方法およびモールド製品
CN108735701B (zh) * 2017-04-13 2021-12-24 恩智浦美国有限公司 具有用于包封期间的毛刺缓解的虚设引线的引线框架
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
DE69113079T2 (de) * 1990-02-22 1996-05-15 Sgs Thomson Microelectronics Leiterrahmen für Packungen von integrierten Leistungsanordnungen.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168251A (ja) * 1985-01-21 1986-07-29 Mitsubishi Electric Corp 半導体装置
JPS63265454A (ja) * 1987-12-24 1988-11-01 Nec Corp 半導体装置
JPH01192154A (ja) * 1988-01-28 1989-08-02 Nippon Motoroola Kk リードフレーム
JPH0468557A (ja) * 1990-07-10 1992-03-04 Hitachi Ltd 半導体装置及びそのモールド用金型
JPH04239164A (ja) * 1991-01-11 1992-08-27 Fujitsu Ltd 半導体装置
JP3006285B2 (ja) * 1991-05-27 2000-02-07 株式会社日立製作所 半導体装置
JPH0846119A (ja) * 1994-08-02 1996-02-16 Sony Corp リードフレームおよびこれを用いた半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69113079T2 (de) * 1990-02-22 1996-05-15 Sgs Thomson Microelectronics Leiterrahmen für Packungen von integrierten Leistungsanordnungen.
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 04239164 A. In: Patent Abst. of Japan *
JP 63265454 A. In: Patent Abst. of Japan *

Also Published As

Publication number Publication date
DE19728617A1 (de) 1998-04-09
KR19980025782A (ko) 1998-07-15
FR2754387A1 (fr) 1998-04-10
JPH10112518A (ja) 1998-04-28
JP3155729B2 (ja) 2001-04-16
US5932923A (en) 1999-08-03
CN1094257C (zh) 2002-11-13
KR100195513B1 (ko) 1999-06-15
CN1179011A (zh) 1998-04-15
TW345707B (en) 1998-11-21
FR2754387B1 (fr) 2003-08-08

Similar Documents

Publication Publication Date Title
DE19728617C2 (de) Halbleiterbaustein
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19801252C1 (de) Halbleiterkomponente
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE19709295B4 (de) Halbleiterbaugruppe
DE19719703C5 (de) Leistungshalbleitermodul mit Keramiksubstrat
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE19837336B4 (de) Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE102005041451A1 (de) Elektronische Steckeinheit
DE19650148A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE19735428A1 (de) Leiterrahmen für einen Halbleiterbaustein
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE102008046095A1 (de) Vereinzelter Halbleiterbaustein
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19652395A1 (de) Integrierte Schaltkreisanordnung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10297264T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102004017197A1 (de) Verfahren um eine Halbleitervorrichtung mit Harz einzugiessen, mit Harz eingegossene Halbleitervorrichtung und Druckgießform zum Eingiessen der Halbleitervorrichtung mit Harz
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE112013004122T5 (de) Bauelement und Verfahren zu dessen Herstellung
DE19745243B4 (de) Verfahren zum Herstellen eines mit Harz verschlossenen Halbleiterbauelements und Prägevorrichtung dafür
DE19732807B4 (de) Integriertes Schaltungsbauelement
WO2016173746A1 (de) Elektronikmodul für ein getriebesteuergerät
DE19626087C2 (de) Integrierte Halbleiterschaltung mit Leiterrahmen und Gehäuse

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee