JP2006024812A - 半導体素子搭載のリードフレームとそれを用いた半導体装置 - Google Patents

半導体素子搭載のリードフレームとそれを用いた半導体装置 Download PDF

Info

Publication number
JP2006024812A
JP2006024812A JP2004202701A JP2004202701A JP2006024812A JP 2006024812 A JP2006024812 A JP 2006024812A JP 2004202701 A JP2004202701 A JP 2004202701A JP 2004202701 A JP2004202701 A JP 2004202701A JP 2006024812 A JP2006024812 A JP 2006024812A
Authority
JP
Japan
Prior art keywords
semiconductor element
pad area
die pad
lead frame
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004202701A
Other languages
English (en)
Inventor
Keiji Sato
慶二 佐藤
Hiroshi Domon
大志 土門
Masahiko Kajima
政彦 鹿島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004202701A priority Critical patent/JP2006024812A/ja
Priority to KR1020050061439A priority patent/KR101161448B1/ko
Priority to CNB2005100832795A priority patent/CN100373717C/zh
Priority to TW094123210A priority patent/TW200625292A/zh
Publication of JP2006024812A publication Critical patent/JP2006024812A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】ダイパットエリアとインナーリードとの間に不連続部を設けることで、インナーリードの半田付処理時におけるインナーリードからダイパットエリアへの熱放散を防止する。
【解決手段】半導体素子を搭載する為のダイパットエリア１０とインナーリード１１とを不連続に形成したリードフレーム１を提供する。
【選択図】図１

Description

本発明は半導体素子搭載のリードフレームとそれを用いた半導体装置に関する。
半導体素子を搭載する為のリードフレームは所定の形状の薄板状導電材料からなる。
例えば、下記特許文献１の第１図に示される如く、半導体レーザ素子１の半導体基体とダイボンド接続する為のダイパットエリアとこのダイパットエリアに連設されたインナーリード（カソード端子２ａ）とさらにダイパットエリアと離間し、かつ半導体レーザ素子１の電極とワイヤボンディング接続するインナーリード（アノード端子３）とからなる。
すなわち、図６に示す様に、リードフレーム５０には半導体素子をダイボンド接続する為のダイパットエリア５１とこのダイパットエリア５１に電気的に連続したインナーリード５２と半導体素子の電極とワイヤボンディング接続する為のインナーリード５３，５４が設けられている。
斯るリードフレーム５０に対し図７に示す如く半導体素子５５を搭載するには、まずダイパットエリア５１上で半導体素子５５をダイボンディング接続する。すると半導体素子の一つの電極はインナーリード５２と電気的に接続される。
一方インナーリード５３はダイパットエリア５１と不連続に形成されており、半導体素子の他の電極５６とワイヤＷによりワイヤボンディング接続される。
この様に半導体素子５５の電極とリードフレーム５０の各インナーリード５２，５３とはダイボンディングとワイヤボンディングにより電気的に接続される。そしてこのリードフレーム５０に対して予め樹脂モールド化される。
特許第３２５１００３号公報
上記構成のリードフレームにおいては、ダイパットエリアと連設するインナーリードと、ダイパットエリアとは切り離され電気的、温度的に不連続なインナーリードが形成されている。従って半導体素子を搭載した斯るリードフレームの各インナーリードを所定温度の半田フローにて処理する場合は、ダイパットエリアと連設したインナーリードと不連続なインナーリードとでは熱的に大きな格差が生じる。
すなわち両インナーリードを同じ温度下で半田付けする際に、ダイパットエリアと連設したインナーリードではダイパットエリアに対して熱が伝導されることになり、その分熱放散が生じて、不連続なインナーリードに対し半田付け温度は低くなり、半田付強度不足や半田付時間の長時間化が生じる。
更には搭載している半導体素子に対しても熱的ダメージを与えることにもなる。
本発明は上記の状況に鑑みてなされたものであって、半田付け処理工程に於いて各インナーリードに熱的格差を生じることなくかつ又半導体素子に対しても熱的ダメージを与えることのないリードフレームとそれを用いた半導体装置を提供する。
上記の課題を解決する為、本発明に係わる請求項１記載のリードフレームは、半導体素子を搭載する為のダイパットエリアと、前記半導体素子の電極と電気的に接続するインナーリードとを有するリードフレームであって、前記ダイパットエリアと前記インナーリードとは不連続に形成されていることを特徴とする。
又同様に請求項２記載の半導体装置は、ダイパットエリアとインナーリードとが不連続に形成されたリードフレームのダイパットエリア上に半導体素子を搭載し、前記半導体素子の電極とインナーリードとをワイヤーボンディングにより電気的に接続したことを特徴とするものである。
斯る本願発明によりダイパットエリアとリードフレームが電気的、熱的にも不連続となり、ダイパットエリアを介しての熱放散がなくなり、各リードフレームは均一な温度にて半田処理を行うことが可能となる。
本願発明に係わる半導体素子搭載のリードフレーム並びにそれを用いた半導体装置によれば、半導体素子搭載のダイパットエリアと該半導体素子の電極と電気的に接続するインナーリードとは不連続に形成されている為、インナーリードを半田付処理するに際し、インナーリードでの熱はダイパットエリアを介して放散することがない。
すなわち各インナーリードに対する半田温度も略同温にて半田付処理することが可能となり、半田付けの均一性確保や搭載された半導体素子の熱的ダメージ防止を達成できる。その結果としてプリント基板への実装工程等の作業性が大幅に改善される。
以下、本発明に係わる半導体素子搭載のリードフレーム並びにそれを用いた半導体装置の好適な実施の形態を、図面を参照して説明する。
図１は本発明に係わるリードフレーム１を示すものである。このリードフレーム１は薄板状導電材料をプレス抜きや電食等の手段により形成されている。すなわち主たる構成は半導体素子をダイボンディング（搭載）する為のダイパットエリア１０と、半導体素子の電極と電通する為のインナーリード１１ａ，１１ｂとからなる。各インナーリード１１ａ，１１ｂはいずれも半導体素子の電極に電通する為のものであり、ダイパットエリア１０とは電気的、熱的に導通しない様切欠された不連続部１３を有する。
図２は、上記構成のリードフレーム１に半導体素子２０を搭載した半導体装置を説明する一部省略拡大図である。
リードフレーム１は高耐熱性樹脂３０（図の１点鎖線参照）により予めモールドされている。高耐熱性樹脂３０はダイパットエリア１０を除いてモールドし、かつ又各インナーリードに接続させる為の開口３０ａ，３０ｂ，３０ｃを設けている。このモールドによりインナーリード１１ａ，１１ｂの変形やボンディング時の揺動が制御される。
搭載される半導体素子２０としては、光学記録再生装置の光源として用いられる半導体レーザ素子がある。この半導体素子２０の例えば下面に設けられたＮ電極を、ダイパットエリア１０上にダイボンディングする。そして高耐熱性樹脂３０の開口３０ａを介して、前記ダイパットエリア１０とインナーリード１１ａをワイヤＷ１によりワイヤボンディングする。
同様に半導体素子２０の、例えば上面に設けられたＰ電極とインナーリード１１ｂをモールドの開口３０ｂを介してワイヤＷ２によりワイヤボンディングする。これにより半導体素子２０をリードフレーム１に搭載した半導体装置が形成される。
上記構成の半導体装置をプリント基板等に実装するに際し、インナーリード１１ａ，１１ｂに半田付処理を行っても、不連続部１３を有する為、各インナーリード１１ａ，１１ｂの半田温度はダイパットエリア１０に導通して放散されることはなく、同じ温度にて半田付処理されることになる。
図３は図２と略同じ搭載状態を説明するもので、ダイパットエリア１０に対し直接ワイヤボンディングするものではなく、別途設けた電極２２を介してワイヤＷ２によりインナーリード１１ｂとボンディングする。
この場合も前記同様インナーリード１１ａはダイパットエリア１０と電気的、熱的不連続なので半田処理に際してインナーリード１１ａと１１ｂには熱的格差が生じない。
図４は図１に示したリードフレーム１のダイパットエリア１０に、例えば複数の半導体素子を搭載した形態を示すものである。
半導体素子２０ａの例としてＤＶＤ用赤色の半導体レーザ素子が又半導体素子２０ｂとしてＣＤ用赤外用半導体素子が用いられる。
この場合も前記同様、予めリードフレーム１の一部を高耐熱性樹脂にてプレモールドしておき、ダイパットエリア１０に直接若しくは別途設けた電極２２とインナーリード１１ａとをワイヤＷ１を介してワイヤボンディングする。そして半導体素子２０ａの他の電極２１ａとインナーリード１１ｂ並びに半導体素子２０ｂの他の電極２１ｂとインナーリード１１ｃとを、夫々ワイヤＷ２，Ｗ３を介してワイヤボンディングする。各半導体素子２０ａ，２０ｂの各電極２１ａ，２１ｂ及び電極２２と接続するインナーリード１１ａ，１１ｂ，１１ｃは、いずれもダイパットエリア１０と電気的，熱的不連続なので、前記同様半田処理工程においていずれの各インナーリード間で熱的格差は生じない。
図５は、図４に示した半導体素子２０（２０ａ，２０ｂ）において、素子の上下面を反転（電極の極性を反転）して搭載した状態の半導体装置を示すものである。
リードフレーム１は前述の如く、高耐熱性樹脂３０にて予めモールドされている。そしてダイパットエリア１０上に半導体素子２０を搭載する。半導体素子２０の下面側Ｐ電極２２ａ，２２ｂとインナーリード１１ｂ，１１ｃをモールドの開口３０ｂ，３０ｃを介して各ワイヤＷ２，Ｗ３により各々ワイヤボンディングする。
一方半導体素子２０の上面側に設けられた共通のＮ電極２２は、インナーリード１１ａとモールドの開口３０ａを介してワイヤＷ１によりワイヤボンディングする。
以上によりＣＤ／ＤＶＤ用２波長の半導体素子を搭載した半導体装置が形成される。
尚図示された３０ｄ，３０ｅは半導体装置の外装部を形成する為の蓋体（図示せず）を掛着する為の突起である。
上記構成の半導体装置において、いずれのインナーリード１１ａ，１１ｂ，１１ｃもダイパットエリア１０と熱的に不連続の為、各半導体装置をプリント基板等に半田処理するに際し前述通り各インナーリード１１ａ，１１ｂ，１１ｃは略同一温度にて処理することができる。
本発明に係わるリードフレームを示す図である。 本発明に係わる半導体装置の実施の形態を示す一部省略拡大図である。 本発明に係わる半導体装置の他の実施の形態を示す入部省略拡大図である。 本発明に係わる半導体装置の新城に他の実施の形態を示す一部省略拡大図である。 本発明に係わる半導体装置の更に別の実施の形態を示す一部省略拡大図である。 従来のリードフレームを示す図である。 従来の半導体素子を実装状態を説明する図である。
符号の説明
１…リードフレーム、１０…ダイパットエリア、１１ａ，１１ｂ，１１ｃ…インナーリード、１３…不連続部、２０…半導体素子、３０…高耐熱性樹脂、Ｗ１，Ｗ２，Ｗ３…ワイヤ

Claims (3)

  1. 半導体素子を搭載する為のダイパットエリアと、
    前記半導体素子の電極と電気的に接続するインナーリードとを有するリードフレームであって、
    前記ダイパットエリアと前記インナーリードとは不連続に形成されていることを特徴とする半導体素子搭載のリードフレーム。
  2. ダイパットエリアとインナーリードとが不連続に形成されたリードフレームのダイパットエリア上に半導体素子を搭載し、
    前記半導体素子の電極とインナーリードとをワイヤーボンディングにより接続したことを特徴とする半導体装置。
  3. 半導体素子とインナーリードとが一体的に樹脂モールドされていることを特徴とする請求項２記載の半導体装置。
JP2004202701A 2004-07-09 2004-07-09 半導体素子搭載のリードフレームとそれを用いた半導体装置 Pending JP2006024812A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004202701A JP2006024812A (ja) 2004-07-09 2004-07-09 半導体素子搭載のリードフレームとそれを用いた半導体装置
KR1020050061439A KR101161448B1 (ko) 2004-07-09 2005-07-08 반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체장치
CNB2005100832795A CN100373717C (zh) 2004-07-09 2005-07-08 搭载半导体元件的引线框架和使用该引线框架的半导体器件
TW094123210A TW200625292A (en) 2004-07-09 2005-07-08 Lead frame for semiconductor element and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004202701A JP2006024812A (ja) 2004-07-09 2004-07-09 半導体素子搭載のリードフレームとそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2006024812A true JP2006024812A (ja) 2006-01-26

Family

ID=35797857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004202701A Pending JP2006024812A (ja) 2004-07-09 2004-07-09 半導体素子搭載のリードフレームとそれを用いた半導体装置

Country Status (4)

Country Link
JP (1) JP2006024812A (ja)
KR (1) KR101161448B1 (ja)
CN (1) CN100373717C (ja)
TW (1) TW200625292A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644160B2 (ja) * 2010-04-06 2014-12-24 三菱電機株式会社 半導体レーザ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329564A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 半導体装置およびリ−ドフレ−ム
JP3251003B2 (ja) * 1989-12-18 2002-01-28 ソニー株式会社 半導体レーザ装置及び光学記録再生装置
KR100195513B1 (ko) * 1996-10-04 1999-06-15 윤종용 반도체 칩 패키지
JP2000228467A (ja) * 1998-12-02 2000-08-15 Toshiba Corp 半導体封止用樹脂組成物及び半導体装置とその製造方法
DE60129991T2 (de) * 2000-07-17 2008-04-30 Sanyo Electric Co., Ltd., Moriguchi Halbleiterlaservorrichtung
JP3853279B2 (ja) * 2002-02-01 2006-12-06 シャープ株式会社 半導体レーザ装置及びその製造方法、並びにそれを用いた光ピックアップ
JP3737769B2 (ja) * 2002-03-28 2006-01-25 株式会社東芝 半導体レーザ装置
JP3838178B2 (ja) * 2002-08-29 2006-10-25 ソニー株式会社 半導体装置
JP2004128342A (ja) * 2002-10-04 2004-04-22 Sharp Corp レーザドライバ内蔵半導体レーザ装置およびそれを備えた電子機器

Also Published As

Publication number Publication date
KR101161448B1 (ko) 2012-07-02
KR20060049943A (ko) 2006-05-19
CN100373717C (zh) 2008-03-05
CN1719676A (zh) 2006-01-11
TW200625292A (en) 2006-07-16

Similar Documents

Publication Publication Date Title
JP3910144B2 (ja) 半導体発光装置およびその製造方法
US6465276B2 (en) Power semiconductor package and method for making the same
JP2006049442A (ja) 半導体発光装置およびその製造方法
JP2007329516A (ja) 半導体発光装置
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP2007073836A (ja) 光結合素子、光結合素子の製造方法及び光結合素子を搭載した電子機器
TW200913221A (en) LED light source module and manufacturing method thereof, LED backlight module
WO2009130743A1 (ja) 光素子用パッケージ、半導体発光装置および照明装置
JP2006012868A (ja) 半導体発光素子用パッケージおよびそれを用いた半導体発光装置
JP2008187101A (ja) 半導体装置及び半導体装置の実装構造
WO2011083703A1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
EP2639841B1 (en) Light-emitting device, and method for manufacturing circuit board
US20100018047A1 (en) Surface mount package
JP2007012979A (ja) 半導体素子および半導体素子の製造方法
JP2012190970A (ja) 発光素子用パッケージ及びそれを用いた発光装置
JP2006024812A (ja) 半導体素子搭載のリードフレームとそれを用いた半導体装置
JP2007067452A (ja) 半導体発光装置
JP5359135B2 (ja) 発光装置
JP4408931B2 (ja) 半導体発光装置
JP2009158769A (ja) 半導体装置
JP2007048937A (ja) 半導体レーザおよびその製法
JP2006286679A (ja) 半導体装置およびその製造方法
JP2007329515A (ja) 半導体発光装置
JP2006186000A (ja) 高出力半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007