JPS6329564A - 半導体装置およびリ−ドフレ−ム - Google Patents

半導体装置およびリ−ドフレ−ム

Info

Publication number
JPS6329564A
JPS6329564A JP17162686A JP17162686A JPS6329564A JP S6329564 A JPS6329564 A JP S6329564A JP 17162686 A JP17162686 A JP 17162686A JP 17162686 A JP17162686 A JP 17162686A JP S6329564 A JPS6329564 A JP S6329564A
Authority
JP
Japan
Prior art keywords
collector
wire
lead
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17162686A
Other languages
English (en)
Inventor
Shuichi Sakai
修一 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17162686A priority Critical patent/JPS6329564A/ja
Publication of JPS6329564A publication Critical patent/JPS6329564A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特にモータ制御等に用いられるパ
ワートランジスタ等の半導体装置およびこの半導体装置
の組立に用いられるリードフレームに関する。
〔従来の技術] 電子機器の電力制御にパワートランジスタが使用されて
いる。電力用トランジスタについては、工業調査会発行
[電子材料J 1980年4月号、昭和55年3月1日
発行、P65〜P73に記載されている。この文献には
、電力用トランジスタ(パワートランジスタ)として、
オーディオ用高周波高出力トランジスタ、高耐圧スイッ
チングトランジスタ、電源用高速スイソチングトランジ
スタ、モータ制御用大電力トランジスタが紹介されてい
る。これらのパワートランジスタを構成するチップ(素
子)は、コレクタ領域の一部の表層部分にベース領域を
有するとともに、このベース領域の一部表層文にエミッ
タ領域を有する構造となり、チップの主面にエミッタ電
極およびベース電極を有し、チップの裏面、すなわち、
下面はコレクタ電極となっている。
ここで、パワートランジスタの概要について、第4図を
参照しながら簡単に説明する。第4図はnpn形パワー
トランジスタの模式的な図であるが、パワートランジス
タチップ(以下単にチップとも称する。)1は、n+の
シリコンからなる基板2と、この基板2の主面に形成さ
れたn形のエピタキシャル層3とによって形成されてい
る。前記基牟反2およびエピタキシャル層3はコレクタ
領域となることから、前記エピタキシャル層30表層部
には部分的にp形のベース領域4が設けられているとと
もに、このベース領域4の表層部には、n形のエミッタ
領域5が設けられている。また、前記エミッタ領域5お
よびベース領域4上には、エミッタ電極6.ベース電極
7がそれぞれ設けられている。これらの電極には、エミ
ッタ用ワイヤ8、ベース用ワイヤ9が接続される。また
、基板2の裏面には、コレクタ電極10が設けられてい
る。
一方、パワートランジスタのパンケージ形態としては、
一般に金属キャンプで封止するキャン封止、レジンで封
止するレジンパッケージ等が知られている。レジンパッ
ケージについては、工業調査会発行[電子材料J 19
81年11月号昭和56年11月1日発行、P42〜P
46に記載されている。この文献には、封止樹脂(パッ
ケージ)から3本のリードを有するTO−220型のパ
ワートランジスタが記載されている。前述の構造のチッ
プlを組み込んだパワートランジスタ12は、第5図に
示されるような構造となっている。すなわち、レジンか
らなるパンケージ13の一側面には、相互に平行に延在
する3本のリード14が突出している。中央のリード1
4はコレクタリード15となり、パッケージ13内に延
在する先端には、幅広のヘッダと呼称される固定部16
が設けられている。この固定部16上には、チップlが
コレクタ電極10を介して機械的かつ電気的に接続され
ている。また、この固定部16は放熱板となることから
、固定部16の裏面はパッケージ13から露出するとと
もに、先端はパフケージ13から突出している。また、
コレクタリード15の両側のり−ド14、すなわち、エ
ミッタリード17およびベースリード18の内端は、途
中で階段状に一段上がって延在するとともに、それぞれ
チップ1のエミッタ電極6あるいはベース電極7に一端
が接続されるエミッタ用ワイヤ8.ベース用ワイヤ9が
接続されている。
〔発明が解決しようとする問題点〕
前述のようなレジンパッケージ構造のパワートランジス
タは、回路でトランジスタが壊れた場合、トランジスタ
のベースリードに電気的に繋がるドライブ回路にまでそ
の損傷が及ぶことが多く、修理上安全上問題があること
が本発明者によってあきらかにされた。
すなわち、第6図はパワートランジスタ12の使用例を
記載した一部の等価回路である。パワートランジスタ1
2は、その使用にあっては、コレクタ(C)にモータ等
の負荷りが接続され、電源電圧Vccが加えられるとと
もに、ベース(B)にはドライブ回路19が接続され、
かつエミッタ(E)は接地される。なお、同図の20は
電源平滑コンデンサである。
このような回路にあって、パワートランジスタ12が動
作中に破壊した場合、前述のようにヘッダとコレクタリ
ード15は繋がっていることがら、ショートモードとな
り、コレクタとエミッタ間に大電流が流れ、エミッタの
ボンディングワイヤ、すなわちエミッタ用ワイヤ8が溶
断してしまう。
また、チップ1の接合は前述のショートで破壊されるた
め、チップのコレクタ、エミッタ、ベースは導通状態と
なる。一方、前述のようにエミッタ用ワイヤ8が溶断す
ると、コレクタに印加されている高電圧かベースに流れ
、ベースに接続されている回路、すなわち前段のドライ
ブ回路19が、この高電圧によって破壊されてしまうこ
とがわかった。
なお、電界効果トランジスタの場合も同様な現象が生じ
る。すなわち、電界効果トランジスタのソース・ドレイ
ン間に過電流が流れるとショート現象が発生する。この
結果、ショート時の破壊エネルギーが高いことから素子
全体が壊れ、ゲートを構成する/1等の導体が消失して
しまい、えぐれ部分(空隙部分)が発生する。このえぐ
れ部分には、多数のセルが存在することから、このセル
部分に大電流が流れ、ゲートの前段の回路が破壊される
また、前述のようなパワートランジスタ12の破壊は、
高電圧である故に熱のため爆発を起こし、大きな音を発
するだけでなくパンケージを形作るレジンが周囲に飛び
敗る場合もあり、安全上も好ましくない。
本発明の目的は過電流による素子破壊が生じても、ドラ
イブ回路を破損させることのない半導体装Tを提供する
ことにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明のパワートランジスタは、チップを主
面に固定し、かつチップのコレクタ領域と導通状態とな
るヘッダと、コレクタリードとは一体とはならず不連続
となり、パッケージ内でコレクタ用ワイヤを介して電気
的に繋がっている。
また、このコレクタ用ワイヤはチップのエミッタ電極と
エミッタリードを繋ぐエミンタワイヤよりも細くなって
いる。
〔作用〕
上記した手段によれば、エミッタ接地で使用されるパワ
ートランジスタは、過負荷によって過電流がエミッタ・
コレクタ間に流れた場合、接合の破壊が生じると同時に
、コレクタリードとヘッダを電気的に接続するコレクタ
用ワイヤが溶断する結果、過電流はベース・コレクタ間
には流れず、トランジスタの破壊だけでおさまり、ベー
ス前段のドライブ回路は破損されなくなる。
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
第1図は本発明の一実施例によるパワートランジスタを
示す斜視図、第2図は同じく過電流によって損傷を受け
たパワートランジスタを示す斜視図、第3図は同じくパ
ワートランジスタの組立に用いられるリードフレームを
示す斜視図である。
この実施例のパワートランジスタ12は、第1図に示す
ように、レジンからなるパンケージ13の一側から平行
に3本のり−ド14を突出させた構造となっている。中
央のリード14はコレクタリード15となるとともに、
右側のリード14はベースリード18となり、かつ左側
のリード14はエミッタリード17となっている。前記
コレクタリード15のパンケージ13内に延在する先端
延長上には、ヘッダと呼称される導電体からなる固定部
16が配設されている。したがって、このコレクタリー
ド15とへノダ16とは、不連続となっていて、直接に
は電気的に接続されていない。
しかし、このコレクタリード15とヘッダ16とは、ワ
イヤ、すなわち、コレクタ用ワイヤ21によって電気的
に接続されている。
一方、前記ヘッダ16の主面には、パワートランジスタ
チップ(チップ1)が固定されている。
チップ1は、第4図に示されるように、裏面側がコレク
タ電極10となっていることから、チップlが図示しな
いソルダー等を介してヘッダ16に固定されることによ
って、チップ1のコレクタ電極10がヘッダ16に電気
的に接続されることとなる。したがって、ヘッダ16と
コレクタリード15はコレクタ用ワイヤ21によって相
互に電気的に接続されることとなる。
他方、両側のり−ド14、すなわち、エミッタリード1
7およびベースリード18のパノケージ13内に延在す
る先端部分は、途中で一段高く折れ曲がり、エミッタリ
ード17およびベースリード18がパッケージ13から
抜は難くなっている。
これらエミッタリード17およびベースリード18の内
端と、これに対応するチップ1の電極、すなわち、エミ
ッタ電極6およびベース電極7とは、ワイヤ、すなわち
、エミッタ用ワイヤ8.ベース用ワイヤ9で相互に電気
的に接続されている。
また、前記ヘッダ16の裏面はパンケージ13から露出
するとともに、先端はパッケージ13から突出していて
、実装時、このヘッダ16を介してチップ1内で発熱さ
れた熱を効率よく放散するようになっている。
なお、前記パフケージ13の両端部分には、組立前まで
の間、ヘッダ16を支持していた支持片22の分断片が
露出するようになっている。
つぎに、このトランジスタの組立について説明する。
すなわち、このトランジスタの組立にあっては、リード
フレーム23と呼ばれる導電性の部品が用いられる。こ
のリードフレーム23は、鉄−ニノケル系合金、銅系合
金等の0.1〜0.2mm程度の厚さの薄い金属板をエ
ツチングあるいはプレス等によって所望パターンに形成
することによって得られる。そして、この実施例で用い
るリードフレーム23は、第3図に示されるように、一
対の平行に延在する2木の細い外枠24と、この外枠2
4を定間隔個所で連結する内枠25と、外枠24および
内枠25とによって囲まれる領域内に配置されるリード
14および幅広のヘッダ16とからなっている。リード
14は、一方の外枠24の内側から内枠25に沿って平
行に3本延在している。3木のり−ド14は、一対の内
枠25間に亘って延在するダム26によって支持されて
いる。
このダム26は、リードフレーム23の補強部材となる
とともに1、レジンでリードフレーム23の所定部分を
モールドした際、溶けたレジンの流出を防止するダムの
役割を果たす。
前記中央のり一ド14はコレクタリード15となるが、
この実施例では、コレクタリード15は、コレクタリー
ド15の延長上に位置するヘッダ(固定部)16とは、
直接繋がっておらず、不連続状態となっている。このた
め、前記ヘッダ16は外枠24に支持片27を介して支
持されるようになっている。また、両側のリード14は
それぞれエミッタリード17およびベースリード18と
なるとともに、前記ダム26からヘッダ16側に延在す
る先端部分は階段状に一段上方に延在している。
このようなリードフレーム23を用いて、パワートラン
ジスタ12を組み立てる場合、最初にボンディングが行
われる。ボンディングの最初は前記ヘッダ16の主面へ
のチップ1の固定である。
その後、チップ1のエミッタ電極6とエミッタリード1
7の内端とをエミッタ用ワイヤ8で電気的に1妾続する
とともに、ベース電極7とベースリード18の内端とを
ベース用ワイヤ9で電気的に接続する。また、チップ1
のコレクタ電極10はヘッダ16に直接接続されるが、
このヘッダ16はコレクタリード15とは一体となって
いない。そこで、コレクタリード15の内端とへノダ1
6とをコレクタワイヤ21で電気的に接続する。この際
、コレクタワイヤ21はエミッタ用ワイヤ8よりも直径
が細(、コレクタリード15とエミッタリード17との
間に過電流が流れた場合、エミッタリード17に繋がる
エミッタ用ワイヤ8が溶断する前に、コレクタワイヤ2
1がン容断するようになっている。
つぎに、このリードフレーム23は、たとえば、トラン
スファモールディング装置によってヘッダ16の主面側
が部分的にモールドされる。この結果、ヘッダ16上の
チップl、チップ1に内端を臨ませるリード14の内端
部分、エミッタ用ワイヤ8.ベース用ワイヤ9.コレク
タ用ワイヤ21等がレジンからなるパッケージ13で封
止される。
この際、ヘッダ16の裏面はパッケージ13から露出す
るとともに、ヘッダ16の先端はパッケージ13から突
出するようにパンケージングされる。
つぎに、前記ダム26が切断除去されるとともに、各リ
ード14や支持片22.27は、外枠24や内枠25か
ら分断され、第1図に示されるようなパワートランジス
タ12が組み立てられる。
このようなパワートランジスタ12を、第6図に図に示
すような回路に組み込み、モータ等の負荷りを動作させ
る。この際、何等かのトラブルで過負荷が生じ、コレク
タとエミッタ間に過電流が流れた場合、第2図に示され
るように、コレクタ用ワイヤ21はエミッタ用ワイヤ8
りも細いため溶断し、コレクタリード15とヘッダ16
、換言するならば、コレクタ部分が一部で切れた状態(
コレクタオープン)となり、ベース側にその後大電流は
流れなくなる。したがって、パワートランジスタ12が
ショートモードで破壊しても、ベース側には大電流は流
れないため、ベース前段のドライブ回路19の破損は生
じなくなる。これは、パワートランジスタ12の破1員
に伴って他の付帯回路部品が破損しないこととなり、修
理が簡単であるとともに1、修理費用が安くなることを
意味し好ましい。
また、パワートランジスタ12がショートモードで破壊
する際、コレクタ用ワイヤ21が溶断しコレクタがオー
プンとなるため、その後にパッケージ13内で大電流が
流れて爆発が起きるようなこともないことから、従来の
ように、パワートランジスタ12の破壊時に大きな爆発
音を発じたり、パッケージを形作るレジンが飛び敗るよ
うなこともなくなり安全性も高い。
このような実施例によれば、つぎのような効果が得られ
る。
(1)本発明のパワートランジスタは、チップのエミッ
タ、ベース、コレクタ各部はエミッタリード、ベースリ
ード。コレクタリードとの間にそれぞれエミッタ用ワイ
ヤ、ベース用ワイヤ、コレクタ用ワイヤを介在させて電
気的に2がっているとともに、コレクタ用ワイヤはエミ
ッタ用ワイヤよりも細くなっており、過電流がエミッタ
・コレクタ間に流れた場合、コレクタ用ワイヤが溶断す
るため、パワートランジスタが破壊してもベース前段の
回路を破損させることはないという効果が得られる。
(2)上記(1)により、本発明のパワートランジスタ
は過電流が流れた場合、コレクタ用ワイヤが溶断してコ
レクタオーブンとなるため、その後ベース・コレクタ間
に大電流が流れることもないことから、レジン飛散や大
きな爆発音を発する爆発も起きず安全であるという効果
が得られる。
(3)上記(1)により、本発明のパワートランジスタ
は過電流によってパワートランジスタのみが破壊し、パ
ワートランジスタに連なる回路構成部品が破壊しないた
め、電子機器の被害を少なくできるという効果が得られ
る。
(4)本発明のリードフレームは、リードとヘッダとは
連結されておらず、パワートランジスタの組立時にワイ
ヤによって始めて電気的に接続される構造となっている
ことから、上記(3)のように、パワートランジスタ自
身の破壊時に他の回路部品を損傷することがないという
効果が得られる。
(5)上記(1)〜(4)により、本発明によれば、過
電流によるパワートランジスタの破壊は、他の回路構成
部品をt員傷させることなくかつ安全に破壊するという
相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではな(、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、コレクタ用ワ
イヤ21がベース用ワイヤ9よりも早く)専断するよう
にするために、ベース用ワイヤ9の使用本数を多くして
も前記実施例同様な効果が得られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラパワート
ランジスタに適用した場合について説明したが、それに
限定されるものではなく、たとえば、パワーMO3FE
T、ハイブリッドTO等他の電子部品にも適用できる。
〔発明の効果〕
このような実施例によれば、つぎのような効果が得られ
る。
本発明のパワートランジスタは、チップを主面に固定し
、かつチップのコレクタ領域と導通状態となるヘッダと
、コレクタリードとは一体とはならず不連続となり、パ
ッケージ内でコレクタ用ワイヤを介して電気的に繋がっ
ている。また、このコレクタ用ワイヤはチップのエミッ
タ電極とエミッタリードを繋ぐエミッタワイヤよりも細
くなっている。したがって、エミッタ接地で使用される
パワートランジスタは、過負荷によって過電流がエミッ
タ・コレクタ間に流れた場合、接合の破壊が生じると同
時に、コレクタリードとヘッダを電気的に接続するコレ
クタ用ワイヤが溶断する結果、過電流はベース・コレク
タ間には流れず、トランジスタの破壊だけでおさまり、
ベース前段のドライブ回路は破損されなくなる。
【図面の簡単な説明】
第1図は本発明の一実施例によるパワートランジスタを
示す斜視図、 第2図は同じく過電流によって損傷を受けたパワートラ
ンジスタを示す斜視図、 第3図は同じくパワートランジスタの組立に用いられる
リードフレームを示す斜視図、第4図はパワートランジ
スタチップの概要を示す模式的断面図、 第5図は従来のパワートランジスタを示す斜視図、 第6図はパワートランジスタの使用例を示す等価回路で
ある。 1・・・パワートランジスタチップ(チップ)、2・・
・基キ反、3・・・エピタキシャル層、4・・・ベース
領域、5・・・エミッタ領域、6・・・エミッタ電極、
7・・・ベース電極、8・・・エミッタ用ワイヤ、9・
・・ベース用ワイヤ、10・・・コレクタ電極、12・
・・パワートランジスタ、13・・・パフケージ、14
・・・り一ド、15・・・コレクタリード、16・・・
ヘッダ、17・・・エミッタリード、18・・・ヘース
リード、19・・・ドライブ回路、20・・・電源平滑
コンデンサ、21・・・コレクタ用ワイヤ、22・・・
支持片、23・・・リードフレーム、24・・・外枠、
25・・・内枠、26・・・ダム、27・・・支持片。 第   1  図 第  2  図 ・々 /6−′\・・//゛ 第  3  図

Claims (1)

  1. 【特許請求の範囲】 1、負荷側に接続される半導体装置の端子の一部がワイ
    ヤで構成されているとともに、このワイヤは過電流に対
    して回路内で最初に溶断するように構成されていること
    を特徴とする半導体装置。 2、導電性の固定部と、この固定部の主面に固定されか
    つ一部の電極が固定部と電気的に接続されているチップ
    と、前記チップの各電極と電気的に接続されているリー
    ドと、を有する半導体装置であって、前記固定部とリー
    ドとはワイヤを介して電気的に接続され、かつこのワイ
    ヤは他のリードとチップの電極を接続するワイヤよりも
    早く溶断するようになっていることを特徴とする特許請
    求の範囲第1項記載の半導体装置。 3、半導体装置の組立に使用されるリードフレームであ
    って、主面にチップを固定する導電性の固定部と、半導
    体装置の組立後は前記固定部と電気的に導通状態となる
    リードとを有するリードフレームであって、前記固定部
    とリードとは一部で不連続となっていることを特徴とす
    るリードフレーム。
JP17162686A 1986-07-23 1986-07-23 半導体装置およびリ−ドフレ−ム Pending JPS6329564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17162686A JPS6329564A (ja) 1986-07-23 1986-07-23 半導体装置およびリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17162686A JPS6329564A (ja) 1986-07-23 1986-07-23 半導体装置およびリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6329564A true JPS6329564A (ja) 1988-02-08

Family

ID=15926666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17162686A Pending JPS6329564A (ja) 1986-07-23 1986-07-23 半導体装置およびリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6329564A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283972A (ja) * 2009-07-30 2009-12-03 Sanyo Electric Co Ltd 半導体装置の製造方法
KR101161448B1 (ko) * 2004-07-09 2012-07-02 소니 주식회사 반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161448B1 (ko) * 2004-07-09 2012-07-02 소니 주식회사 반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체장치
JP2009283972A (ja) * 2009-07-30 2009-12-03 Sanyo Electric Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3516789B2 (ja) 半導体パワーモジュール
JP6824422B2 (ja) 電力変換装置
JP4924411B2 (ja) 電力半導体装置
US5682057A (en) Semiconductor device incorporating a temperature fuse
JPH0722576A (ja) 半導体パワーモジュールおよび複合基板、並びに半導体パワーモジュールの製造方法
JP2008235502A (ja) 樹脂封止型半導体装置
JP2007236044A (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
US20150221580A1 (en) Semiconductor device and manufacturing method of the same
JP5781185B1 (ja) 樹脂封止型半導体装置
JP2007173703A (ja) 半導体装置
JP2003188336A (ja) サーミスタ内蔵電力用半導体モジュール
CN116646326B (zh) 智能功率模块和具有其的电子设备
JPS6329564A (ja) 半導体装置およびリ−ドフレ−ム
US4947237A (en) Lead frame assembly for integrated circuits having improved heat sinking capabilities and method
JP2003068967A (ja) 半導体装置
JP6797289B2 (ja) 電力変換装置
EP0305993A2 (en) Power semiconductor device having electrode structures
JP3848350B2 (ja) 半導体装置
JPH1197598A (ja) 半導体装置
JP3507714B2 (ja) マルチチップモジュール型半導体装置
JP3525823B2 (ja) 相補型igbtの実装構造
JP2004048084A (ja) 半導体パワーモジュール
JPH06132468A (ja) 半導体装置
JP3991581B2 (ja) Ssr
US10847489B2 (en) Semiconductor device