KR101161448B1 - 반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체장치 - Google Patents

반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체장치 Download PDF

Info

Publication number
KR101161448B1
KR101161448B1 KR1020050061439A KR20050061439A KR101161448B1 KR 101161448 B1 KR101161448 B1 KR 101161448B1 KR 1020050061439 A KR1020050061439 A KR 1020050061439A KR 20050061439 A KR20050061439 A KR 20050061439A KR 101161448 B1 KR101161448 B1 KR 101161448B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
die pad
lead frame
inner lead
pad region
Prior art date
Application number
KR1020050061439A
Other languages
English (en)
Other versions
KR20060049943A (ko
Inventor
게이지 사또오
히또시 도몬
마사히꼬 가시마
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060049943A publication Critical patent/KR20060049943A/ko
Application granted granted Critical
Publication of KR101161448B1 publication Critical patent/KR101161448B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명의 과제는 다이패드 영역과 내측 리드 사이에 불연속부를 설치함으로써, 내측 리드의 납땜 처리시에 있어서의 내측 리드로부터 다이패드 영역으로의 열방산을 방지하는 것이다.
반도체 소자를 탑재하기 위한 다이패드 영역(10)과 내측 리드(11)를 불연속으로 형성한 리드 프레임(1)을 제공한다.
다이패드 영역, 내측 리드, 리드 프레임, 반도체 소자, 와이어

Description

반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체 장치{LEAD FRAME MOUNTED WITH SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR DEVICE USING THE SAME}
도1은 본 발명에 관한 리드 프레임을 도시한 도면.
도2는 본 발명에 관한 반도체 장치의 실시 형태를 도시한 일부 생략 확대도.
도3은 본 발명에 관한 반도체 장치의 다른 실시 형태를 도시한 일부 생략 확대도.
도4는 본 발명에 관한 반도체 장치의 새로운 다른 실시 형태를 도시한 일부 생략 확대도.
도5는 본 발명에 관한 반도체 장치의 또 다른 실시 형태를 도시한 일부 생략 확대도.
도6은 종래의 리드 프레임을 도시한 도면.
도7은 종래의 반도체 소자의 실장 상태를 설명한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 리드 프레임
10 : 다이패드 영역
11a, 11b, 11c : 내측 리드
13 : 불연속부
20 : 반도체 소자
30 : 고내열성 수지
W1, W2, W3 : 와이어
[문헌 1] 일본 특허 제3251003호 공보
본 발명은 반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체 장치에 관한 것이다.
반도체 소자를 탑재하기 위한 리드 프레임은 소정의 형상의 박판 형상 도전 재료로 이루어진다.
예를 들어, 하기 특허 문헌 1의 도1에 도시된 바와 같이 반도체 레이저 소자(1)의 반도체 베이스 부재와 다이본드 접속하기 위한 다이패드 영역과 이 다이패드 영역에 연속 설치된 내측 리드[캐소드 단자(2a)]와 또한 다이패드 영역과 이격하고 또한 반도체 레이저 소자(1)의 전극과 와이어 본딩 접속하는 내측 리드[애노드 단자(3)]로 이루어진다.
즉, 도6에 도시한 바와 같이 리드 프레임(50)에는 반도체 소자를 다이본드 접속하기 위한 다이패드 영역(51)과 이 다이패드 영역(51)에 전기적으로 연속된 내측 리드(52)와 반도체 소자의 전극과 와이어 본딩 접속하기 위한 내측 리드(53, 54)가 설치되어 있다.
이러한 리드 프레임(50)에 대해 도7에 도시한 바와 같은 반도체 소자(55)를 탑재하기 위해서는, 우선 다이패드 영역(51) 상에서 반도체 소자(55)를 다이 본딩 접속한다. 그러면 반도체 소자 중 1개의 전극은 내측 리드(52)와 전기적으로 접속된다.
한편, 내측 리드(53)는 다이패드 영역(51)과 불연속으로 형성되어 있고, 반도체 소자의 다른 전극(56)과 와이어(W)에 의해 와이어 본딩 접속된다.
이와 같이 반도체 소자(55)의 전극과 리드 프레임(50)의 각 내측 리드(52, 53)는 다이 본딩과 와이어 본딩에 의해 전기적으로 접속된다. 그리고, 이 리드 프레임(50)은 미리 수지 몰드화되어 있다.
[특허 문헌 1]
일본 특허 제3251003호 공보
상기 구성의 리드 프레임에 있어서는, 다이패드 영역과 연속 설치하는 내측 리드와, 다이패드 영역과는 분리되어 전기적, 온도적으로 불연속인 내측 리드가 형성되어 있다. 따라서 반도체 소자를 탑재한 이러한 리드 프레임의 각 내측 리드를 소정 온도의 납땜 플로우로 처리하는 경우에는, 다이패드 영역과 연속 설치한 내측 리드와 불연속인 내측 리드에서는 열적으로 큰 격차가 발생된다.
즉 양 내측 리드를 동일한 온도 하에서 납땜할 때에, 다이패드 영역과 연속 설치한 내측 리드에서는 다이패드 영역에 대해 열이 전도됨으로써 그 만큼 열방산 이 발생되고, 불연속인 내측 리드에 대해 납땜 온도는 낮아져 납땜 강도 부족이나 납땜 시간의 장시간화가 발생된다.
또는 탑재하고 있는 반도체 소자에 대해서도 열적 손상을 주게 되기도 한다.
본 발명은 상기한 상황에 비추어 이루어진 것이며, 납땜 처리 공정에 있어서 각 내측 리드에 열적 격차를 발생시키는 일이 없고, 또한 반도체 소자에 대해서도 열적 손상을 주는 일이 없는 리드 프레임과 그것을 이용한 반도체 장치를 제공한다.
상기한 과제를 해결하기 위해, 본 발명에 따른 리드 프레임은 반도체 소자를 탑재하기 위한 다이패드 영역과, 상기 반도체 소자의 전극과 전기적으로 접속하는 내측 리드를 갖는 리드 프레임으로서, 상기 다이패드 영역과 상기 내측 리드는 불연속으로 형성되며, 상기 다이패드 영역 외의 부분은 고내열성 수지에 의해 몰드되며, 상기 반도체 소자의 전극과 상기 내측 리드를 전기적으로 접속하기 위한 개구를 포함하는 것을 특징으로 한다.
또한 마찬가지로, 본 발명에 따른 반도체 장치는, 상기 리드 프레임의 다이패드 영역 상에 반도체 소자를 탑재하고, 상기 반도체 소자의 전극과 상기 내측 리드를 와이어 본딩에 의해 접속한 것을 특징으로 하는 것이다.
이러한 본원 발명에 의해 다이패드 영역과 리드 프레임이 전기적, 열적으로도 불연속이 되어 다이패드 영역을 거친 열방산이 없어져, 각 리드 프레임은 균일한 온도로 납땜 처리를 행하는 것이 가능해진다.
이하, 본 발명에 관한 반도체 소자 탑재의 리드 프레임 및 그것을 이용한 반 도체 장치의 적합한 실시 형태를, 도면을 참조하여 설명한다.
도1은 본 발명에 관한 리드 프레임(1)을 도시한 것이다. 이 리드 프레임(1)은 박판 형상 도전 재료에 대해 프레스 펀칭이나 전식(電食) 등의 수단을 행함으로써 형성되어 있다. 즉, 주된 구성은 반도체 소자를 다이 본딩(탑재)하기 위한 다이패드 영역(10)과, 반도체 소자의 전극과 통전하기 위한 내측 리드(11a, 11b)로 이루어진다. 각 내측 리드(11a, 11b)는 모두 반도체 소자의 전극에 통전하기 위한 것으로, 다이패드 영역(10)과는 전기적, 열적으로 도통하지 않도록 절결된 불연속부(13)를 갖는다.
도2는 상기 구성의 리드 프레임(1)에 반도체 소자(20)를 탑재한 반도체 장치를 설명하는 일부 생략 확대도이다.
리드 프레임(1)은 고내열성 수지(30)(도면의 1점 쇄선 참조)에 의해 미리 몰드되어 있다. 고내열성 수지(30)는 다이패드 영역(10)을 제외하고 몰드하고, 또한 각 내측 리드에 접속시키기 위한 개구(30a, 30b, 30c)를 설치하고 있다. 이 몰드에 의해 내측 리드(11a, 11b)의 변형이나 본딩시의 요동이 제어된다.
탑재되는 반도체 소자(20)로서는, 광학 기록 재생 장치의 광원으로서 이용되는 반도체 레이저 소자가 있다. 이 반도체 소자(20)의, 예를 들어 하면에 설치된 N전극을 다이패드 영역(10) 상에 다이 본딩한다. 그리고 고내열성 수지(30)의 개구(30a)를 통해, 상기 다이패드 영역(10)과 내측 리드(11a)를 와이어(W1)에 의해 와이어 본딩한다.
마찬가지로 반도체 소자(20)의, 예를 들어 상면에 설치된 P전극과 내측 리드(11b)를 몰드의 개구(30b)를 통해 와이어(W2)에 의해 와이어 본딩한다. 이에 의해, 반도체 소자(20)를 리드 프레임(1)에 탑재한 반도체 장치가 형성된다.
상기 구성의 반도체 장치를 프린트 기판 등에 실장할 때, 내측 리드(11a, 11b)에 납땜 처리를 행해도 불연속부(13)를 가지므로, 각 내측 리드(11a, 11b)의 땜납 온도는 다이패드 영역(10)에 도통하여 방산되는 일은 없으며, 동일한 온도로 납땜 처리되게 된다.
도3은 도2와 대략 동일한 탑재 상태를 설명하는 것으로, 다이패드 영역(10)에 대해 직접 와이어 본딩하는 것은 아니며, 별도 설치한 전극(22)을 통해 와이어(W2)에 의해 내측 리드(11b)와 본딩한다.
이 경우도 상기와 마찬가지로 내측 리드(11a)는 다이패드 영역(10)과 전기적, 열적 불연속이므로 땜납 처리에 있어서 내측 리드(11a와 11b)에는 열적 격차가 발생하지 않는다.
도4는 도1에 도시한 리드 프레임(1)의 다이패드 영역(10)에, 예를 들어 복수의 반도체 소자를 탑재한 형태를 도시한 것이다.
반도체 소자(20a)의 예로서 DVD용 적색의 반도체 레이저 소자가, 또한 반도체 소자(20b)로서 CD용 적외용 반도체 소자가 이용된다.
이 경우도 상기와 마찬가지로, 미리 리드 프레임(1)의 일부를 고내열성 수지로 몰드해 두고, 다이패드 영역(10)에 직접 혹은 별도 설치한 전극(22)과 내측 리드(11a)를 와이어(W1)를 통해 와이어 본딩한다. 그리고 반도체 소자(20a)의 다른 전극(21a)과 내측 리드(11b) 및 반도체 소자(20b)의 다른 전극(21b)과 내측 리드(11c)를 각각 와이어(W2, W3)를 통해 와이어 본딩한다. 각 반도체 소자(20a, 20b)의 각 전극(21a, 21b) 및 전극(22)과 접속하는 내측 리드(11a, 11b, 11c)는 모두 다이패드 영역(10)과 전기적, 열적 불연속이므로, 상기와 마찬가지로 땜납 처리 공정에 있어서 어느 하나의 각 내측 리드 사이에서 열적 격차는 발생하지 않는다.
도5는 도4에 도시한 반도체 소자(20)(20a, 20b)에 있어서, 소자의 상하면을 반전(전극의 극성을 반전)하여 탑재한 상태의 반도체 장치를 도시한 것이다.
리드 프레임(1)은 전술한 바와 같이 고내열성 수지(30)로 미리 몰드되어 있다. 그리고 다이패드 영역(10) 상에 반도체 소자(20)를 탑재한다. 반도체 소자(20)의 하면측 P전극(22a, 22b)과 내측 리드(11b, 11c)를 몰드의 개구(30b, 30c)를 통해 각 와이어(W2, W3)에 의해 각각 와이어 본딩한다.
한편, 반도체 소자(20)의 상면측에 설치된 공통의 N전극(22)은, 내측 리드(11a)와 몰드의 개구(30a)를 통해 와이어(W1)에 의해 와이어 본딩한다.
이상에 의해 CD/DVD용 2 파장의 반도체 소자를 탑재한 반도체 장치가 형성된다.
또한 도시된 부호 30d, 30e는 반도체 장치의 외장부를 형성하기 위한 덮개(도시하지 않음)를 장착하기 위한 돌기이다.
상기 구성의 반도체 장치에 있어서, 어떠한 내측 리드(11a, 11b, 11c)도 다이패드 영역(10)과 열적으로 불연속이므로, 각 반도체 장치를 프린트 기판 등에 땜납 처리할 때 전술한 바와 같이 각 내측 리드(11a, 11b, 11c)는 대략 동일 온도로 처리할 수 있다.
본원 발명에 관한 반도체 소자 탑재의 리드 프레임 및 그것을 이용한 반도체 장치에 따르면, 반도체 소자 탑재의 다이패드 영역과 상기 반도체 소자의 전극과 전기적으로 접속하는 내측 리드는 불연속으로 형성되어 있으므로, 내측 리드를 납땜 처리할 때에 내측 리드에서의 열은 다이패드 영역을 거쳐서 방산하는 일이 없다.
즉, 각 내측 리드에 대한 땜납 온도도 대략 동일 온도로 납땜 처리하는 것이 가능해져, 납땜의 균일성 확보나 탑재된 반도체 소자의 열적 손상 방지를 달성할 수 있다. 그 결과로서 프린트 기판으로의 실장 공정 등의 작업성이 대폭 개선된다.

Claims (3)

  1. 반도체 소자를 탑재하기 위한 다이패드 영역과,
    상기 반도체 소자의 전극과 전기적으로 접속하는 내측 리드를 갖는 리드 프레임으로서,
    상기 다이패드 영역과 상기 내측 리드는 불연속으로 형성되며,
    상기 다이패드 영역 외의 부분은 고내열성 수지에 의해 몰드되며, 상기 반도체 소자의 전극과 상기 내측 리드를 전기적으로 접속하기 위한 개구를 포함하는 것을 특징으로 하는 반도체 소자 탑재의 리드 프레임.
  2. 제1항에 따른 리드 프레임의 다이패드 영역 상에 반도체 소자를 탑재하고,
    상기 반도체 소자의 전극과 상기 내측 리드를 와이어 본딩에 의해 접속한 것을 특징으로 하는 반도체 장치.
  3. 삭제
KR1020050061439A 2004-07-09 2005-07-08 반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체장치 KR101161448B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00202701 2004-07-09
JP2004202701A JP2006024812A (ja) 2004-07-09 2004-07-09 半導体素子搭載のリードフレームとそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
KR20060049943A KR20060049943A (ko) 2006-05-19
KR101161448B1 true KR101161448B1 (ko) 2012-07-02

Family

ID=35797857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061439A KR101161448B1 (ko) 2004-07-09 2005-07-08 반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체장치

Country Status (4)

Country Link
JP (1) JP2006024812A (ko)
KR (1) KR101161448B1 (ko)
CN (1) CN100373717C (ko)
TW (1) TW200625292A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644160B2 (ja) * 2010-04-06 2014-12-24 三菱電機株式会社 半導体レーザ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329564A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 半導体装置およびリ−ドフレ−ム
WO2004027949A1 (ja) * 2002-08-29 2004-04-01 Sony Corporation 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251003B2 (ja) * 1989-12-18 2002-01-28 ソニー株式会社 半導体レーザ装置及び光学記録再生装置
KR100195513B1 (ko) * 1996-10-04 1999-06-15 윤종용 반도체 칩 패키지
JP2000228467A (ja) * 1998-12-02 2000-08-15 Toshiba Corp 半導体封止用樹脂組成物及び半導体装置とその製造方法
KR100542336B1 (ko) * 2000-07-17 2006-01-11 산요덴키가부시키가이샤 반도체 레이저장치
JP3853279B2 (ja) * 2002-02-01 2006-12-06 シャープ株式会社 半導体レーザ装置及びその製造方法、並びにそれを用いた光ピックアップ
JP3737769B2 (ja) * 2002-03-28 2006-01-25 株式会社東芝 半導体レーザ装置
JP2004128342A (ja) * 2002-10-04 2004-04-22 Sharp Corp レーザドライバ内蔵半導体レーザ装置およびそれを備えた電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329564A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 半導体装置およびリ−ドフレ−ム
WO2004027949A1 (ja) * 2002-08-29 2004-04-01 Sony Corporation 半導体装置

Also Published As

Publication number Publication date
CN1719676A (zh) 2006-01-11
JP2006024812A (ja) 2006-01-26
TW200625292A (en) 2006-07-16
CN100373717C (zh) 2008-03-05
KR20060049943A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
US6465276B2 (en) Power semiconductor package and method for making the same
JP5132961B2 (ja) 光半導体装置及びその製造方法
EP1970968A1 (en) Light emitting device, semiconductor device, and its manufacturing method
JP2009081346A (ja) 光学デバイスおよびその製造方法
JP2009099680A (ja) 光学デバイスおよびその製造方法
WO2002007275A1 (fr) Dispositif laser a semi-conducteur
CN1658736A (zh) 电路装置
US20170069561A1 (en) Power Semiconductor Module Having a Two-Part Housing
KR20190129178A (ko) 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법
KR101161448B1 (ko) 반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체장치
US20100018047A1 (en) Surface mount package
JP2007012979A (ja) 半導体素子および半導体素子の製造方法
JP3869575B2 (ja) 半導体レーザ
JP2005093494A (ja) 半導体装置およびその製造方法
KR100785744B1 (ko) 광 포인팅 장치의 이미지 센서 패키징 방법
JP2000031582A (ja) 光モジュール
JPWO2020031944A1 (ja) 半導体発光装置
JP4079044B2 (ja) 光半導体装置用気密端子
JP2004153243A (ja) 電力用半導体装置
KR0183649B1 (ko) 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치
JPH05246186A (ja) Icカード
JP2001068578A (ja) Ccdモールドパッケージの構造及びその放熱方法
JP2008300714A (ja) 半導体レーザ装置
JP4408931B2 (ja) 半導体発光装置
US20140084329A1 (en) Light emitting unit, light emitting device, and method of manufacturing light emitting unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee