JP3155729B2 - 半導体チップパッケージ及びその製造方法 - Google Patents

半導体チップパッケージ及びその製造方法

Info

Publication number
JP3155729B2
JP3155729B2 JP23811697A JP23811697A JP3155729B2 JP 3155729 B2 JP3155729 B2 JP 3155729B2 JP 23811697 A JP23811697 A JP 23811697A JP 23811697 A JP23811697 A JP 23811697A JP 3155729 B2 JP3155729 B2 JP 3155729B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
leads
chip package
dummy block
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23811697A
Other languages
English (en)
Other versions
JPH10112518A (ja
Inventor
泰 亨 金
煕 善 盧
仁 植 趙
基 洙 柳
相 協 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10112518A publication Critical patent/JPH10112518A/ja
Application granted granted Critical
Publication of JP3155729B2 publication Critical patent/JP3155729B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップパッ
ケージに関し、より詳細には、パッケージ胴体内にエア
トラップや内部気孔の形成を防止することにより、信頼
性を向上させた半導体チップパッケージに関する。
【０００２】
【従来の技術】チップが取り付けられるダイパッドを有
する半導体チップパッケージは、半導体チップパッケー
ジの総生産量の７０〜８０％を占める。この種のパッケ
ージは、簡単な製造方法により、且つ既存の製造装備を
用いて製造することができるので、有用である。しかし
ながら、このようなパッケージは、大量生産において不
都合を有する。つまり、パッケージ組立体が、例えばエ
ポキシモルディング化合物のような成形樹脂により封止
される場合、リードフレームや電気的連結部の付近に渦
巻きが生ずることがある。これにより、得られるパッケ
ージ胴体内に内部気孔やエアトラップが発生することが
できる。リードフレームや電気的連結部の付近に発生す
るエアトラップや内部気孔は、電気的短絡のような不良
を引き起こす。
【０００３】図７は、従来の半導体チップパッケージを
示す一部切欠斜視図であり、図８は、図７のVIII−VIII
線に沿って切断した断面図であり、図９は、図７のIX−
IX線に沿って切断した断面図である。
【０００４】図７乃至図９を参照すると、半導体チップ
パッケージ１００は、チップ１０と、ダイパッド３０
と、内部リード５０とを含む。チップ１０は、銀エポキ
シ系の接着剤２０によりダイパッド３０の上面に取り付
けられる。また、チップ１０は、ボンディングワイヤ７
０により内部リード５０に電気的に連結される。ダイパ
ッド３０は、タイバー４０によりサイドレール（図示せ
ず）に機械的に連結されている。パッケージ１００で
は、チップ１０、ダイパッド３０、タイバー４０、内部
リード５０、及びボンディングワイヤ７０を含む電気的
連結部が、エポキシ系の成形樹脂により封止されること
により、パッケージ胴体８０を形成する。内部リード５
０と一体に形成される外部リード６０は、パッケージ胴
体８０から外部に突出し、外部装置に実装されるのに適
合するようにＪ字形状に折曲されている。
【０００５】図１０は、図７のパッケージの成形工程時
に成形金型内の成形樹脂の流動を示す図である。
【０００６】図１０を参照すると、上部及び下部金型３
１０、４１０のキャビティ３１２、４１２において、パ
ッケージ組立体が、下部金型４１０のゲート４１４を介
して注入される成形樹脂により封止される。
【０００７】同図において、矢印は、成形樹脂の流動を
示す。成形樹脂が、半導体チップ１０及びダイパッド３
０に衝突することに従って流速が減少する反面、成形金
型３１０、４１０の内壁付近の成形樹脂は、元来の流速
を維持する。その結果、キャビティ３１２、４１２内に
成形樹脂間の流速偏差を招く。この流速偏差は、パッケ
ージ組立体が大型チップを含む場合、特に著しい。この
偏差は、成形樹脂の流動に渦巻きを引き起こし、これに
より、得られるパッケージ胴体８０にエアトラップや内
部気孔が形成され、パッケージの信頼性が低下する。
【０００８】パッケージが、高温及び高圧下で進行され
る信頼性テストにかけられると、パッケージ胴体に水蒸
気が供給される。パッケージ内部にエアトラップや内部
気孔が存在する場合には、水蒸気がエアトラップや内部
気孔に集中され膨張される。これにより、パッケージ胴
体８０の機械的強度を悪化させ、パッケージの信頼性を
低下させる。
【０００９】さらに、多ピンリードフレームを有するパ
ッケージでは、成形樹脂が内部リード（図７の５０）に
衝突し、渦巻きをもたらす。これにより、内部リード付
近にエアトラップを発生させ、内部リードとチップとを
電気的に連結するボンディングワイヤの電気的短絡を引
き起こす。
【００１０】
【発明が解決しようとする課題】従って、本発明の目的
は、成形されたパッケージ胴体内にエアトラップや内部
気孔が存在しなくて、高信頼性を有する半導体チップパ
ッケージを提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成する本発
明による半導体チップパッケージは、半導体チップと、
半導体チップの下面と接着されるダイパッドと、ダイパ
ッドから所定の距離をおいてダイパッドの対向する両側
に配設されて、電気的連結手段を介して半導体チップと
電気的に連結される複数の内部リードと、複数の内部リ
ードが配設されていないダイパッドの対向する他の両側
において、ダイパッドと一体に形成された一組のタイバ
ーと、前記複数の内部リードの並びのなかで最も外側に
配設された内部リードと一体に形成されて、前記複数の
内部リードの並びと対向する向かい側の複数の内部リー
ドの並びに向かって、ダイパッドの脇を進むよう延長さ
れてなるダミーブロックリードと、前記半導体チップ、
ダイパッド、電気的連結手段、内部リード、タイバー及
びダミーブロックリードを封止してパッケージ胴体を形
成する封止手段と、前記内部リードと一体に形成されて
パッケージ胴体から突出する外部リードとから成る。
【００１２】ここにおいて、前記複数の内部リードは、
前記ダイパッドから所定の距離をおいて、前記ダイパッ
ド周囲の四方すべてに配設されていてもよい。
【００１３】また、前記ダミーブロックリードは、半導
体チップパッケージの一側部に位置する最外側内部リー
ドにおいてのみ形成されていてもよいし、あるいは、半
導体チップパッケージの四隅に位置する最外側内部リー
ドすべてにおいて形成されていてもよい。この場合、ダ
ミーブロックリードは、ダイパッドを挟んでその向かい
側に配設された他のダミーブロックリードと、ダイパッ
ドの脇において互いに対向し接近するように延設されて
いることが望ましい。
【００１４】さらに、ダミーブロックリードの外側側面
には凹凸が形成されていることが望ましいし、ダミーブ
ロックリードが前記複数の内部リードの並び方向に対し
て上下方向に傾斜角度をもって形成されていることも望
ましい。ここにおいて更に、半導体パッケージの一側部
に位置する最外側内部リードと一体に形成された一組の
前記ダミーブロックリードは、共に同一の前記傾斜角度
を有し、かつ、前記半導体パッケージの他の一側部に位
置する最外側内部リードと一体に形成された他の一組の
前記ダミーブロックリードは、共に前記傾斜角度と逆符
号の傾斜角度を有することが望ましい。
【００１５】他方で、前記一組のタイバーのうち少なく
とも一方のタイバーは、パッケージ胴体の内壁に向かっ
て延長する延長部を有し、かつ、前記延長部は一回又は
複数回分岐してその分岐部の間に空間ができるように形
成されていることが望ましい。
【００１６】ここで前記延長部は、前記最外側に配設さ
れた内部リードの方に向かって突出した突出部を有して
いることが望ましい。
【００１７】また、前記延長部の外側及び／又は内側側
面には凹凸が形成されていることが望ましいし、前記突
出部の外側及び／又は内側側面に凹凸が形成されている
ことも望ましい。
【００１８】あるいは、前記一組のタイバーの両方のタ
イバーが、各々、前記パッケージ胴体の内壁に向かって
延長する延長部を有し、かつ、前記延長部は一回又は複
数回分岐してその分岐部の間に空間ができるように形成
されていてもよい。この場合、前記一組のタイバーのう
ち一方のタイバーは、前記複数の内部リードの並び方向
に対して上下方向に傾斜角度をもつように形成され、か
つ、前記一組のタイバーのうち他方のタイバーは、前記
傾斜角度と反対符号の傾斜角度を有するように形成され
ていることが望ましい。
【００１９】このように構成された半導体チップパッケ
ージを用いて前記目的を達成するために本発明では、成
形樹脂が導入されるゲート側に前記ダミーブロックリー
ドが位置するように、成形金型中においてパッケージ組
立体を配置して、前記パッケージ組立体の樹脂封入を行
うことによって、半導体チップパッケージの製造を行
う。
【００２０】あるいは、成形樹脂が導入されるゲート側
に前記延長部を有するタイバーが位置するように、成形
金型中においてパッケージ組立体を配置して、前記パッ
ケージ組立体の樹脂封入を行うことによって、半導体チ
ップパッケージの製造を行う。
【００２１】
【発明の実施の形態】以下、添付の図面を参照として本
発明を詳しく説明する。
【００２２】図１は、本発明による半導体チップパッケ
ージを示す一部切欠斜視図であり、図２は、図１のII−
II線に沿って切断した断面図であり、図３は、図１のII
I −III 線に沿って切断した断面図であり、図４は、図
１のIV−IV線に沿って切断した断面図である。
【００２３】図１乃至図４を参照すると、半導体チップ
パッケージ２００は、チップ１１０と、チップ１１０の
下面に取り付けられるダイパッド１３０とを含む。ま
た、半導体チップパッケージ２００は、ダイパッド１３
０から離れている複数の内部リード１５０、１５２、１
５２’を含む。
【００２４】本発明によると、最外側内部リード１５２
は、成形金型（図５の４２０）のゲート（図５の４２
４）付近に配設される。また、パッケージは、ゲートと
反対側に位置する他の最外側内部リード１５２’を含む
ことができる。
【００２５】最外側内部リード１５２、１５２’は、そ
れらの一端部において端部から突出するダミーブロック
リード１５４、１５４’を有する。
【００２６】また、パッケージ２００は、チップ１１０
と内部リード１５０、１５２、１５２’とを電気的に連
結する電気的連結手段１７０を有する。また、パッケー
ジ２００は、ダイパッド１３０と一体に形成されるタイ
バー１４０と、チップ１１０、内部リード１５０、１５
２、１５２’、１５４、１５４’、電気的連結手段１７
０及びタイバー１４０を封止してパッケージ胴体を得る
封止手段１８０と、内部リード１５０、１５２、１５
２’と一体に形成され、封止手段１８０から突出する外
部リードとをさらに含む。
【００２７】パッケージ２００において、チップ１１０
は、銀エポキシ系の接着剤１２０によりダイパッド１３
０の上面に取り付けられる。また、チップ１１０は、ボ
ンディングワイヤ１７０により内部リード１５０、１５
２、１５２’に電気的に連結される。ダイパッド１３０
は、対向する両端部に形成されたタイバー１４０により
リードフレームのサイドレール（図示せず）に結合され
る。
【００２８】複数の内部リード１５０、１５２は、ダイ
パッド１３０の対向する両側に形成される。又は、ダイ
パッド１３０の四方に形成される。最外側内部リード１
５２、１５２’は、パッケージ胴体１８０の各々の角部
に位置する。成形樹脂が導入されるゲート（図５の４２
４）付近に位置する２つの最外側内部リード１５２は、
それらから延長されるダミーブロックリード１５４を有
する。また、ゲート（図５の４２４）と反対側に位置す
る他の２つの最外側内部リード１５２’は、それらから
延長されるダミーブロックリード１５４’を有する。
【００２９】ダミーブロックリード１５４、１５４’
は、タイバー１４０に向かって延長する。ダミーブロッ
クリード１５４、１５４’は、それらの側面に凹凸が形
成され、水平線に対して約３０〜４０゜の傾斜をもって
形成される。斜めのダミーブロックリード１５４、１５
４’は、スタンピング法(stamping method) により形成
される。図１に、上向き傾斜を有するダミーブロックリ
ード１５４、１５４’を示したが、ダミーブロックリー
ド１５４、１５４’は、下向き傾斜を有してもよい。ダ
ミーブロックリード１５４は同一の傾斜方向を有する。
ダミーブロックリード１５４’は同一の傾斜方向を有す
る。ここにおいて、ダミーブロックリード１５４’は、
ダミーブロックリード１５４と逆の傾斜方向を有してい
る。
【００３０】本発明によると、パッケージは、互いに反
対側に位置する２つのタイバー１４０、１４０’を有す
る。タイバー１４０は、成形金型内に封止される際、ゲ
ート（図５の４２４）に隣接する位置に形成される。
【００３１】タイバー１４０は、ダイパッド１３０から
外側に延長され（又はパッケージ胴体の内壁に向かって
延長され）、延長部１４０Ａは、空間１４０Ｂを有する
ように複数の部分で分割される。分割部は、お互いに一
体に形成されるとともに、タイバー１４０と一体に形成
される。延長部１４０Ａは、３０゜乃至４０゜程度の傾
斜をもって形成され、その側面に凹凸が形成される。斜
めの延長部１４０Ａは、スタンピング法により形成され
る。延長部１４０Ａは、側面に凹凸が形成される突出部
１４０Ｃを有する。
【００３２】また、タイバー１４０と反対側に位置する
タイバー１４０’は、ダイパッド１３０から外側に延長
される。延長部１４０Ａ’は、空間１４０Ｂ’を有する
ように複数の部分で分割される。分割部は、お互いに一
体に形成されるとともに、タイバー１４０’と一体に形
成される。延長部１４０Ａ’は、３０゜乃至４０゜程度
の傾斜をもって形成され、その側面に凹凸が形成され
る。斜めの延長部１４０Ａ’は、スタンピング法により
形成される。延長部１４０Ａ’は、側面に凹凸が形成さ
れる突出部１４０Ｃ’を有する。
【００３３】延長部１４０Ａは、分割部が同一の傾斜方
向を有するように傾いており、延長部１４０Ａ’も、分
割部が同一の傾斜方向を有するように傾く。延長部１４
０Ａは、反対側に形成された延長部１４０Ａ’と逆の傾
斜方向を有する。
【００３４】また、パッケージ２００は、チップ１１
０、ダイパッド１３０、タイバー１４０、１４０’、延
長部１４０Ａ、１４０Ａ’、空間１４０Ｂ、１４０
Ｂ’、突出部１４０Ｃ、１４０Ｃ’、内部リード１５
０、最外側内部リード１５２、１５２’、ダミーブロッ
クリード１５４、１５４’、及びボンディングワイヤ１
７０を含む電気的連結部を封止することにより、パッケ
ージ胴体１８０を形成するエポキシ樹脂のような封止手
段を有する。外部リード１６０は、対応する内部リード
１５０と一体に形成され、パッケージ胴体１８０の外側
に突出する。また、外部リード１６０は、外部装置に実
装されるのに適合するようにＪ字形状に折曲される。
【００３５】図５及び図６は、図１のパッケージの成形
工程時に成形金型内の成形樹脂の流動を示す図である。
【００３６】図５及び図６を参照すると、図５は、図２
の切断位置における成形樹脂の流動を示し、図６は、図
４の切断位置における成形樹脂の流動を示す。図５及び
図６から明らかなように、樹脂が空間１４０Ｂを通過す
るようにすることにより、渦巻きの発生を効果的に防止
することができる。成形金型３２０、４２０の詳細な構
造は、図１０と関連して説明した成形金型と同一の構造
を有するので、その説明は省略する。
【００３７】斜めのタイバー延長部１４０Ａは、成形樹
脂が、水平方向でなく、所定の傾斜方向に流れるように
ガイドする。これにより、成形樹脂が半導体チップ１１
０及びダイパッド１３０に衝突して、流速が急に低下さ
れることを防止することができる。従って、渦巻きの発
生を回避することができ、パッケージ胴体内にエアトラ
ップが形成されることを防止することができる。
【００３８】さらに、ダミーブロックリード１５４は、
チップ１１０及びダイパッド１３０が位置する部位にお
ける流速及びパッケージ要素が存在しない部位における
流速が均一になるように、成形樹脂の流速偏差を減少さ
せる役割をする。従って、内部リード１５０、１５２、
１５２’付近に生ずるエアトラップを効果的に防止する
ことができる。
【００３９】本発明は、内部リードにチップを直接取り
付け、チップ上面のボンディングパッドと内部リードと
を電気的に連結するＬＯＣパッケージに適用することが
できる。
【００４０】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージでは、本発明によるタイバー及びダミーブロッ
クリードにより、成形樹脂の流速偏差を減少させること
により、渦巻きの発生を低減することができ、パッケー
ジ胴体内にエアトラップや内部気孔が形成されることを
防止することができる。
【図面の簡単な説明】
【図１】本発明による半導体チップパッケージを示す一
部切欠斜視図である。
【図２】図１のII−II線に沿って切断した断面図であ
る。
【図３】図１のIII−III線に沿って切断した断面図であ
る。
【図４】図１のIV−IV線に沿って切断した断面図であ
る。
【図５】図１のパッケージの成形工程時に成形金型内の
成形樹脂の流動を示す断面図である。
【図６】図１のパッケージの成形工程時に成形金型内の
成形樹脂の流動を示す断面図である。
【図７】従来の半導体チップパッケージを示す一部切欠
斜視図である。
【図８】図７のVIII−VIII線に沿って切断した断面図で
ある。
【図９】図７のIX−IX線に沿って切断した断面図であ
る。
【図１０】図７のパッケージの成形工程時に成形金型内
の成形樹脂の流動を示す断面図である。
【符号の説明】
１１０ 半導体チップ １２０ 接着剤 １３０ ダイパッド １４０，１４０’ タイバー １４０Ａ，１４０Ａ’ 延長部 １４０Ｂ，１４０Ｂ’ 空間 １４０Ｃ，１４０Ｃ’ 突出部 １５０ 内部リード １５２，１５２’ 最外側内部リード １５４，１５４’ ダミーブロックリード １６０ 外部リード １７０ ボンディングワイヤ １８０ パッケージ胴体 ２００ 半導体チップパッケージ ３２０ 上部成形金型 ４２０ 下部成形金型 ４２４ ゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳 基 洙 大韓民国忠清南道天安市成政洞823番地 善経アパート１洞1709号 (72)発明者 李 相 協 大韓民国忠清南道天安市原性洞446−３ 番地京城グリーン307号 (56)参考文献 特開 平５−190733（ＪＰ，Ａ) 特開 平８−46119（ＪＰ，Ａ) 特開 平９−116074（ＪＰ，Ａ) 特開 平10−340976（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56,23/28,23/50

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと、前記半導体チップの下
    面と接着されるダイパッドと、前記ダイパッドから所定
    の距離をおいてダイパッドの対向する両側に配設され
    て、電気的連結手段を介して前記半導体チップと電気的
    に連結される複数の内部リードと、前記複数の内部リー
    ドが配設されていないダイパッドの対向する他の両側に
    おいて、ダイパッドと一体に形成された一組のタイバー
    と、前記複数の内部リードの並びのなかで最も外側に配
    設された内部リードと一体に形成されて、前記複数の内
    部リードの並びと対向する向かい側の複数の内部リード
    の並びに向かって、前記ダイパッドの脇を進むよう延長
    されてなるダミーブロックリードと、前記半導体チッ
    プ、ダイパッド、電気的連結手段、内部リード、タイバ
    ー及び前記ダミーブロックリードを封止してパッケージ
    胴体を形成する封止手段と、前記内部リードと一体に形
    成されて前記パッケージ胴体から突出する外部リードと
    から成る半導体チップパッケージであって、前記ダミー
    ブロックリードが、前記複数の内部リードの並び方向に
    対して上下方向に傾斜角度をもって形成されていること
    を特徴とする半導体チップパッケージ。
  2. 【請求項２】 前記ダミーブロックリードが、半導体チ
    ップパッケージの一側部に位置する最外側内部リードに
    おいてのみ形成されている、請求項１に記載の半導体チ
    ップパッケージ。
  3. 【請求項３】 前記ダミーブロックリードが、半導体チ
    ップパッケージの四隅に位置する最外側内部リードすべ
    てにおいて形成されている、請求項１に記載の半導体チ
    ップパッケージ。
  4. 【請求項４】 前記ダミーブロックリードが、前記ダイ
    パッドを挟んでその向かい側に配設された他の前記ダミ
    ーブロックリードと、前記ダイパッドの脇において互い
    に対向し接近するように延設されている、請求項２又は
    ３に記載の半導体チップパッケージ。
  5. 【請求項５】 前記ダミーブロックリードの外側側面に
    凹凸が形成されている、請求項１に記載の半導体チップ
    パッケージ。
  6. 【請求項６】 半導体パッケージの一側部に位置する最
    外側内部リードと一体に形成された一組の前記ダミーブ
    ロックリードは、共に同一の前記傾斜角度を有し、か
    つ、前記半導体パッケージの他の一側部に位置する最外
    側内部リードと一体に形成された他の一組の前記ダミー
    ブロックリードは、共に前記傾斜角度と逆符号の傾斜角
    度を有する、請求項３に記載の半導体チップパッケー
    ジ。
  7. 【請求項７】 前記一組のタイバーのうち少なくとも一
    方のタイバーは、前記パッケージ胴体の内壁に向かって
    延長する延長部を有し、かつ、前記延長部は一回又は複
    数回分岐してその分岐部の間に空間ができるように形成
    されている、請求項１に記載の半導体チップパッケー
    ジ。
  8. 【請求項８】 前記延長部は、前記最外側に配設された
    内部リードの方に向かって突出した突出部を有してい
    る、請求項７に記載の半導体チップパッケージ。
  9. 【請求項９】 前記延長部の外側及び／又は内側側面に
    凹凸が形成されている、請求項７に記載の半導体チップ
    パッケージ。
  10. 【請求項１０】 前記突出部の外側及び／又は内側側面
    に凹凸が形成されている、請求項８に記載の半導体チッ
    プパッケージ。
  11. 【請求項１１】 前記一組のタイバーの両方のタイバー
    が、各々、前記パッケージ胴体の内壁に向かって延長す
    る延長部を有し、かつ、前記延長部は一回又は複数回分
    岐してその分岐部の間に空間ができるように形成されて
    いる、請求項１に記載の半導体チップパッケージ。
  12. 【請求項１２】 前記一組のタイバーのうち一方のタイ
    バーは、前記複数の内部リードの並び方向に対して上下
    方向に傾斜角度をもつように形成され、かつ、前記一組
    のタイバーのうち他方のタイバーは、前記傾斜角度と反
    対符号の傾斜角度を有するように形成されている、請求
    項１１に記載の半導体チップパッケージ。
  13. 【請求項１３】 成形樹脂が導入されるゲート側に前記
    ダミーブロックリードが位置するように、成形金型中に
    おいてパッケージ組立体を配置して、前記パッケージ組
    立体の樹脂封入を行う、請求項１から１０のいずれかに
    記載の半導体チップパッケージの製造方法。
  14. 【請求項１４】 成形樹脂が導入されるゲート側に前記
    延長部を有するタイバーが位置するように、成形金型中
    においてパッケージ組立体を配置して、前記パッケージ
    組立体の樹脂封入を行う、請求項７から１２のいずれか
    に記載の半導体チップパッケージの製造方法。
JP23811697A 1996-10-04 1997-09-03 半導体チップパッケージ及びその製造方法 Expired - Fee Related JP3155729B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996-44028 1996-10-04
KR1019960044028A KR100195513B1 (ko) 1996-10-04 1996-10-04 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
JPH10112518A JPH10112518A (ja) 1998-04-28
JP3155729B2 true JP3155729B2 (ja) 2001-04-16

Family

ID=19476280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23811697A Expired - Fee Related JP3155729B2 (ja) 1996-10-04 1997-09-03 半導体チップパッケージ及びその製造方法

Country Status (7)

Country Link
US (1) US5932923A (ja)
JP (1) JP3155729B2 (ja)
KR (1) KR100195513B1 (ja)
CN (1) CN1094257C (ja)
DE (1) DE19728617C2 (ja)
FR (1) FR2754387B1 (ja)
TW (1) TW345707B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
TW419810B (en) * 1998-06-18 2001-01-21 Hitachi Ltd Semiconductor device
JP3105200B2 (ja) * 1998-10-07 2000-10-30 沖電気工業株式会社 半導体装置およびその製造方法
US6278175B1 (en) * 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
IT1319406B1 (it) * 2000-04-28 2003-10-10 St Microelectronics Srl Involucro protettivo per il contenimento di un circuito integrato susemiconduttore.
US6414379B1 (en) * 2000-09-29 2002-07-02 Siliconware Precision Industries Co., Ltd. Structure of disturbing plate having down set
JP2006024812A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体素子搭載のリードフレームとそれを用いた半導体装置
JP2006066008A (ja) * 2004-08-30 2006-03-09 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスクおよび磁気ディスクの製造方法
JP4953619B2 (ja) * 2005-11-04 2012-06-13 Ｔｏｗａ株式会社 電子部品の樹脂封止成形装置
US7927923B2 (en) * 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages
JP2017170627A (ja) * 2016-03-18 2017-09-28 富士電機株式会社 モールド製品の製造方法およびモールド製品
CN108735701B (zh) * 2017-04-13 2021-12-24 恩智浦美国有限公司 具有用于包封期间的毛刺缓解的虚设引线的引线框架
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168251A (ja) * 1985-01-21 1986-07-29 Mitsubishi Electric Corp 半導体装置
JPS63265454A (ja) * 1987-12-24 1988-11-01 Nec Corp 半導体装置
JPH01192154A (ja) * 1988-01-28 1989-08-02 Nippon Motoroola Kk リードフレーム
IT1239644B (it) * 1990-02-22 1993-11-11 Sgs Thomson Microelectronics Struttura di supporto degli adduttori perfezionata per contenitori di dispositivi integrati di potenza
JPH0468557A (ja) * 1990-07-10 1992-03-04 Hitachi Ltd 半導体装置及びそのモールド用金型
JPH04239164A (ja) * 1991-01-11 1992-08-27 Fujitsu Ltd 半導体装置
JP3006285B2 (ja) * 1991-05-27 2000-02-07 株式会社日立製作所 半導体装置
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
JPH0846119A (ja) * 1994-08-02 1996-02-16 Sony Corp リードフレームおよびこれを用いた半導体装置

Also Published As

Publication number Publication date
DE19728617A1 (de) 1998-04-09
KR19980025782A (ko) 1998-07-15
FR2754387A1 (fr) 1998-04-10
JPH10112518A (ja) 1998-04-28
US5932923A (en) 1999-08-03
DE19728617C2 (de) 2002-10-31
CN1094257C (zh) 2002-11-13
KR100195513B1 (ko) 1999-06-15
CN1179011A (zh) 1998-04-15
TW345707B (en) 1998-11-21
FR2754387B1 (fr) 2003-08-08

Similar Documents

Publication Publication Date Title
US6239487B1 (en) Lead frame with heat spreader and semiconductor package therewith
JP3155729B2 (ja) 半導体チップパッケージ及びその製造方法
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US5641987A (en) Heat spreader suitable for use in semiconductor packages having different pad sizes
US20070000599A1 (en) Assembly method for semiconductor die and lead frame
JPH0730046A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US20070007669A1 (en) Wire-bonding method and semiconductor package using the same
KR19980015059A (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
KR0179925B1 (ko) 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
US6838752B2 (en) Semiconductor package with recessed leadframe and a recessed leadframe
US4278991A (en) IC Package with heat sink and minimal cross-sectional area
JP2914626B2 (ja) スリットを有する内部リードを備える半導体チップパッケージ
US5914528A (en) Thermally-enhanced lead frame with reduced thermal gap
US6316829B1 (en) Reinforced semiconductor package
JP3232698B2 (ja) 樹脂封止型半導体装置とその製造方法
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JPS6034268B2 (ja) Ｉｃ用リ−ドフレ−ム
KR100553717B1 (ko) 고방열 구조를 갖는 반도체 패키지
KR200156932Y1 (ko) 스택 모듈형 칩 사이즈 패키지
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
KR100473338B1 (ko) 반도체패키지용 리드프레임 및 그 봉지 방법
KR100734425B1 (ko) 변형 방지용 리드 프레임을 갖는 이중 칩 패키지
JP2000049275A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2984137B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090202

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees