DE19655409B4 - Halbleiterspeichervorrichtung - Google Patents
Halbleiterspeichervorrichtung Download PDFInfo
- Publication number
- DE19655409B4 DE19655409B4 DE19655409A DE19655409A DE19655409B4 DE 19655409 B4 DE19655409 B4 DE 19655409B4 DE 19655409 A DE19655409 A DE 19655409A DE 19655409 A DE19655409 A DE 19655409A DE 19655409 B4 DE19655409 B4 DE 19655409B4
- Authority
- DE
- Germany
- Prior art keywords
- word line
- sub
- driver circuits
- word
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
einer hierarchischen Wortleitungsstruktur mit Unterwortleitungsgruppen, wobei
jede Unterwortleitungsgruppe 2m Unterwortleitungstreiberschaltungen aufweist,
die Unterwortleitungsgruppen durch Teilen der Zellengruppe in n Unterzellenblöcke (400) in Spaltenrichtung und durch Zuordnen von Sätzen von 2m Unterwortleitungen zu entsprechenden Unterzellenblöcken (400) erhalten werden,
die Unterwortleitungsgruppen mit Hauptwortleitungen mit Hilfe von Unterwortleitungstreiberschaltungen verbunden sind,
jede Unterwortleitungsgruppe mit 2m Unterwortleitungen mit Hilfe von 2m Unterwortleitungstreiberschaltungen mit der Hauptwortleitung verbunden ist,
die 2m Unterwortleitungstreiberschaltungen geeignet sind, die Unterwortleitungen gemäß 2m Wortleitungsanhebungssignalen und Komplement-Wortleitungsanhebungssignalen (px0, /px0, px1, /px1, ...) anzusteuern,
einem Reihendekodierer (200) zum Bereitstellen von Hauptwortleitungssignalen (MWL) gemäß einem ersten Teil von Reihenadressen, und
einem Wortleitungsanhebungssignalgenerator (100) zum Empfangen von m übrigen Bits der Reihenadressen, die sich vom ersten Teil der Reihenadressen unterscheiden, am Eingang und zum Erzeugen von 2m Wortleitungsanhebungssignalen...
Description
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung mit einer hierarchischen Wortleitungsstruktur und einer Unterwortleitungstreiberschaltung, die in der Lage ist, einen Hochgeschwindigkeitsbetrieb bei kleiner Layoutfläche auszuführen.
- Diskussion des Standes der Technik
- Eine hierarchische Wortleitungsstruktur wird im allgemeinen dazu verwendet, eine strenge Metalldesignregel, die aus einer Metallverdrahtung einer Wortleitung herrührt, aufzuweichen. Die Metallverdrahtung wird derart ausgeführt, daß zur Verminderung des Widerstandes einer Wortleitung, die aus einem Polysilizium besteht, eine Metallleitung auf dem oberen Teil einer Zellenanordnung in einem Wortleitungszwischenraum angeordnet wird und dann mit der Wortleitung aus Polysilizium gekoppelt wird, wodurch der Widerstand der Wortleitung vermindert wird, um die Ansteuerzeit abzukürzen (hier bezieht sich der Ausdruck Zwischenraum auf die Summe der Leitungsbreite und des Zwischenraums der regelmäßig angeordneten Leitungen; man kann es auch mit Teilungsabstand benennen). Da bei der Metallverdrahtungsmethode der Wortleitungsteilungsabstand einhergehend mit der Steigerung der Packungsdichte der Speichervorrichtung vermindert wird, steigt die Ausfallrate des Metallisierungsvorganges, wodurch die Ausbeute verringert wird. Die hierarchische Wortleitungsstruktur wird daher notwendigerweise bei der Klasse der 16M-DRAM-Produkte angewendet.
- Die vorliegende Erfindung ist zur Anwendung beim Treiberteil einer Unterwortleitung in der hierarchischen Wortleitungsstruktur bestimmt, die bei Speicherprodukten Anwendung findet.
- Eine konventionelle Unterwortleitungstreiberschaltung, die für die hierarchische Wortleitungsstruktur verwendet wird, besteht im allgemeinen aus drei NMOS-Transistoren, und die Unterwortleitung wird durch ein hohes Potential Vpp angesteuert, was ein erhöhter Spannungspegel ist und über einen doppelten Bootstrapping-Vorgang erfolgt. Dieser doppelte Bootstrapping-Vorgang legt eine beachtlich hohe Spannung an einen Knoten, wodurch die Zuverlässigkeit der Vorrichtung beeinträchtigt wird. Außerdem verlängert die Verzögerung zwischen den Treibersignalen die Treiberzeit. Weiterhin muß das Layout so klein wie möglich sein, weil die Layoutfläche der Unterwortleitungstreiberschaltung einen großen Einfluß auf die gesamte Speichervorrichtung hat.
- In
1 zeigt ein detailliertes Schaltbild einer konventionellen Unterwortleitungstreiberschaltung, die einen NMOS-Transistor MN3 enthält, der zwischen eine Hauptwortleitung MWL und einen Knoten N1 geschaltet ist, und mit einem Spannungssignal Vx an seinem Gate versorgt ist (die eine Gleichspannung ist, die typischerweise der Spannung Vcc gleich ist). Weiterhin ist ein NMOS-Transistor MN1 zwischen einem Knoten N2 zur Aufnahme eines Betriebssignals px und eine Unterwortleitung SWL geschaltet. Dieser hat ein Gate, das mit dem Knoten N1 verbunden ist, und ein weiterer NMOS-Transistor MN2 ist zwischen die Unterwortleitung SWL und eine Massespannung Vss geschaltet und ist mit seinem Gate mit einer Komplement-Hauptwortleitung/MWL verbunden. - Der Haupt-Heraufziehtransistor MN1 zieht die Unterwortleitung SWL auf den Vpp-Pegel hinauf, (der höher ist als die Spannung einer Stromquelle innerhalb eines Speicherchips), und der Herabziehtransistor MN2 zieht sie auf 0 V (Massespannung) herab. Der NMOS-Transistor MN3 dient auch als Schalter zum Auf rechterhalten des Potentials, nachdem der Knoten N1 vorgeladen und gebootstrapped wurde. Das heißt, in fast jedem Fall, ist Vx = Vcc und der Knoten N1 vorgeladen durch Vx – Vt (wobei Vt eine Schwellenspannung ist) vor dem Aktivieren von px auf Vpp nach Verstreichen einer vorbestimmten Zeit Td. Der Knoten N1 wird daher durch eine Spannung, die größer ist als Vpp – Vt gebootstrapped, so daß die Spannung Vpp eines Signals px zum selektiven Betreiben der Unterwortleitung SWL auf die Unterwortleitung über den Hochziehtransistor MN1 unverändert übertragen wird.
-
2 ist ein Zeitdiagramm der Ansteuerung der Unterwortleitung nach1 . - Die konventionelle Unterwortleitungstreiberschaltung hat einen Zeitverlust, der so groß ist, wie die vorbestimmte Zeitverzögerung Td, und sie hat einen schlechten Einfluß auf die Zuverlässigkeit des Hochziehtransistors MN1 aufgrund des Knotens N1 beim Übergang auf die höhere Spannung.
- Übersicht über die Erfindung
- Dementsprechend ist die vorliegende Erfindung auf eine Halbleiterspeichervorrichtung gerichtet, die eine hierarchische Wortleitungsstruktur hat und die eines oder mehrere der Probleme, die durch die Beschränkungen und Nachteile des Standes der Technik hervorgerufen werden, überwindet.
- Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichervorrichtung mit einer Unterwortleitungstreiberschaltung anzugeben, bei der eine Unterwortleitung angesteuert wird, um eine Layoutfläche zu verkleinern.
- Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervorrichtung mit einer Unterwortleitungstreiberschaltung anzugeben, bei der die Betriebsgeschwindigkeit verbessert ist, indem der Zeitverlust beseitigt wird, der durch eine Verzögerung zwischen Treibersignalen verursacht ist, die bislang während eines Bootstrapping-Vorganges erforderlich war.
- Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst. Weitere vorteilhafte Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche.
- Es versteht sich, daß die nachfolgende detaillierte Beschreibung nur beispielhaft und erläuternd ist und nur dazu dient, die Erfindung weiter zu erläutern.
- Kurzbeschreibung der Zeichnungen
- Die begleitenden Zeichnungen dienen dem besseren Verständnis der Erfindung und sind Bestandteil dieser Beschreibung, sie dienen der Erläuterung der Prinzipien der Erfindung.
-
1 zeigt eine detaillierte Schaltung einer konventionellen Unterwortleitungstreiberschaltung; -
2 ist ein Betriebszeitdiagramm der Unterwortleitungstreiberschaltung nach1 ; -
3 ist eine detaillierte Schaltung einer Unterwortleitungstreiberschaltung gemäß einer ersten Ausführungsform; -
4 ist ein Betriebszeitdiagramm der Unterwortleitungstreiberschaltung nach3 ; -
5 zeigt eine erste Ausführungsform der Anwendung der Unterwortleitungstreiberschaltung nach3 in einer Gesamtzellengruppe; -
6 zeigt eine zweite Ausführungsform der Anwendung der Unterwortleitungstreiberschaltung nach3 an der Gesamtzellengruppe; -
7 ist eine detaillierte Schaltung der Unterwortleitungstreiberschaltung gemäß einer zweiten Ausführungsform, die in der vorliegenden Erfindung enthalten ist; -
8 ist ein Betriebszeitdiagramm der Unterwortleitungstreiberschaltung nach7 ; und -
9 zeigt eine dritte Ausführungsform einer Anwendung der Unterwortleitungstreiberschaltung nach7 in der Gesamtzellengruppe. - Es wird nun im Detail die vorliegende Erfindung anhand der begleitenden Zeichnungen dargestellt.
- Eine Unterwortleitungstreiberschaltung und Halbleiterspeichervorrichtung, die diese verwendet, werden im Detail unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
-
3 ist eine detaillierte Schaltung, die die Unterwortleitungstreiberschaltung gemäß einer ersten Ausführungsform zeigt. Hier enthält die Schaltung einen NMOS-Transistor MN1, der zwischen einem Knoten N2 zur Aufnahme eines px-Potentials und eine Unterwortleitung SWL geschaltet ist und ein Gate hat, das mit einer Hauptwortleitung MWL verbunden ist. Weiterhin ist ein NMOS-Transistor MN2 zwischen die Unterwortleitung SWL und eine Massespannung Vss geschaltet und ist mit seinem Gate mit einer Komplement-Hauptwortleitung/MWL verbunden. - Die Unterwortleitungstreiberschaltung besteht aus den beiden NMOS-Transistoren MN1 und MN2, in denen der Hochziehtransistor MN1 die Hochziehfunktion zur Zuführung eines Spannungspegels von VppL zur Unterwortleitung SWL übernimmt, während der Herabziehtransistor MN2 die Unterwortleitung SWL auf 0 V der Massespannung herabzieht.
-
4 ist ein Betriebszeitdiagramm der Unterwortleitungstreiberschaltung nach3 . Anders als bei der konventionellen Unterwortleitungstreiberschaltung besteht hier keine Zeitverzögerung zwischen der Hauptwortleitung MWL und der Komplement-Hauptwortleitung/MWL und dem Signal px. Um die Schaltung zu betreiben, werden erhöhte Spannungspegel von VppH und VppL benötigt. Diesesmal ist VppH ein Spannungspegel, der erforderlich ist, um die Unterwortleitung zu aktivieren, und VppH ist eine Spannung, die dem Gate des Hochziehtransistors MN1 zugeführt wird, um die VppL-Spannung von px auf die Unterwortleitung unverändert zu übertragen (d. h. VppH > VppL + Vt). -
5 zeigt eine erste Ausführungsform der Anwendung der Unterwortleitungstreiberschaltung nach3 an einer Zellengruppe. Hier sind die Unterwortleitungen SWL klassifiziert jeweils als Vierergruppen. Da zwei Hauptwortleitungen MWL und Komplement-Wortleitungen/MWL-Metallleitungen über der Gruppe aus vier Unterwortleitungen aus Polysilizium verlaufen, ist die Metallteilung im Vergleich zum konventionellen Metallverdrahtungsverfahren doppelt vergrößert. Ein Reihendekodierer200 empfängt eine Reihenadresse von einem Abschnitt als ein Eingang zum Aktivieren der Hauptwortleitung MWL entsprechend dem Addresssignal. Die Hauptwortleitung MWL, die in Übereinstimmung mit der Reihenadresse ausgewählt ist, wird durch VppH bei 0 V über einen Pegelschieber300 angesteuert, und ein px-Generator100 empfängt zwei Reihenadressen als Eingänge zum Ansteuern nur von pxi (worin i eine Konstante ist: 0 ≤ i ≤ 3) der korrespondierenden Adresse mit VppL bei 0 V. Unterwortlei tungstreiberschaltungen400 liegen zu beiden Seiten der entsprechenden Unterzellenblöcke i (worin 1 ≤ i ≤ 3n). -
6 zeigt eine zweite Ausführungsform der Anwendung der Unterwortleitungstreiberschaltung nach3 an einer Gesamtzellengruppe, bei der die Metallteilung gegenüber dem konventionellen Metallverdrahtungsverfahren um das Vierfache gesteigert ist, da jeweils acht Unterwortleitungen SWL jeweils als Gruppen klassifiziert sind und die Hauptwortleitung MWL und die Komplement-Hauptwortleitung/MWL als Metalleitungen über die acht Unterwortleitungsgruppen aus Polysilizium laufen. Der Reihendekodierer200 empfängt die Reihenadresse eines Abschnitts als einen Eingang zum Aktivieren der Hauptwortleitung MWL entsprechend dem Adressignal. - Die Hauptwortleitung MWL, die in Übereinstimmung mit der Reihenadresse ausgewählt ist, wird durch VppH bei 0 V über den Pegelschieber
300 angesteuert, und der px-Generator100 empfängt drei Reihenadressen als Eingänge zum Ansteuern von nur pxi (wobei i eine Konstante ist und 0 ≤ i ≤ 7) der entsprechenden Adresse mit VppL bei 0 V. Die Unterwortleitungstreiberschaltungen400 liegen zu beiden Seiten der ensprechenden Unterzellenblöcke i (wobei 1 ≤ i ≤ 3n). -
7 ist ein detailliertes Schaltbild der Unterwortleitungstreiberschaltung gemäß einer zweiten Ausführungsform, die in der Halbleiterspeichervorrichtung gemäß der Erfindung enthalten ist. - Hier enthält die Schaltung einen NMOS-Transistor MN1, der zwischen eine Hauptwortleitung MWL und einer Unterwortleitung SWL geschaltet ist und ein Gate hat, das mit einer wahren pxi-Potentialleitung verbunden ist. Ein NMOS-Transistor MN2 ist zwischen die Unterwortleitung SWL und eine Massespannung Vss geschaltet und an seinem Gate mit einer Komplement-/pxi-Potentialleitung verbunden. Anders als bei der Schaltung der ersten Ausführungsform hat diese Schaltung kein Komplement-Hauptwortleitungs-/MWL-Signal, und die Unterwortleitung wird durch die Hauptwortleitung MWL und zwei Signale pxi und /pxi angesteuert.
-
8 ist ein Betriebszeitdiagramm der Unterwortleitungstreiberschaltung nach7 . Diese Schaltung enthält zwei NMOS-Transistoren MN1 und MN2, wie die erste Ausführungsform, bei der der Hochziehtransistor MN1 durch das pxi-Signal ein/ausgeschaltet wird und die Hochziehfunktion erfüllt, um die VppL-Spannung der Hauptwortleitung MWL auf die Unterwortleitung SWL zu übertragen. Der Herabziehtransistor MN2 wird indessen durch das /pxi-Signal ein/ausgeschaltet und zieht die Unterwortleitung auf 0 V herab. Das pxi-Signal hat den Spannungspegel von VppH auf 0 V, wenn nicht aktiviert, und die Hauptwortleitung MWL hat den Spannungspegel von VppL auf 0 V. -
9 zeigt eine dritte Ausführungsform einer Anwendung der Unterwortleitungstreiberschaltung von7 auf eine Gesamtzellengruppe. Hier ist die Metallleitungsteilung gegenüber dem konventionellen Metallverdrahtungsverfahren auf das Vierfache gesteigert, da vier Unterwortleitungen jeweils als Gruppen klassifiziert sind, und eine einzelne Hauptwortleitung MWL verläuft als Metallleitung über vier Unterwortleitungen aus Polysilizium. Ein Reihendekodierer200 empfängt eine Reihenadresse eines Abschnitts als einen Eingang zur Aktivierung der Hauptwortleitung MWL entsprechend dem Adressignal. - Die durch die Reihenadresse ausgewählte Hauptwortleitung MWL wird durch VppL bei 0 V über den Pegelschieber
300 angesteuert, und der px-Generator100 empfängt zwei Reihen Adressen zum Zuführen von nur pxi und /pxi (wobei i konstant ist und 0 ≤ i ≤ 3) der korrespondierenden Adresse. Hierbei pxi wird VppH bei 0 V und /pxi wird 0 V bei Vcc. Unterwortleitungstreiberschaltungen400 sind zu beiden Seiten der entsprechenden Unterzellenblöcke i angeordnet. - Wenn die Unterwortleitungstreiberschaltung, wie oben beschrieben, in hochintegrierten Schaltungen der Gigabit-Klasse eingebaut ist, dann wird die Unterwortleitung nur durch zwei NMOS-Transistoren angesteuert, um die Gesamtfläche der Speichervorrichtung zu vermindern. Weil außerdem kein Zeitverlust durch eine Verzögerung zwischen Steuersignalen verursacht ist, wie es bislang im Bootstrapping-Vorgang der Fall war, werden außerdem eine hohe Betriebsgeschwindigkeit und eine hohe Zuverlässigkeit der Vorrichtung erreicht.
Claims (3)
- Halbleiterspeichervorrichtung mit einer in mehreren Reihen und Spalten angeordneten Zellengruppe, einem Spaltendekodierer, um jeweils Spalten in Übereinstimmung mit Spaltenadressen auszuwählen, einer hierarchischen Wortleitungsstruktur mit Unterwortleitungsgruppen, wobei jede Unterwortleitungsgruppe 2m Unterwortleitungstreiberschaltungen aufweist, die Unterwortleitungsgruppen durch Teilen der Zellengruppe in n Unterzellenblöcke (
400 ) in Spaltenrichtung und durch Zuordnen von Sätzen von 2m Unterwortleitungen zu entsprechenden Unterzellenblöcken (400 ) erhalten werden, die Unterwortleitungsgruppen mit Hauptwortleitungen mit Hilfe von Unterwortleitungstreiberschaltungen verbunden sind, jede Unterwortleitungsgruppe mit 2m Unterwortleitungen mit Hilfe von 2m Unterwortleitungstreiberschaltungen mit der Hauptwortleitung verbunden ist, die 2m Unterwortleitungstreiberschaltungen geeignet sind, die Unterwortleitungen gemäß 2m Wortleitungsanhebungssignalen und Komplement-Wortleitungsanhebungssignalen (px0, /px0, px1, /px1, ...) anzusteuern, einem Reihendekodierer (200 ) zum Bereitstellen von Hauptwortleitungssignalen (MWL) gemäß einem ersten Teil von Reihenadressen, und einem Wortleitungsanhebungssignalgenerator (100 ) zum Empfangen von m übrigen Bits der Reihenadressen, die sich vom ersten Teil der Reihenadressen unterscheiden, am Eingang und zum Erzeugen von 2m Wortleitungsanhebungssignalen und Komplement-Wortleitungsanhebungssignalen (px0, /px0, px1, /px1, ...), wobei m die Anzahl der in den Wortleitungsanhebungssignalgenerator (100 ) eingegeben Bits der Reihenadressen ist, wobei eine der 2m Unterwortleitungstreiberschaltungen enthält: einen Heraufziehtreiber (MN1), der zwischen einer Hauptwortleitung (MWL) und einer Unterwortleitung (SWL) gekoppelt ist, und ein Gate aufweist, das ein Wortleitungsanhebungssignal (px0, px1, ...) empfängt, und einen Herabziehtreiber (MN2), der zwischen die Unterwortleitung (SWL) und Masse gekoppelt ist, sowie ein Gate aufweist, das ein Komplement-Wortleitungsanhebungssignal (/px0, /px1, ...) empfängt ist; wobei der Heraufziehtreiber (MN1) einen Transistor enthält, dessen Schwellspannung kleiner als die Differenz zwischen Hauptwortleitungssignal und Wortleitungsanhebungssignal ist. - Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Hauptwortleitung (MWL) durch Massepotential und ein erstes hohes Potential (VppL) angesteuert wird, das Wortleitungsanhebungssignal (px0, px1, ...) durch das Massepotential und ein zweites hohes Potential (VppH) angesteuert wird, und das zweite hohe Potential höher als das erste hohe Potential ist.
- Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die 2m Wortleitungsanhebungssignale und Komplement-Wortleitungsanhebungssignale von mehreren Unterwortleitungstreiberschaltungen gemeinsam benutzt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19650715A DE19650715B4 (de) | 1995-12-08 | 1996-12-06 | Unterwortleitungstreiberschaltung und diese verwendende Halbleiterspeichervorrichtung |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR95-48041 | 1995-12-08 | ||
KR1019950048041A KR0170903B1 (ko) | 1995-12-08 | 1995-12-08 | 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치 |
DE19650715A DE19650715B4 (de) | 1995-12-08 | 1996-12-06 | Unterwortleitungstreiberschaltung und diese verwendende Halbleiterspeichervorrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19655409B4 true DE19655409B4 (de) | 2009-11-12 |
Family
ID=19438809
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19655409A Expired - Lifetime DE19655409B4 (de) | 1995-12-08 | 1996-12-06 | Halbleiterspeichervorrichtung |
DE19650715A Expired - Lifetime DE19650715B4 (de) | 1995-12-08 | 1996-12-06 | Unterwortleitungstreiberschaltung und diese verwendende Halbleiterspeichervorrichtung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19650715A Expired - Lifetime DE19650715B4 (de) | 1995-12-08 | 1996-12-06 | Unterwortleitungstreiberschaltung und diese verwendende Halbleiterspeichervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (2) | US5781498A (de) |
JP (2) | JP3181845B2 (de) |
KR (1) | KR0170903B1 (de) |
DE (2) | DE19655409B4 (de) |
GB (1) | GB2307998B (de) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6011746A (en) * | 1997-02-06 | 2000-01-04 | Hyundai Electronics America, Inc. | Word line driver for semiconductor memories |
KR100253277B1 (ko) * | 1997-02-19 | 2000-05-01 | 김영환 | 계층적워드라인구조 |
KR100268889B1 (ko) * | 1997-10-28 | 2000-10-16 | 김영환 | 반도체 메모리 장치의 워드라인 구동회로 |
KR100457744B1 (ko) * | 1997-12-31 | 2005-01-17 | 주식회사 하이닉스반도체 | 풀다운 노드를 가진 서브 워드 라인 구조 |
AU3344999A (en) * | 1998-04-21 | 1999-11-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor storage device |
KR100334389B1 (ko) * | 1998-10-28 | 2002-07-18 | 박종섭 | 반도체 메모리장치 |
KR100283907B1 (ko) * | 1998-12-09 | 2001-03-02 | 김영환 | 서브워드라인 구동회로를 구비한 반도체 메모리 |
KR20000055319A (ko) * | 1999-02-05 | 2000-09-05 | 김영환 | 하부워드라인구동장치 |
US6144610A (en) * | 1999-04-20 | 2000-11-07 | Winbond Electronics Corporation | Distributed circuits to turn off word lines in a memory array |
KR100303364B1 (ko) * | 1999-06-29 | 2001-11-01 | 박종섭 | 서브 워드라인 구동 회로 |
JP3566608B2 (ja) * | 1999-12-28 | 2004-09-15 | Necエレクトロニクス株式会社 | 半導体集積回路 |
KR100313787B1 (ko) | 1999-12-30 | 2001-11-26 | 박종섭 | 반도체 메모리 장치의 워드라인 구동 회로 |
US6417697B2 (en) | 2000-02-02 | 2002-07-09 | Broadcom Corporation | Circuit technique for high speed low power data transfer bus |
US6535025B2 (en) | 2000-02-02 | 2003-03-18 | Broadcom Corp. | Sense amplifier with offset cancellation and charge-share limited swing drivers |
US6937538B2 (en) * | 2000-02-02 | 2005-08-30 | Broadcom Corporation | Asynchronously resettable decoder for a semiconductor memory |
US6745354B2 (en) | 2000-02-02 | 2004-06-01 | Broadcom Corporation | Memory redundancy implementation |
US6411557B2 (en) | 2000-02-02 | 2002-06-25 | Broadcom Corporation | Memory architecture with single-port cell and dual-port (read and write) functionality |
US6414899B2 (en) | 2000-02-02 | 2002-07-02 | Broadcom Corporation | Limited swing driver circuit |
US6492844B2 (en) | 2000-02-02 | 2002-12-10 | Broadcom Corporation | Single-ended sense amplifier with sample-and-hold reference |
US6724681B2 (en) | 2000-02-02 | 2004-04-20 | Broadcom Corporation | Asynchronously-resettable decoder with redundancy |
US6603712B2 (en) | 2000-02-02 | 2003-08-05 | Broadcom Corporation | High precision delay measurement circuit |
US6611465B2 (en) * | 2000-02-02 | 2003-08-26 | Broadcom Corporation | Diffusion replica delay circuit |
US8164362B2 (en) * | 2000-02-02 | 2012-04-24 | Broadcom Corporation | Single-ended sense amplifier with sample-and-hold reference |
US7173867B2 (en) * | 2001-02-02 | 2007-02-06 | Broadcom Corporation | Memory redundancy circuit techniques |
KR100389036B1 (ko) * | 2000-03-06 | 2003-06-25 | 삼성전자주식회사 | 서브 워드 라인 드라이버의 안정된 부스팅 마진을 얻을 수있는 반도체 메모리 장치 |
US6347052B1 (en) | 2000-08-31 | 2002-02-12 | Advanced Micro Devices Inc. | Word line decoding architecture in a flash memory |
KR100407986B1 (ko) * | 2000-11-28 | 2003-12-01 | 주식회사 하이닉스반도체 | 워드 라인 구동 회로 |
US6714467B2 (en) * | 2002-03-19 | 2004-03-30 | Broadcom Corporation | Block redundancy implementation in heirarchical RAM's |
US6545923B2 (en) | 2001-05-04 | 2003-04-08 | Samsung Electronics Co., Ltd. | Negatively biased word line scheme for a semiconductor memory device |
KR100534216B1 (ko) * | 2004-06-18 | 2005-12-08 | 삼성전자주식회사 | 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법 |
KR100700147B1 (ko) * | 2005-12-13 | 2007-03-28 | 삼성전자주식회사 | 반도체 메모리 장치의 서브 워드라인 구동회로 및 서브워드라인 구동 방법 |
JP2008010082A (ja) * | 2006-06-29 | 2008-01-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びワード線駆動方法 |
KR100827694B1 (ko) * | 2006-11-09 | 2008-05-07 | 삼성전자주식회사 | 반도체 메모리 장치의 서브워드라인 드라이버들의 레이아웃구조 |
CN102646449B (zh) * | 2011-02-17 | 2016-03-23 | 宜扬科技股份有限公司 | 区域字元线驱动器及其闪存阵列装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4117881A1 (de) * | 1990-06-05 | 1991-12-12 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung mit geteilter wortleitungsstruktur |
EP0475852A2 (de) * | 1990-09-14 | 1992-03-18 | Fujitsu Limited | Halbleiterspeicheranordnung mit einer Wortleitungstreiberschaltung |
US5255224A (en) * | 1991-12-18 | 1993-10-19 | International Business Machines Corporation | Boosted drive system for master/local word line memory architecture |
US5416748A (en) * | 1992-10-06 | 1995-05-16 | Nec Corporation | Semiconductor memory device having dual word line structure |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554646A (en) * | 1983-10-17 | 1985-11-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
US5148401A (en) * | 1989-02-02 | 1992-09-15 | Oki Electric Industry Co., Ltd. | DRAM with split word lines |
US5253202A (en) * | 1991-02-05 | 1993-10-12 | International Business Machines Corporation | Word line driver circuit for dynamic random access memories |
KR940008722B1 (ko) * | 1991-12-04 | 1994-09-26 | 삼성전자 주식회사 | 반도체 메모리 장치의 워드라인 드라이버 배열방법 |
JPH05225778A (ja) * | 1992-02-17 | 1993-09-03 | Fujitsu Ltd | ワード線駆動回路 |
US5317538A (en) * | 1992-03-30 | 1994-05-31 | United Memories, Inc. | Low power DRAM |
US5875148A (en) * | 1993-01-29 | 1999-02-23 | Oki Electric Industry Co., Ltd. | Semiconductor memory |
JPH06309868A (ja) * | 1993-04-26 | 1994-11-04 | Hitachi Ltd | 半導体記憶装置 |
JP2842181B2 (ja) * | 1993-11-04 | 1998-12-24 | 日本電気株式会社 | 半導体メモリ装置 |
JP3667787B2 (ja) * | 1994-05-11 | 2005-07-06 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5506816A (en) * | 1994-09-06 | 1996-04-09 | Nvx Corporation | Memory cell array having compact word line arrangement |
JP3781793B2 (ja) * | 1995-01-10 | 2006-05-31 | 株式会社ルネサステクノロジ | ダイナミック型半導体記憶装置 |
-
1995
- 1995-12-08 KR KR1019950048041A patent/KR0170903B1/ko not_active IP Right Cessation
-
1996
- 1996-12-06 DE DE19655409A patent/DE19655409B4/de not_active Expired - Lifetime
- 1996-12-06 JP JP32706596A patent/JP3181845B2/ja not_active Expired - Fee Related
- 1996-12-06 US US08/764,083 patent/US5781498A/en not_active Expired - Lifetime
- 1996-12-06 DE DE19650715A patent/DE19650715B4/de not_active Expired - Lifetime
- 1996-12-09 GB GB9625569A patent/GB2307998B/en not_active Expired - Fee Related
-
1997
- 1997-07-02 US US08/887,280 patent/US5835439A/en not_active Expired - Lifetime
-
2000
- 2000-06-13 JP JP2000177294A patent/JP2001006365A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4117881A1 (de) * | 1990-06-05 | 1991-12-12 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung mit geteilter wortleitungsstruktur |
EP0475852A2 (de) * | 1990-09-14 | 1992-03-18 | Fujitsu Limited | Halbleiterspeicheranordnung mit einer Wortleitungstreiberschaltung |
US5255224A (en) * | 1991-12-18 | 1993-10-19 | International Business Machines Corporation | Boosted drive system for master/local word line memory architecture |
US5416748A (en) * | 1992-10-06 | 1995-05-16 | Nec Corporation | Semiconductor memory device having dual word line structure |
Also Published As
Publication number | Publication date |
---|---|
DE19650715A1 (de) | 1997-06-12 |
GB2307998B (en) | 2000-11-01 |
GB2307998A (en) | 1997-06-11 |
JP2001006365A (ja) | 2001-01-12 |
JP3181845B2 (ja) | 2001-07-03 |
US5781498A (en) | 1998-07-14 |
DE19650715B4 (de) | 2007-06-06 |
JPH09180447A (ja) | 1997-07-11 |
US5835439A (en) | 1998-11-10 |
KR0170903B1 (ko) | 1999-03-30 |
KR970051195A (ko) | 1997-07-29 |
GB9625569D0 (en) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19655409B4 (de) | Halbleiterspeichervorrichtung | |
DE69518343T2 (de) | Halbleiterspeicheranordnung | |
DE69330335T2 (de) | Festwertspeicherschaltung mit virtueller Erdung | |
DE69325152T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung | |
DE19600695C2 (de) | Halbleiterspeichervorrichtung mit Spannungserzeugung | |
DE69600591T2 (de) | Halbleiterspeicheranordnung | |
DE4117881A1 (de) | Halbleiterspeichereinrichtung mit geteilter wortleitungsstruktur | |
DE3716518A1 (de) | Halbleiterspeichervorrichtung | |
DE4336907A1 (de) | Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung | |
DE19654577B4 (de) | Verfahren zum Ansteuern von Wortleitungen in Halbleiter-Speichervorrichtungen | |
DE69420771T2 (de) | Adressenpuffer | |
DE4236456C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE3884062T2 (de) | Programmierbare logische Einrichtung. | |
DE19906200A1 (de) | Halbleiterspeichervorrichtung mit einer Subwortleitung-Ansteuerschaltung | |
DE69429573T2 (de) | Halbleiterspeicheranordnung mit einem Wortleitungstreiber, der ein einzelnes Wortleitungstreibersignal benötigt | |
DE69228522T2 (de) | Lese-Schreibspeicher mit Prüfmodusdatenvergleich | |
EP0224887B1 (de) | Gate Array Anordnung in CMOS-Technik | |
DE3104880C2 (de) | Speicher für wahlfreien Zugriff | |
DE10165025B4 (de) | Halbleiterspeicherbauelement mit Subwortleitungstreibern | |
DE3328042C2 (de) | ||
DE4317382A1 (de) | Halbleiterspeicher | |
DE69319481T2 (de) | Zeilendekodierer zum Antreiben einer Wortleitung in mehrernpunkten | |
DE3738345C2 (de) | ||
DE68924686T2 (de) | Statische Speicheranordnung mit einer Signalgeneratorschaltung für sehr schnelle Vorladung. | |
DE19849339B4 (de) | Wortleitungstreiber in einem Halbleiterspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
Q172 | Divided out of (supplement): |
Ref document number: 19650715 Country of ref document: DE Kind code of ref document: P |
|
8110 | Request for examination paragraph 44 | ||
AC | Divided out of |
Ref document number: 19650715 Country of ref document: DE Kind code of ref document: P |
|
AC | Divided out of |
Ref document number: 19650715 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KYONGGI, KR Effective date: 20120821 Owner name: 658868 N.B. INC., CA Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KR Effective date: 20120821 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20120821 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20120907 Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20120821 Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20120907 Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE Effective date: 20120907 Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE Effective date: 20120821 Representative=s name: ISARPATENT, DE Effective date: 20120907 Representative=s name: ISARPATENT, DE Effective date: 20120821 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA Free format text: FORMER OWNER: 658868 N.B. INC., SAINT JOHN, NEW BRUNSWICK, CA Effective date: 20140925 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20140925 Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20140925 |
|
R071 | Expiry of right |