JP3781793B2 - ダイナミック型半導体記憶装置 - Google Patents
ダイナミック型半導体記憶装置 Download PDFInfo
- Publication number
- JP3781793B2 JP3781793B2 JP00192095A JP192095A JP3781793B2 JP 3781793 B2 JP3781793 B2 JP 3781793B2 JP 00192095 A JP00192095 A JP 00192095A JP 192095 A JP192095 A JP 192095A JP 3781793 B2 JP3781793 B2 JP 3781793B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- selection signal
- word lines
- block
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、主ワード線と副ワード線とを持ち、メモリセルを選ぶためにワード線を選択的に活性化するデコードを２段階に分けて行う分割デコーダ方式を採用するダイナミック型半導体記憶装置に関し、特に、メモリセルアレイを複数のブロックに分割するとともに各ブロック毎にセンスアンプ列を設けたダイナミック型半導体記憶装置に関するものである。
【０００２】
【従来の技術】
従来、ワード線の立上がり時定数を小さくする方法の一例として、ワード線を第１アルミ配線層で裏打ちするようなメタル杭打ち方法がある。しかし、微細化が進むにつれて第１アルミ配線ピッチが狭くなり、これを原因とする歩留低下の可能性が増加したため、ワード線のピッチ緩和が重要な技術となっている。
【０００３】
そして、それを実現するための一つの方法として、例えばＮＥＣ技報Ｖｏｌ．４７Ｎｏ．３／１９９４、ｐｐ６９−７３に記載されている分割デコーダ方式があり、ワード線のドライバーを分割することで、ワード線の立ち上がり時定数を小さくすることができる。
【０００４】
この方式は、主行デコーダ（以下、ＭＲＤという。）によって選択的に活性化される主ワード線とデコードされたサブデコード信号とによって副ワード線を選択する。例えば、主ワード線は、第１メタル配線を使って配線され、サブデコード信号を伝達するための信号線は、例えば第２メタル配線を使って配線され、副ワード線は、トランジスタゲート配線を用いて配線される。そして、副ワード線は、主ワード線とサブデコード信号との状態に応じて副ワード線を駆動するための駆動回路に接続される。主ワード線を駆動するデコーダと副ワード線を駆動する駆動回路とに分けることにより、ワード線の負荷分散が可能となり、高速にワード線を立ち上げることが可能となる。さらにメタル杭打ち方法と比較して、第１メタル配線のピッチは、サブデコード信号のウェイ数が多ければ多い程大きく取ることができる。ここで、ウェイ数は、一つの主ワード線に対して設けられる全ての副ワード線が担うメモリセルアレイの行数に対応する。
【０００５】
ダイナミック・ランダム・アクセス・メモリ（以下、ＤＲＡＭという。）において、構成するメモリセルの数が増加すると消費電力が大きくなるため、メモリセルアレイを複数のブロックに分割し、分割したブロック毎にセンスアンプを設けて、必要なブロックのみの読み出し動作を行うことができるように構成することがある。
【０００６】
従来の分割デコーダ方式を、メモリセルアレイを複数のブロックに分割する従来のＤＲＡＭに適用した場合の予想される構成の一例が図１６及び図１７である。図１６はメモリセルアレイを複数のブロックに分割したＤＲＡＭの構成の要部を示すブロック図である。図において、ＢＬ1〜ＢＬmは行列配置された複数のメモリセルを含みメモリセルアレイを構成するブロック、ＭＲＤ1〜ＭＲＤmはメモリセルアレイの各ブロックＢＬ1〜ＢＬmにそれぞれ対応して設けられた主行デコーダ、ＳＡ1〜ＳＡmはブロックＢＬ1〜ＢＬmにそれぞれ対応して設けられたセンスアンプ列、Ｂｕ101はサブデコード信号ＳＤＡ1を発生する回路とサブデコード回路との好ましくない電気的相互作用を防止するためのバッファ、Ｂｕ102はサブデコード信号ＳＤＡ1の相補信号であるサブデコード信号バーＳＤＡ1を発生する回路とサブデコード回路との好ましくない電気的相互作用を防止するためのバッファ、Ｂｕ103はサブデコード信号ＳＤＡ2を発生する回路とサブデコード回路との好ましくない電気的相互作用を防止するためのバッファ、Ｂｕ104はサブデコード信号ＳＤＡ2の相補信号であるサブデコード信号バーＳＤＡ2を発生する回路とサブデコード回路との好ましくない電気的相互作用を防止するためのバッファ、２０１〜２０４はバッファＢｕ101〜Ｂｕ104の出力に接続されるとともにメモリセルアレイ上に配置されてサブデコード信号を伝達する信号線、１０１はブロックＢＬ1の奇数列に配置された複数のサブデコード回路からなるサブデコード帯、１０２はブロックＢＬ1の偶数列に配置された複数のサブデコード回路からなるサブデコード帯、１１１はブロックＢＬ2の奇数列に配置された複数のサブデコード回路からなるサブデコード帯、１１２はブロックＢＬ2の偶数列に配置された複数のサブデコード回路からなるサブデコード帯である。
【０００７】
複数のブロックＢＬ1〜ＢＬmには、複数列のサブデコード帯が設けられており、各ブロックＢＬ1〜ＢＬmの奇数列のサブデコード帯には、複数組のバッファＢｕ101，Ｂｕ102を通してサブデコード信号ＳＤＡ1，バーＳＤＡ1が供給されており、偶数列のサブデコード帯には、複数組のバッファＢｕ103，Ｂｕ104のを通してサブデコード信号ＳＤＡ2，バーＳＤＡ2が供給されている。従って、各ブロックＢＬ1〜ＢＬmの同じ列のサブデコード帯には、そのブロックが選択状態か非選択状態かということとは無関係に同じサブデコード信号が同時に供給される。
【０００８】
図１７は図１６に示した複数のブロックのうちのブロック内のサブデコード回路の配置を示すブロック図である。図１７において、ＭＷＬ1〜ＭＷＬmは第１から第ｍ番目の主ワード線、ＳＷＬ1a〜ＳＷＬ1bはブロックＢＬ1の１行目の複数のメモリセルのうちのいくつかに接続されている副ワード線、ＳＷＬ2a〜ＳＷＬ2bはブロックＢＬ1の２行目の複数のメモリセルのうちのいくつかに接続されている副ワード線、Ｄ１０１は主ワード線ＭＷＬ1と副ワード線ＳＷＬ1aに接続されるとともにブロックＢＬ1の第１列目のサブデコード帯に属するサブデコード回路、Ｄ１０２は主ワード線ＭＷＬ1と副ワード線ＳＷＬ2aとに接続されるとともにブロックＢＬ1の第２列目のサブデコード帯に属するサブデコード回路、Ｄ１０３は主ワード線ＭＷＬ1と副ワード線ＳＷＬ1bとに接続されるとともにブロックＢＬ1の第３列目のサブデコード帯に属するサブデコード回路、Ｄ１０４は主ワード線ＭＷＬ2とブロックＢＬ1の３行目のメモリセルのいくつかに対応する副ワード線に接続されるとともにブロックＢＬ1の第１列目のサブデコード帯に属するサブデコード回路であり、そのたの図１６と同一符号のものは図１６のその符号で示された部分と同一の部分である。
【０００９】
サブデコード帯の列の数を増加させると、一つのサブデコード回路あたりの副ワード線の長さを短くするとともにメモリセルの数を少なくすることができるが、逆に、サブデコード回路の数が増加して消費電力が多くなり、またサブデコード回路を配置するための領域が大きくなるという弊害が生じる。
【００１０】
主ワード線ＭＷＬ1〜ＭＷＬmは、副ワード線、つまりメモリセル内のトランスファゲートと並行に配置され、副ワード線は主ワード線方向に主ワード線長に対してｎ−１個に分割されている。この分割された境界部分にサブデコード帯１０１〜１０４等が配置される。このサブデコード帯上に主ワード線ＭＷＬ1〜ＭＷＬmと直交するようにサブデコード信号ＳＤＡ1，バーＳＤＡ1，ＳＤＡ2，バーＳＤＡ2を伝達する信号線２０１〜２０４等を配置する。主ワード線とサブデコード信号の交差部にサブデコード回路（以下、ＳＲＤという。）を配置する。なお、ＳＲＤの詳細な構成は、図１８に示す。図１８において、Ｑ１はサブデコード信号ＳＤＳが与えられる一方電流電極、副ワード線ＳＷＬに接続された他方電流電極及び主ワード線に接続された制御電極を持つＰチャネルＭＯＳトランジスタ、Ｑ２は副ワード線ＳＷＬに接続された一方電流電極、主ワード線ＭＷＬに接続された制御電極及び接地された他方電流電極を持つＮチャネルＭＯＳトランジスタ、Ｑ３は副ワード線ＳＷＬに接続された一方電流電極、サブデコード信号バーＳＤＳが与えられる制御電極及び接地された他方電流電極を持つＮチャネルＭＯＳトランジスタである。サブデコード回路の動作については、表１に示す。表１において、ＶPPは電圧ＶCCよりも高い電圧、ｇｎｄは接地電圧である。
【００１１】
【表１】
【００１２】
主ワード線ＭＷＬには、活性時に電圧ｇｎｄが与えられ、非活性時には電圧ＶPPが与えられる。また、活性時には、サブデコード信号ＳＤＳとして電圧ＶPPが与えられ、サブデコード信号バーＳＤＳとして電圧ｇｎｄが与えられ、非活性時には、サブデコード信号ＳＤＳとして電圧ｇｎｄが与えられ、サブデコード信号バーＳＤＳとして電圧ＶCCが与えられる。従って、スタンバイ時には、主ワード線ＭＷＬには電圧ＶPPが与えられ、サブデコード信号ＳＤＳとして信号線には電圧ｇｎｄが与えられ、サブデコード信号バーＳＤＳとして信号線には電圧ＶCCが与えられる。
【００１３】
主ワード線ＭＷＬが活性化されるとき主ワード線には接地電圧ｇｎｄが与えられ、さらに副ワード線を活性化しようとするためにトランジスタＱ１の一方電流電極にはサブデコード信号ＳＤＳとして電圧ＶPPが与えられる。そのため、トランジスタＱ１がオン状態になり、副ワード線ＳＷＬに電圧ＶPPを与える。活性時にはサブデコード信号ＳＤＳとして高い電圧ＶPPが与えられるため、サブデコード信号ＳＤＳを出力するバッファＢｕ101あるいはＢｕ103の消費電力は、非活性時に電圧ＶCCをサブデコード信号バーＳＤＳとして出力するバッファＢｕ102あるいはＢｕ104に比べて大きくなる。
【００１４】
主ワード線ＭＷＬにはスタンバイ時に電圧ＶPPを与えなければならないが、主ワード線ＭＷＬはメモリセルアレイ内に多数配線されているため、主ワード線ＭＷＬからのリーク電流により電圧ＶPPのレベルを下げる働きが大きくなる。一般的に、電圧ＶPPは電圧ＶCCを昇圧して得ている場合が多い。そのような場合、電圧ＶPPのレベルを保持するために電圧ＶPPを発生する回路が動作し、スタンバイ電流を増加させる。また、長時間スタンバイ状態が保持された後で、かつ電圧ＶPPを発生する回路が動作して再び電圧ＶPPを供給する前、すなわち 電圧ＶPPのレベルが下がった状態でサブデコード信号ＳＤＳ，バーＳＤＳが活性化されると誤動作を起こす場合がある。
【００１５】
なお、図１６では説明を簡単にするため２ウェイの交互配置型サブデコード構成を示した。この場合、例えば一本の主ワード線ＭＷＬ1に対して２本の副ワード線ＳＷＬ1a，ＳＷＬ2a等が設けられる。ゲートポリシリコンで形成される２本の副ワード線上に第一メタル配線で形成される一本の主ワード線は、そのピッチをメタル杭打ち方法と比較して１／２に緩和できる。また交互配置的にサブデコード信号を配置しているため、一列のサブデコード帯に対して同じサブデコード信号を受けるサブデコード回路のみを配置することができる。
【００１６】
【発明が解決しようとする課題】
従来の技術を組み合わせて構成される上記のようなＤＲＡＭは、アドレスが時分割方式で入力されるため、主ワード線が立ち上がる時期には分割された副ワード線を主ワード線方向に対して一列分すべて活性化しなければならない。そのため、全てのサブデコード信号およびサブデコード回路が動作する。このため副ワード線の分割数が多くなればなるほどサブデコード信号およびサブデコード回路の充放電電流が増大し消費電力が増加するという問題点がある。
【００１７】
また、スタンバイ時に主ワード線からのリーク電流が多くなり、消費電力が大きくなるという問題点がある。
【００１８】
この発明は上記のような問題点を解消するためになされたもので、サブデコード信号を主ワード線と直交した方向から入力するのではなく、主ワード線と並行に入力し、しかもブロックを選択する信号であらかじめデコードした信号とすることにより、主ワード線が選択されるブロックに関連するサブデコード信号およびサブデコード回路のみが充放電され、他のサブデコード回路で充放電することを防ぎ、低消費でワード線を高速に立ち上げると共に、第一メタル配線のピッチ緩和を実現できる分割デコーダ方式のダイナミック型半導体記憶装置を得ることを目的とする。また、スタンバイ時の消費電力が小さなダイナミック型半導体記憶装置を得ることを目的とする。
【００１９】
【課題を解決するための手段】
第１の発明に係るダイナミック型半導体記憶装置は、第１及び第２のブロックを含む複数のブロックに分割されるとともに複数の行と複数の列に並べて配置されて情報を電荷の蓄積によってダイナミックに記憶する複数のメモリ素子並びに複数の前記ブロックの各々に設けられて前記メモリ素子を選択し、共に前記行と平行に配置されている複数の主ワード線及び複数の副ワード線を有し、複数の前記ブロックの各々が前記行に平行な第１及び第２の辺と前記列に平行な第３及び第４の辺とを持つように形成されているメモリセルアレイと、複数の前記ブロックの各々に対応して設けられて、対応する前記ブロックの前記第１の辺または前記第２の辺に面して配置された複数のセンスアンプ列と、複数の前記ブロックの各々に対応して設けられ、対応する前記ブロックの前記第３の辺の側に配置され、対応する前記ブロック内の複数の前記主ワード線を選択的に活性化する複数の主行デコード手段と、複数の前記主ワード線及び複数の前記副ワード線に接続されるとともに前記メモリセルアレイ上に設けられる複数の副行デコード手段と、複数の前記副行デコード手段に接続され前記副行デコード手段を活性化する選択信号を伝達する複数の選択信号線と、複数の前記選択信号線に接続されて前記選択信号を生成する複数の選択信号生成手段とを備え、複数の前記主ワード線は、前記第１のブロックに配設された複数の第１の主ワード線と前記第２のブロックに配設された複数の第２の主ワード線とを含み、複数の前記副ワード線は、複数の前記第１の主ワード線に対応して設けられた複数の第１の副ワード線と複数の第２の副ワード線、及び前記第２の主ワード線に対応して設けられた複数の第３の副ワード線と複数の第４の副ワード線を含み、複数の前記選択信号線は、複数の前記第１の副ワード線に対応する複数の第１の選択信号線と、複数の前記第２の副ワード線に対応する複数の第２の選択信号線と、複数の前記第３の副ワード線に対応する複数の第３の選択信号線と、複数の前記第４の副ワード線に対応する複数の第４の選択信号線とを含み、前記第１ないし第４の選択信号線の各々は、対応する前記ブロックの前記主ワード線に平行に延在する第１部分と、前記第１部分に直交する第２部分とを有し、前記第１ないし第４の選択信号線の各前記第１部分は、対応する前記ブロックの前記第１の辺または前記第２の辺に面して配置された前記センスアンプ列上から、対応する前記ブロック上に至るいずれかの領域上に配置され、前記第１及び第２の選択信号線の各第２部分は前記第１のブロック上に配置され、前記第３及び第４の選択信号線の各前記第２部分は前記第２のブロック上に配置され、複数の前記副行デコード手段は、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第１の副ワード線と複数の前記第１の選択信号線に接続された複数の第１の副行デコード手段、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第２の副ワード線と複数の前記第２の選択信号線に接続された複数の第２の副行デコード手段、前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第３の副行ワード線と複数の前記第３の選択信号線に接続された複数の第３の副行デコード手段及び前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第４の副ワード線と複数の前記第４の選択信号線に接続された複数の第４の副行デコード手段を含み、複数の前記選択信号生成手段は、前記第１のブロックに対応して設けられ複数の前記第１の選択信号線に接続され第１の選択信号を生成して出力する第１の選択信号生成手段、前記第１のブロックに対応して設けられ複数の前記第２の選択信号線に接続され第２の選択信号を生成して出力する第２の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第３の選択信号線に接続され第３の選択信号を生成して出力する第３の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第４の選択信号線に接続され第４の選択信号を生成して出力する第４の選択信号生成手段を含み、複数の前記第１の主ワード線のうちのいずれか一つの前記第１の主ワード線が活性化されるとそれに対応する前記第１及び第２の副行デコード手段によって前記第１及び第２の副ワード線が同時に活性化可能な状態となるが、前記第１または前記第２の副ワード線のうちのいずれを活性化するかを前記第１のブロックにおいては前記第１及び第２の選択信号によって選択し、複数の前記第２の主ワード線のうちのいずれか一つの前記第２の主ワード線が活性化されるとそれに対応する前記第３及び第４の副行デコード手段によって前記第３及び第４の副ワード線が同時に活性化可能な状態となるが、前記第３または第４の副ワード線のうちのいずれを活性化するかを前記第２のブロックにおいては前記第３及び第４の選択信号によって選択することを特徴とする。
【００２０】
第２の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記選択信号線が、複数の前記センスアンプ列上に配置されていることを特徴とする。
【００２１】
第３の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記選択信号生成手段が、複数の前記ブロックの前記第３の辺の側に配置されていることを特徴とする。
【００２３】
第４の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記選択信号生成手段が、複数の前記ブロックの前記第４の辺の側に配置されていることを特徴とする。
【００２４】
第５の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記選択信号線が、複数の前記ブロック上に配置されていることを特徴とする。
【００２５】
第６の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記副ワード線が、複数の前記第１の主ワード線に対応して設けられた複数の第５の副ワード線と複数の第６の副ワード線、及び前記第２の主ワード線に対応して設けられた複数の第７の副ワード線と複数の第８の副ワード線をさらに含み、複数の前記選択信号線が、前記第１のブロックに配設された複数の第５の選択信号線と複数の第６の選択信号線、及び前記第２のブロックに配設された複数の第７の選択信号線と複数の第８の選択信号線をさらに含み、複数の前記副行デコード手段が、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第５の副ワード線と複数の前記第５の選択信号線に接続された複数の第５の副行デコード手段、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第６の副ワード線と複数の前記第６の選択信号線に接続された複数の第６の副行デコード手段、前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第７の副行ワード線と複数の前記第７の選択信号線に接続された複数の第７の副行デコード手段及び前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第８の副ワード線と複数の前記第８の選択信号線に接続された複数の第８の副行デコード手段をさらに含み、複数の前記選択信号生成手段が、前記第１のブロックに対応して設けられ複数の前記第５の選択信号線に接続され前記第１の選択信号と同等の第５の選択信号を生成して出力する第５の選択信号生成手段、前記第１のブロックに対応して設けられ複数の前記第６の選択信号線に接続され前記第２の選択信号と同等の第６の選択信号を生成して出力する第６の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第７の選択信号線に接続され前記第３の選択信号と同等の第７の選択信号を生成して出力する第７の選択信号生成手段及び前記第２のブロックに対応して設けられ複数の前記第８の選択信号線に接続され前記第４の選択信号と同等の第８の選択信号を生成して出力する第８の選択信号生成手段をさらに含み、複数の前記第１の主ワード線のうちのいずれか一つの前記第１の主ワード線が活性化されるとそれに対応する前記第１及び第２の副行デコード手段並びに前記第５及び第６の副行デコード手段によって前記第１及び第２の副ワード線並びに前記第５及び第６の副ワード線が同時に活性化可能な状態となるが、前記第１及び第５の副ワード線と前記第２及び第６の副ワード線とのうちのいずれの組を活性化するかを前記第１のブロックにおいては前記第１及び第２の選択信号並びに前記第５及び第６の選択信号によって選択し、複数の前記第２の主ワード線のうちのいずれか一つの前記第２の主ワード線が活性化されるとそれに対応する前記第３及び第４の副行デコード手段並びに前記第７及び第８の副行デコード手段によって前記第３及び第４の副ワード線並びに前記第７及び第８の副ワード線が同時に活性化可能な状態となるが、前記第３及び第７の副ワード線と前記第４及び第８の副ワード線とのうちのいずれの組を活性化するかを前記第２のブロックにおいては前記第３及び第４の選択信号並びに前記第７及び第８の選択信号によって選択することを特徴とする。
【００２６】
第７の発明に係るダイナミック型半導体記憶装置は、第６の発明のダイナミック型半導体記憶装置において、前記第１ないし第４の選択信号生成手段が、前記第１及び第２のブロックのそれぞれの前記第３の辺の側に配置され、前記第５ないし第８の選択信号生成手段が、前記第１及び第２のブロックのそれぞれの前記第４の辺の側に配置されていることを特徴とする。
【００２７】
第８の発明に係るダイナミック型半導体記憶装置は、第６の発明のダイナミック型半導体記憶装置において、複数の前記選択信号生成手段が、複数の前記ブロックのそれぞれの前記第３の辺の側に配置されていることを特徴とする。
【００２８】
第９の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記副ワード線が、複数の前記第１の主ワード線に対応して設けられた複数の第５の副ワード線と複数の第６の副ワード線、及び前記第２の主ワード線に対応して設けられた複数の第７の副ワード線と複数の第８の副ワード線をさらに含み、複数の前記選択信号線が、前記第１のブロックに配設された複数の第５の選択信号線と複数の第６の選択信号線、及び前記第２のブロックに配設された複数の第７の選択信号線と複数の第８の選択信号線をさらに含み、複数の前記副行デコード手段が、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第５の副ワード線と複数の前記第５の選択信号線に接続された複数の第５の副行デコード手段、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第６の副ワード線と複数の前記第６の選択信号線に接続された複数の第６の副行デコード手段、前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第７の副ワード線と複数の前記第７の選択信号線に接続された複数の第７の副行デコード手段及び前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第８の副ワード線と複数の前記第８の選択信号線に接続された複数の第８の副行デコード手段をさらに含み、複数の前記選択信号生成手段が、前記第１のブロックに対応して設けられ複数の前記第５の選択信号線に接続され第５の選択信号を生成して出力する第５の選択信号生成手段、前記第１のブロックに対応して設けられ複数の前記第６の選択信号線に接続され第６の選択信号を生成して出力する第６の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第７の選択信号線に接続され第７の選択信号を生成して出力する第７の選択信号生成手段及び前記第２のブロックに対応して設けられ複数の前記第８の選択信号線に接続され第８の選択信号を生成して出力する第８の選択信号生成手段をさらに含み、複数の前記第１の主ワード線のうちのいずれか一つの前記第１の主ワード線が活性化されるとそれに対応する前記第１及び第２の副行デコード手段並びに前記第５及び第６の副行デコード手段によって前記第１及び第２の副ワード線並びに前記第５及び第６の副ワード線が同時に活性化可能な状態となるが、前記第１、第２、第５及び第６の副ワード線のうちのいずれを活性化するかを前記第１のブロックにおいては前記第１及び第２の選択信号並びに前記第５及び第６の選択信号によって選択し、複数の前記第２の主ワード線のうちのいずれか一つの前記第２の主ワード線が活性化されるとそれに対応する前記第３及び第４の副行デコード手段並びに前記第７及び第８の副行デコード手段によって前記第３及び第４の副ワード線並びに前記第７及び第８の副ワード線が同時に活性化可能な状態となるが、前記第３、第４、第７及び第８の副ワード線のうちのいずれを活性化するかを前記第２のブロックにおいては前記第３及び第４の選択信号並びに前記第７及び第８の選択信号によって選択することを特徴とする。
【００２９】
第１０の発明に係るダイナミック型半導体記憶装置は、第９の発明のダイナミック型半導体記憶装置において、前記第１ないし第４の選択信号生成手段が、前記第１及び第２のブロックのそれぞれの前記第３の辺の側に配置され、前記第５ないし第８の選択信号生成手段が、前記第１及び第２のブロックのそれぞれの前記第４の辺の側に配置されていることを特徴とする。
【００３２】
【作用】
第１の発明における第１ないし第４の選択信号線によって、第１及び第２のブロックの各々に、第１及び第２の選択信号並びに第３及び第４の選択信号が与えられるので、例えば、第１及び第２のブロックのうちの一つのブロック内にある副行デコード手段だけを活性化することができ、必要でないブロックの副行デコード手段を駆動する第１ないし第４の選択信号生成手段が動作しなくてよくなるため、第１ないし第４の選択信号生成手段が駆動しなくなった副行デコード手段で消費されていた電力を削減できる。
【００３３】
第２の発明における選択信号線は、センスアンプ列上に配置されているので、メモリセルアレイの行と平行に配線でき、配線距離を短くすることができる。
【００３４】
第３の発明における第１ないし第４の選択信号生成手段は、主デコード手段が配置されていない第４の辺の側に配置されるため、レイアウトの自由度が大きく、製造の容易な配置を取りやすくなる。
【００３６】
第４の発明における選択信号生成手段は、主行デコード手段が配置されているブロックの第３の辺の側に配置されるので、主行デコード手段とともに配置でき、半導体記憶装置のレイアウト面積を小さくできる。
【００３７】
第５の発明における第１ないし第４の選択信号線が、第１及び第２のブロック上に配置されるので、これらの選択信号線を他の部分に配置するのに比べてレイアウト面積を小さくすることができる。
【００３８】
第６の発明における第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段とは、第１ないし第４の選択信号を駆動する第１ないし第４の選択信号生成手段とは別に、第１ないし第４の選択信号と同等の第５ないし第８の選択信号を駆動する第５ないし第８の選択信号生成手段が設けられており、一つの選択信号線に接続される副デコード手段の数を減らすことができ、一つの選択信号線あたりの負荷を削減して、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くできる。
【００３９】
第７の発明における第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段が第１及び第２のブロックの両側に配置されるので、第１ないし第４の選択信号線及び第５ないし第８の選択信号線を短くすることができ、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くできる。
【００４０】
第８の発明における選択信号生成手段は、全てブロックの第３の辺の側に配置されるので、主行デコード手段と共に配置でき、占有面積を減らすことができる。
【００４１】
第９の発明における第１ないし第８の選択信号によって第１及び第２のブロックを各々列方向でも分割することができ、第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段の一方のみが動作するのでさらに消費電力を抑えることができる。
【００４２】
第１０の発明における第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段が第１及び第２のブロックの両側に配置されるので、第１ないし第４の選択信号線及び第５ないし第８の選択信号線を短くすることができ、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くできる。
【００４５】
【実施例】
実施例１.
以下、この発明の第１実施例によるダイナミック型半導体記憶装置について図１ないし図３を用いて説明する。図１はこの発明の第１実施例によるダイナミック型半導体記憶装置の構成の概要を示すブロック図である。図１において、１は複数のブロックに分割したメモリセルアレイを有するダイナミック型半導体記憶装置、２はダイナミック型半導体記憶装置１の外部から与えられる制御信号及びクロックに応じてダイナミック型半導体記憶装置１内で使用される内部クロックRow-clk，Col-clkを発生する制御クロック発生回路、３はダイナミック型半導体記憶装置１の外部から入力されたアドレスＡ1〜ＡnをクロックRow-clkに応じてダイナミック型半導体記憶装置１内の各部へ分配するためのアドレスバッファ、４はクロックCol-clkに応じてアドレスバッファ３から与えられるアドレスのうちの列アドレスを出力するマルチプレクサ、５はマルチプレクサ４から与えられるアドレスをデコードするための列デコーダ、ＢＬ1〜ＢＬmはメモリセルアレイを構成している各ブロック、ＭＲＤ1〜ＭＲＤmはブロックＢＬ1〜ＢＬmに対応して設けられアドレスバッファ３から受けた行アドレスをデコードする行デコーダ、ＳＡ1〜ＳＡmはブロックＢＬ1〜ＢＬmに対応して設けられ対応する各ブロックＢＬ1〜ＢＬmのメモリセルの記憶している情報をブロック選択用アドレス及びクロックRow-clkに応じて読み出すための複数のセンスアンプが配置されているセンスアンプ列、６はアドレスバッファ３から与えられるブロック選択用アドレスＢＳ及びサブデコード用アドレスに応じてブロックＢＬ1〜ＢＬmに対してそれぞれ個別のサブデコード信号ＳＤＳ1〜ＳＤＳkを出力するサブデコード信号生成回路群、７はセンスアンプＳＡ1〜ＳＡmから出力される信号をクロックCol-clkに応じてダイナミック型半導体記憶装置１の外部へ出力するためのＩ／Ｏ制御回路である。
【００４６】
また、図１において、８はブロックＢＬ1内に設けられた複数のメモリセルのうちの一つ、ＭＷＬはそのメモリセル８の属する所定の行の組に対応した主ワード線、ＳＷＬは行の組の中のメモリセル８が属する行に対応した副ワード線、９はサブデコード信号と主ワード線の状態とによって副ワード線の活性あるいは非活性を決定するデコード回路、１０はデコード回路のうちデコード回路９と同じ列のデコード回路の集合であるサブデコード帯、１１はサブデコード帯１０のデコード回路にサブデコード信号を伝達するための信号線、１２はメモリセル８に接続されたビット線である。
【００４７】
サブデコード信号生成回路群６で発生するサブデコード信号ＳＤＳ1〜ＳＤＳkは、一つの主ワード線がいくつの行を受け持つかによって異なる。例えば、一つの主ワード線が２行のメモリセルを受け持つ２ウェイの分割デコーダ方式の場合、ブロックＢＬ1〜ＢＬmの各々には２種類のサブデコード信号が必要になり、かつ各ブロック毎にサブデコード信号を異ならせるため、メモリセルアレイ全体では、２×ｍ種類のサブデコード信号が必要になる。
【００４８】
このような複数のブロックにメモリセルアレイを分割する構成のダイナミック型半導体記憶装置は、消費電力を抑えるため、ブロックＢＬ1〜ＢＬmのうちの選択されたブロックしか活性状態とせず、他の非選択ブロックは非活性状態となるので、各ブロックに対応する行デコーダＭＲＤ1〜ＭＲＤmにはブロックの活性あるいは非活性を選択するためのブロック選択用アドレスＢＳが与えられる。
【００４９】
ここでは、例えば、ブロック選択用アドレスＢＳとブロックのうちの奇数行を選択するか偶数行を選択するかのアドレスとの論理積とを取ることによって、サブデコード信号ＳＤＳ1〜ＳＤＳ 2m を生成する。
【００５０】
次に、メモリセルアレイとサブデコード信号生成回路群６と主行デコーダＭＲＤ1〜ＭＲＤmとセンスアンプ列との関係を図２を用いて説明する。図２はこの発明の第１実施例によるダイナミック型半導体記憶装置において、２ウェイの分割デコーダ方式を用いた場合のメモリセルアレイ及びその周辺の構成を示すブロック図である。図２において、ＳＤＢ１1〜ＳＤＢ１mはブロックＢＬ1〜ＢＬmに対応して設けられ２ウェイの分割デコーダ方式において図１に示したサブデコード信号生成回路群６を構成するサブデコード信号生成回路、２０はサブデコード信号用のアドレスＳＤＡ1とブロック選択用のアドレスＢＳ1の論理積を取るためのＡＮＤゲート、２１はＡＮＤゲート２０の出力を受けて反対の論理値を持つ信号を出力するＮＯＴゲート、２２はＡＮＤゲート２０の出力を伝達するためのバッファ、２３はＮＯＴゲート２１の出力を伝達するためのバッファ、２４はサブデコード信号用のアドレスＳＤＡ2とブロック選択用のアドレスＢＳ1の論理積を取るためのＡＮＤゲート、２５はＡＮＤゲート２４の出力を受けて反対の論理値を持つ信号を出力するＮＯＴゲート、２６はＡＮＤゲート２４の出力を伝達するためのバッファ、２７はＮＯＴゲート２５の出力を伝達するためのバッファ、３１はセンスアンプ列ＳＡ1の上にブロックＢＬ1の行に平行に配置されバッファ２２が出力するサブデコード信号ＳＤＳ1を伝達するための信号線、３２はセンスアンプ列ＳＡ1の上にブロックＢＬ1の行に平行に配置されバッファ２３が出力するサブデコード信号バーＳＤＳ1を伝達するための信号線、３３はセンスアンプ列ＳＡ1の上にブロックＢＬ1の行に平行に配置されバッファ２６が出力するサブデコード信号ＳＤＳ2を伝達するための信号線、３４はセンスアンプ列ＳＡ1の上にブロックＢＬ1の行に平行に配置されバッファ２７が出力するサブデコード信号バーＳＤＳ2を伝達するための信号線、ＳＤ1-1〜ＳＤ1-nはブロックＢＬ1上にｎ列設けられたサブデコード帯、ＳＤ2-1〜ＳＤ2-nはブロックＢＬ2上にｎ列設けられたサブデコード帯である。
【００５１】
サブデコード信号生成回路ＳＤＢ１2〜ＳＤＢ１mの回路構成は、サブデコード信号生成回路ＳＤＢ１1と同じである。これらが異なる点は、対応するブロックＢＬ1〜ＢＬmのブロック選択用アドレスＢＳ1〜ＢＳmが与えられる点である。このブロック選択用アドレスＢＳ1〜ＢＳmによって選択されたブロックのみのサブデコード回路が動作するようなサブデコード信号がそれぞれのサブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mで生成される。
【００５２】
従来のダイナミック型半導体記憶装置は、奇数列あるいは偶数列のサブデコード帯に属するすべてのブロックのサブデコード回路に対して同時にサブデコード信号を与えていたため、一度に駆動する信号線及びデコード回路が多く、そのため充放電電流が増加していた。それに対して、第１実施例のダイナミック型半導体記憶装置は、一つのブロック分しかサブデコード信号が充放電しないため消費電力を削減できる。また、サブデコード信号を与えるための駆動回路一つあたりの負荷も分散もされるためサブデコード信号の立上げ及び立ち下げの高速化も図れる。
【００５３】
各ブロックＢＬ1〜ＢＬmの奇数番目のサブデコード帯ＳＤ1-1，ＳＤ1-3，ＳＤ2-1，ＳＤ2-3等には、信号線３１，３２を介してサブデコード信号ＳＤＳ1，バーＳＤＳ1が与えられる。また、偶数番目のサブデコード帯ＳＤ1-2，ＳＤ1-4，ＳＤ2-2，ＳＤ2-4等には、信号線３３，３４を介してサブデコード信号ＳＤＳ2，バーＳＤＳ2が与えられる。
【００５４】
さらに、ブロック内に配置されたサブデコード回路の配置について説明する。図３は図２におけるブロックＢＬ1内のサブデコード回路の配置を示すブロック図である。図３において、Ｄ１〜Ｄ６はサブデコード回路、ＭＷＬ1〜ＭＷＬiは主ワード線、ＳＷＬ1a〜ＳＷＬ 3b は副ワード線である。ブロック内の１行目のメモリセルに接続される副ワード線ＳＷＬ1a，ＳＷＬ1b等の活性あるいは非活性を制御するサブデコード回路Ｄ１，Ｄ３は、主ワード線ＭＷＬ1に接続されるとともにサブデコード信号ＳＤＳ1，バーＳＤＳ1を受ける。一方、ブロック内の２行目の副ワードＳＷＬ2a，ＳＷＬ2b等の活性あるいは非活性を制御するサブデコード回路Ｄ２等は、主ワード線ＭＷＬ1に接続されるとともにサブデコード信号ＳＤＳ2，バーＳＤＳ2を受ける。
【００５５】
主ワード線ＭＷＬ1が活性化された時、１行目の副ワード線ＳＷＬ1a，ＳＷＬ1b等が活性化されるか、２行目の副ワード線ＳＷＬ2a，ＳＷＬ2b等が活性化されるかは、奇数番目のサブデコード帯ＳＤ1-1，ＳＤ 1-3 等及び偶数番目のサブデコード帯ＳＤ1-2等に与えられるサブデコード信号ＳＤＳ1，バーＳＤＳ1及びＳＤＳ2，バーＳＤＳ2によって決定される。
【００５６】
このように図２及び図３に示したダイナミック型半導体記憶装置は、説明が容易になるように、図１６に示したダイナミック型半導体記憶装置と同様に２ウェイ交互配置型サブデコード方式による主副ワード線を備える構成になっているが、４ウェイやそれ以上のウェイ数であっても同様の効果を奏する。
【００５７】
実施例２．
次に、この発明の第２実施例によるダイナミック型半導体記憶装置について図４及び図５を用いて説明する。図４はこの発明の第２実施例によるダイナミック型半導体記憶装置のメモリセルアレイの各ブロックとサブデコード信号との関係を説明するためのブロック図である。また、図５は図４に示したブロックＢＬ1内のサブデコード回路の配置を説明するためのブロック図である。第２実施例によるダイナミック型半導体記憶装置と第１実施例のそれとの相違点は、第２実施例によるサブデコード信号の各ブロックＢＬ1〜ＢＬmへの与え方と第１実施例によるサブデコード信号の与え方の違いである。
【００５８】
図４において、ＳＤＢ１０1〜ＳＤＢ１０mはサブデコード信号生成回路である。例えば、サブデコード信号生成回路ＳＤＢ１０1は、主行デコーダＭＲＤ1の上辺側に配置され、ブロック選択用のアドレスＢＳ1とサブデコード信号用のアドレスＳＤＡ1との論理積を取るＡＮＤゲート４０と、ＡＮＤゲート４０の出力をサブデコード信号としてブロックＢＬ1に伝達するためのバッファ４２と、ＡＮＤゲート４０の出力の反対の論理値を出力するためのＮＯＴゲート４１と、ＮＯＴゲート４１の出力をサブデコード信号としてブロックＢＬ1に伝達するためのバッファ４３で構成されている。
【００５９】
サブデコード信号生成回路ＳＤＢ１０2は、ブロック選択用のアドレスＢＳ1及びＢＳ2の論理和を取るＯＲゲート４４と、ＯＲゲート４４の出力とサブデコード信号用のアドレスＳＤＡ2との論理積を取るＡＮＤゲート４５と、ＡＮＤゲート４５の出力をサブデコード信号としてブロックＢＬ1及びＢＬ2に伝達するためのバッファ４８と、ＡＮＤゲート４５の出力の反対の論理値を出力するためのＮＯＴゲート４６と、ＮＯＴゲート４６の出力をサブデコード信号としてブロックＢＬ1及びＢＬ2に伝達するためのバッファ４７で構成されている。
【００６０】
サブデコード信号生成回路ＳＤＢ１０3は、ブロック選択用のアドレスＢＳ2及びＢＳ3の論理和を取るＯＲゲート４９と、ＯＲゲート４９の出力とサブデコード信号用のアドレスＳＤＡ1との論理積を取るＡＮＤゲート５０と、ＡＮＤゲート５０の出力をサブデコード信号としてブロックＢＬ2及びＢＬ3に伝達するためのバッファ５２と、ＡＮＤゲート５０の出力の反対の論理値を出力するためのＮＯＴゲート５１と、ＮＯＴゲート５１の出力をサブデコード信号としてブロックＢＬ2及びＢＬ3に伝達するためのバッファ５３で構成されている。
【００６１】
図５において、ＳＤＳ1，バーＳＤＳ1はサブデコード信号生成回路ＳＤＢ１０1が出力するサブデコード信号、ＳＤＳ2，バーＳＤＳ2はサブデコード信号生成回路ＳＤＢ１０2が出力するサブデコード信号であり、その他図３と同一符号のものは図３に示したものに相当する部分である。
【００６２】
例えば、ブロックＢＬ1の上辺側のセンスアンプ列ＳＡ1上に配置された信号線からサブデコード信号ＳＤＳ1，バーＳＤＳ1を供給し、ブロックＢＬ1の下辺側のセンスアンプ列ＳＡ2上に配置された信号線からサブデコード信号ＳＤＳ2，バーＳＤＡ2を供給する。このようにサブデコード信号を供給することで、サブデコード信号ＳＤＳ2，バーＳＤＳ2をブロックＢＬ2にも供給することができ、ビット線方向に走るサブデコード信号を隣りのブロックＢＬ1，ＢＬ2で共有化した構成にすることができる。
【００６３】
従って、同じサブデコード信号ＳＤＳ2，バーＳＤＳ2が供給されるサブデコード帯ＳＤ12-1，ＳＤ12-2等は、ブロックＢＬ1とブロックＢＬ2にまたがることになる。
【００６４】
例えば、ブロックＢＬ2内のメモリセルを選択する場合、ブロック選択用のアドレスＢＳ2によって、サブデコード信号生成回路ＳＤＢ１０2，１０ 3 がサブデコード信号ＳＤＳ2，バーＳＤＳ2，ＳＤＳ3，バーＳＤＳ3を出力可能にする。
【００６５】
これにより、センスアンプ列上に走るサブデコード信号を伝達するための信号線の数を半分にすることができる。それ以外の効果は実施例１に示したダイナミック型半導体記憶装置と同様である。なお、第２実施例では、２ウェイの構成について説明をしたが、４ウェイやそれ以上のウェイ数であっても隣接するブロック間での共有化は可能である。
【００６６】
実施例３．
次に、この発明の第３実施例によるダイナミック型半導体記憶装置について図６を用いて説明する。図６は、この発明の第３実施例によるダイナミック型半導体記憶装置のメモリセルアレイとその周辺回路との位置関係を説明するためのブロック図である。図６において、図２と同一符号のものは、図２の同一符号のものに相当する部分である。図２に示すように、第１実施例によるダイナミック型半導体記憶装置では、サブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mを主行デコーダＭＲＤ1〜ＭＲＤmが配置される領域間あるいは主行デコーダとセンスアンプ列とに隣接する領域、つまりブロックＢＬ1〜ＢＬmの左辺に配置していた。
【００６７】
第３実施例によるダイナミック型半導体記憶装置では、メモリセルアレイを挟んで主行デコーダＭＲＤ1〜ＭＲＤmが形成されている領域とは反対側にあって周辺回路が形成される周辺回路帯側、つまりメモリセルアレイのブロックＢＬ1〜ＢＬmの右辺側に配置する。もともと主行デコーダが配置されているメモリセルアレイの左辺側はＳＡの制御回路等が配置されており、サブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mを配置するための場所を確保するのが困難な場合がある。サブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mの配置を変えただけであり、第３実施例によるダイナミック型半導体記憶装置を用いる効果は、第１実施例のそれと同様である。
【００６８】
実施例４．
次に、この発明の第４実施例によるダイナミック型半導体記憶装置について図７を用いて説明する。図７は、この発明の第４実施例によるダイナミック型半導体記憶装置のメモリセルアレイとその周辺回路との位置関係を説明するためのブロック図である。図７において、６０はサブデコード信号を伝達するためのバスであり、図２と同一符号のものは、図２の同一符号のものに相当する部分である。なお、バス６０は複数本の信号線で構成されている。
【００６９】
第１実施例によるダイナミック型半導体記憶装置ではサブデコード信号を伝達するための信号線をセンスアンプ列ＳＡ1〜ＳＡm上に配置していた。分割デコーダ方式に、主副のワード線を用いることにより、主ワード線の配線として用いる第一メタル配線のピッチが緩和されるため、サブデコード信号を伝達するバス６０を構成している信号線をメモリセルアレイの各ブロックＢＬ1〜ＢＬm上、つまり主ワード線間に配置することができる。例えば、一つの主ワード線間には一つの信号線を配置すればよい。また、この信号線を配置する主ワード線間の位置はブロックの端でなくてもよく、真ん中であっても良い。これよりセンスアンプ列ＳＡ1〜ＳＡm上に余分に信号線を走らせる必要がなくなり、センスアンプ列ＳＡ1〜ＳＡmの幅の増加を抑制できる。サブデコード信号伝達用の信号線の配置を変えただけであり、第４実施例によるダイナミック型半導体記憶装置を用いる他の効果は、第１実施例のそれと同様である。
【００７０】
なお、図８に示すように、第１実施例によるダイナミック型半導体記憶装置と第３実施例のそれとの関係と同様に、サブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mを周辺回路帯側、つまりブロックＢＬ1〜ＢＬmの右辺側に配置しても良い。サブデコード信号を伝達するための信号線およびサブデコード信号生成回路の配置に対する制約がなくなり、第３実施例と同様に、レイアウトの自由度が増大してセンスアンプ制御回路等の他の制御回路の配置に対して最適化が図れる。
【００７１】
実施例５．
次に、この発明の第５実施例によるダイナミック型半導体記憶装置について図９を用いて説明する。図９は、この発明のダイナミック型半導体記憶装置のメモリセルアレイとその周辺の回路との関係を説明するためのブロック図である。図９において、ＳＤＢ２1〜ＳＤＢ２mはブロックＢＬ1〜ＢＬmに対応して設けられサブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mと同様の構成を有するサブデコード信号生成回路、７０，７１はそれぞれサブデコード信号生成回路ＳＤＢ１1，ＳＤＢ２1が出力するサブデコード信号を伝達するためのバスであり、その他図２と同一符号の部分は図２の同一符号の部分に相当する部分を示す。
【００７２】
メモリセルアレイの一行あたりのメモリセル数が増加して主ワード線が長くなった場合、サブデコード信号を伝達するための信号線も主ワード線とほぼ同じ長さを有するため、サブデコード信号線の負荷が大きなりすぎてサブデコード信号の立上げ及び立ち下げがおそくなる場合がある。
【００７３】
その場合には、主ワード線はブロックＢＬ1〜ＢＬm幅と同じ長さにして、サブデコード信号を伝達するバス７０，７１を中央で分割し、同じ構成のサブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mとＳＤＢ２1〜ＳＤＢ２mとをブロックＢＬ1〜ＢＬmの左右両辺に配置してバス７０，７１を駆動する。
【００７４】
これより、一つのサブデコード信号生成回路が駆動する配線及びゲート負荷を半分にできサブデコード信号の立上げ及び立ち下げの高速化が図れる。また、第２実施例によるダイナミック型半導体記憶装置のように隣接するブロックでサブデコード信号生成回路を共有するような場合に対しても適用でき、上記実施例と同様の効果が得られる。
【００７５】
なお、図１０に示すように、第５実施例ではサブデコード信号を伝達する信号線を分割したが、片側からサブデコード信号を供給してゲート負荷のみを分配するようにしても良い。図１０において、ＳＤＢ３ 1 〜ＳＤＢ３ m はそれぞれ各ブロックＢＬ1〜ＢＬmに対応する図９に示したサブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mとサブデコード信号生成回路ＳＤＢ２1〜ＳＤＢ２mをあわせたサブデコード信号生成回路、７２，７３はそれぞれ図９に示したバス７０，７１に相当するサブデコード信号を伝達するためのバスである。この場合、各センスアンプ列ＳＡ1〜ＳＡmに配線されるサブデコード信号用の信号線の数は増加するが、サブデコード回路の数を減らし、サブデコード信号を伝達するためのバッファの負荷を分散をしている分だけ高速化が図れる。ここでは、ブロックＢＬ1〜ＢＬmの左辺側の主行デコーダが設けられている領域にサブデコード信号生成回路を配置したが、ブロックＢＬ1〜ＢＬmの右辺側に配置しても良い。
【００７６】
実施例６．
次に、この発明の第６実施例によるダイナミック型半導体記憶装置について図１１を用いて説明する。図１１はこの発明の第６実施例によるダイナミック型半導体記憶装置のメモリセルアレイとその周辺の回路との関係を示すブロック図である。図１１において、ＳＤＡ3〜ＳＤＡ6はサブデコード信号用アドレスであり、その他図９と同一符号のものは図９の同一符号の部分に相当する部分である。
【００７７】
例えば、サブデコード信号生成回路ＳＤＢ１1には、サブデコード用アドレスＳＤＡ3，ＳＤＡ4とブロック選択用アドレスＢＳ1が与えられるが、サブデコード信号生成回路ＳＤＢ２1にはサブデコード用アドレスＳＤＡ5，ＳＤＡ6とブロック選択用アドレスＢＳ1が与えられる。
【００７８】
同じ構成のサブデコード信号生成回路ＳＤＢ１1とＳＤＢ２1に異なる信号を入れることで、必要なサブデコード信号生成回路だけを動作させる。他のサブデコード信号生成回路ＳＤＢ１2〜ＳＤＢ１m，ＳＤＢ２2〜ＳＤＢ２mについても同様である。このように構成することによって、同じ行に属するサブデコード回路でもブロックの左右どちらの辺の側にあるかによって活性及び非活性を相補的に制御することが可能となる。そのため、両側に配置されたサブデコード信号生成回路ＳＤＢ１1とＳＤＢ２1とを選択的に使用して、サブデコード信号の充放電負荷を分散するとともに、低消費電力化、高速化を図ることができる。なお、図１０に示すように片側にサブデコード信号生成回路配置することもできる。また、第２実施例によるダイナミック型半導体記憶装置のように隣接するブロックでサブデコード信号生成回路を共有するような場合に対しても適用でき、同様の効果が得られる。
【００７９】
次に、サブデコード用アドレスＳＤＡ3〜ＳＤＡ6について説明する。例えば、ロウアドレスの上位ビットがブロックＢＬ1〜ＢＬmの中央から左右いずれかのメモリセル、つまり信号線７２、７３がそれぞれ分担する領域のメモリセルを選択するビットであるとする。そのロウアドレスの上位ビットと例えば第５実施例で用いたサブデコード用アドレスＳＤＡ1，ＳＤＡ2との論理積を取ることによってサブデコード用アドレスＳＤＡ3，ＳＤＡ4を生成することができる。同様に、ロウアドレスの上位ビットの反対の論理値と例えば第５実施例で用いたサブデコード用アドレスＳＤＡ1，ＳＤＡ2との論理積を取ることによってサブデコード用アドレスＳＤＡ5，ＳＤＡ6を生成することができる。
【００８０】
実施例７．
次に、この発明の第７実施例によるダイナミック型半導体記憶装置について図１２及び図１３を用いて説明する。図１２はこの発明の第７実施例によるダイナミック型半導体記憶装置のサブデコード回路の構成を示すブロック図である。図１２において、Ｑ５はサブデコード信号バーＳＤＳが与えられる制御電極と主ワード線ＭＷＬに接続された一方電流電極と副ワード線ＳＷＬに接続された他方電流電極とを持つＰＭＯＳトランジスタ、Ｑ６はサブデコード信号ＳＤＳが与えられる制御電極と主ワード線ＭＷＬに接続された一方電流電極と副ワード線ＳＷＬに接続された他方電流電極とを持つＮＭＯＳトランジスタ、Ｑ７は副ワード線ＳＷＬに接続された一方電流電極とサブデコード信号バーＳＤＳが与えられる制御電極と接地電位ｇｎｄを与える電源に接続された他方電流電極とを持つＮＭＯＳトランジスタである。
【００８１】
スタンバイ時（ローアドレスストローブ信号バーＲＡＳがハイレベルの時）、動作時において選択されたブロックにサブデコード回路が属していた時及び動作時において選択されなかったブロックにサブデコード回路が属していた時の主ワード線及びサブデコード信号ＳＤＳ、バーＳＤＳそれぞれの状態を表２に示す。
【００８２】
【表２】
【００８３】
次に、この回路の動作について図１３を用いて説明する。例えば、ここで図１６に示すブロックＢＬ2が選択されているものとする。ブロックＢＬ2に対応するブロック選択用アドレスＢＳ2が、動作状態において、ローレベルからハイレベルに変化する。このとき、選択された主ワード線ＭＷＬの電圧のレベルはｇｎｄからＶPPに変化する。それ以外の主ワード線ＭＷＬの電圧のレベルはｇｎｄのままである。また、ブロックＢＬ2に供給されているサブデコード信号として、ＳＤＳ1，バーＳＤＳ1，ＳＤＳ2，バーＳＤＳ2があるものとする。そして、動作状態において、所定のサブデコード回路を活性化するためにサブデコード信号ＳＤＳ1として電圧ＶCCが与えられ、サブデコード信号バーＳＤＳ1として電圧ｇｎｄが与えられ、その他のサブデコード回路を非活性にするためサブデコード信号ＳＤＳ2として電圧ｇｎｄが与えられ、サブデコード信号バーＳＤＳ2として電圧Ｖ pp が与えられる。
【００８４】
スタンバイ状態、非選択ブロックに属するサブデコード回路及び選択されたブロックの主ワード線が活性であるにも関わらずサブデコード信号により非活性にされるサブデコード回路には、同じ信号が与えられ、つまり、そのサブデコード回路の主ワード線ＭＷＬには電圧ｇｎｄが、サブデコード信号ＳＤＳとして電圧ｇｎｄが、サブデコード信号バーＳＤＳとして電圧ＶPPが与えられる。このとき図１２に示したサブデコード回路では、トランジスタＱ５、Ｑ６が非導通状態となり、トランジスタＱ７が導通状態となる。この時、副ワード線ＳＷＬにはトランジスタＱ７を通して電圧ｇｎｄが与えられている。
【００８５】
次に、サブデコード回路が接続している主ワード線ＭＷＬが活性化されて電圧ＶPPが与えられたときの動作について説明する。接続されている副ワード線が活性化されるサブデコード回路には、サブデコード信号ＳＤＳとして電圧ＶCCが、サブデコード信号バーＳＤＳとして電圧ｇｎｄが与えられる。この時、トランジスタＱ５、Ｑ６が導通状態となり、トランジスタＱ７が非導通状態となる。そのため、トランジスタＱ５、Ｑ６を通して主ワード線ＭＷＬから副ワード線ＳＷＬに電圧ＶPPが供給される。一方、接続されている副ワード線が活性化されないサブデコード回路には、サブデコード信号ＳＤＳとして電圧ｇｎｄが、サブデコード信号として電圧ＶPPが与えられる。この時、トランジスタＱ５、Ｑ６が非導通状態となり、トランジスタＱ７が導通状態となるため、トランジスタＱ７を通して副ワード線ＳＷＬには電圧ｇｎｄが供給される。
【００８６】
サブデコード回路が接続している主ワード線ＭＷＬが非活性であるにも関わらずサブデコード信号が副ワード線を活性化しようとする信号である場合、つまり、主ワード線ＭＷＬには電圧ｇｎｄが与えられ、サブデコード信号ＳＤＳとして電圧ＶCCが、サブデコード信号バーＳＤＳとして電圧ｇｎｄが与えられている場合、トランジスタＱ６が導通状態となり、トランジスタＱ７が非導通状態となるため、主ワード線ＭＷＬからトランジスタＱ６を通して副ワード線ＳＷＬに電圧ｇｎｄが与えられる。
【００８７】
図１２に示すような構成のサブデコード回路を用いることで、メモリセルアレイ内にサブデコード信号を伝達するために配線されている信号線よりも多数配線されている主ワード線ＭＷＬにスタンバイ時の電圧として電圧ｇｎｄが与えられるため、主ワード線に電圧ＶPPを与えていた従来のダイナミック型半導体記憶装置に比べてリーク電流による消費電力を削減でき、電圧レベルの低下に伴う誤動作を防止することができる。
【００８８】
実施例８．
次に、この発明の第８実施例によるダイナミック型半導体記憶装置について図１４及び図１５を用いて説明する。図１４はこの発明の第８実施例によるダイナミック型半導体記憶装置のサブデコード信号を変換する回路の構成を示す回路図である。図１４において、８０はブロック選択用アドレスＢＳの反対の論理値を持つ信号を出力するＮＯＴゲート、８１はＮＯＴゲート８０の出力と表２に示したサブデコード信号ＳＤＳに対応するサブデコード信号ＳＤＥとの論理和を取るＯＲゲート、Ｑ８は電圧ＶPPが与えられるソースとＯＲゲート８１の出力を受けるゲートとドレインを持つＰＭＯＳトランジスタ、８２はサブデコード信号ＳＤＥとブロック選択用アドレスＢＳとの論理積を取るＡＮＤゲート、Ｑ９は電圧Ｖ CC が与えられるソースとブロック選択用アドレスＢＳが与えられるゲートとトランジスタＱ８のドレインに接続されたドレインとを持つＰＭＯＳトランジスタ、Ｑ１０はトランジスタＱ８のドレインに接続されたドレインとＡＮＤゲート８２の出力に接続されたゲートと接地電圧ｇｎｄが与えられるソースとを持つＮＭＯＳトランジスタである。トランジスタＱ８のドレインからサブデコード信号バーＳＤＳが出力される。ここで、ブロック選択用アドレスＢＳ及びサブデコード回路活性化信号ＳＤＥは選択時にハイレベルとなる。なお、図１４に示した論理ゲートは全て電圧ＶPPで駆動される。
【００８９】
図１５はサブデコード信号の状態を示すタイミングチャートである。スタンバイ時（ローアドレスストローブ信号バーＲＡＳがハイレベルの時）、動作時において選択されたブロックにサブデコード回路が属していた時及び動作時において選択されなかったブロックにサブデコード回路が属していた時の主ワード線及びサブデコード信号ＳＤＳ、バーＳＤＳそれぞれの状態を表３に示す。
【００９０】
【表３】
【００９１】
図１５において、サブデコード信号ＳＤＳ1，バーＳＤＳ1は選択されたブロック内に属するとともに活性化すべき副ワード線に接続されたサブデコード回路に与えられる信号であるものとする。動作状態において、サブデコード回路活性化信号ＳＤＥがハイレベル、ブロック選択用アドレスＢＳがハイレベルとなり、図１４に示したサブデコード信号変換回路において、トランジスタＱ１０のみが導通状態となるため、サブデコード信号バーＳＤＳ1として電圧ｇｎｄが出力される。
【００９２】
サブデコード信号ＳＤＳ2，バーＳＤＳ2は選択されたブロック内に属するが非活性とすべき副ワード線に接続されたサブデコード回路に与えられる信号であるものとする。動作状態において、サブデコード回路活性化信号ＳＤＥがローレベルでブロック選択用アドレスＢＳがハイレベルになり、トランジスタＱ８のみが導通状態となって電圧ＶPPがサブデコード信号バーＳＤＳ2として出力される。この時、サブデコード信号バーＳＤＳ2として電圧ＶCCを出力したのでは、トランジスタＱ５が導通状態となって誤動作を起こす。
【００９３】
サブデコード信号ＳＤＳ3，バーＳＤＳ3は非選択のブロック内に属するサブデコード回路に与えられる信号であるものとする。スタンバイ時のサブデコード回路に与えられる信号と同じである。動作状態において、ブロック選択用アドレスＢＳがローレベルになり、トランジスタＱ９のみが導通状態となって電圧ＶCCがサブデコード信号バーＳＤＳとして出力される。
【００９４】
以上のように構成することによって、第７実施例によるダイナミック型半導体記憶装置に比べて第８実施例によるそれは、スタンバイ時の信号線の電圧を低い電圧ＶCCに維持すればよいので、スタンバイ時に電圧ＶPPのレベルの低下を防止することができるとともに消費電力を抑えることができる効果が大きくなる。ここでは、ブロック選択用アドレスＢＳに応じてサブデコード信号を変換しているので、特定のブロック以外はサブデコード信号バーＳＤＳとして電圧ＶCCを与えられ消費電力が抑えられるが、消費電力の多少の増加はあるが、スタンバイか否かを制御するローアドレスストローブ信号バーＲＡＳを用いて制御しても良い。
【００９５】
【発明の効果】
以上のように請求項１記載の発明のダイナミック型半導体記憶装置によれば、複数の第１の主ワード線のうちのいずれか一つの第１の主ワード線が活性化されるとそれに対応する第１及び第２の副行デコード手段によって第１及び第２の副ワード線が同時に活性化可能な状態となるが、第１または第２の副ワード線のうちのいずれを活性化するかを第１のブロックにおいては第１及び第２の選択信号によって選択し、複数の第２の主ワード線のうちのいずれか一つの第２の主ワード線が活性化されるとそれに対応する第３及び第４の副行デコード手段によって第３及び第４の副ワード線が同時に活性化可能な状態となるが、第３または第４の副ワード線のうちのいずれを活性化するかを第２のブロックにおいては第３及び第４の選択信号によって選択するように構成されているので、第１ないし第４の選択信号線及び第１ないし第４の副デコード手段のうち主ワード線が選択されるブロックに関連するもののみを充放電するようにでき、低消費でワード線を高速に立ち上げることができるという効果がある。
【００９６】
請求項２記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号線が複数のセンスアンプ列上に配置されているので、配線距離を短くすることができ、低消費でワード線を高速に立ち挙げることができるという効果がある。
【００９７】
請求項３記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号生成手段は、複数のブロックの第３の辺の側に配置されて構成されているので、選択信号手段のレイアウトの自由度が大きくなり、製造が容易になるという効果がある。
【００９９】
請求項４記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号生成手段は、複数の前記ブロックの第４の辺の側に配置されて構成されているので、半導体記憶装置のレイアウト面積を小さくでき、ダイナミック型半導体記憶装置の小型化が容易になるという効果がある。
【０１００】
請求項５記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号線が、複数のブロック上に配置されているので、レイアウト面積を小さくでき、装置の小型化が容易になるという効果がある。
【０１０１】
請求項６記載の発明のダイナミック型半導体記憶装置によれば、複数の第１の主ワード線のうちのいずれか一つの第１の主ワード線が活性化されるとそれに対応する第１及び第２の副行デコード手段並びに第５及び第６の副行デコード手段によって第１及び第２の副ワード線並びに第５及び第６の副ワード線が同時に活性化可能な状態となるが、第１及び第５の副ワード線と第２及び第６の副ワード線とのうちのいずれの組を活性化するかを第１のブロックにおいては第１及び第２の選択信号並びに第５及び第６の選択信号によって選択し、複数の第２の主ワード線のうちのいずれか一つの第２の主ワード線が活性化されるとそれに対応する第３及び第４の副行デコード手段並びに第７及び第８の副デコード手段によって第３及び第４の副ワード線並びに第７及び第８の副ワード線が同時に活性化可能な状態となるが、第３及び第７の副ワード線と第４及び第８の副ワード線とのうちのいずれの組を活性化するかを第２のブロックにおいては第３及び第４の選択信号並びに第７及び第８の選択信号によって選択するように構成されているので、選択信号生成手段が駆動する副デコード手段の数を削減でき、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くでき、装置の動作を高速化できるという効果がある。
【０１０２】
請求項７記載の発明のダイナミック型半導体記憶装置によれば、第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段とが第１及び第２のブロックのそれぞれの第３の辺の側と第４の辺の側に分けて配置されているので、第１ないし第８の選択信号線の長さを短くでき、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くして、装置の動作を高速化できるという効果がある。
【０１０３】
請求項８記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号生成手段は、複数のブロックのそれぞれの第３の辺の側に配置されているので、占有面積を減らすことができ、装置の小型化が容易になるという効果がある。
【０１０４】
請求項９記載の発明のダイナミック型半導体記憶装置によれば、複数の第１の主ワード線のうちのいずれか一つの第１の主ワード線が活性化されるとそれに対応する第１及び第２の副行デコード手段並びに第５及び第６の副行デコード手段によって第１及び第２の副ワード線並びに第５及び第６の副ワード線が同時に活性化可能な状態となるが、第１、第２、第５及び第６の副ワード線のうちのいずれを活性化するかを第１のブロックにおいては第１及び第２の選択信号並びに第５及び第６の選択信号によって選択し、複数の第２の主ワード線のうちのいずれか一つの第２の主ワード線が活性化されるとそれに対応する第３及び第４の副行デコード手段並びに第７及び第８の副デコード手段によって第３及び第４の副ワード線並びに第７及び第８の副ワード線が同時に活性化可能な状態となるが、第３、第４、第７及び第８の副ワード線のうちのいずれを活性化するかを第２のブロックにおいては第３及び第４の選択信号並びに第７及び第８の選択信号によって選択するように構成されているので、主ワード線が選択されるブロックでかつ第１ないし第４の選択信号生成手段または第５ないし第８の選択信号生成手段の一方のみが動作するようにして消費電力を低減することができるという効果がある。
【０１０５】
請求項１０記載の発明のダイナミック型半導体記憶装置によれば、前記第１ないし第４の選択信号生成手段は、第１及び第２のブロックのそれぞれの第３の辺の側に配置され、第５ないし第８の選択信号生成手段は、第１及び第２のブロックのそれぞれの第４の辺の側に配置されているので、第１ないし第８の選択信号線の長さを短くでき、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くして、装置の動作を高速化できるという効果がある。
【図面の簡単な説明】
【図１】 この発明の第１実施例によるダイナミック型半導体記憶装置の構成の概要を示すブロック図である。
【図２】 この発明の第１実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置を示すブロック図である。
【図３】 この発明の第１実施例によるメモリセルアレイ内のサブデコード回路の配置を示すブロック図である。
【図４】 この発明の第２実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置を示すブロック図である。
【図５】 この発明の第２実施例によるメモリセルアレイ内のサブデコード回路の配置を示すブロック図である。
【図６】 この発明の第３実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置を示すブロック図である。
【図７】 この発明の第４実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置の一例を示すブロック図である。
【図８】 この発明の第４実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置の他の例を示すブロック図である。
【図９】 この発明の第５実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置の一例を示すブロック図である。
【図１０】 この発明の第５実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置の他の例を示すブロック図である。
【図１１】 この発明の第６実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置を示すブロック図である。
【図１２】 この発明の第７実施例によるダイナミック型半導体記憶装置のサブデコード回路の構成を示す回路図である。
【図１３】 この発明の第７実施例によるダイナミック型半導体記憶装置の動作を示すタイミングチャートである。
【図１４】 この発明の第８実施例によるダイナミック型半導体記憶装置のサブデコード信号の変換回路の構成を示す回路図である。
【図１５】 この発明の第８実施例によるダイナミック型半導体記憶装置の動作を示すタイミングチャートである。
【図１６】 従来のメモリセルアレイを複数のブロックに分割したダイナミック型半導体記憶装置に、分割デコーダ方式を適用した場合に予想される構成を示すブロック図である。
【図１７】 図１６に示したダイナミック型半導体記憶装置のメモリセルアレイ内のサブデコード回路の配置を示すブロック図である。
【図１８】 従来のサブデコード回路の構成を示す回路図である。
【符号の説明】
１ ダイナミック型半導体記憶装置、２ 制御クロック発生回路、３ アドレスバッファ、４ マルチプレクサ、５ 列デコーダ、６ サブデコード信号生成回路群、ＢＬ1〜ＢＬm ブロック、ＳＡ1〜ＳＡm センスアンプ列、ＭＲＤ1〜ＭＲＤm 主行デコーダ、ＳＤＢ１１〜ＳＤＢ１ｍ サブデコード信号生成回路。
【産業上の利用分野】
この発明は、主ワード線と副ワード線とを持ち、メモリセルを選ぶためにワード線を選択的に活性化するデコードを２段階に分けて行う分割デコーダ方式を採用するダイナミック型半導体記憶装置に関し、特に、メモリセルアレイを複数のブロックに分割するとともに各ブロック毎にセンスアンプ列を設けたダイナミック型半導体記憶装置に関するものである。
【０００２】
【従来の技術】
従来、ワード線の立上がり時定数を小さくする方法の一例として、ワード線を第１アルミ配線層で裏打ちするようなメタル杭打ち方法がある。しかし、微細化が進むにつれて第１アルミ配線ピッチが狭くなり、これを原因とする歩留低下の可能性が増加したため、ワード線のピッチ緩和が重要な技術となっている。
【０００３】
そして、それを実現するための一つの方法として、例えばＮＥＣ技報Ｖｏｌ．４７Ｎｏ．３／１９９４、ｐｐ６９−７３に記載されている分割デコーダ方式があり、ワード線のドライバーを分割することで、ワード線の立ち上がり時定数を小さくすることができる。
【０００４】
この方式は、主行デコーダ（以下、ＭＲＤという。）によって選択的に活性化される主ワード線とデコードされたサブデコード信号とによって副ワード線を選択する。例えば、主ワード線は、第１メタル配線を使って配線され、サブデコード信号を伝達するための信号線は、例えば第２メタル配線を使って配線され、副ワード線は、トランジスタゲート配線を用いて配線される。そして、副ワード線は、主ワード線とサブデコード信号との状態に応じて副ワード線を駆動するための駆動回路に接続される。主ワード線を駆動するデコーダと副ワード線を駆動する駆動回路とに分けることにより、ワード線の負荷分散が可能となり、高速にワード線を立ち上げることが可能となる。さらにメタル杭打ち方法と比較して、第１メタル配線のピッチは、サブデコード信号のウェイ数が多ければ多い程大きく取ることができる。ここで、ウェイ数は、一つの主ワード線に対して設けられる全ての副ワード線が担うメモリセルアレイの行数に対応する。
【０００５】
ダイナミック・ランダム・アクセス・メモリ（以下、ＤＲＡＭという。）において、構成するメモリセルの数が増加すると消費電力が大きくなるため、メモリセルアレイを複数のブロックに分割し、分割したブロック毎にセンスアンプを設けて、必要なブロックのみの読み出し動作を行うことができるように構成することがある。
【０００６】
従来の分割デコーダ方式を、メモリセルアレイを複数のブロックに分割する従来のＤＲＡＭに適用した場合の予想される構成の一例が図１６及び図１７である。図１６はメモリセルアレイを複数のブロックに分割したＤＲＡＭの構成の要部を示すブロック図である。図において、ＢＬ1〜ＢＬmは行列配置された複数のメモリセルを含みメモリセルアレイを構成するブロック、ＭＲＤ1〜ＭＲＤmはメモリセルアレイの各ブロックＢＬ1〜ＢＬmにそれぞれ対応して設けられた主行デコーダ、ＳＡ1〜ＳＡmはブロックＢＬ1〜ＢＬmにそれぞれ対応して設けられたセンスアンプ列、Ｂｕ101はサブデコード信号ＳＤＡ1を発生する回路とサブデコード回路との好ましくない電気的相互作用を防止するためのバッファ、Ｂｕ102はサブデコード信号ＳＤＡ1の相補信号であるサブデコード信号バーＳＤＡ1を発生する回路とサブデコード回路との好ましくない電気的相互作用を防止するためのバッファ、Ｂｕ103はサブデコード信号ＳＤＡ2を発生する回路とサブデコード回路との好ましくない電気的相互作用を防止するためのバッファ、Ｂｕ104はサブデコード信号ＳＤＡ2の相補信号であるサブデコード信号バーＳＤＡ2を発生する回路とサブデコード回路との好ましくない電気的相互作用を防止するためのバッファ、２０１〜２０４はバッファＢｕ101〜Ｂｕ104の出力に接続されるとともにメモリセルアレイ上に配置されてサブデコード信号を伝達する信号線、１０１はブロックＢＬ1の奇数列に配置された複数のサブデコード回路からなるサブデコード帯、１０２はブロックＢＬ1の偶数列に配置された複数のサブデコード回路からなるサブデコード帯、１１１はブロックＢＬ2の奇数列に配置された複数のサブデコード回路からなるサブデコード帯、１１２はブロックＢＬ2の偶数列に配置された複数のサブデコード回路からなるサブデコード帯である。
【０００７】
複数のブロックＢＬ1〜ＢＬmには、複数列のサブデコード帯が設けられており、各ブロックＢＬ1〜ＢＬmの奇数列のサブデコード帯には、複数組のバッファＢｕ101，Ｂｕ102を通してサブデコード信号ＳＤＡ1，バーＳＤＡ1が供給されており、偶数列のサブデコード帯には、複数組のバッファＢｕ103，Ｂｕ104のを通してサブデコード信号ＳＤＡ2，バーＳＤＡ2が供給されている。従って、各ブロックＢＬ1〜ＢＬmの同じ列のサブデコード帯には、そのブロックが選択状態か非選択状態かということとは無関係に同じサブデコード信号が同時に供給される。
【０００８】
図１７は図１６に示した複数のブロックのうちのブロック内のサブデコード回路の配置を示すブロック図である。図１７において、ＭＷＬ1〜ＭＷＬmは第１から第ｍ番目の主ワード線、ＳＷＬ1a〜ＳＷＬ1bはブロックＢＬ1の１行目の複数のメモリセルのうちのいくつかに接続されている副ワード線、ＳＷＬ2a〜ＳＷＬ2bはブロックＢＬ1の２行目の複数のメモリセルのうちのいくつかに接続されている副ワード線、Ｄ１０１は主ワード線ＭＷＬ1と副ワード線ＳＷＬ1aに接続されるとともにブロックＢＬ1の第１列目のサブデコード帯に属するサブデコード回路、Ｄ１０２は主ワード線ＭＷＬ1と副ワード線ＳＷＬ2aとに接続されるとともにブロックＢＬ1の第２列目のサブデコード帯に属するサブデコード回路、Ｄ１０３は主ワード線ＭＷＬ1と副ワード線ＳＷＬ1bとに接続されるとともにブロックＢＬ1の第３列目のサブデコード帯に属するサブデコード回路、Ｄ１０４は主ワード線ＭＷＬ2とブロックＢＬ1の３行目のメモリセルのいくつかに対応する副ワード線に接続されるとともにブロックＢＬ1の第１列目のサブデコード帯に属するサブデコード回路であり、そのたの図１６と同一符号のものは図１６のその符号で示された部分と同一の部分である。
【０００９】
サブデコード帯の列の数を増加させると、一つのサブデコード回路あたりの副ワード線の長さを短くするとともにメモリセルの数を少なくすることができるが、逆に、サブデコード回路の数が増加して消費電力が多くなり、またサブデコード回路を配置するための領域が大きくなるという弊害が生じる。
【００１０】
主ワード線ＭＷＬ1〜ＭＷＬmは、副ワード線、つまりメモリセル内のトランスファゲートと並行に配置され、副ワード線は主ワード線方向に主ワード線長に対してｎ−１個に分割されている。この分割された境界部分にサブデコード帯１０１〜１０４等が配置される。このサブデコード帯上に主ワード線ＭＷＬ1〜ＭＷＬmと直交するようにサブデコード信号ＳＤＡ1，バーＳＤＡ1，ＳＤＡ2，バーＳＤＡ2を伝達する信号線２０１〜２０４等を配置する。主ワード線とサブデコード信号の交差部にサブデコード回路（以下、ＳＲＤという。）を配置する。なお、ＳＲＤの詳細な構成は、図１８に示す。図１８において、Ｑ１はサブデコード信号ＳＤＳが与えられる一方電流電極、副ワード線ＳＷＬに接続された他方電流電極及び主ワード線に接続された制御電極を持つＰチャネルＭＯＳトランジスタ、Ｑ２は副ワード線ＳＷＬに接続された一方電流電極、主ワード線ＭＷＬに接続された制御電極及び接地された他方電流電極を持つＮチャネルＭＯＳトランジスタ、Ｑ３は副ワード線ＳＷＬに接続された一方電流電極、サブデコード信号バーＳＤＳが与えられる制御電極及び接地された他方電流電極を持つＮチャネルＭＯＳトランジスタである。サブデコード回路の動作については、表１に示す。表１において、ＶPPは電圧ＶCCよりも高い電圧、ｇｎｄは接地電圧である。
【００１１】
【表１】
主ワード線ＭＷＬには、活性時に電圧ｇｎｄが与えられ、非活性時には電圧ＶPPが与えられる。また、活性時には、サブデコード信号ＳＤＳとして電圧ＶPPが与えられ、サブデコード信号バーＳＤＳとして電圧ｇｎｄが与えられ、非活性時には、サブデコード信号ＳＤＳとして電圧ｇｎｄが与えられ、サブデコード信号バーＳＤＳとして電圧ＶCCが与えられる。従って、スタンバイ時には、主ワード線ＭＷＬには電圧ＶPPが与えられ、サブデコード信号ＳＤＳとして信号線には電圧ｇｎｄが与えられ、サブデコード信号バーＳＤＳとして信号線には電圧ＶCCが与えられる。
【００１３】
主ワード線ＭＷＬが活性化されるとき主ワード線には接地電圧ｇｎｄが与えられ、さらに副ワード線を活性化しようとするためにトランジスタＱ１の一方電流電極にはサブデコード信号ＳＤＳとして電圧ＶPPが与えられる。そのため、トランジスタＱ１がオン状態になり、副ワード線ＳＷＬに電圧ＶPPを与える。活性時にはサブデコード信号ＳＤＳとして高い電圧ＶPPが与えられるため、サブデコード信号ＳＤＳを出力するバッファＢｕ101あるいはＢｕ103の消費電力は、非活性時に電圧ＶCCをサブデコード信号バーＳＤＳとして出力するバッファＢｕ102あるいはＢｕ104に比べて大きくなる。
【００１４】
主ワード線ＭＷＬにはスタンバイ時に電圧ＶPPを与えなければならないが、主ワード線ＭＷＬはメモリセルアレイ内に多数配線されているため、主ワード線ＭＷＬからのリーク電流により電圧ＶPPのレベルを下げる働きが大きくなる。一般的に、電圧ＶPPは電圧ＶCCを昇圧して得ている場合が多い。そのような場合、電圧ＶPPのレベルを保持するために電圧ＶPPを発生する回路が動作し、スタンバイ電流を増加させる。また、長時間スタンバイ状態が保持された後で、かつ電圧ＶPPを発生する回路が動作して再び電圧ＶPPを供給する前、すなわち 電圧ＶPPのレベルが下がった状態でサブデコード信号ＳＤＳ，バーＳＤＳが活性化されると誤動作を起こす場合がある。
【００１５】
なお、図１６では説明を簡単にするため２ウェイの交互配置型サブデコード構成を示した。この場合、例えば一本の主ワード線ＭＷＬ1に対して２本の副ワード線ＳＷＬ1a，ＳＷＬ2a等が設けられる。ゲートポリシリコンで形成される２本の副ワード線上に第一メタル配線で形成される一本の主ワード線は、そのピッチをメタル杭打ち方法と比較して１／２に緩和できる。また交互配置的にサブデコード信号を配置しているため、一列のサブデコード帯に対して同じサブデコード信号を受けるサブデコード回路のみを配置することができる。
【００１６】
【発明が解決しようとする課題】
従来の技術を組み合わせて構成される上記のようなＤＲＡＭは、アドレスが時分割方式で入力されるため、主ワード線が立ち上がる時期には分割された副ワード線を主ワード線方向に対して一列分すべて活性化しなければならない。そのため、全てのサブデコード信号およびサブデコード回路が動作する。このため副ワード線の分割数が多くなればなるほどサブデコード信号およびサブデコード回路の充放電電流が増大し消費電力が増加するという問題点がある。
【００１７】
また、スタンバイ時に主ワード線からのリーク電流が多くなり、消費電力が大きくなるという問題点がある。
【００１８】
この発明は上記のような問題点を解消するためになされたもので、サブデコード信号を主ワード線と直交した方向から入力するのではなく、主ワード線と並行に入力し、しかもブロックを選択する信号であらかじめデコードした信号とすることにより、主ワード線が選択されるブロックに関連するサブデコード信号およびサブデコード回路のみが充放電され、他のサブデコード回路で充放電することを防ぎ、低消費でワード線を高速に立ち上げると共に、第一メタル配線のピッチ緩和を実現できる分割デコーダ方式のダイナミック型半導体記憶装置を得ることを目的とする。また、スタンバイ時の消費電力が小さなダイナミック型半導体記憶装置を得ることを目的とする。
【００１９】
【課題を解決するための手段】
第１の発明に係るダイナミック型半導体記憶装置は、第１及び第２のブロックを含む複数のブロックに分割されるとともに複数の行と複数の列に並べて配置されて情報を電荷の蓄積によってダイナミックに記憶する複数のメモリ素子並びに複数の前記ブロックの各々に設けられて前記メモリ素子を選択し、共に前記行と平行に配置されている複数の主ワード線及び複数の副ワード線を有し、複数の前記ブロックの各々が前記行に平行な第１及び第２の辺と前記列に平行な第３及び第４の辺とを持つように形成されているメモリセルアレイと、複数の前記ブロックの各々に対応して設けられて、対応する前記ブロックの前記第１の辺または前記第２の辺に面して配置された複数のセンスアンプ列と、複数の前記ブロックの各々に対応して設けられ、対応する前記ブロックの前記第３の辺の側に配置され、対応する前記ブロック内の複数の前記主ワード線を選択的に活性化する複数の主行デコード手段と、複数の前記主ワード線及び複数の前記副ワード線に接続されるとともに前記メモリセルアレイ上に設けられる複数の副行デコード手段と、複数の前記副行デコード手段に接続され前記副行デコード手段を活性化する選択信号を伝達する複数の選択信号線と、複数の前記選択信号線に接続されて前記選択信号を生成する複数の選択信号生成手段とを備え、複数の前記主ワード線は、前記第１のブロックに配設された複数の第１の主ワード線と前記第２のブロックに配設された複数の第２の主ワード線とを含み、複数の前記副ワード線は、複数の前記第１の主ワード線に対応して設けられた複数の第１の副ワード線と複数の第２の副ワード線、及び前記第２の主ワード線に対応して設けられた複数の第３の副ワード線と複数の第４の副ワード線を含み、複数の前記選択信号線は、複数の前記第１の副ワード線に対応する複数の第１の選択信号線と、複数の前記第２の副ワード線に対応する複数の第２の選択信号線と、複数の前記第３の副ワード線に対応する複数の第３の選択信号線と、複数の前記第４の副ワード線に対応する複数の第４の選択信号線とを含み、前記第１ないし第４の選択信号線の各々は、対応する前記ブロックの前記主ワード線に平行に延在する第１部分と、前記第１部分に直交する第２部分とを有し、前記第１ないし第４の選択信号線の各前記第１部分は、対応する前記ブロックの前記第１の辺または前記第２の辺に面して配置された前記センスアンプ列上から、対応する前記ブロック上に至るいずれかの領域上に配置され、前記第１及び第２の選択信号線の各第２部分は前記第１のブロック上に配置され、前記第３及び第４の選択信号線の各前記第２部分は前記第２のブロック上に配置され、複数の前記副行デコード手段は、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第１の副ワード線と複数の前記第１の選択信号線に接続された複数の第１の副行デコード手段、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第２の副ワード線と複数の前記第２の選択信号線に接続された複数の第２の副行デコード手段、前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第３の副行ワード線と複数の前記第３の選択信号線に接続された複数の第３の副行デコード手段及び前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第４の副ワード線と複数の前記第４の選択信号線に接続された複数の第４の副行デコード手段を含み、複数の前記選択信号生成手段は、前記第１のブロックに対応して設けられ複数の前記第１の選択信号線に接続され第１の選択信号を生成して出力する第１の選択信号生成手段、前記第１のブロックに対応して設けられ複数の前記第２の選択信号線に接続され第２の選択信号を生成して出力する第２の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第３の選択信号線に接続され第３の選択信号を生成して出力する第３の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第４の選択信号線に接続され第４の選択信号を生成して出力する第４の選択信号生成手段を含み、複数の前記第１の主ワード線のうちのいずれか一つの前記第１の主ワード線が活性化されるとそれに対応する前記第１及び第２の副行デコード手段によって前記第１及び第２の副ワード線が同時に活性化可能な状態となるが、前記第１または前記第２の副ワード線のうちのいずれを活性化するかを前記第１のブロックにおいては前記第１及び第２の選択信号によって選択し、複数の前記第２の主ワード線のうちのいずれか一つの前記第２の主ワード線が活性化されるとそれに対応する前記第３及び第４の副行デコード手段によって前記第３及び第４の副ワード線が同時に活性化可能な状態となるが、前記第３または第４の副ワード線のうちのいずれを活性化するかを前記第２のブロックにおいては前記第３及び第４の選択信号によって選択することを特徴とする。
【００２０】
第２の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記選択信号線が、複数の前記センスアンプ列上に配置されていることを特徴とする。
【００２１】
第３の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記選択信号生成手段が、複数の前記ブロックの前記第３の辺の側に配置されていることを特徴とする。
【００２３】
第４の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記選択信号生成手段が、複数の前記ブロックの前記第４の辺の側に配置されていることを特徴とする。
【００２４】
第５の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記選択信号線が、複数の前記ブロック上に配置されていることを特徴とする。
【００２５】
第６の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記副ワード線が、複数の前記第１の主ワード線に対応して設けられた複数の第５の副ワード線と複数の第６の副ワード線、及び前記第２の主ワード線に対応して設けられた複数の第７の副ワード線と複数の第８の副ワード線をさらに含み、複数の前記選択信号線が、前記第１のブロックに配設された複数の第５の選択信号線と複数の第６の選択信号線、及び前記第２のブロックに配設された複数の第７の選択信号線と複数の第８の選択信号線をさらに含み、複数の前記副行デコード手段が、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第５の副ワード線と複数の前記第５の選択信号線に接続された複数の第５の副行デコード手段、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第６の副ワード線と複数の前記第６の選択信号線に接続された複数の第６の副行デコード手段、前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第７の副行ワード線と複数の前記第７の選択信号線に接続された複数の第７の副行デコード手段及び前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第８の副ワード線と複数の前記第８の選択信号線に接続された複数の第８の副行デコード手段をさらに含み、複数の前記選択信号生成手段が、前記第１のブロックに対応して設けられ複数の前記第５の選択信号線に接続され前記第１の選択信号と同等の第５の選択信号を生成して出力する第５の選択信号生成手段、前記第１のブロックに対応して設けられ複数の前記第６の選択信号線に接続され前記第２の選択信号と同等の第６の選択信号を生成して出力する第６の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第７の選択信号線に接続され前記第３の選択信号と同等の第７の選択信号を生成して出力する第７の選択信号生成手段及び前記第２のブロックに対応して設けられ複数の前記第８の選択信号線に接続され前記第４の選択信号と同等の第８の選択信号を生成して出力する第８の選択信号生成手段をさらに含み、複数の前記第１の主ワード線のうちのいずれか一つの前記第１の主ワード線が活性化されるとそれに対応する前記第１及び第２の副行デコード手段並びに前記第５及び第６の副行デコード手段によって前記第１及び第２の副ワード線並びに前記第５及び第６の副ワード線が同時に活性化可能な状態となるが、前記第１及び第５の副ワード線と前記第２及び第６の副ワード線とのうちのいずれの組を活性化するかを前記第１のブロックにおいては前記第１及び第２の選択信号並びに前記第５及び第６の選択信号によって選択し、複数の前記第２の主ワード線のうちのいずれか一つの前記第２の主ワード線が活性化されるとそれに対応する前記第３及び第４の副行デコード手段並びに前記第７及び第８の副行デコード手段によって前記第３及び第４の副ワード線並びに前記第７及び第８の副ワード線が同時に活性化可能な状態となるが、前記第３及び第７の副ワード線と前記第４及び第８の副ワード線とのうちのいずれの組を活性化するかを前記第２のブロックにおいては前記第３及び第４の選択信号並びに前記第７及び第８の選択信号によって選択することを特徴とする。
【００２６】
第７の発明に係るダイナミック型半導体記憶装置は、第６の発明のダイナミック型半導体記憶装置において、前記第１ないし第４の選択信号生成手段が、前記第１及び第２のブロックのそれぞれの前記第３の辺の側に配置され、前記第５ないし第８の選択信号生成手段が、前記第１及び第２のブロックのそれぞれの前記第４の辺の側に配置されていることを特徴とする。
【００２７】
第８の発明に係るダイナミック型半導体記憶装置は、第６の発明のダイナミック型半導体記憶装置において、複数の前記選択信号生成手段が、複数の前記ブロックのそれぞれの前記第３の辺の側に配置されていることを特徴とする。
【００２８】
第９の発明に係るダイナミック型半導体記憶装置は、第１の発明のダイナミック型半導体記憶装置において、複数の前記副ワード線が、複数の前記第１の主ワード線に対応して設けられた複数の第５の副ワード線と複数の第６の副ワード線、及び前記第２の主ワード線に対応して設けられた複数の第７の副ワード線と複数の第８の副ワード線をさらに含み、複数の前記選択信号線が、前記第１のブロックに配設された複数の第５の選択信号線と複数の第６の選択信号線、及び前記第２のブロックに配設された複数の第７の選択信号線と複数の第８の選択信号線をさらに含み、複数の前記副行デコード手段が、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第５の副ワード線と複数の前記第５の選択信号線に接続された複数の第５の副行デコード手段、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第６の副ワード線と複数の前記第６の選択信号線に接続された複数の第６の副行デコード手段、前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第７の副ワード線と複数の前記第７の選択信号線に接続された複数の第７の副行デコード手段及び前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第８の副ワード線と複数の前記第８の選択信号線に接続された複数の第８の副行デコード手段をさらに含み、複数の前記選択信号生成手段が、前記第１のブロックに対応して設けられ複数の前記第５の選択信号線に接続され第５の選択信号を生成して出力する第５の選択信号生成手段、前記第１のブロックに対応して設けられ複数の前記第６の選択信号線に接続され第６の選択信号を生成して出力する第６の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第７の選択信号線に接続され第７の選択信号を生成して出力する第７の選択信号生成手段及び前記第２のブロックに対応して設けられ複数の前記第８の選択信号線に接続され第８の選択信号を生成して出力する第８の選択信号生成手段をさらに含み、複数の前記第１の主ワード線のうちのいずれか一つの前記第１の主ワード線が活性化されるとそれに対応する前記第１及び第２の副行デコード手段並びに前記第５及び第６の副行デコード手段によって前記第１及び第２の副ワード線並びに前記第５及び第６の副ワード線が同時に活性化可能な状態となるが、前記第１、第２、第５及び第６の副ワード線のうちのいずれを活性化するかを前記第１のブロックにおいては前記第１及び第２の選択信号並びに前記第５及び第６の選択信号によって選択し、複数の前記第２の主ワード線のうちのいずれか一つの前記第２の主ワード線が活性化されるとそれに対応する前記第３及び第４の副行デコード手段並びに前記第７及び第８の副行デコード手段によって前記第３及び第４の副ワード線並びに前記第７及び第８の副ワード線が同時に活性化可能な状態となるが、前記第３、第４、第７及び第８の副ワード線のうちのいずれを活性化するかを前記第２のブロックにおいては前記第３及び第４の選択信号並びに前記第７及び第８の選択信号によって選択することを特徴とする。
【００２９】
第１０の発明に係るダイナミック型半導体記憶装置は、第９の発明のダイナミック型半導体記憶装置において、前記第１ないし第４の選択信号生成手段が、前記第１及び第２のブロックのそれぞれの前記第３の辺の側に配置され、前記第５ないし第８の選択信号生成手段が、前記第１及び第２のブロックのそれぞれの前記第４の辺の側に配置されていることを特徴とする。
【００３２】
【作用】
第１の発明における第１ないし第４の選択信号線によって、第１及び第２のブロックの各々に、第１及び第２の選択信号並びに第３及び第４の選択信号が与えられるので、例えば、第１及び第２のブロックのうちの一つのブロック内にある副行デコード手段だけを活性化することができ、必要でないブロックの副行デコード手段を駆動する第１ないし第４の選択信号生成手段が動作しなくてよくなるため、第１ないし第４の選択信号生成手段が駆動しなくなった副行デコード手段で消費されていた電力を削減できる。
【００３３】
第２の発明における選択信号線は、センスアンプ列上に配置されているので、メモリセルアレイの行と平行に配線でき、配線距離を短くすることができる。
【００３４】
第３の発明における第１ないし第４の選択信号生成手段は、主デコード手段が配置されていない第４の辺の側に配置されるため、レイアウトの自由度が大きく、製造の容易な配置を取りやすくなる。
【００３６】
第４の発明における選択信号生成手段は、主行デコード手段が配置されているブロックの第３の辺の側に配置されるので、主行デコード手段とともに配置でき、半導体記憶装置のレイアウト面積を小さくできる。
【００３７】
第５の発明における第１ないし第４の選択信号線が、第１及び第２のブロック上に配置されるので、これらの選択信号線を他の部分に配置するのに比べてレイアウト面積を小さくすることができる。
【００３８】
第６の発明における第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段とは、第１ないし第４の選択信号を駆動する第１ないし第４の選択信号生成手段とは別に、第１ないし第４の選択信号と同等の第５ないし第８の選択信号を駆動する第５ないし第８の選択信号生成手段が設けられており、一つの選択信号線に接続される副デコード手段の数を減らすことができ、一つの選択信号線あたりの負荷を削減して、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くできる。
【００３９】
第７の発明における第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段が第１及び第２のブロックの両側に配置されるので、第１ないし第４の選択信号線及び第５ないし第８の選択信号線を短くすることができ、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くできる。
【００４０】
第８の発明における選択信号生成手段は、全てブロックの第３の辺の側に配置されるので、主行デコード手段と共に配置でき、占有面積を減らすことができる。
【００４１】
第９の発明における第１ないし第８の選択信号によって第１及び第２のブロックを各々列方向でも分割することができ、第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段の一方のみが動作するのでさらに消費電力を抑えることができる。
【００４２】
第１０の発明における第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段が第１及び第２のブロックの両側に配置されるので、第１ないし第４の選択信号線及び第５ないし第８の選択信号線を短くすることができ、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くできる。
【００４５】
【実施例】
実施例１.
以下、この発明の第１実施例によるダイナミック型半導体記憶装置について図１ないし図３を用いて説明する。図１はこの発明の第１実施例によるダイナミック型半導体記憶装置の構成の概要を示すブロック図である。図１において、１は複数のブロックに分割したメモリセルアレイを有するダイナミック型半導体記憶装置、２はダイナミック型半導体記憶装置１の外部から与えられる制御信号及びクロックに応じてダイナミック型半導体記憶装置１内で使用される内部クロックRow-clk，Col-clkを発生する制御クロック発生回路、３はダイナミック型半導体記憶装置１の外部から入力されたアドレスＡ1〜ＡnをクロックRow-clkに応じてダイナミック型半導体記憶装置１内の各部へ分配するためのアドレスバッファ、４はクロックCol-clkに応じてアドレスバッファ３から与えられるアドレスのうちの列アドレスを出力するマルチプレクサ、５はマルチプレクサ４から与えられるアドレスをデコードするための列デコーダ、ＢＬ1〜ＢＬmはメモリセルアレイを構成している各ブロック、ＭＲＤ1〜ＭＲＤmはブロックＢＬ1〜ＢＬmに対応して設けられアドレスバッファ３から受けた行アドレスをデコードする行デコーダ、ＳＡ1〜ＳＡmはブロックＢＬ1〜ＢＬmに対応して設けられ対応する各ブロックＢＬ1〜ＢＬmのメモリセルの記憶している情報をブロック選択用アドレス及びクロックRow-clkに応じて読み出すための複数のセンスアンプが配置されているセンスアンプ列、６はアドレスバッファ３から与えられるブロック選択用アドレスＢＳ及びサブデコード用アドレスに応じてブロックＢＬ1〜ＢＬmに対してそれぞれ個別のサブデコード信号ＳＤＳ1〜ＳＤＳkを出力するサブデコード信号生成回路群、７はセンスアンプＳＡ1〜ＳＡmから出力される信号をクロックCol-clkに応じてダイナミック型半導体記憶装置１の外部へ出力するためのＩ／Ｏ制御回路である。
【００４６】
また、図１において、８はブロックＢＬ1内に設けられた複数のメモリセルのうちの一つ、ＭＷＬはそのメモリセル８の属する所定の行の組に対応した主ワード線、ＳＷＬは行の組の中のメモリセル８が属する行に対応した副ワード線、９はサブデコード信号と主ワード線の状態とによって副ワード線の活性あるいは非活性を決定するデコード回路、１０はデコード回路のうちデコード回路９と同じ列のデコード回路の集合であるサブデコード帯、１１はサブデコード帯１０のデコード回路にサブデコード信号を伝達するための信号線、１２はメモリセル８に接続されたビット線である。
【００４７】
サブデコード信号生成回路群６で発生するサブデコード信号ＳＤＳ1〜ＳＤＳkは、一つの主ワード線がいくつの行を受け持つかによって異なる。例えば、一つの主ワード線が２行のメモリセルを受け持つ２ウェイの分割デコーダ方式の場合、ブロックＢＬ1〜ＢＬmの各々には２種類のサブデコード信号が必要になり、かつ各ブロック毎にサブデコード信号を異ならせるため、メモリセルアレイ全体では、２×ｍ種類のサブデコード信号が必要になる。
【００４８】
このような複数のブロックにメモリセルアレイを分割する構成のダイナミック型半導体記憶装置は、消費電力を抑えるため、ブロックＢＬ1〜ＢＬmのうちの選択されたブロックしか活性状態とせず、他の非選択ブロックは非活性状態となるので、各ブロックに対応する行デコーダＭＲＤ1〜ＭＲＤmにはブロックの活性あるいは非活性を選択するためのブロック選択用アドレスＢＳが与えられる。
【００４９】
ここでは、例えば、ブロック選択用アドレスＢＳとブロックのうちの奇数行を選択するか偶数行を選択するかのアドレスとの論理積とを取ることによって、サブデコード信号ＳＤＳ1〜ＳＤＳ 2m を生成する。
【００５０】
次に、メモリセルアレイとサブデコード信号生成回路群６と主行デコーダＭＲＤ1〜ＭＲＤmとセンスアンプ列との関係を図２を用いて説明する。図２はこの発明の第１実施例によるダイナミック型半導体記憶装置において、２ウェイの分割デコーダ方式を用いた場合のメモリセルアレイ及びその周辺の構成を示すブロック図である。図２において、ＳＤＢ１1〜ＳＤＢ１mはブロックＢＬ1〜ＢＬmに対応して設けられ２ウェイの分割デコーダ方式において図１に示したサブデコード信号生成回路群６を構成するサブデコード信号生成回路、２０はサブデコード信号用のアドレスＳＤＡ1とブロック選択用のアドレスＢＳ1の論理積を取るためのＡＮＤゲート、２１はＡＮＤゲート２０の出力を受けて反対の論理値を持つ信号を出力するＮＯＴゲート、２２はＡＮＤゲート２０の出力を伝達するためのバッファ、２３はＮＯＴゲート２１の出力を伝達するためのバッファ、２４はサブデコード信号用のアドレスＳＤＡ2とブロック選択用のアドレスＢＳ1の論理積を取るためのＡＮＤゲート、２５はＡＮＤゲート２４の出力を受けて反対の論理値を持つ信号を出力するＮＯＴゲート、２６はＡＮＤゲート２４の出力を伝達するためのバッファ、２７はＮＯＴゲート２５の出力を伝達するためのバッファ、３１はセンスアンプ列ＳＡ1の上にブロックＢＬ1の行に平行に配置されバッファ２２が出力するサブデコード信号ＳＤＳ1を伝達するための信号線、３２はセンスアンプ列ＳＡ1の上にブロックＢＬ1の行に平行に配置されバッファ２３が出力するサブデコード信号バーＳＤＳ1を伝達するための信号線、３３はセンスアンプ列ＳＡ1の上にブロックＢＬ1の行に平行に配置されバッファ２６が出力するサブデコード信号ＳＤＳ2を伝達するための信号線、３４はセンスアンプ列ＳＡ1の上にブロックＢＬ1の行に平行に配置されバッファ２７が出力するサブデコード信号バーＳＤＳ2を伝達するための信号線、ＳＤ1-1〜ＳＤ1-nはブロックＢＬ1上にｎ列設けられたサブデコード帯、ＳＤ2-1〜ＳＤ2-nはブロックＢＬ2上にｎ列設けられたサブデコード帯である。
【００５１】
サブデコード信号生成回路ＳＤＢ１2〜ＳＤＢ１mの回路構成は、サブデコード信号生成回路ＳＤＢ１1と同じである。これらが異なる点は、対応するブロックＢＬ1〜ＢＬmのブロック選択用アドレスＢＳ1〜ＢＳmが与えられる点である。このブロック選択用アドレスＢＳ1〜ＢＳmによって選択されたブロックのみのサブデコード回路が動作するようなサブデコード信号がそれぞれのサブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mで生成される。
【００５２】
従来のダイナミック型半導体記憶装置は、奇数列あるいは偶数列のサブデコード帯に属するすべてのブロックのサブデコード回路に対して同時にサブデコード信号を与えていたため、一度に駆動する信号線及びデコード回路が多く、そのため充放電電流が増加していた。それに対して、第１実施例のダイナミック型半導体記憶装置は、一つのブロック分しかサブデコード信号が充放電しないため消費電力を削減できる。また、サブデコード信号を与えるための駆動回路一つあたりの負荷も分散もされるためサブデコード信号の立上げ及び立ち下げの高速化も図れる。
【００５３】
各ブロックＢＬ1〜ＢＬmの奇数番目のサブデコード帯ＳＤ1-1，ＳＤ1-3，ＳＤ2-1，ＳＤ2-3等には、信号線３１，３２を介してサブデコード信号ＳＤＳ1，バーＳＤＳ1が与えられる。また、偶数番目のサブデコード帯ＳＤ1-2，ＳＤ1-4，ＳＤ2-2，ＳＤ2-4等には、信号線３３，３４を介してサブデコード信号ＳＤＳ2，バーＳＤＳ2が与えられる。
【００５４】
さらに、ブロック内に配置されたサブデコード回路の配置について説明する。図３は図２におけるブロックＢＬ1内のサブデコード回路の配置を示すブロック図である。図３において、Ｄ１〜Ｄ６はサブデコード回路、ＭＷＬ1〜ＭＷＬiは主ワード線、ＳＷＬ1a〜ＳＷＬ 3b は副ワード線である。ブロック内の１行目のメモリセルに接続される副ワード線ＳＷＬ1a，ＳＷＬ1b等の活性あるいは非活性を制御するサブデコード回路Ｄ１，Ｄ３は、主ワード線ＭＷＬ1に接続されるとともにサブデコード信号ＳＤＳ1，バーＳＤＳ1を受ける。一方、ブロック内の２行目の副ワードＳＷＬ2a，ＳＷＬ2b等の活性あるいは非活性を制御するサブデコード回路Ｄ２等は、主ワード線ＭＷＬ1に接続されるとともにサブデコード信号ＳＤＳ2，バーＳＤＳ2を受ける。
【００５５】
主ワード線ＭＷＬ1が活性化された時、１行目の副ワード線ＳＷＬ1a，ＳＷＬ1b等が活性化されるか、２行目の副ワード線ＳＷＬ2a，ＳＷＬ2b等が活性化されるかは、奇数番目のサブデコード帯ＳＤ1-1，ＳＤ 1-3 等及び偶数番目のサブデコード帯ＳＤ1-2等に与えられるサブデコード信号ＳＤＳ1，バーＳＤＳ1及びＳＤＳ2，バーＳＤＳ2によって決定される。
【００５６】
このように図２及び図３に示したダイナミック型半導体記憶装置は、説明が容易になるように、図１６に示したダイナミック型半導体記憶装置と同様に２ウェイ交互配置型サブデコード方式による主副ワード線を備える構成になっているが、４ウェイやそれ以上のウェイ数であっても同様の効果を奏する。
【００５７】
実施例２．
次に、この発明の第２実施例によるダイナミック型半導体記憶装置について図４及び図５を用いて説明する。図４はこの発明の第２実施例によるダイナミック型半導体記憶装置のメモリセルアレイの各ブロックとサブデコード信号との関係を説明するためのブロック図である。また、図５は図４に示したブロックＢＬ1内のサブデコード回路の配置を説明するためのブロック図である。第２実施例によるダイナミック型半導体記憶装置と第１実施例のそれとの相違点は、第２実施例によるサブデコード信号の各ブロックＢＬ1〜ＢＬmへの与え方と第１実施例によるサブデコード信号の与え方の違いである。
【００５８】
図４において、ＳＤＢ１０1〜ＳＤＢ１０mはサブデコード信号生成回路である。例えば、サブデコード信号生成回路ＳＤＢ１０1は、主行デコーダＭＲＤ1の上辺側に配置され、ブロック選択用のアドレスＢＳ1とサブデコード信号用のアドレスＳＤＡ1との論理積を取るＡＮＤゲート４０と、ＡＮＤゲート４０の出力をサブデコード信号としてブロックＢＬ1に伝達するためのバッファ４２と、ＡＮＤゲート４０の出力の反対の論理値を出力するためのＮＯＴゲート４１と、ＮＯＴゲート４１の出力をサブデコード信号としてブロックＢＬ1に伝達するためのバッファ４３で構成されている。
【００５９】
サブデコード信号生成回路ＳＤＢ１０2は、ブロック選択用のアドレスＢＳ1及びＢＳ2の論理和を取るＯＲゲート４４と、ＯＲゲート４４の出力とサブデコード信号用のアドレスＳＤＡ2との論理積を取るＡＮＤゲート４５と、ＡＮＤゲート４５の出力をサブデコード信号としてブロックＢＬ1及びＢＬ2に伝達するためのバッファ４８と、ＡＮＤゲート４５の出力の反対の論理値を出力するためのＮＯＴゲート４６と、ＮＯＴゲート４６の出力をサブデコード信号としてブロックＢＬ1及びＢＬ2に伝達するためのバッファ４７で構成されている。
【００６０】
サブデコード信号生成回路ＳＤＢ１０3は、ブロック選択用のアドレスＢＳ2及びＢＳ3の論理和を取るＯＲゲート４９と、ＯＲゲート４９の出力とサブデコード信号用のアドレスＳＤＡ1との論理積を取るＡＮＤゲート５０と、ＡＮＤゲート５０の出力をサブデコード信号としてブロックＢＬ2及びＢＬ3に伝達するためのバッファ５２と、ＡＮＤゲート５０の出力の反対の論理値を出力するためのＮＯＴゲート５１と、ＮＯＴゲート５１の出力をサブデコード信号としてブロックＢＬ2及びＢＬ3に伝達するためのバッファ５３で構成されている。
【００６１】
図５において、ＳＤＳ1，バーＳＤＳ1はサブデコード信号生成回路ＳＤＢ１０1が出力するサブデコード信号、ＳＤＳ2，バーＳＤＳ2はサブデコード信号生成回路ＳＤＢ１０2が出力するサブデコード信号であり、その他図３と同一符号のものは図３に示したものに相当する部分である。
【００６２】
例えば、ブロックＢＬ1の上辺側のセンスアンプ列ＳＡ1上に配置された信号線からサブデコード信号ＳＤＳ1，バーＳＤＳ1を供給し、ブロックＢＬ1の下辺側のセンスアンプ列ＳＡ2上に配置された信号線からサブデコード信号ＳＤＳ2，バーＳＤＡ2を供給する。このようにサブデコード信号を供給することで、サブデコード信号ＳＤＳ2，バーＳＤＳ2をブロックＢＬ2にも供給することができ、ビット線方向に走るサブデコード信号を隣りのブロックＢＬ1，ＢＬ2で共有化した構成にすることができる。
【００６３】
従って、同じサブデコード信号ＳＤＳ2，バーＳＤＳ2が供給されるサブデコード帯ＳＤ12-1，ＳＤ12-2等は、ブロックＢＬ1とブロックＢＬ2にまたがることになる。
【００６４】
例えば、ブロックＢＬ2内のメモリセルを選択する場合、ブロック選択用のアドレスＢＳ2によって、サブデコード信号生成回路ＳＤＢ１０2，１０ 3 がサブデコード信号ＳＤＳ2，バーＳＤＳ2，ＳＤＳ3，バーＳＤＳ3を出力可能にする。
【００６５】
これにより、センスアンプ列上に走るサブデコード信号を伝達するための信号線の数を半分にすることができる。それ以外の効果は実施例１に示したダイナミック型半導体記憶装置と同様である。なお、第２実施例では、２ウェイの構成について説明をしたが、４ウェイやそれ以上のウェイ数であっても隣接するブロック間での共有化は可能である。
【００６６】
実施例３．
次に、この発明の第３実施例によるダイナミック型半導体記憶装置について図６を用いて説明する。図６は、この発明の第３実施例によるダイナミック型半導体記憶装置のメモリセルアレイとその周辺回路との位置関係を説明するためのブロック図である。図６において、図２と同一符号のものは、図２の同一符号のものに相当する部分である。図２に示すように、第１実施例によるダイナミック型半導体記憶装置では、サブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mを主行デコーダＭＲＤ1〜ＭＲＤmが配置される領域間あるいは主行デコーダとセンスアンプ列とに隣接する領域、つまりブロックＢＬ1〜ＢＬmの左辺に配置していた。
【００６７】
第３実施例によるダイナミック型半導体記憶装置では、メモリセルアレイを挟んで主行デコーダＭＲＤ1〜ＭＲＤmが形成されている領域とは反対側にあって周辺回路が形成される周辺回路帯側、つまりメモリセルアレイのブロックＢＬ1〜ＢＬmの右辺側に配置する。もともと主行デコーダが配置されているメモリセルアレイの左辺側はＳＡの制御回路等が配置されており、サブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mを配置するための場所を確保するのが困難な場合がある。サブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mの配置を変えただけであり、第３実施例によるダイナミック型半導体記憶装置を用いる効果は、第１実施例のそれと同様である。
【００６８】
実施例４．
次に、この発明の第４実施例によるダイナミック型半導体記憶装置について図７を用いて説明する。図７は、この発明の第４実施例によるダイナミック型半導体記憶装置のメモリセルアレイとその周辺回路との位置関係を説明するためのブロック図である。図７において、６０はサブデコード信号を伝達するためのバスであり、図２と同一符号のものは、図２の同一符号のものに相当する部分である。なお、バス６０は複数本の信号線で構成されている。
【００６９】
第１実施例によるダイナミック型半導体記憶装置ではサブデコード信号を伝達するための信号線をセンスアンプ列ＳＡ1〜ＳＡm上に配置していた。分割デコーダ方式に、主副のワード線を用いることにより、主ワード線の配線として用いる第一メタル配線のピッチが緩和されるため、サブデコード信号を伝達するバス６０を構成している信号線をメモリセルアレイの各ブロックＢＬ1〜ＢＬm上、つまり主ワード線間に配置することができる。例えば、一つの主ワード線間には一つの信号線を配置すればよい。また、この信号線を配置する主ワード線間の位置はブロックの端でなくてもよく、真ん中であっても良い。これよりセンスアンプ列ＳＡ1〜ＳＡm上に余分に信号線を走らせる必要がなくなり、センスアンプ列ＳＡ1〜ＳＡmの幅の増加を抑制できる。サブデコード信号伝達用の信号線の配置を変えただけであり、第４実施例によるダイナミック型半導体記憶装置を用いる他の効果は、第１実施例のそれと同様である。
【００７０】
なお、図８に示すように、第１実施例によるダイナミック型半導体記憶装置と第３実施例のそれとの関係と同様に、サブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mを周辺回路帯側、つまりブロックＢＬ1〜ＢＬmの右辺側に配置しても良い。サブデコード信号を伝達するための信号線およびサブデコード信号生成回路の配置に対する制約がなくなり、第３実施例と同様に、レイアウトの自由度が増大してセンスアンプ制御回路等の他の制御回路の配置に対して最適化が図れる。
【００７１】
実施例５．
次に、この発明の第５実施例によるダイナミック型半導体記憶装置について図９を用いて説明する。図９は、この発明のダイナミック型半導体記憶装置のメモリセルアレイとその周辺の回路との関係を説明するためのブロック図である。図９において、ＳＤＢ２1〜ＳＤＢ２mはブロックＢＬ1〜ＢＬmに対応して設けられサブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mと同様の構成を有するサブデコード信号生成回路、７０，７１はそれぞれサブデコード信号生成回路ＳＤＢ１1，ＳＤＢ２1が出力するサブデコード信号を伝達するためのバスであり、その他図２と同一符号の部分は図２の同一符号の部分に相当する部分を示す。
【００７２】
メモリセルアレイの一行あたりのメモリセル数が増加して主ワード線が長くなった場合、サブデコード信号を伝達するための信号線も主ワード線とほぼ同じ長さを有するため、サブデコード信号線の負荷が大きなりすぎてサブデコード信号の立上げ及び立ち下げがおそくなる場合がある。
【００７３】
その場合には、主ワード線はブロックＢＬ1〜ＢＬm幅と同じ長さにして、サブデコード信号を伝達するバス７０，７１を中央で分割し、同じ構成のサブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mとＳＤＢ２1〜ＳＤＢ２mとをブロックＢＬ1〜ＢＬmの左右両辺に配置してバス７０，７１を駆動する。
【００７４】
これより、一つのサブデコード信号生成回路が駆動する配線及びゲート負荷を半分にできサブデコード信号の立上げ及び立ち下げの高速化が図れる。また、第２実施例によるダイナミック型半導体記憶装置のように隣接するブロックでサブデコード信号生成回路を共有するような場合に対しても適用でき、上記実施例と同様の効果が得られる。
【００７５】
なお、図１０に示すように、第５実施例ではサブデコード信号を伝達する信号線を分割したが、片側からサブデコード信号を供給してゲート負荷のみを分配するようにしても良い。図１０において、ＳＤＢ３ 1 〜ＳＤＢ３ m はそれぞれ各ブロックＢＬ1〜ＢＬmに対応する図９に示したサブデコード信号生成回路ＳＤＢ１1〜ＳＤＢ１mとサブデコード信号生成回路ＳＤＢ２1〜ＳＤＢ２mをあわせたサブデコード信号生成回路、７２，７３はそれぞれ図９に示したバス７０，７１に相当するサブデコード信号を伝達するためのバスである。この場合、各センスアンプ列ＳＡ1〜ＳＡmに配線されるサブデコード信号用の信号線の数は増加するが、サブデコード回路の数を減らし、サブデコード信号を伝達するためのバッファの負荷を分散をしている分だけ高速化が図れる。ここでは、ブロックＢＬ1〜ＢＬmの左辺側の主行デコーダが設けられている領域にサブデコード信号生成回路を配置したが、ブロックＢＬ1〜ＢＬmの右辺側に配置しても良い。
【００７６】
実施例６．
次に、この発明の第６実施例によるダイナミック型半導体記憶装置について図１１を用いて説明する。図１１はこの発明の第６実施例によるダイナミック型半導体記憶装置のメモリセルアレイとその周辺の回路との関係を示すブロック図である。図１１において、ＳＤＡ3〜ＳＤＡ6はサブデコード信号用アドレスであり、その他図９と同一符号のものは図９の同一符号の部分に相当する部分である。
【００７７】
例えば、サブデコード信号生成回路ＳＤＢ１1には、サブデコード用アドレスＳＤＡ3，ＳＤＡ4とブロック選択用アドレスＢＳ1が与えられるが、サブデコード信号生成回路ＳＤＢ２1にはサブデコード用アドレスＳＤＡ5，ＳＤＡ6とブロック選択用アドレスＢＳ1が与えられる。
【００７８】
同じ構成のサブデコード信号生成回路ＳＤＢ１1とＳＤＢ２1に異なる信号を入れることで、必要なサブデコード信号生成回路だけを動作させる。他のサブデコード信号生成回路ＳＤＢ１2〜ＳＤＢ１m，ＳＤＢ２2〜ＳＤＢ２mについても同様である。このように構成することによって、同じ行に属するサブデコード回路でもブロックの左右どちらの辺の側にあるかによって活性及び非活性を相補的に制御することが可能となる。そのため、両側に配置されたサブデコード信号生成回路ＳＤＢ１1とＳＤＢ２1とを選択的に使用して、サブデコード信号の充放電負荷を分散するとともに、低消費電力化、高速化を図ることができる。なお、図１０に示すように片側にサブデコード信号生成回路配置することもできる。また、第２実施例によるダイナミック型半導体記憶装置のように隣接するブロックでサブデコード信号生成回路を共有するような場合に対しても適用でき、同様の効果が得られる。
【００７９】
次に、サブデコード用アドレスＳＤＡ3〜ＳＤＡ6について説明する。例えば、ロウアドレスの上位ビットがブロックＢＬ1〜ＢＬmの中央から左右いずれかのメモリセル、つまり信号線７２、７３がそれぞれ分担する領域のメモリセルを選択するビットであるとする。そのロウアドレスの上位ビットと例えば第５実施例で用いたサブデコード用アドレスＳＤＡ1，ＳＤＡ2との論理積を取ることによってサブデコード用アドレスＳＤＡ3，ＳＤＡ4を生成することができる。同様に、ロウアドレスの上位ビットの反対の論理値と例えば第５実施例で用いたサブデコード用アドレスＳＤＡ1，ＳＤＡ2との論理積を取ることによってサブデコード用アドレスＳＤＡ5，ＳＤＡ6を生成することができる。
【００８０】
実施例７．
次に、この発明の第７実施例によるダイナミック型半導体記憶装置について図１２及び図１３を用いて説明する。図１２はこの発明の第７実施例によるダイナミック型半導体記憶装置のサブデコード回路の構成を示すブロック図である。図１２において、Ｑ５はサブデコード信号バーＳＤＳが与えられる制御電極と主ワード線ＭＷＬに接続された一方電流電極と副ワード線ＳＷＬに接続された他方電流電極とを持つＰＭＯＳトランジスタ、Ｑ６はサブデコード信号ＳＤＳが与えられる制御電極と主ワード線ＭＷＬに接続された一方電流電極と副ワード線ＳＷＬに接続された他方電流電極とを持つＮＭＯＳトランジスタ、Ｑ７は副ワード線ＳＷＬに接続された一方電流電極とサブデコード信号バーＳＤＳが与えられる制御電極と接地電位ｇｎｄを与える電源に接続された他方電流電極とを持つＮＭＯＳトランジスタである。
【００８１】
スタンバイ時（ローアドレスストローブ信号バーＲＡＳがハイレベルの時）、動作時において選択されたブロックにサブデコード回路が属していた時及び動作時において選択されなかったブロックにサブデコード回路が属していた時の主ワード線及びサブデコード信号ＳＤＳ、バーＳＤＳそれぞれの状態を表２に示す。
【００８２】
【表２】
次に、この回路の動作について図１３を用いて説明する。例えば、ここで図１６に示すブロックＢＬ2が選択されているものとする。ブロックＢＬ2に対応するブロック選択用アドレスＢＳ2が、動作状態において、ローレベルからハイレベルに変化する。このとき、選択された主ワード線ＭＷＬの電圧のレベルはｇｎｄからＶPPに変化する。それ以外の主ワード線ＭＷＬの電圧のレベルはｇｎｄのままである。また、ブロックＢＬ2に供給されているサブデコード信号として、ＳＤＳ1，バーＳＤＳ1，ＳＤＳ2，バーＳＤＳ2があるものとする。そして、動作状態において、所定のサブデコード回路を活性化するためにサブデコード信号ＳＤＳ1として電圧ＶCCが与えられ、サブデコード信号バーＳＤＳ1として電圧ｇｎｄが与えられ、その他のサブデコード回路を非活性にするためサブデコード信号ＳＤＳ2として電圧ｇｎｄが与えられ、サブデコード信号バーＳＤＳ2として電圧Ｖ pp が与えられる。
【００８４】
スタンバイ状態、非選択ブロックに属するサブデコード回路及び選択されたブロックの主ワード線が活性であるにも関わらずサブデコード信号により非活性にされるサブデコード回路には、同じ信号が与えられ、つまり、そのサブデコード回路の主ワード線ＭＷＬには電圧ｇｎｄが、サブデコード信号ＳＤＳとして電圧ｇｎｄが、サブデコード信号バーＳＤＳとして電圧ＶPPが与えられる。このとき図１２に示したサブデコード回路では、トランジスタＱ５、Ｑ６が非導通状態となり、トランジスタＱ７が導通状態となる。この時、副ワード線ＳＷＬにはトランジスタＱ７を通して電圧ｇｎｄが与えられている。
【００８５】
次に、サブデコード回路が接続している主ワード線ＭＷＬが活性化されて電圧ＶPPが与えられたときの動作について説明する。接続されている副ワード線が活性化されるサブデコード回路には、サブデコード信号ＳＤＳとして電圧ＶCCが、サブデコード信号バーＳＤＳとして電圧ｇｎｄが与えられる。この時、トランジスタＱ５、Ｑ６が導通状態となり、トランジスタＱ７が非導通状態となる。そのため、トランジスタＱ５、Ｑ６を通して主ワード線ＭＷＬから副ワード線ＳＷＬに電圧ＶPPが供給される。一方、接続されている副ワード線が活性化されないサブデコード回路には、サブデコード信号ＳＤＳとして電圧ｇｎｄが、サブデコード信号として電圧ＶPPが与えられる。この時、トランジスタＱ５、Ｑ６が非導通状態となり、トランジスタＱ７が導通状態となるため、トランジスタＱ７を通して副ワード線ＳＷＬには電圧ｇｎｄが供給される。
【００８６】
サブデコード回路が接続している主ワード線ＭＷＬが非活性であるにも関わらずサブデコード信号が副ワード線を活性化しようとする信号である場合、つまり、主ワード線ＭＷＬには電圧ｇｎｄが与えられ、サブデコード信号ＳＤＳとして電圧ＶCCが、サブデコード信号バーＳＤＳとして電圧ｇｎｄが与えられている場合、トランジスタＱ６が導通状態となり、トランジスタＱ７が非導通状態となるため、主ワード線ＭＷＬからトランジスタＱ６を通して副ワード線ＳＷＬに電圧ｇｎｄが与えられる。
【００８７】
図１２に示すような構成のサブデコード回路を用いることで、メモリセルアレイ内にサブデコード信号を伝達するために配線されている信号線よりも多数配線されている主ワード線ＭＷＬにスタンバイ時の電圧として電圧ｇｎｄが与えられるため、主ワード線に電圧ＶPPを与えていた従来のダイナミック型半導体記憶装置に比べてリーク電流による消費電力を削減でき、電圧レベルの低下に伴う誤動作を防止することができる。
【００８８】
実施例８．
次に、この発明の第８実施例によるダイナミック型半導体記憶装置について図１４及び図１５を用いて説明する。図１４はこの発明の第８実施例によるダイナミック型半導体記憶装置のサブデコード信号を変換する回路の構成を示す回路図である。図１４において、８０はブロック選択用アドレスＢＳの反対の論理値を持つ信号を出力するＮＯＴゲート、８１はＮＯＴゲート８０の出力と表２に示したサブデコード信号ＳＤＳに対応するサブデコード信号ＳＤＥとの論理和を取るＯＲゲート、Ｑ８は電圧ＶPPが与えられるソースとＯＲゲート８１の出力を受けるゲートとドレインを持つＰＭＯＳトランジスタ、８２はサブデコード信号ＳＤＥとブロック選択用アドレスＢＳとの論理積を取るＡＮＤゲート、Ｑ９は電圧Ｖ CC が与えられるソースとブロック選択用アドレスＢＳが与えられるゲートとトランジスタＱ８のドレインに接続されたドレインとを持つＰＭＯＳトランジスタ、Ｑ１０はトランジスタＱ８のドレインに接続されたドレインとＡＮＤゲート８２の出力に接続されたゲートと接地電圧ｇｎｄが与えられるソースとを持つＮＭＯＳトランジスタである。トランジスタＱ８のドレインからサブデコード信号バーＳＤＳが出力される。ここで、ブロック選択用アドレスＢＳ及びサブデコード回路活性化信号ＳＤＥは選択時にハイレベルとなる。なお、図１４に示した論理ゲートは全て電圧ＶPPで駆動される。
【００８９】
図１５はサブデコード信号の状態を示すタイミングチャートである。スタンバイ時（ローアドレスストローブ信号バーＲＡＳがハイレベルの時）、動作時において選択されたブロックにサブデコード回路が属していた時及び動作時において選択されなかったブロックにサブデコード回路が属していた時の主ワード線及びサブデコード信号ＳＤＳ、バーＳＤＳそれぞれの状態を表３に示す。
【００９０】
【表３】
図１５において、サブデコード信号ＳＤＳ1，バーＳＤＳ1は選択されたブロック内に属するとともに活性化すべき副ワード線に接続されたサブデコード回路に与えられる信号であるものとする。動作状態において、サブデコード回路活性化信号ＳＤＥがハイレベル、ブロック選択用アドレスＢＳがハイレベルとなり、図１４に示したサブデコード信号変換回路において、トランジスタＱ１０のみが導通状態となるため、サブデコード信号バーＳＤＳ1として電圧ｇｎｄが出力される。
【００９２】
サブデコード信号ＳＤＳ2，バーＳＤＳ2は選択されたブロック内に属するが非活性とすべき副ワード線に接続されたサブデコード回路に与えられる信号であるものとする。動作状態において、サブデコード回路活性化信号ＳＤＥがローレベルでブロック選択用アドレスＢＳがハイレベルになり、トランジスタＱ８のみが導通状態となって電圧ＶPPがサブデコード信号バーＳＤＳ2として出力される。この時、サブデコード信号バーＳＤＳ2として電圧ＶCCを出力したのでは、トランジスタＱ５が導通状態となって誤動作を起こす。
【００９３】
サブデコード信号ＳＤＳ3，バーＳＤＳ3は非選択のブロック内に属するサブデコード回路に与えられる信号であるものとする。スタンバイ時のサブデコード回路に与えられる信号と同じである。動作状態において、ブロック選択用アドレスＢＳがローレベルになり、トランジスタＱ９のみが導通状態となって電圧ＶCCがサブデコード信号バーＳＤＳとして出力される。
【００９４】
以上のように構成することによって、第７実施例によるダイナミック型半導体記憶装置に比べて第８実施例によるそれは、スタンバイ時の信号線の電圧を低い電圧ＶCCに維持すればよいので、スタンバイ時に電圧ＶPPのレベルの低下を防止することができるとともに消費電力を抑えることができる効果が大きくなる。ここでは、ブロック選択用アドレスＢＳに応じてサブデコード信号を変換しているので、特定のブロック以外はサブデコード信号バーＳＤＳとして電圧ＶCCを与えられ消費電力が抑えられるが、消費電力の多少の増加はあるが、スタンバイか否かを制御するローアドレスストローブ信号バーＲＡＳを用いて制御しても良い。
【００９５】
【発明の効果】
以上のように請求項１記載の発明のダイナミック型半導体記憶装置によれば、複数の第１の主ワード線のうちのいずれか一つの第１の主ワード線が活性化されるとそれに対応する第１及び第２の副行デコード手段によって第１及び第２の副ワード線が同時に活性化可能な状態となるが、第１または第２の副ワード線のうちのいずれを活性化するかを第１のブロックにおいては第１及び第２の選択信号によって選択し、複数の第２の主ワード線のうちのいずれか一つの第２の主ワード線が活性化されるとそれに対応する第３及び第４の副行デコード手段によって第３及び第４の副ワード線が同時に活性化可能な状態となるが、第３または第４の副ワード線のうちのいずれを活性化するかを第２のブロックにおいては第３及び第４の選択信号によって選択するように構成されているので、第１ないし第４の選択信号線及び第１ないし第４の副デコード手段のうち主ワード線が選択されるブロックに関連するもののみを充放電するようにでき、低消費でワード線を高速に立ち上げることができるという効果がある。
【００９６】
請求項２記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号線が複数のセンスアンプ列上に配置されているので、配線距離を短くすることができ、低消費でワード線を高速に立ち挙げることができるという効果がある。
【００９７】
請求項３記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号生成手段は、複数のブロックの第３の辺の側に配置されて構成されているので、選択信号手段のレイアウトの自由度が大きくなり、製造が容易になるという効果がある。
【００９９】
請求項４記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号生成手段は、複数の前記ブロックの第４の辺の側に配置されて構成されているので、半導体記憶装置のレイアウト面積を小さくでき、ダイナミック型半導体記憶装置の小型化が容易になるという効果がある。
【０１００】
請求項５記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号線が、複数のブロック上に配置されているので、レイアウト面積を小さくでき、装置の小型化が容易になるという効果がある。
【０１０１】
請求項６記載の発明のダイナミック型半導体記憶装置によれば、複数の第１の主ワード線のうちのいずれか一つの第１の主ワード線が活性化されるとそれに対応する第１及び第２の副行デコード手段並びに第５及び第６の副行デコード手段によって第１及び第２の副ワード線並びに第５及び第６の副ワード線が同時に活性化可能な状態となるが、第１及び第５の副ワード線と第２及び第６の副ワード線とのうちのいずれの組を活性化するかを第１のブロックにおいては第１及び第２の選択信号並びに第５及び第６の選択信号によって選択し、複数の第２の主ワード線のうちのいずれか一つの第２の主ワード線が活性化されるとそれに対応する第３及び第４の副行デコード手段並びに第７及び第８の副デコード手段によって第３及び第４の副ワード線並びに第７及び第８の副ワード線が同時に活性化可能な状態となるが、第３及び第７の副ワード線と第４及び第８の副ワード線とのうちのいずれの組を活性化するかを第２のブロックにおいては第３及び第４の選択信号並びに第７及び第８の選択信号によって選択するように構成されているので、選択信号生成手段が駆動する副デコード手段の数を削減でき、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くでき、装置の動作を高速化できるという効果がある。
【０１０２】
請求項７記載の発明のダイナミック型半導体記憶装置によれば、第１ないし第４の選択信号生成手段と第５ないし第８の選択信号生成手段とが第１及び第２のブロックのそれぞれの第３の辺の側と第４の辺の側に分けて配置されているので、第１ないし第８の選択信号線の長さを短くでき、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くして、装置の動作を高速化できるという効果がある。
【０１０３】
請求項８記載の発明のダイナミック型半導体記憶装置によれば、複数の選択信号生成手段は、複数のブロックのそれぞれの第３の辺の側に配置されているので、占有面積を減らすことができ、装置の小型化が容易になるという効果がある。
【０１０４】
請求項９記載の発明のダイナミック型半導体記憶装置によれば、複数の第１の主ワード線のうちのいずれか一つの第１の主ワード線が活性化されるとそれに対応する第１及び第２の副行デコード手段並びに第５及び第６の副行デコード手段によって第１及び第２の副ワード線並びに第５及び第６の副ワード線が同時に活性化可能な状態となるが、第１、第２、第５及び第６の副ワード線のうちのいずれを活性化するかを第１のブロックにおいては第１及び第２の選択信号並びに第５及び第６の選択信号によって選択し、複数の第２の主ワード線のうちのいずれか一つの第２の主ワード線が活性化されるとそれに対応する第３及び第４の副行デコード手段並びに第７及び第８の副デコード手段によって第３及び第４の副ワード線並びに第７及び第８の副ワード線が同時に活性化可能な状態となるが、第３、第４、第７及び第８の副ワード線のうちのいずれを活性化するかを第２のブロックにおいては第３及び第４の選択信号並びに第７及び第８の選択信号によって選択するように構成されているので、主ワード線が選択されるブロックでかつ第１ないし第４の選択信号生成手段または第５ないし第８の選択信号生成手段の一方のみが動作するようにして消費電力を低減することができるという効果がある。
【０１０５】
請求項１０記載の発明のダイナミック型半導体記憶装置によれば、前記第１ないし第４の選択信号生成手段は、第１及び第２のブロックのそれぞれの第３の辺の側に配置され、第５ないし第８の選択信号生成手段は、第１及び第２のブロックのそれぞれの第４の辺の側に配置されているので、第１ないし第８の選択信号線の長さを短くでき、選択信号線を伝達する選択信号の立ち上がり及び立ち下がり時間を短くして、装置の動作を高速化できるという効果がある。
【図面の簡単な説明】
【図１】 この発明の第１実施例によるダイナミック型半導体記憶装置の構成の概要を示すブロック図である。
【図２】 この発明の第１実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置を示すブロック図である。
【図３】 この発明の第１実施例によるメモリセルアレイ内のサブデコード回路の配置を示すブロック図である。
【図４】 この発明の第２実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置を示すブロック図である。
【図５】 この発明の第２実施例によるメモリセルアレイ内のサブデコード回路の配置を示すブロック図である。
【図６】 この発明の第３実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置を示すブロック図である。
【図７】 この発明の第４実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置の一例を示すブロック図である。
【図８】 この発明の第４実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置の他の例を示すブロック図である。
【図９】 この発明の第５実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置の一例を示すブロック図である。
【図１０】 この発明の第５実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置の他の例を示すブロック図である。
【図１１】 この発明の第６実施例によるダイナミック型半導体記憶装置のメモリセルアレイ周辺の回路の配置を示すブロック図である。
【図１２】 この発明の第７実施例によるダイナミック型半導体記憶装置のサブデコード回路の構成を示す回路図である。
【図１３】 この発明の第７実施例によるダイナミック型半導体記憶装置の動作を示すタイミングチャートである。
【図１４】 この発明の第８実施例によるダイナミック型半導体記憶装置のサブデコード信号の変換回路の構成を示す回路図である。
【図１５】 この発明の第８実施例によるダイナミック型半導体記憶装置の動作を示すタイミングチャートである。
【図１６】 従来のメモリセルアレイを複数のブロックに分割したダイナミック型半導体記憶装置に、分割デコーダ方式を適用した場合に予想される構成を示すブロック図である。
【図１７】 図１６に示したダイナミック型半導体記憶装置のメモリセルアレイ内のサブデコード回路の配置を示すブロック図である。
【図１８】 従来のサブデコード回路の構成を示す回路図である。
【符号の説明】
１ ダイナミック型半導体記憶装置、２ 制御クロック発生回路、３ アドレスバッファ、４ マルチプレクサ、５ 列デコーダ、６ サブデコード信号生成回路群、ＢＬ1〜ＢＬm ブロック、ＳＡ1〜ＳＡm センスアンプ列、ＭＲＤ1〜ＭＲＤm 主行デコーダ、ＳＤＢ１１〜ＳＤＢ１ｍ サブデコード信号生成回路。
Claims (10)
- 第１及び第２のブロックを含む複数のブロックに分割されるとともに複数の行と複数の列に並べて配置されて情報を電荷の蓄積によってダイナミックに記憶する複数のメモリ素子並びに複数の前記ブロックの各々に設けられて前記メモリ素子を選択し、共に前記行と平行に配置されている複数の主ワード線及び複数の副ワード線を有し、複数の前記ブロックの各々が前記行に平行な第１及び第２の辺と前記列に平行な第３及び第４の辺とを持つように形成されているメモリセルアレイと、
複数の前記ブロックの各々に対応して設けられて、対応する前記ブロックの前記第１の辺または前記第２の辺に面して配置された複数のセンスアンプ列と、
複数の前記ブロックの各々に対応して設けられ、対応する前記ブロックの前記第３の辺の側に配置され、対応する前記ブロック内の複数の前記主ワード線を選択的に活性化する複数の主行デコード手段と、
複数の前記主ワード線及び複数の前記副ワード線に接続されるとともに前記メモリセルアレイ上に設けられる複数の副行デコード手段と、
複数の前記副行デコード手段に接続され前記副行デコード手段を活性化する選択信号を伝達する複数の選択信号線と、
複数の前記選択信号線に接続されて前記選択信号を生成する複数の選択信号生成手段とを備え、
複数の前記主ワード線は、前記第１のブロックに配設された複数の第１の主ワード線と前記第２のブロックに配設された複数の第２の主ワード線とを含み、
複数の前記副ワード線は、複数の前記第１の主ワード線に対応して設けられた複数の第１の副ワード線と複数の第２の副ワード線、及び前記第２の主ワード線に対応して設けられた複数の第３の副ワード線と複数の第４の副ワード線を含み、
複数の前記選択信号線は、複数の前記第１の副ワード線に対応する複数の第１の選択信号線と、複数の前記第２の副ワード線に対応する複数の第２の選択信号線と、複数の前記第３の副ワード線に対応する複数の第３の選択信号線と、複数の前記第４の副ワード線に対応する複数の第４の選択信号線とを含み、
前記第１ないし第４の選択信号線の各々は、対応する前記ブロックの前記主ワード線に平行に延在する第１部分と、前記第１部分に直交する第２部分とを有し、
前記第１ないし第４の選択信号線の各前記第１部分は、対応する前記ブロックの前記第１の辺または前記第２の辺に面して配置された前記センスアンプ列上から、対応する前記ブロック上に至るいずれかの領域上に配置され、
前記第１及び第２の選択信号線の各第２部分は前記第１のブロック上に配置され、前記第３及び第４の選択信号線の各前記第２部分は前記第２のブロック上に配置され、
複数の前記副行デコード手段は、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第１の副ワード線と複数の前記第１の選択信号線に接続された複数の第１の副行デコード手段、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第２の副ワード線と複数の前記第２の選択信号線に接続された複数の第２の副行デコード手段、前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第３の副行ワード線と複数の前記第３の選択信号線に接続された複数の第３の副行デコード手段及び前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第４の副ワード線と複数の前記第４の選択信号線に接続された複数の第４の副行デコード手段を含み、
複数の前記選択信号生成手段は、前記第１のブロックに対応して設けられ複数の前記第１の選択信号線に接続され第１の選択信号を生成して出力する第１の選択信号生成手段、前記第１のブロックに対応して設けられ複数の前記第２の選択信号線に接続され第２の選択信号を生成して出力する第２の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第３の選択信号線に接続され第３の選択信号を生成して出力する第３の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第４の選択信号線に接続され第４の選択信号を生成して出力する第４の選択信号生成手段を含み、
複数の前記第１の主ワード線のうちのいずれか一つの前記第１の主ワード線が活性化されるとそれに対応する前記第１及び第２の副行デコード手段によって前記第１及び第２の副ワード線が同時に活性化可能な状態となるが、前記第１または前記第２の副ワード線のうちのいずれを活性化するかを前記第１のブロックにおいては前記第１及び第２の選択信号によって選択し、
複数の前記第２の主ワード線のうちのいずれか一つの前記第２の主ワード線が活性化されるとそれに対応する前記第３及び第４の副行デコード手段によって前記第３及び第４の副ワード線が同時に活性化可能な状態となるが、前記第３または第４の副ワード線のうちのいずれを活性化するかを前記第２のブロックにおいては前記第３及び第４の選択信号によって選択することを特徴とする、ダイナミック型半導体記憶装置。 - 複数の前記選択信号線が、複数の前記センスアンプ列上に配置されていることを特徴とする、請求項１記載のダイナミック型半導体記憶装置。
- 複数の前記選択信号生成手段は、
複数の前記ブロックの前記第３の辺の側に配置されていることを特徴とする、請求項１記載のダイナミック型半導体記憶装置。 - 複数の前記選択信号生成手段は、
複数の前記ブロックの前記第４の辺の側に配置されていることを特徴とする、請求項１記載のダイナミック型半導体記憶装置。 - 複数の前記選択信号線は、複数の前記ブロック上に配置されていることを特徴とする、請求項１記載のダイナミック型半導体記憶装置。
- 複数の前記副ワード線は、複数の前記第１の主ワード線に対応して設けられた複数の第５の副ワード線と複数の第６の副ワード線、及び前記第２の主ワード線に対応して設けられた複数の第７の副ワード線と複数の第８の副ワード線をさらに含み、
複数の前記選択信号線は、前記第１のブロックに配設された複数の第５の選択信号線と複数の第６の選択信号線、及び前記第２のブロックに配設された複数の第７の選択信号線と複数の第８の選択信号線をさらに含み、
複数の前記副行デコード手段は、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第５の副ワード線と複数の前記第５の選択信号線に接続された複数の第５の副行デコード手段、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第６の副ワード線と複数の前記第６の選択信号線に接続された複数の第６の副行デコード手段、前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第７の副ワード線と複数の前記第７の選択信号線に接続された複数の第７の副行デコード手段及び前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第８の副ワード線と複数の前記第８の選択信号線に接続された複数の第８の副行デコード手段をさらに含み、
複数の前記選択信号生成手段は、前記第１のブロックに対応して設けられ複数の前記第５の選択信号線に接続され前記第１の選択信号と同等の第５の選択信号を生成して出力する第５の選択信号生成手段、前記第１のブロックに対応して設けられ複数の前記第６の選択信号線に接続され前記第２の選択信号と同等の第６の選択信号を生成して出力する第６の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第７の選択信号線に接続され前記第３の選択信号と同等の第７の選択信号を生成して出力する第７の選択信号生成手段及び前記第２のブロックに対応して設けられ複数の前記第８の選択信号線に接続され前記第４の選択信号と同等の第８の選択信号を生成して出力する第８の選択信号生成手段をさらに含み、
複数の前記第１の主ワード線のうちのいずれか一つの前記第１の主ワード線が活性化されるとそれに対応する前記第１及び第２の副行デコード手段並びに前記第５及び第６の副行デコード手段によって前記第１及び第２の副ワード線並びに前記第５及び第６の副ワード線が同時に活性化可能な状態となるが、前記第１及び第５の副ワード線と前記第２及び第６の副ワード線とのうちのいずれの組を活性化するかを前記第１のブロックにおいては前記第１及び第２の選択信号並びに前記第５及び第６の選択信号によって選択し、
複数の前記第２の主ワード線のうちのいずれか一つの前記第２の主ワード線が活性化されるとそれに対応する前記第３及び第４の副行デコード手段並びに前記第７及び第８の副行デコード手段によって前記第３及び第４の副ワード線並びに前記第７及び第８の副ワード線が同時に活性化可能な状態となるが、前記第３及び第７の副ワード線と前記第４及び第８の副ワード線とのうちのいずれの組を活性化するかを前記第２のブロックにおいては前記第３及び第４の選択信号並びに前記第７及び第８の選択信号によって選択することを特徴とする、請求項１記載のダイナミック型半導体記憶装置。 - 前記第１ないし第４の選択信号生成手段は、前記第１及び第２のブロックのそれぞれの前記第３の辺の側に配置され、
前記第５ないし第８の選択信号生成手段は、
前記第１及び第２のブロックのそれぞれの前記第４の辺の側に配置されていることを特徴とする、請求項６記載のダイナミック型半導体記憶装置。 - 複数の前記選択信号生成手段は、複数の前記ブロックのそれぞれの前記第３の辺の側に配置されていることを特徴とする、請求項６記載のダイナミック型半導体記憶装置。
- 複数の前記副ワード線は、複数の前記第１の主ワード線に対応して設けられた複数の第５の副ワード線と複数の第６の副ワード線、及び前記第２の主ワード線に対応して設けられた複数の第７の副ワード線と複数の第８の副ワード線をさらに含み、
複数の前記選択信号線は、前記第１のブロックに配設された複数の第５の選択信号線と複数の第６の選択信号線、及び前記第２のブロックに配設された複数の第７の選択信号線と複数の第８の選択信号線をさらに含み、
複数の前記副行デコード手段は、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第５の副ワード線と複数の前記第５の選択信号線に接続された複数の第５の副行デコード手段、前記第１のブロック上に配置されて複数の前記第１の主ワード線と複数の前記第６の副ワード線と複数の前記第６の選択信号線に接続された複数の第６の副行デコード手段、前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第７の副ワード線と複数の前記第７の選択信号線に接続された複数の第７の副行デコード手段及び前記第２のブロック上に配置されて複数の前記第２の主ワード線と複数の前記第８の副ワード線と複数の前記第８の選択信号線に接続された複数の第８の副行デコード手段をさらに含み、
複数の前記選択信号生成手段は、前記第１のブロックに対応して設けられ複数の前記第５の選択信号線に接続され第５の選択信号を生成して出力する第５の選択信号生成手段、前記第１のブロックに対応して設けられ複数の前記第６の選択信号線に接続され第６の選択信号を生成して出力する第６の選択信号生成手段、前記第２のブロックに対応して設けられ複数の前記第７の選択信号線に接続され第７の選択信号を生成して出力する第７の選択信号生成手段及び前記第２のブロックに対応して設けられ複数の前記第８の選択信号線に接続され第８の選択信号を生成して出力する第８の選択信号生成手段をさらに含み、
複数の前記第１の主ワード線のうちのいずれか一つの前記第１の主ワード線が活性化されるとそれに対応する前記第１及び第２の副行デコード手段並びに前記第５及び第６の副行デコード手段によって前記第１及び第２の副ワード線並びに前記第５及び第６の副ワード線が同時に活性化可能な状態となるが、前記第１、第２、第５及び第６の副ワード線のうちのいずれを活性化するかを前記第１のブロックにおいては前記第１及び第２の選択信号並びに前記第５及び第６の選択信号によって選択し、
複数の前記第２の主ワード線のうちのいずれか一つの前記第２の主ワード線が活性化されるとそれに対応する前記第３及び第４の副行デコード手段並びに前記第７及び第８の副行デコード手段によって前記第３及び第４の副ワード線並びに前記第７及び第８の副ワード線が同時に活性化可能な状態となるが、前記第３、第４、第７及び第８の副ワード線のうちのいずれを活性化するかを前記第２のブロックにおいては前記第３及び第４の選択信号並びに前記第７及び第８の選択信号によって選択することを特徴とする、請求項１記載のダイナミック型半導体記憶装置。 - 前記第１ないし第４の選択信号生成手段は、
前記第１及び第２のブロックのそれぞれの前記第３の辺の側に配置され、
前記第５ないし第８の選択信号生成手段は、
前記第１及び第２のブロックのそれぞれの前記第４の辺の側に配置されていることを特徴とする、請求項９記載のダイナミック型半導体記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00192095A JP3781793B2 (ja) | 1995-01-10 | 1995-01-10 | ダイナミック型半導体記憶装置 |
| US08/530,583 US5587959A (en) | 1995-01-10 | 1995-09-19 | Semiconductor memory device |
| KR1019950061468A KR0180288B1 (ko) | 1995-01-10 | 1995-12-28 | 반도체 기억장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00192095A JP3781793B2 (ja) | 1995-01-10 | 1995-01-10 | ダイナミック型半導体記憶装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004126699A Division JP2004247044A (ja) | 2004-04-22 | 2004-04-22 | ダイナミック型半導体記憶装置 |
| JP2005334033A Division JP4416725B2 (ja) | 2005-11-18 | 2005-11-18 | ダイナミック型半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08190789A JPH08190789A (ja) | 1996-07-23 |
| JP3781793B2 true JP3781793B2 (ja) | 2006-05-31 |
Family
ID=11515036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00192095A Expired - Fee Related JP3781793B2 (ja) | 1995-01-10 | 1995-01-10 | ダイナミック型半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5587959A (ja) |
| JP (1) | JP3781793B2 (ja) |
| KR (1) | KR0180288B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800730B2 (ja) * | 1995-08-17 | 1998-09-21 | 日本電気株式会社 | 半導体記憶装置 |
| KR0170903B1 (ko) * | 1995-12-08 | 1999-03-30 | 김주용 | 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치 |
| JPH10222993A (ja) * | 1997-02-06 | 1998-08-21 | Sharp Corp | 半導体記憶装置 |
| JP3889848B2 (ja) * | 1997-03-26 | 2007-03-07 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| US6111808A (en) * | 1998-03-02 | 2000-08-29 | Hyundai Electronics Industries Co., Ltd. | Semiconductor memory device |
| JP2002133873A (ja) * | 2000-10-23 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| KR20020096411A (ko) * | 2001-06-19 | 2002-12-31 | (주)이엠엘에스아이 | 메모리 어레이별 센스 앰프의 구동이 가능한 분할워드라인 구조의 반도체 메모리 장치 |
| KR100630733B1 (ko) * | 2005-01-12 | 2006-10-02 | 삼성전자주식회사 | 전력소모를 감소시킬 수 있는 워드라인 인에이블 신호라인 배치 구조를 갖는 반도체 메모리장치 및 이의워드라인 인에이블 신호 라인 배치방법 |
| JP2006313620A (ja) * | 2006-06-22 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の駆動方法 |
| US7570523B2 (en) * | 2006-07-31 | 2009-08-04 | Sandisk 3D Llc | Method for using two data busses for memory array block selection |
| KR101494333B1 (ko) * | 2006-07-31 | 2015-02-17 | 쌘디스크 3디 엘엘씨 | 메모리 어레이 블록 선택을 위하여 두 개의 데이터 버스를 통합한 메모리 어레이용 방법과 장치 |
| US7463536B2 (en) * | 2006-07-31 | 2008-12-09 | Sandisk 3D Llc | Memory array incorporating two data busses for memory array block selection |
| US7633828B2 (en) * | 2006-07-31 | 2009-12-15 | Sandisk 3D Llc | Hierarchical bit line bias bus for block selectable memory array |
| US7499366B2 (en) | 2006-07-31 | 2009-03-03 | Sandisk 3D Llc | Method for using dual data-dependent busses for coupling read/write circuits to a memory array |
| US7596050B2 (en) * | 2006-07-31 | 2009-09-29 | Sandisk 3D Llc | Method for using a hierarchical bit line bias bus for block selectable memory array |
| US8279704B2 (en) * | 2006-07-31 | 2012-10-02 | Sandisk 3D Llc | Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same |
| US8301912B2 (en) * | 2007-12-31 | 2012-10-30 | Sandisk Technologies Inc. | System, method and memory device providing data scrambling compatible with on-chip copy operation |
| US10672443B2 (en) * | 2018-08-29 | 2020-06-02 | Samsung Electronics Co., Ltd. | Methods and systems for performing decoding in finFET based memories |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58211393A (ja) * | 1982-06-02 | 1983-12-08 | Mitsubishi Electric Corp | 半導体メモリ装置 |
| JPH07109701B2 (ja) * | 1987-11-30 | 1995-11-22 | 株式会社東芝 | キャッシュメモリ |
| US5406526A (en) * | 1992-10-01 | 1995-04-11 | Nec Corporation | Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed |
| JP2812099B2 (ja) * | 1992-10-06 | 1998-10-15 | 日本電気株式会社 | 半導体メモリ |
-
1995
- 1995-01-10 JP JP00192095A patent/JP3781793B2/ja not_active Expired - Fee Related
- 1995-09-19 US US08/530,583 patent/US5587959A/en not_active Expired - Lifetime
- 1995-12-28 KR KR1019950061468A patent/KR0180288B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0180288B1 (ko) | 1999-04-15 |
| US5587959A (en) | 1996-12-24 |
| KR960030409A (ko) | 1996-08-17 |
| JPH08190789A (ja) | 1996-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3781793B2 (ja) | ダイナミック型半導体記憶装置 | |
| EP0782141B1 (en) | Voltage pumping circuit for semiconductor memory device | |
| JPH07109701B2 (ja) | キャッシュメモリ | |
| JPH09180447A (ja) | 下位ワードライン駆動回路及びこれを利用した半導体メモリ装置 | |
| US6667896B2 (en) | Grouped plate line drive architecture and method | |
| JPH1031887A (ja) | 半導体メモリ装置 | |
| US6396765B2 (en) | Semiconductor memory having an overlaid bus structure | |
| KR100276197B1 (ko) | 로직 혼재 메모리 | |
| US9053821B2 (en) | Semiconductor device performing stress test | |
| US5586080A (en) | Local word line phase driver | |
| US20060044924A1 (en) | Semiconductor memory device | |
| US4723228A (en) | Memory decoding circuit | |
| EP0017862B1 (en) | Memory device | |
| US6191995B1 (en) | Sharing signal lines in a memory device | |
| US6819623B2 (en) | Integrated circuit memory devices having efficient column select signal generation during normal and refresh modes of operation and methods of operating same | |
| US6747908B2 (en) | Semiconductor memory device and method of selecting word line thereof | |
| US6909661B2 (en) | Semiconductor memory device with data input/output organization in multiples of nine bits | |
| JPH06195966A (ja) | 半導体メモリ | |
| JP4416725B2 (ja) | ダイナミック型半導体記憶装置 | |
| KR100334573B1 (ko) | 계층적인 워드 라인 구조를 갖는 반도체 메모리 장치 | |
| KR20000045415A (ko) | 로우디코딩 어레이의 출력신호 배치구조 | |
| US5278802A (en) | Decoding global drive/boot signals using local predecoders | |
| JP2004247044A (ja) | ダイナミック型半導体記憶装置 | |
| JP2821393B2 (ja) | 半導体メモリ回路 | |
| KR100321655B1 (ko) | 간략한 구조의 디코더를 갖는 메모리 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060308 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |