DE19548938C2

DE19548938C2 - Verfahren zum selektiven Entfernen eines Ätzrestes

Info

Publication number: DE19548938C2
Application number: DE19548938A
Authority: DE
Inventors: Toshiharu Katayama; Naoko Ootani
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-04-18
Filing date: 1995-12-28
Publication date: 2002-09-12
Anticipated expiration: 2015-12-29
Also published as: KR960039181A; DE19548938A1; JPH08288252A; KR100218870B1; US5705027A; JP3456790B2

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum selektiven Entfernen eines Ätzrestes bei der Herstellung einer Halbleitereinrichtung.

Eine MOS-Typ-Halbleitereinrichtung ist im allgemeinen wie folgt aufgebaut. Wie in Fig. 19 gezeigt ist, weist sie (die Bezugs zeichen sind in den Fig. 14 bis 19 dargestellt) ein p-Typ-Si- Substrat 101, eine Elementtrennungsoxidschicht 102, eine Gateoxidschicht 103, eine Gateelektrode 104, n⁺-Dotierstoff- Diffusionsschichten 105a, 105b, eine Zwischenschicht-Isolier schicht 106, eine Öffnung 107, die durch Öffnen der Zwischen schicht-Isolierschicht 106 zum Freilegen eines Teils der Do tierstoff-Diffusionsschicht 105a ausgebildet ist, eine polykri stalline Siliziumschicht 108 mit niedrigem Widerstand, ein Re sistmuster 109, eine untere Kondensatorelektrode 110, einen Rest 111 der polykristallinen Siliziumschicht 108 mit niedrigem Widerstand, eine dielektrische Kondensatorschicht 112, eine obere Kondensatorelektrode 113, eine Zwischenschicht-Isolier schicht 114, eine Öffnung 115, die Öffnen der Zwischenschicht- Isolierschichten 106 und 114 zum Freilegen eines Teils der Do tierstoff-Diffusionsschicht 105b ausgebildet ist und eine Bit leitungselektrode 116 auf.

Bei der Halbleitereinrichtung wird, wie zuerst in den Fig. 14 und 20 gezeigt ist, eine Trennungsoxidschicht (eine dicke Sili ziumoxidschicht) 102 zur Elementtrennung durch ein LOCOS-Ver fahren in einem spezifizierten Bereich auf eine Hauptoberfläche des p-Typ-Einkristall-Substrates 101 und eine Schicht für eine Gateoxidschicht (nicht gezeigt) auf der gesamten Oberfläche durch ein thermisches Oxidationsverfahren ausgebildet, und dann wird eine polykristalline Siliziumschicht mit niedrigem Wider stand (nicht gezeigt) auf der Schicht für die Gateoxidschicht durch ein CVD-Verfahren ausgebildet. Dann werden durch Mustern mittels einer Lithographietechnik und einer Trockenätzungstech nik die Gateoxidschicht 103 und die Gateelektrode 104 ausgebil det. Unter Verwendung der Gateelektrode 104 als Maske wird durch Implantieren von As-Ionen bei den Bedingungen von 50 keV, 4 × 10¹⁵ cm^-2, ein Paar von n⁺-Dotierstoff-Diffusionsschichten (Source/Drain-Bereichen) 105a, 105b selbstausrichtend ausgebil det. Danach werden die n⁺-Dotierstoff-Diffusionsschichten 105a, 105b durch eine Wärmebehandlung elektrisch aktiviert.

Nachfolgend werden, wie in den Fig. 15 und 21 gezeigt ist, die Zwischenschicht-Isolierschicht 106 auf der gesamten Oberfläche durch ein CVD-Verfahren und die Öffnung 107 in dem auf der Do tierstoff-Diffusionsschicht 105a positionierten Bereich der Zwischenschicht-Isolierschicht 106 durch eine Lithographietech nik und eine Trockenätzungstechnik ausgebildet. Als ein Ergeb nis wird ein Teil der n⁺-Dotierstoff-Diffusionsschicht 105a freigelegt.

Des weiteren wird, wie in den Fig. 16 und 22 gezeigt ist, die mit Phosphor (P) dotierte, polykristalline Siliziumschicht 108 mit niedrigem Widerstand durch eine CVD-Technik derart ausge bildet, daß sie elektrisch mit dem freigelegten n⁺-Dotierstoff- Diffusionsschicht 105a verbunden ist und sich auf der Zwischen schicht-Isolierschicht 106 erstreckt, und ein Resistmuster 109 wird auf der polykristallinen Siliziumschicht 108 mit niedrigem Widerstand durch eine Lithographietechnik ausgebildet. Wie in Fig. 17 und 23 gezeigt ist, wird das Resistmuster 109 durch ei ne anisotrope Trockenätzungstechnik, die durch reaktives Io nenätzen (RIE) repräsentiert wird, übertragen, und die untere Kondensatorelektrode 110 wird ausgebildet. Durch dieses ani sotrope Trockenätzen wird der polykristalline Siliziumrest 111 mit niedrigem Widerstand als Seitenwand in dem Stufenabschnitt ausgebildet.

Als nächstes wird, wie in den Fig. 18 und 24 gezeigt ist, die dielektrische Kondensatorschicht 112 auf der unteren Kondensa torelektrode 110 ausgebildet. Die dielektrische Kondensator schicht 112 besteht aus einem einschichtigen Film, wie einer thermischen Oxidschicht, einem mehrschichtigen Film, wie einem Siliziumoxidschicht/Siliziumnitridschicht/Siliziumoxidschicht- Aufbau, Ta₂O₅, oder ähnlichem.

Dann wird nach der Ausbildung der polykristallinen Siliziumdünn schicht mit niedrigem Widerstand (nicht gezeigt) durch ein CVD- Verfahren die untere Kondensatorelektrode 113 durch eine Litho graphietechnik und eine Trockenätzungstechnik ausgebildet.

Nachfolgend wird, wie in den Fig. 19 und 25 gezeigt ist, die Zwischenschicht-Isolierschicht 114 auf der gesamten Oberfläche durch ein CVD-Verfahren ausgebildet. Durch eine Lithographie technik und eine Trockenätzungstechnik wird danach die Öffnung 115 in einem über der n⁺-Dotierstoff-Diffusionsschicht 105 po sitionierten Bereich der Zwischenschicht-Isolierschichten 106 und 114 ausgebildet. Als ein Ergebnis wird ein Teil der n⁺-Do tierstoff-Diffusionsschicht 105b und des polykristallinen Sili ziumrestes 111 mit niedrigem Widerstand freigelegt.

Letztendlich wird durch ein CVD-Verfahren eine polykristalline Siliziumschicht mit niedrigem Widerstand (nicht gezeigt) derart ausgebildet, daß sie mit der freigelegten n⁺-Dotierstoff- Diffusionsschicht 105b verbunden ist und sich über die Zwi schenschicht-Isolierschicht 114 erstreckt, und die Bitleitung selektrode 116 wird durch eine Lithographietechnik und eine Trockenätzungstechnik ausgebildet.

Bei einem solchen Verfahren wird jedoch, da, wie in Fig. 23 ge zeigt ist, der polykristalline Siliziumrest 111 mit niedrigem Widerstand in einer linearen Form zurückgeblieben ist, ein Kurzschluß mit hohem Widerstand zwischen den benachbarten, unte ren Kondensatorelektroden 110, die auf dem polykristallinen Si liziumrest mit niedrigem Widerstand hergestellt sind, auftre ten, und außerdem tritt ein Kurzschluß mit hohem Widerstand auch an jeder anderen Bitleitung 116, die auf der Zwischen schicht-Isolierschicht 114 hergestellt ist, auf, wie in Fig. 25 gezeigt ist.

Zum Entfernen des Ätzrestes, der bei dem Halbleitereinrichtungs herstellungsverfahren auftritt, ist ein Naßprozeß zum Entfernen des Ätzreste durch Eintauchen des Substrates in eine alkalische Ätzlösung nach dem anisotropen Ätzen bekannt. Da aber das ge wöhnliche Naßätzen ein isotropes Ätzen ist und da außer dem Ätzrest weitere Abschnitte ähnlich bzw. genauso geätzt werden, da weiterhin die Mustergröße bzw. die Strukturgröße bei der Halbleiterspeichereinrichtung oder ähnlichem bei der Verwendung von superfeinen Herstellungstechnologien variiert, ist dieses insbesondere für die Eigenschaften abträglich.

In dieser Erfindung wird Verwendung von dem selektiven, chemi schen Ätzverfahren zur Ausbildung eines Schutzfilmes durch an odische Oxidation des notwendigen Abschnittes vor der Entfernung eines Ätzrestes gemacht, das aus der japanischen Patentoffenle gungsschrift JP 61-34947 A bekannt ist, und es wird nur der Ab schnitt des Restes durch normales isotropes Ätzen entfernt, während der andere Abschnitt geschützt ist.

Aus den "Patents Abstracts of Japan", E-416, 28. Juni 1986, Bd. 10/Nr. 186 bzw. vorstehend genannter JP 61-34947 (A) ist ein drei Verfahrensschritte erforderndes Verfahren zum selektiven Entfernen eines Ätzrestes bei der Herstellung einer Halblei tereinrichtung zu entnehmen. Ein erster Ätzschritt ist vorgese hen zum Ätzen einer elektrisch leitenden Schicht, die auf einer auf einem Siliziumsubstrat gebildeten Zwischenschicht-Isolier schicht gebildet ist und die elektrisch leitend mit dem Silizi umsubstrat verbunden ist. Ein zweiter Ätzschritt ist vorgese hen, der einen Schritt des anodischen Oxidierens von Abschnitten einer polykristallinen Siliziumschicht, die jeweils mit einem positiven Potential verbunden sind, in einer chemischen Ätzlö sung zur Ausbildung einer Passivierungsschicht enthält. In einem dritten Verfahrensschritt werden nicht anodisch oxidierte Ätzre ste mit einem isotropen Ätzverfahren entfernt.

Es ist Aufgabe der Erfindung, ein Verfahren zum selektiven Ent fernen eines Ätzrestes bei der Herstellung einer Halbleiterein richtung anzugeben, bei dem das selektive Entfernen des Ätzre stes erleichtert und verbessert wird.

Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange geben.

Die Erfinder haben als ein Ergebnis von intensiven Untersuchun gen entdeckt, daß bei der MOS-Typ-Halbleitereinrichtung die Sub strate und die mit diesen elektrisch verbundenen Abschnitte ge gen ein in einem zweiten Ätzschritt verwendetes, chemisches Ätzen geschützt werden können, während das auf der Zwischenschicht- Isolierschicht verbliebene Silizium selektiv durch chemisches Ätzen entfernt werden kann, indem lediglich ein positives Poten tial an irgendeinen Teil der Siliziumsubstrate bei Verwendung des selektiven Ätzverfahrens angelegt wird, da das über der Zwi schenschicht-Isolierschicht verbliebene Silizum als der Rest aus dem ersten Ätzschritt in einem nicht-leitend verbundenen Zu stand ist gegenüber den Siliziumsubstraten und den anderen Ab schnitten inklusive der Kondensatoreleketrode, die mit den Si liziumsubstraten leitend verbunden sind, wodurch das Erreichen dieser Erfindung ermöglicht wurde.

Das bedeutet, daß durch die Erfindung ein Herstellungsverfahren für eine Halbleitereinrichtung bereitgestellt wird, das einen ersten Ätzschritt, der einen Schritt des Ausbildens einer oder mehrerer Gateelektroden auf einem Siliziumsubstrat und einer oder mehrerer entsprechender Dotierstoff-Diffusionsschichten zwischen den Gateelektroden, einen Schritt des Ausbildens einer Zwischenschicht-Isolierschicht über der Gateelektrode und dem Dotierstoff-Diffusionsbereich und des Ausbildens einer Öffnung über dem Dotierstoff-Diffusionsbereich in der Zwischenschicht- Isolierschicht, einen Schritt des Ausbildens einer Silizium schicht auf der Zwischenschicht-Isolierschicht und auf der Do tierstoff-Diffusionsschicht in dem Bodenbereich der Öffnung durch die Öffnung, einen Schritt des anisotropen Ätzens des Si liziums auf der Zwischenschicht-Isolierschicht unter Verwendung eines Resistmusters und der Ausbildung einer verbleibenden Si liziumschicht als einer unteren Kondensatorelektrode aufweist, und einen zweiten Ätzschritt, der einen Schritt des Eintauchens des Siliziumsubstrates in eine chemische Ätzlösung und des Anlegens eines positiven Potentials an das Siliziumsubstrat, einen Schritt des Ausbildens einer passiven Schicht durch ein anodi sches Oxidieren der Kontaktoberfläche des Siliziumsubstrates und eines elektrisch mit diesem verbundenen Abschnittes mit der chemischen Ätzlösung und einen gleichzeitig dabei erfolgenden Schritt des isotropen Ätzens zum Entfernen des Restes aus dem ersten Ätzschritt, der in dem nicht-leitend verbundenen Zustand (gegenüber dem Siliziumsubstrat) ist, der auf der Zwischenschicht-Isolierschicht verblieben ist, auf weist, aufweist.

Der Siliziumrest in dem nicht-leitend mit dem Siliziumsubstrat verbundenen Zustand besteht normalerweise aus polykristallinem Silizium.

Bei einer Ausführungsform wird ein positives Potential von ei nigen Volt bis zu vielen Volt gegenüber (dem Potential) der chemischen Ätzlösung an das Siliziumsubstrat angelegt, und die chemische Ätzlösung ist zusammengesetzt aus irgendeinem Ele ment, das aus der Gruppe ausgewählt ist, die aus KOH, NaOH, LiOH, CsOH, NH₄OH, Ethylendiaminpyrocatechin, Hydrazin und Cho lin besteht, und die Temperatur der chemischen Ätzlösung liegt bevorzugterweise bei 60 bis 70°C.

Insbesondere ist als die chemische Ätzlösung für polykristalli nes Silizum eine 5-N-KOH-Lösung geeignet.

Entsprechend weist ein Verfahren, zusätzlich zu dem in der Be schreibungseinleitung beschriebenen Herstellungsverfahren für eine Halbleitereinrichtung, das einen ersten Ätzschritt auf weist, der einen Schritt des Ausbildens einer Gateelektrode auf einem Siliziumsubstrat und einer Dotierstoff-Diffusionsschicht seitlich der Gateelektrode, einen Schritt des Ausbildens einer Zwischenschicht-Isolierschicht über der Gateelektrode und Do tierstoff-Diffusionsschicht und des Ausbildens einer Öffnung über der Dotierstoff-Diffusionsschicht in der Zwischenschicht- Isolierschicht, einen Schritt des Ausbildens einer Silizium schicht auf der Zwischenschicht-Isolierschicht und auf der Do tierstoff-Diffusionsschicht in dem Bodenbereich der Öffnung durch die Öffnung, einen Schritt des anisotropen Ätzens des Si liziums auf der Zwischenschicht-Isolierschicht unter Verwendung eines Resistmusters und des Ausbildens einer verbleibenden Si liziumschicht als einer unteren Kondensatorelektrode (Fig. 1 bis 4, 6 und 7) aufweist, zusätzlich einen zweiten Ätzschritt auf, der einen Schritt des Eintauchens des Siliziumsubstrates in eine chemische Ätzlösung und des Anlegens eines positiven Potentials an das Siliziumsubstrat, einen Schritt des Ausbil dens einer passiven Schicht durch anodisches Oxidieren der Kontaktoberfläche des Siliziumsubstrates und eines elektrisch mit diesem verbundenen Abschnittes mit der chemischen Ätzlösung und einen gleichzeitig dabei erfolgenden Schritt des isotropen Ätzens zum Entfernen des Restes in dem nicht-leitenden Zustand (gegenüber dem Siliziumsubstrat) aus dem ersten Ätzschritt, der auf der Zwischenschicht- Isolierschicht verblieben ist (Fig. 5) aufweist, wobei der Si liziumrest (Fig. 23) auf der Zwischenschicht-Isolierschicht se lektiv entfernt wird, während die Siliziumsubstratober fläche durch die passive Schicht geschützt wird, und wobei ein Kurzschluß zwischen benachbarten, unteren Kondensatorelektroden oder Bitleitungen, der durch den Siliziumrest bei der in der Beschreibungseinleitung beschriebenen Technik verursacht wurde, verhindert werden kann.

Der Siliziumrest auf der Zwischenschicht-Isolierschicht ist ge wöhnlicherweise polykristallines Silizium, aber durch Verwenden des obigen Verfahrens auch bei polykristallinem Silizium kann der Rest selektiv entfernt werden, und der Kurzschluß aufgrund des Restes kann verhindert werden.

In dem selektiven Ätzverfahren für den Siliziumrest kann durch Definieren des positiven Potentials, das an das Siliziumsub strat anzulegen ist, auf einige Volt bis einige viele Volt die Kontaktoberfläche des Siliziumsubstrates und des mit ihm elek trisch verbundenen Abschnittes mit der Ätzlösung vorteilhafter weise zur Ausbildung einer passiven Schicht anodisch oxidiert werden, so daß ein Ätzen der notwendigen bzw. wichtigen Ele mentabschnitte wie der Siliziumsubstratoberfläche verhindert werden kann.

Der Siliziumrest kann vorteilhafterweise durch eine Lösung aus KOH, NaOH, LiOH, CsOH, NH₄OH, Ethylendiaminpyrocatechin, Hydra zin oder Cholin und insbesondere durch Verwenden einer 5-N-KOH- Lösung entfernt werden. Daneben kann eine vorteilhafte Ätzge schwindigkeit erhalten werden, indem die Temperatur der chemi schen Ätzlösung auf 60 bis 70°C eingestellt wird.

Ebenfalls entsprechend Ausführungsformen der Erfindung kann durch Zuführen von Spannung bzw. Strom zu nur einem Teil des leitenden Siliziumsubstrates in einer chemischen Ätzlösung die Kontaktoberfläche des Siliziumsubstrates und seiner elektrisch verbundenen Abschnitte mit der Ätzlösung vorteilhafterweise zur Ausbildung einer passiven Schicht anodisch oxidiert werden, so daß diese geschützt werden, während das nicht-leitende Silizium auf der Zwischenschicht-Isolierschicht selektiv entfernt werden kann, und daher kann durch Eintauchen mehrerer Siliziumsubstra te in eine chemische Ätzlösung und Zuführen von Spannung eine selektive Entfernung des Ätzrestes auf der Mehrzahl der Sili ziumsubstrate in einem Ätzschritt ausgeführt werden.

Insbesondere bei einem gleichzeitigen Ätzverfahren für mehrere Siliziumsubstrate wird durch Verwendung einer leitenden Sili ziumsubstrat-Kassette, d. h. einer Siliziumsubstrat-Kassette (Fig. 8), bei der mehrere Siliziumsubstrate in bzw. auf der Kassette in einem spezifischen Abstand voneinander und einander gegenüberliegend in einem abnehmbaren Zustand montiert sind, die Stromzuführung zu der Mehrzahl der Siliziumsubstrate leicht, da man durch Anlegen eines positiven Potentials an den Kassettenhauptkörper in der Lage ist, ein positives Potential gleichzeitig von außerhalb an ein, zwei oder mehrere Silizium substrate, die in bzw. auf der Kassette angeordnet sind, anzu legen.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren, in denen gleiche Teile durch die gleichen Bezugszeichen bezeichnet sind, zeigen:

Fig. 1 eine Verfahrensschnittansicht, die ein Her stellungsverfahren einer Halbleitereinrich tung entsprechend einer ersten Ausführungs form der Erfindung zeigt;

Fig. 2 eine Verfahrensschnittansicht, die das Her stellungsverfahren für eine Halbleiterein richtung nach der ersten Ausführungsform der Erfindung zeigt;

Fig. 3 eine Verfahrensschnittansicht, die das Her stellungsverfahren für eine Halbleiterein richtung nach der ersten Ausführungsform der Erfindung zeigt;

Fig. 4 eine Verfahrensschnittansicht, die das Her stellungsverfahren für eine Halbleiterein richtung nach der ersten Ausführungsform der Erfindung zeigt;

Fig. 5 eine Verfahrensschnittansicht, die das Her stellungsverfahren für eine Halbleiterein richtung nach der ersten Ausführungsform der Erfindung zeigt;

Fig. 6 eine Verfahrensschnittansicht, die das Her stellungsverfahren für eine Halbleiterein richtung nach der ersten Ausführungsform der Erfindung zeigt;

Fig. 7 eine Verfahrensschnittansicht, die das Her stellungsverfahren für eine Halbleiterein richtung nach der ersten Ausführungsform der Erfindung zeigt;

Fig. 8 eine Verfahrensschnittansicht, die ein Her stellungsverfahren einer Halbleitereinrich tung entsprechend einer zweiten Ausfüh rungsform der Erfindung zeigt;

Fig. 9 eine Verfahrensschnittansicht, die ein Her stellungsverfahren einer Halbleitereinrich tung entsprechend einer dritten Ausfüh rungsform der Erfindung zeigt;

Fig. 10 eine Verfahrensschnittansicht, die ein Her stellungsverfahren einer Halbleitereinrich tung entsprechend einer vierten Ausfüh rungsform der Erfindung zeigt;

Fig. 11 eine Verfahrensschnittansicht, die ein Her stellungsverfahren einer Halbleitereinrich tung entsprechend einer fünften Ausfüh rungsform der Erfindung zeigt;

Fig. 12 eine Verfahrensschnittansicht, die ein Her stellungsverfahren einer Halbleitereinrich tung entsprechend einer sechsten Ausfüh rungsform der Erfindung zeigt;

Fig. 13 eine Verfahrensschnittansicht, die ein Her stellungsverfahren einer Halbleitereinrich tung entsprechend einer siebten Ausfüh rungsform der Erfindung zeigt;

Fig. 14 eine Verfahrensschnittansicht, die ein bekanntes Her stellungsverfahren einer Halbleitereinrich tung, das in der Beschreibungseinleitung beschrieben ist, zeigt;

Fig. 15 eine Verfahrensschnittansicht, die das bekannte, in der Beschreibungseinleitung beschriebe Her stellungsverfahren für die Halbleiterein richtung zeigt;

Fig. 16 eine Verfahrensschnittansicht, die das bekannte, in der Beschreibungseinleitung beschriebe Her stellungsverfahren für die Halbleiterein richtung zeigt;

Fig. 17 eine Verfahrensschnittansicht, die das bekannte, in der Beschreibungseinleitung beschriebe Her stellungsverfahren für die Halbleiterein richtung zeigt;

Fig. 18 eine Verfahrensschnittansicht, die das bekannte, in der Beschreibungseinleitung beschriebe Her stellungsverfahren für die Halbleiterein richtung zeigt;

Fig. 19 eine Verfahrensschnittansicht, die das bekannte, in der Beschreibungseinleitung beschriebe Her stellungsverfahren für die Halbleiterein richtung zeigt;

Fig. 20 ist eine Verfahrensdraufsicht, die das bekannte, in der Beschreibungseinleitung beschriebene Herstellungsverfahren für die Halblei tereinrichtung zeigt;

Fig. 21 ist eine Verfahrensdraufsicht, die das bekannte, in der Beschreibungseinleitung beschriebene Herstellungsverfahren für die Halblei tereinrichtung zeigt;

Fig. 22 ist eine Verfahrensdraufsicht, die das bekannte, in der Beschreibungseinleitung beschriebene Herstellungsverfahren für die Halblei tereinrichtung zeigt;

Fig. 23 ist eine Verfahrensdraufsicht, die das bekannte, in der Beschreibungseinleitung beschriebene Herstellungsverfahren für die Halblei tereinrichtung zeigt;

Fig. 24 ist eine Verfahrensdraufsicht, die das bekannte, in der Beschreibungseinleitung beschriebene Herstellungsverfahren für die Halblei tereinrichtung zeigt, und

Fig. 25 ist eine Verfahrensdraufsicht, die das bekannte, in der Beschreibungseinleitung beschriebene Herstellungsverfahren für die Halblei tereinrichtung zeigt.

Ausführungsform 1

Die Fig. 1 bis 7 sind Verfahrensschnittansichten, d. h. Schnitt ansichten einer Halbleitereinrichtung in verschiedenen Schrit ten des Herstellungsverfahrens, die ein Herstellungsverfahren einer Halbleitereinrichtung entsprechend einer Ausführungsform der Erfindung zeigen.

In den Figuren bezeichnen die folgenden Bezugszeichen die fol genden Elemente: 1 ein Si-Substrat, 2 eine Elementtrennungsoxid schicht, 3 eine Gateoxidschicht, 4 eine Gateelektrode, 5a, 5b Dotierstoff-Diffusionsschichten, 6 eine Zwischenschicht- Isolierschicht, 7 eine Öffnung, die durch Öffnen der Zwischen schicht-Isolierschicht 6 und Freilegen eines Teiles der Dotier stoff-Diffusionschicht 5a gebildet ist, 8 eine Polysilizium schicht, 9 ein Resistmuster, 10 eine untere Kondensatorelektro de, 11 einen Rest der polykristallinen Siliziumschicht 8 mit niedrigem Widerstand, 12 eine dielektrische Kondensatorschicht, 13 eine obere Kondensatorelektrode, 14 eine Zwischenschicht- Isolierschicht, 15 eine Öffnung, die durch Öffnen der Zwischen schicht-Isolierschichten 6 und 14 und Freilegen eines Teiles der Dotierstoff-Diffusionsschicht 5b gebildet ist, 17 eine che mische Ätzlösung, 18 eine Gleichspannungsstromquelle, 19 eine Masseelektrode und 20 eine Naßentfernungsvorrichtung, die die Gleichspannungsstromquelle 18 und die Masseelektrode 19 auf weist.

Zuerst wird, wie in Fig. 1 gezeigt ist, die Trennoxidschicht (dicke Siliziumoxidschicht) 2 zur Elementtrennung durch ein LOCOS-Verfahren in einem spezifizierten Bereich auf einer Hauptoberfläche des p-Typ-Einkristall-Siliziumsubstrates 1 aus gebildet.

Als nächstes wird durch ein thermisches Oxidationsverfahren ei ne Schicht für eine Gateoxidschicht (nicht gezeigt) auf der ge samten Oberfläche ausgebildet, und eine polykristalline Silizi umschicht mit niedrigem Widerstand (nicht gezeigt) wird auf der Schicht für die Gateoxidschicht durch ein CVD-Verfahren abge schieden.

Nachfolgend werden durch Mustern mittels Lithographietechnik und Trockenätzungstechnik die Gateoxidschicht 3 und Gateelek trode 4 ausgebildet. Unter Verwendung der Gateelektrode 4 als Maske wird durch Implantieren von As-Ionen bei Bedingungen von 50 keV, 4 × 10¹⁵ cm^-2, ein Paar von n⁺-Dotierstoff-Diffusions schichten (Source/Drain-Bereiche) 5a, 5b selbstausrichtend aus gebildet. Durch eine Wärmebehandlung können danach die n⁺- Dotierstoff-Diffusionsschichten 5a, 5b elektrisch aktiviert werden.

Dann wird, wie in Fig. 2 gezeigt ist, die Zwischenschicht- Isolierschicht 6 auf der gesamten Oberfläche durch ein CVD- Verfahren ausgebildet. Des weiteren wird in einem auf der Do tierstoff-Diffusionsschicht 5a positionierten Bereich der Zwi schenschicht-Isolierschicht 6 die Öffnung 7 durch Lithographie technik und Trockenätzungstechnik ausgebildet. Als ein Ergebnis wird ein Teil der n⁺-Dotierstoff-Diffusionsschicht 5a freige legt.

Nachfolgend wird, wie in Fig. 3 gezeigt ist, die mit Phosphor (P) dotierte, polykristalline Siliziumschicht 8 mit niedrigem Widerstand durch das CVD-Verfahren derart ausgebildet, daß sie elektrisch mit der n⁺-Dotierstoff-Diffusionsschicht 5a verbun den ist und sich über der Zwischenschicht-Isolierschicht 6 er streckt, und das Resistmuster 9 wird unter Verwendung der Lithographietechnik auf der polykristallinen Siliziumschicht 8 mit niedrigem Widerstand ausgebildet.

Nun wird, wie in Fig. 4 gezeigt ist, durch eine anisotrope Troc kenätzungstechnik, wie sie zum Beispiel durch RIE dargestellt wird, das Resistmuster 9 übertragen und die untere Kondensatore lektrode 10 ausgebildet. Durch dieses anisotrope Trockenätzen werden polykristalline Siliziumreste 11 mit niedrigem Wider stand, die nicht elektrisch leitend mit dem Siliziumsubstrat verbunden sind, in der Stufe bzw. den Stufenabschnitten als Sei tenwände ausgebildet.

Weiter wird, wie in Fig. 5 gezeigt ist, unter Verwendung der Naßätzungsvorrichtung 20, die die chemische Ätzlösung 17 ent hält und die Gleichspannungsstromquelle 18 und die Masseelek trode 19 aufweist, der polykristalline Siliziumrest 11 mit niedrigem Widerstand selektiv durch chemisches Ätzen mit einer an das Siliziumsubstrat 1 angelegten Gleichspannung entfernt.

Typische Beispiele der chemischen Ätzlösung sind KOH, NaOH, LiOH, CsOH, NH₄OH, Ethylendiaminpyrocatechin, Hydrazin und Cho lin.

Wenn 5 N KOH, erwärmt auf 60°C, als chemische Ätzlösung verwen det wird, wird durch Anlegen einer Gleichspannung von einigen Volt bis vielen Volt an das Siliziumsubstrat 1 die untere Kon densatorelektrode 19 auf dasselbe Potential wie das Silizium substrat gebracht, und eine passive Schicht zum Stoppen des elektrochemischen Ätzens wird auf der Oberfläche des Silizium substrates 1 und der unteren Kondensatorelektrode 10 ausgebil det.

Da der polykristalline Siliziumrest 11 mit niedrigem Widerstand nicht oder nur über ein Hochwiderstandselement mit dem Silizium substrat verbunden ist, wird keine Spannung angelegt, oder falls sie angelegt wird, fällt die Spannung über die untere Kondensatorelektrode 10 ab, so daß eine passive Schicht nicht ausgebildet wird.

Darum werden das Siliziumsusbstrat 1 und die untere Kondensato relektrode 10, auf denen die passive Schicht ausgebildet ist, nicht geätzt, während der polykristalline Siliziumrest 11 mit niedrigem Widerstand selektiv durch alkalisches Ätzen mit KOH chemisch entfernt wird.

Wie in Fig. 6 gezeigt ist, wird die dielektrische Kondensator schicht 12 auf der unteren Kondensatorelektrode 10 ausgebildet. Diese dielektrische Kondensatorschicht 12 besteht aus einem Einzelschicht-Film wie einer thermischen Oxidschicht, einem Mehrschicht-Film wie einem Siliziumoxidschicht/Siliziumnitrid schicht/Siliziumoxidschicht-Aufbau oder Ta₂O₅ oder ähnlichem.

Nach der Ausbildung einer Schicht aus einer polykristallinen Siliziumschicht mit niedrigem Widerstand (nicht gezeigt) durch ein CVD-Verfahren wird die obere Kondensatorelektrode 13 durch Lithographietechnik und Trockenätzungstechnik ausgebildet.

Wie in Fig. 7 gezeigt ist, wird unter Verwendung des CVD- Verfahrens die Zwischenschicht-Isolierschicht 14 auf der gesam ten Oberfläche ausgebildet. Dann wird durch Lithographietechnik und Trockenätzungstechnik die Öffnung 15 in dem über den Zwi schenschicht-Isolierschichten 6 und 14 und dem n⁺-Dotierstoff- Diffusionsbereich 5b positionierten Bereich ausgebildet. Als ein Ergebnis wird ein Teil der n⁺-Dotierstoff-Diffusionsschicht 5b freigelegt.

Durch das CVD-Verfahren wird eine polykristalline Silizium schicht mit niedrigem Widerstand (nicht gezeigt) derart ausge bildet, daß sie elektrisch mit dem freigelegten n⁺-Dotierstoff- Diffusionsbereich 5b verbunden ist und sich über die Zwischen schicht-Isolierschicht 14 erstreckt, und die Bitleitungselektrode 16 wird durch Lithographietechnik und Trockenätzungstech nik ausgebildet.

Ausführungsform 2

Die Fig. 8 ist eine Verfahrensschnittansicht, die ein Herstellungsverfahren nach einer zweiten Ausführungs form der Erfindung für eine Halbleitereinrichtung zeigt.

In Fig. 8 bezeichnen die folgenden Bezugszeichen folgende Ele mente: 17 eine chemische Ätzlösung, 18 eine Gleichspannungs stromquelle, 19 eine Masseelektrode, 21 ein Siliziumsubstrat, 22 eine Hauptoberfläche des Siliziumsubstrates 21, 23 eine lei tende Siliziumsubstrat-Kassette und 24 eine Naßentfernungsvor richtung, die die chemische Ätzlösung 17 enthält und die Gleichspannungsstromquelle 18, die Masseelektrode 19 und die leitende Siliziumsubstrat-Kassette 23 aufweist.

Die Fig. 1 bis 7 sind bereits bei der ersten Ausführungsform beschrieben worden, und Fig. 8 zeigt die Verfahrensschnittan sicht, die anstelle der Fig. 5 verwendet wird.

Bei dieser Ausführungsform werden, wie in Fig. 8 gezeigt ist, mehrere Siliziumsubstrate 21 auf bzw. in die leitende Silizium substrat-Kassette 23 gesetzt, und mit der elektrisch mit der Seite bzw. einer Seitenfläche der Siliziumsubstrate 21 verbun denen, leitenden Siliziumsubstrat-Kassette 23 wird der in Fig. 4 gezeigte, polykristalline Siliziumrest 11 mit niedrigem Wider stand selektiv durch chemisches Ätzen entfernt, während eine Gleichspannung an die Siliziumsubstrat-Kassette 23 angelegt wird, unter Verwendung der Naßentfernungsvorrichtung 24, die die chemische Ätzlösung 17 enthält und die Gleichspan nungsstromquelle 18, die Masseelektrode 19 und die leitende Si liziumsubstrat-Kassette 23 aufweist.

Wenn die chemische Ätzlösung 5 N KOH, das auf 60°C erwärmt ist, ist, wird durch Anlegen einer Gleichspannung von einigen Volt bis einigen 10 Volt an die Siliziumsubstrat-Kassette 23 eine Spannung ebenso an die Siliziumsubstrate 21 angelegt, und dar über hinaus ist die untere Kondensatorelektrode 10, die in Fig. 4 gezeigt ist, ebenfalls auf demselben Potential wie die Sili ziumsubstrate 21, und eine passive Schicht zum Stoppen des elektrochemischen Ätzens wird auf der Oberfläche der Silizium substrate 21 und der unteren Kondensatorelektrode 10 ausgebil det.

Da die Spannung nicht an den polykristallinen Siliziumrest 11 mit niedrigem Widerstand angelegt wird, oder falls sie angelegt wird, die Spannung durch die untere Kondensatorelektrode 10 er niedrigt wird, wird die passive Schicht nicht auf dem Silizi umrest 11 ausgebildet, so daß dieser chemisch durch alkali sches Ätzen durch KOH entfernt wird, während das Silizium substrat 21 und die untere Kondensatorelektrode 10, die die passive Schicht bilden bzw. auf denen die passive Schicht aus gebildet ist, nicht geätzt werden.

Dadurch kann bei dieser Ausführungsform durch Verwenden der leitenden Siliziumsubstrat-Kassette der polykristalline Silizi umrest 11 mit niedrigem Widerstand von der Mehrzahl der Silizi umsubstrate 21 gleichzeitig und leicht entfernt werden.

Ausführungsform 3

Die Fig. 9 ist eine Verfahrensschnittansicht, die ein Herstellungsverfahren nach einer dritten Ausfüh rungsform der Erfindung für eine Halbleitereinrichtung zeigt.

In Fig. 9 bezeichnen die folgenden Bezugszeichen die folgenden Teile: 17 eine chemische Ätzlösung, 18 eine Gleichspannungs stromquelle, 21 ein Siliziumsubstrat, 22 eine Hauptoberfläche des Siliziumsubstrates 21, 23 eine leitende Siliziumsubstrat- Kassette, 25 eine Masseelektrode, die an der Siliziumsubstrat- Kassette 23 parallel zu und in einem spezifizierten Abstand von der Hauptoberfläche 22 des Siliziumsubstrates 21 befestigt ist, 26 einen Isolator zum elektrisch isolierten Befestigen der Mas seelektrode 25 an der leitenden Siliziumsubstrat-Kassette 23 und 27 eine Naßentfernungsvorrichtung, die die chemische Ätzlö sung 17 enthält und die Gleichspannungsstromquelle 18, die Mas seelektrode 25, die leitende Siliziumsubstrat-Kassette 23 und den befestigenden Isolator 26 aufweist.

Die Fig. 1 bis 7 wurden bei der ersten Ausführungsform be schrieben und die Fig. 9 zeigt die Verfahrensschnittansicht, die anstelle derjenigen aus Fig. 5 verwendet wird.

Bei dieser Ausführungsform sind, wie in Fig. 9 gezeigt ist, die Siliziumsubstrate 21 in die leitende Siliziumsubstrat-Kassette 23 derart eingesetzt, daß die Hauptoberflächen 22 der Silizium substrate 21 in derselben Richtung ausgerichtet sind, wobei die leitende Siliziumsubstrat-Kassette 23 elektrisch mit der Seite bzw. einer oder mehrerer Seitenflächen der Siliziumsubstrate 21 verbunden ist, so daß der polykristalline Siliziumrest 11 mit niedrigem Widerstand, der in Fig. 4 gezeigt ist, unter Verwen dung der Naßentfernungsvorrichtung 27, die die chemische Ätzlö sung 17 enthält und die Gleichspannungsstromquelle 18, die Mas seelektroden 25, die leitende Siliziumsubstrat-Kassette 23 und den befestigenden Isolator 26 aufweist, durch chemisches Ätzen selektiv entfernt werden kann, während eine Gleichspannung an die leitende Siliziumsubstrat-Kassette 23 angelegt wird.

Wenn die chemische Ätzlösung auf 60°C erwärmtes 5 N KOH ist, wird durch Anlegen einer Gleichspannung von einigen Volt bis einigen 10 Volt an die leitende Siliziumsubstrat-Kassette 23 die Spannung an die Siliziumsubstrate 21 angelegt, und darüber hinaus ist dann die untere Kondensatorelektrode 10, die in Fig. 4 gezeigt ist, ebenfalls auf demselben Potential wie die Sili ziumsubstrate 21, so daß eine passive Schicht zum Stoppen des elektrochemischen Ätzens auf der Oberfläche der Silizium substrate 21 und der unteren Kondensatorelektrode 10 ausgebil det wird.

Da die Spannung nicht an den bzw. die polykristallinen Silizi umreste 11 mit niedrigem Widerstand angelegt wird, oder da sie, falls sie doch angelegt wird, durch die untere Kondensatorelek trode 10 erniedrigt wird, wird die passive Schicht auf den Siliziumresten 11 nicht ausgebildet, so daß diese durch alkalisches Ätzen mittels KOH chemisch entfernt werden, während das Siliziumsubstrat 21 und die untere Kondensatorelektrode 10, die die passive Schicht bilden, nicht geätzt werden.

Derart kann bei dieser Ausführungsform durch Verwenden der lei tenden leitende Siliziumsubstrat-Kassette der polykristalline Siliziumrest 11 mit niedrigem Widerstand von der Mehrzahl der Siliziumsubstrate 21 gleichzeitig und leicht entfernt werden, und darüber hinaus kann durch die Positionierung der Masseelek trode in dem auf Masse gelegten Zustand parallel zu dem Silizi umsubstrat 21 die Gleichförmigkeit des Ätzens erhöht werden.

Ausführungsform 4

Die Fig. 10 ist eine Verfahrensschnittansicht, die ein Herstellungsverfahren nach einer vierten Ausfüh rungsform der Erfindung für eine Halbleitereinrichtung zeigt.

In Fig. 10 bezeichnen die folgenden Bezugszeichen die folgenden Elemente: 17 eine chemische Ätzlösung, 18 eine Gleichspannungs stromquelle, 21 ein Siliziumsubstrat, 22 eine Hauptoberfläche des Siliziumsubstrates 21, 23 eine leitende Siliziumsubstrat- Kassette, 25 eine in einem spezifischen Abstand von der Haupto berfläche 22 des Siliziumsubstrates 21 parallel zu dieser ange ordnete Masseelektrode, die an der Siliziumsubstrat-Kassette 23 befestigt ist, 26 einen Isolator, der zum elektrisch isolierten Befestigen der Masseelektrode 25 an der leitenden Siliziumsubstrat-Kassette 23 dient, und 27 eine Naßentfernungsvorrich tung, die die chemische Ätzlösung 17 enthält und die Gleich spannungsstromquelle 18, die Masseelektrode 25, die leitende Siliziumsubstrat-Kassette 23 und den befestigenden Isolator 26 aufweist.

Die Fig. 1 bis 7 sind bei der ersten Ausführungsform beschrie ben worden, und Fig. 10 zeigt die Verfahrensschnittansicht, die anstelle derjenigen aus Fig. 5 verwendet wird.

Wie in Fig. 10 gezeigt ist, sind die Siliziumsubstrate 21 in die leitende Siliziumsubstrat-Kassette 23 derart eingesetzt, daß die Hauptoberflächen 22 der Siliziumsubstrate 21 einander gegenüberliegen, die leitende Siliziumsubstrat-Kassette 23 ist elektrisch mit einer oder mehreren Seiten der Siliziumsubstrate 21 verbunden, und der in Fig. 4 gezeigte, polykristalline Sili ziumrest 11 mit niedrigem Widerstand wird unter Verwendung der Naßentfernungsvorrichtung 27, die die chemische Ätzlösung 17 enthält und die Gleichspannungsstromquelle 18, die Masseelek trode 25, die leitende Siliziumsubstrat-Kassette 23 und den be festigenden Isolator 26 aufweist, durch chemisches Ätzen selek tiv entfernt, während eine Gleichspannung an die Silizium substrat-Kassette 23 angelegt wird.

Wenn die chemische Ätzlösung auf 60°C erwärmtes 5 N KOH ist, wird durch Anlegen einer Gleichspannung von einigen Volt bis einigen 10 Volt an die Siliziumsubstrat-Kassette 23 die Span nung an die Siliziumsubstrate 21 angelegt, und darüber hinaus die in Fig. 4 gezeigte, untere Kondensatorelektrode 10 auf das gleiche Potential wie die Siliziumsubstrate 21 gebracht und ei ne passive Schicht zum Stoppen des chemischen Ätzens auf der Oberfläche der Siliziumsubstrate 21 und der unteren Kondensato relektrode 10 ausgebildet.

Da die Spannung nicht an den polykristallinen Siliziumrest 11 mit niedrigem Widerstand angelegt wird, oder da, falls sie angelegt wird, die Spannung durch die untere Kondensatorelektrode 10 erniedrigt wird, wird eine passive Schicht nicht auf dem Si liziumrest 11 ausgebildet, so daß er chemisch durch alkalisches Ätzen mittels KOH entfernt wird, während das Siliziumsubstrat 21 und die untere Kondensatorelektrode 10, die die passive Schicht bilden, nicht geätzt werden.

Derart kann bei dieser Ausführungsform durch Verwenden der lei tenden leitende Siliziumsubstrat-Kassette der polykristalline Siliziumrest 11 mit niedrigem Widerstand von der Mehrzahl der Siliziumsubstrate 21 gleichzeitig und leicht entfernt werden, und darüber hinaus kann die Gleichförmigkeit des Ätzens erhöht werden, während die Anzahl der Masseelektroden 25 die Hälfte der Anzahl der Siliziumsubstrat 21 sein kann.

Ausführungsform 5

Die Fig. 11 ist eine Verfahrensschnittansicht, die ein Herstellungsverfahren nach einer fünften Ausfüh rungsform der Erfindung für eine Halbleitereinrichtung zeigt.

In Fig. 11 bezeichnen die folgenden Bezugszeichen die folgenden Elemente: 17 eine chemische Ätzlösung, 18 eine Gleichspannungs stromquelle, 19 eine Masseelektrode, 21 ein Siliziumsubstrat, 28 eine Siliziumsubstrat-Kassette, 29 eine Elektrode, die an der Siliziumsubstrat-Kassette 28 so befestigt ist, daß sie in Kontakt mit der Rückseite des Siliziumsubstrates 21 ist, und 30 eine Naßentfernungsvorrichtung, die die chemische Ätzlösung 17 enthält und die Gleichspannungsstromquelle 18, die Masseelek trode 19, die Siliziumsubstrat-Kassette 28 und die Elektrode 29 aufweist.

Die Fig. 1 bis 7 sind bei der ersten Ausführungsform beschrie ben worden, und Fig. 11 zeigt die Verfahrensschnittansicht, die anstelle derjenigen aus Fig. 5 verwendet wird.

Wie in Fig. 11 gezeigt ist, sind Siliziumsubstrate 21 in die Siliziumsubstrat-Kassette 28 eingesetzt, wobei die Elektroden 29 elektrisch mit der Rückseite der Siliziumsubstrate 21 ver bunden sind, und der in Fig. 4 gezeigte polykristalline Silizi umrest 11 mit niedrigem Widerstand wird unter Verwendung der Naßentfernungsvorrichtung 30, die die chemische Ätzlösung 17 enthält und die Gleichspannungsstromquelle 18, die Masseelek trode 19, die Siliziumsubstrat-Kassette 28 und die Elektroden 29 aufweist, durch chemisches Ätzen selektiv entfernt, während eine Gleichspannung an die Elektroden 29, die an der Silizium substrat-Kassette 28 befestigt sind, angelegt wird.

Wenn die chemische Ätzlösung auf 60°C erwärmtes 5 N KOH ist, wird durch Anlegen einer Gleichspannung von einigen Volt bis einigen 10 Volt an die Elektroden 29 eine Spannung an die Sili ziumsubstrate 21 angelegt und darüber hinaus die in Fig. 4 ge zeigte, untere Kondensatorelektrode 10 auf dasselbe Potential wie die Siliziumsubstrate 21 gebracht und eine passive Schicht zum Stoppen des elektrochemischen Ätzens auf der Oberfläche der Siliziumsubstrate 21 und der unteren Kondensatorelektrode 10 ausgebildet.

Da die Spannung nicht an den polykristallinen Siliziumrest 11 mit niedrigem Widerstand angelegt wird, oder da, falls sie an gelegt wird, die Spannung durch die untere Kondensatorelektrode 10 erniedrigt wird, wird eine passive Schicht nicht auf dem Si liziumrest 11 ausgebildet, so daß er chemisch durch alkalisches Ätzen mittels KOH entfernt wird, während das Siliziumsubstrat 21 und die untere Kondensatorelektrode 10, die die passive Schicht bilden, nicht geätzt werden.

Derart kann bei dieser Ausführungsform, da die Spannung an die Rückseite der Siliziumsubstrate 21 über die an der Silizium substrat-Kassette 28 befestigten Elektroden 29 angelegt wird, die Gleichförmigkeit der an die Hauptoberfläche 22 des Siliziumsubstrates angelegten Spannung erhöht werden, und die Steuer barkeit des Ätzens wird verbessert bzw. erhöht.

Ausführungsform 6

Die Fig. 12 ist eine Verfahrensschnittansicht, die ein Herstellungsverfahren nach einer sechsten Ausfüh rungsform der Erfindung für eine Halbleitereinrichtung zeigt.

In Fig. 12 bezeichnen die folgenden Bezugszeichen die folgenden Elemente: 17 eine chemische Ätzlösung, 18 eine Gleichspannungs stromquelle, 21 ein Siliziumsubstrat, 22 eine Hauptoberfläche des Siliziumsubstrates 21, 28 eine nicht-leitende Silizium substrat-Kassette, 19 eine parallel zu und in einem spezifi schen Abstand von der Hauptoberfläche 22 des Siliziumsubstrates 21 an der nicht-leitenden Siliziumsubstrat-Kassette 28 befe stigte Masseelektrode, 29 eine Elektrode, die an der nicht- leitenden Siliziumsubstrat-Kassette 28 so befestigt ist, daß sie in Kontakt mit der Rückseite des Siliziumsubstrates 21 ist, und 30 eine Naßentfernungsvorrichtung, die die chemische Ätzlö sung 17 enthält und die Gleichspannungsstromquelle 18, die Mas seelektroden 19, die nicht-leitende Siliziumsubstrat-Kassette 28 und die Elektroden 29 aufweist.

Die Fig. 1 bis 7 sind bei der ersten Ausführungsform beschrie ben, und die Fig. 12 zeigt die Verfahrensschnittansicht, die an stelle derjenigen aus Fig. 5 verwendet wird.

Wie in Fig. 12 gezeigt ist, sind Siliziumsubstrate 21 in die nicht-leitende Siliziumsubstrat-Kassette 28 so eingesetzt, daß die Hauptoberflächen 22 der Siliziumsubstrate in derselben Richtung ausgerichtet sind, wobei die Elektroden 29 elektrisch mit der Rückseite der Siliziumsubstrate 21 verbunden sind, und der in Fig. 4 gezeigte, polykristalline Siliziumrest 11 mit niedrigem Widerstand wird unter Verwendung der Naßentfernungs vorrichtung 30, die die chemische Ätzlösung 17 enthält und die Gleichspannungsstromquelle 18, die Masseelektroden 19, die nicht-leitende Siliziumsubstrat-Kassette 28 und die Elektroden 29 aufweist, durch chemisches Ätzen selektiv entfernt, während eine Gleichspannung an die Elektroden 29, die an der nicht- leitenden Siliziumsubstrat-Kassette 28 befestigt sind, angelegt wird.

Wenn die chemische Ätzlösung auf 60°C erwärmtes 5 N KOH ist, wird durch Anlegen einer Gleichspannung von einigen Volt bis einigen 10 Volt an die Elektroden 29 eine Spannung an die Sili ziumsubstrate 21 angelegt, darüber hinaus die untere Kondensa torelektrode 10, die in Fig. 4 gezeigt ist, auch auf dasselbe Potential wie die Siliziumsubstrate 21 gebracht und eine passi ve Schicht zum Stoppen des elektrochemischen Ätzens auf der Oberfläche der Siliziumsubstrate 21 und der unteren Kondensato relektrode 10 ausgebildet.

Derart wird bei dieser Ausführungsform, da die an der nicht- leitenden Siliziumsubstrat-Kassette 28 befestigte Masseelektro de 19 parallel zu dem Siliziumsubstrat 21 positioniert ist, die Gleichförmigkeit des Ätzens erhöht, und darüber hinaus wird, das über die Elektrode 29, die an der nicht-leitenden Silizium substrat-Kassette 28 befestigt sind, eine Spannung an die Sili ziumsubstrate 21 angelegt wird, die Gleichförmigkeit der an die Hauptoberflächen 22 der Siliziumsubstrate angelegten Spannung erhöht, so daß die Steuerbarkeit und die Stabilität des Ätzens verbessert werden kann.

Ausführungsform 7

Die Fig. 13 ist eine Verfahrensschnittansicht, die ein Herstellungsverfahren nach einer siebten Ausfüh rungsform der Erfindung für eine Halbleitereinrichtung zeigt.

In Fig. 13 bezeichnen die folgenden Bezugszeichen die folgenden Elemente: 17 eine chemische Ätzlösung, 18 eine Gleichspannungs stromquelle, 21 ein Siliziumsubstrat, 22 eine Hauptoberfläche des Siliziumsubstrates 21, 28 eine nicht-leitende Silizium substrat-Kassette, 19 eine parallel zu und in einem spezifi schen Abstand von der Hauptoberfläche 22 des Siliziumsubstrates 21 an der nicht-leitenden Siliziumsubstrat-Kassette 28 befe stigte Masseelektrode, 29 eine Elektrode, die an der nicht- leitenden Siliziumsubstrat-Kassette 28 so befestigt ist, daß sie in Kontakt mit der Rückseite des Siliziumsubstrates 21 ist, und 30 eine Naßentfernungsvorrichtung, die die chemische Ätzlö sung 17 enthält und die Gleichspannungsstromquelle 18, die Mas seelektroden 19, die nicht-leitende Siliziumsubstrat-Kassette 28 und die Elektroden 29 aufweist.

Die Fig. 1 bis 7 sind bei der ersten Ausführungsform beschrie ben, und Fig. 13 zeigt die Verfahrensschnittansicht, die an stelle derjenigen aus Fig. 5 verwendet wird.

Wie in Fig. 13 gezeigt ist, sind Siliziumsubstrate 21 in die nicht-leitende Siliziumsubstrat-Kassette 28 so eingesetzt, daß die Hauptoberflächen 22 der Siliziumsubstrate einander gegen überliegen, wobei die Elektroden 29 elektrisch mit der Rücksei te der Siliziumsubstrate 21 verbunden sind, und der in Fig. 4 gezeigte, polykristalline Siliziumrest 11 mit niedrigem Wider stand wird unter Verwendung der Naßentfernungsvorrichtung 30, die die chemische Ätzlösung 17 enthält und die Gleichspan nungsstromquelle 18, die Masseelektroden 19, die nicht-leitende Siliziumsubstrat-Kassette 28 und die Elektroden 29 aufweist, selektiv durch chemisches Ätzen entfernt, während eine Gleich spannung an die Elektroden 29, die an der nicht-leitenden Sili ziumsubstrat-Kassette 28 befestigt sind, angelegt wird.

Wenn die chemische Ätzlösung auf 60°C erwärmtes 5 N KOH ist, wird durch Anlegen einer Gleichspannung von einigen Volt bis einigen 10 Volt an die Elektroden 29 eine Spannung an die Sili ziumsubstrate 21 angelegt, die in Fig. 4 gezeigte, untere Kon densatorelektrode 10 ebenfalls auf dasselbe Potential wie die Siliziumsubstrate 21 gebracht und eine passive Schicht zum Stoppen des elektrochemischen Ätzens auf der Oberfläche der Si liziumsubstrate 21 und der unteren Kondensatorelektrode 10 aus gebildet.

Da die Spannung nicht an den polykristallinen Siliziumrest 11 mit niedrigem Widerstand angelegt wird, oder da, falls sie an gelegt wird, die Spannung durch die untere Kondensatorelektrode 10 erniedrigt wird, wird eine passive Schicht nicht auf dem Si liziumrest 11 ausgebildet, so daß er durch alkalisches Ätzen mittels KOH chemisch entfernt wird, während das Silizium substrat 21 und die untere Kondensatorelektrode 10, die die passive Schicht bilden, nicht geätzt werden.

Derart wird bei dieser Ausführungsform, da die Masseelektrode 19, die an der nicht-leitenden Siliziumsubstrat-Kassette 28 be festigt ist, parallel zu den Siliziumsubstraten 21 positioniert ist, die Gleichförmigkeit des Ätzens erhöht, und darüber hinaus wird, da die Spannung an die Siliziumsubstrate 21 über die Elektroden 29, die an der nicht-leitenden Siliziumsubstrat- Kassette 28 befestigt sind, angelegt wird, die Gleichförmigkeit der an die Hauptoberflächen 22 der Siliziumsubstrate angelegten Spannung erhöht. Die Steuerbarkeit und die Stabilität des Ät zens werden verbessert, und des weiteren kann die benötigte An zahl der Masseelektroden 19 die Hälfte der Anzahl der Silizium substrate 21 sein.

Wie aus der obigen Beschreibung klar wird, kann, entsprechend der vorliegenden Erfindung, nur durch Zuführen eines Stromes zu Abschnitten der Siliziumsubstrate der Ätzrest des Siliziums in dem nicht-leitend mit dem Substrat verbundenen Zustand, der auf der Zwischenschicht-Isolierschicht verblieben ist, selektiv ent fernt werden, während die Elementoberfläche, die auf den Silizi umsubstraten hergestellt worden ist, geschützt wird. Ein Kurz schließen der Schaltungen der Halbleitereinrichtung kann verhin dert werden, und der Betrieb des Ätzprozesses ist überlegen; insbesondere ist es leichter, eine Mehrzahl von Siliziumsubstra ten gleichzeitig zu ätzen, wodurch zu einer Ausdehnung bzw. Ver besserung der Massenproduktion beigetragen wird.

Wenn eine Mehrzahl von Siliziumsubstraten gleichzeitig geätzt wird, kann durch Verwenden von leitenden Substrat-Kassetten le diglich durch Verbinden der positiven Elektrode der Stromquelle mit dem Hauptkörper der Kassette, ein positives Potential an al le Siliziumsubstrate, die in leitendem Zustand in der Kassette angeordnet sind, von deren Umgebung angelegt werden, so daß eine große Anzahl von Siliziumsubstraten leicht durch gleichzeitiges Ätzen bearbeitet werden kann, wodurch die Massenproduzierbarkeit der Halbleiterelemente erhöht wird.

Bei der Siliziumsubstrat-Kassette wird durch Anordnen der Mas seelektroden derart, daß sie den Siliziumsubstraten gegenüber liegen, die Gleichförmigkeit des Ätzens in einer Ebene erhöht, und die Herstellungsausbeute für die Halbleiterelemente kann erhöht werden.

Darüber hinaus kann das Verfahren beim Verwenden einer nicht- leitenden Siliziumsubstrat-Kassette mittels Anlegens eines posi tiven Potentials an die Rückseiten der in der Kassette angeord neten Siliziumsubstrate durchgeführt werden. Das Potential wird den Siliziumsubstraten über flache Siliziumsubstrat- Anlegeelektroden zugeführt.

Durch Anordnen von Masseelektroden derart, daß sie den Silizi umsubstraten gegenüberliegen, kann die Gleichförmigkeit des Ätzens in einer Ebene erhöht werden, und die Herstellungsausbeute für die Halbleiterelemente kann verbessert werden.

Claims

1. Verfahren zum selektiven Entfernen eines Ätzrestes bei der Herstellung einer Halbleitereinrichtung mit:
einem ersten Ätz schritt des Ätzens einer elektrisch leitenden Schicht (8), die auf einer auf einem Siliziumsubstrat (1, 21) gebildeten Zwi schenschicht-Isolierschicht (6) gebildet ist und die elektrisch leitend mit dem Siliziumsubstrat (1, 21) verbunden ist, wobei ein elektrisch mit dem Siliziumsubstrat (1, 21) verbundener Ab schnitt (10) der leitenden Schicht (8) ausgebildet wird und ein Ätzrest (11) auf der Zwischenschicht-Isolierschicht (6) ver bleibt, und
einem zweiten Schritt des anodischen Oxidierens der Oberfläche des Siliziumsubstrates (1, 21) und des elektrisch mit diesem verbundenen Abschnittes (10) der leitenden Schicht (8) in einer basischen Ätzlösung zum Ausbilden einer passiven Schicht auf diesen und des gleichzeitigen isotropen Ätzens zum selektiven Entfernen des Ätzrestes (11).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ätzrest (11) auf der Zwischenschicht-Isolierschicht (6) polykristallines Silizium ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein positives Potential in dem zweiten Schritt an das Sili ziumsubstrat (1, 21) angelegt wird und einige Volt bis einige 10 Volt gegenüber der basischen Ätzlösung beträgt.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge kennzeichnet, daß die basische Ätzlösung (17), die in dem zweiten Schritt ver wendet wird, eine Lösung ist, die aus der Gruppe aus KOH, NaOH, LiOH, CsOH, NH₄OH, Ethylendiaminpyrocatechin, Hydrazin und Cho lin besteht, ausgewählt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge kennzeichnet, daß die Temperatur der basischen Ätzlösung (17), die in dem zweiten Schritt verwendet wird, 60 bis 70°C beträgt.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge kennzeichnet, daß die basische Ätzlösung (17), die in dem zweiten Schritt ver wendet wird, eine 5-N-KOH-Lösung ist.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch ge kennzeichnet, daß der zweite Schritt bei zwei oder mehreren Siliziumsubstraten gleichzeitig ausgeführt wird.