KR960039181A - 반도체 장치의 제조방법 및 선택에칭용 실리콘 기판 카셋트 - Google Patents

반도체 장치의 제조방법 및 선택에칭용 실리콘 기판 카셋트 Download PDF

Info

Publication number
KR960039181A
KR960039181A KR1019960011466A KR19960011466A KR960039181A KR 960039181 A KR960039181 A KR 960039181A KR 1019960011466 A KR1019960011466 A KR 1019960011466A KR 19960011466 A KR19960011466 A KR 19960011466A KR 960039181 A KR960039181 A KR 960039181A
Authority
KR
South Korea
Prior art keywords
silicon substrate
cassette
silicon
etching
contact
Prior art date
Application number
KR1019960011466A
Other languages
English (en)
Other versions
KR100218870B1 (ko
Inventor
토시하루 가타야마
나오꼬 오오타니
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960039181A publication Critical patent/KR960039181A/ko
Application granted granted Critical
Publication of KR100218870B1 publication Critical patent/KR100218870B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

상기 방법은 반도체 제조공정에서 발생하는 비도전상태의 에칭잔재를 선택적으로 에칭하는 것이다. 실리콘 기판은 이러한 선택에칭에 사용된다. 반도체 제조공정에서 발생한 비도전상태의 에칭잔재를 제거함에 있어서, 에칭용액속에서 도전성 실리콘 기판의 일부에 정전위를 인가하는 것으로, 실리콘 기판 및 이것과 전기적으로 접속되어 있는 부분의 화학적에칭용액과의 접촉표면을 양극산화하여 부동태막으로 보호하는 한편, 등방성에칭에 의해 비도전상태의 에칭잔재만을 선택적으로 제거하는 것으로, 상기 목적을 달성한다.

Description

반도체 장치의 제조방법 및 선택에칭용 실리콘 기판 카셋트
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예에 의한 반도체 장치의 제조방법을 나타내는 공정단면도.

Claims (15)

  1. 실리콘 기판 및 이것과 전기적으로 접속되어 있는 부분의 상기 화화가적에칭용액과의 표면을 양극산화해서 부동태막을 형성하는 공정과, 충간절연막상에 남은 실리콘의 비도전상태에 있는 제1에칭공정의 잔재를 제거하는 등방성 에칭공정을 포함한 에칭공정을 구비하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 충간절전 연막상의 잔재가 다결정 실리콘인 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 에칭공정에서 실리콘 기판에 인가된 정전위가 화학적에칭용액에 대하여 수V∼수10V인 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 에칭공정에 사용된 화학적에칭용액이 KOH, NaOH, LIOH, CsOH, NH4OH, 에치렌디 아민피로카테콜, 하드라진, 또는 콜린으로 이루어져 있는 그룹에서 선택된 어느 것인가의 용액인 반도체 장치의 제조방법.
  5. 제1항에 있어서, 상기 에칭공정에 사용된 화학적에칭용액의 60∼70℃인 반도체 장치의 제조방법.
  6. 제1항에 있어서, 상기 에칭공정에 사용된 화학적에칭용액의 5N KOH 용액인 반도체 장치의 제조방법.
  7. 제1항에 있어서, 상기 에칭공정에 2이상의 실리콘 기판에 대하여, 동시에 하는 반도체 장치의 제조방법.
  8. 실리콘 기판상의 화학적에칭액과 접촉하는 도전상태의 표면을 양극산화해서 화학적에칭에 대해 보호하는 한편, 충간절연막상에 남은 실리콘의 비도전상태의 잔재를 선택적으로 에칭하는 방법에 사용된 실리콘 기판 카셋트에 있어서, 상기 카셋트가 도전성재료로 이루어져 있었고, 복수 실리콘 기판이 상기 카셋트상에 일정한 간격을 두고 분리할 수 있게 대향배치되고, 또한 전원 정전극이 상기 카셋트를 통하여 상기 실리콘 기판에 그 주위로부터 정전위로 인가하도록 상기 카셋트에 접속되는 실리콘 기판 카셋트.
  9. 제8항에 있어서, 평면상의 접지전극이 대향배치된 실리콘 기판의 사이에, 상기 실리콘 기판과 평행하게 되도록 절연물과 함께 상기 카세트상에 설치되는 실리콘 기판 카셋트.
  10. 제8항에 있어서, 평면상의 접지전극이 절연물과 함께 상기 카셋트상에 일정간격으로 평행히 설치되고, 실리콘 기판이 상기 접지전극의 양측에 분리할 수 있는 상태로 대향배치되는 실리콘 기판 카셋트.
  11. 실리콘 기판상의 화학적에칭액과 접촉하는 도전상태의 표면을 양극 산화하여 보호하는 한편, 층간절연막에 남은 실리콘의 비도전상태의 에칭잔재를 선택적으로 에칭하는 방법에 사용된 실리콘 기판 카셋트에 있어서, 상기 카셋트가 비도전재료로 이루어져 있고, 상기 카셋트상에 일정한 간격을 두고 실리콘 기판과 접촉하여 배치할 수 있는 복수의 평면상의 실리콘 기판 인가용전극이 대향배치되어, 상기 전극에 접촉하여 배치된 실리콘 기판에 그 이면으로부터 정전위가 인가되는 실리콘 기판 카셋트.
  12. 제11항에 있어서, 평면상의 접지전극이 상기 카셋트상에 대향비치된 실리콘 기판 인가용전극의 전극사이에, 상기 전극과 평행하게 되도록 설치되는 실리콘 기판 카셋트.
  13. 제11항에 있어서, 평면상의 접지전극이 상기 카셋트상에 일정간격으로 평행히 설치되고, 상기 실리콘 기판과 접촉하여 배치될 수 있는 평면상의 실리콘 기판 인가용전극이 상기 접지전극의 양측에 각가 대향배치되어 있는 실리콘 기판 카셋트.
  14. 제1항에 있어서, 상기 카셋트가 도전성재료로 이루어져 있고, 복수의 실리콘 기판이 상기 카셋트상에 일정한 간격을 두고 분리할 수 있게 대향배치되고, 또한 전원 정전극이 상기 카셋트를 통하여 상기 실리콘 기판에 그 주위로부터 정전위를 인가하도록 상기 카셋트에 접속는 실리콘 기판 카셋트.
  15. 제1항에 있어서, 상기 카셋트가 비도전재료로 이루어져 있고, 상기 카셋트상에 일정한 간격을 두고 실리콘 기판과 접촉하여 배치할 수 있는 복수의 평면상의 실리콘 기판 인가용전극이 대향배치되어, 상기 전극과 접촉하여 배치된 실리콘 기판에 그 이면으로부터 정전위가 인가되는 실리콘 기판 카셋트.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960011466A 1995-04-18 1996-04-16 반도체 장치의 제조방법 및 선택 에칭용 실리콘 기판 카셋트 KR100218870B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-092421 1995-04-18
JP09242195A JP3456790B2 (ja) 1995-04-18 1995-04-18 半導体装置の製造方法及び選択エッチング用シリコン基板カセット

Publications (2)

Publication Number Publication Date
KR960039181A true KR960039181A (ko) 1996-11-21
KR100218870B1 KR100218870B1 (ko) 1999-09-01

Family

ID=14053963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011466A KR100218870B1 (ko) 1995-04-18 1996-04-16 반도체 장치의 제조방법 및 선택 에칭용 실리콘 기판 카셋트

Country Status (4)

Country Link
US (1) US5705027A (ko)
JP (1) JP3456790B2 (ko)
KR (1) KR100218870B1 (ko)
DE (1) DE19548938C2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197654B1 (en) * 1998-08-21 2001-03-06 Texas Instruments Incorporated Lightly positively doped silicon wafer anodization process
JP5621381B2 (ja) 2010-07-28 2014-11-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD47530A (ko) *
US3882000A (en) * 1974-05-09 1975-05-06 Bell Telephone Labor Inc Formation of composite oxides on III-V semiconductors
US4542579A (en) * 1975-06-30 1985-09-24 International Business Machines Corporation Method for forming aluminum oxide dielectric isolation in integrated circuits
JPS52136590A (en) * 1976-05-11 1977-11-15 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4026741A (en) * 1976-06-16 1977-05-31 Bell Telephone Laboratories, Incorporated Technique for preparation of stoichiometric III-V compound semiconductor surfaces
US4305760A (en) * 1978-12-22 1981-12-15 Ncr Corporation Polysilicon-to-substrate contact processing
US4227975A (en) * 1979-01-29 1980-10-14 Bell Telephone Laboratories, Incorporated Selective plasma etching of dielectric masks in the presence of native oxides of group III-V compound semiconductors
JPS5696863A (en) * 1979-12-29 1981-08-05 Sumitomo Electric Ind Ltd Manufacture of semiconductor device
JPS5710926A (en) * 1980-06-25 1982-01-20 Toshiba Corp Manufacture of semiconductor device
JPS6134947A (ja) * 1984-07-26 1986-02-19 Fujitsu Ltd 半導体装置の製造方法
JPS61137329A (ja) * 1984-12-10 1986-06-25 Yokogawa Electric Corp 半導体の微細加工方法
JPS6334947A (ja) * 1986-07-29 1988-02-15 Nec Kyushu Ltd ウエ−ハ搬送用治具
US4818334A (en) * 1988-03-15 1989-04-04 General Electric Company Method of etching a layer including polysilicon
US5188988A (en) * 1988-07-27 1993-02-23 Texas Instruments Incorporated Passivation oxide conversion wherein an anodically grown oxide is converted to the sulfide
JPH0247046U (ko) * 1988-09-28 1990-03-30
US5030590A (en) * 1989-06-09 1991-07-09 Applied Materials, Inc. Process for etching polysilicon layer in formation of integrated circuit structure
JPH04157427A (ja) * 1990-10-22 1992-05-29 Hitachi Ltd 陽極酸化装置
US5129982A (en) * 1991-03-15 1992-07-14 General Motors Corporation Selective electrochemical etching
US5549006A (en) * 1994-05-24 1996-08-27 Kulite Semiconductor Products, Inc. Temperature compensated silicon carbide pressure transducer and method for making the same
US5534460A (en) * 1995-04-27 1996-07-09 Vanguard International Semiconductor Corp. Optimized contact plug process

Also Published As

Publication number Publication date
JP3456790B2 (ja) 2003-10-14
DE19548938A1 (de) 1996-10-24
DE19548938C2 (de) 2002-09-12
JPH08288252A (ja) 1996-11-01
KR100218870B1 (ko) 1999-09-01
US5705027A (en) 1998-01-06

Similar Documents

Publication Publication Date Title
US5866469A (en) Method of anodic wafer bonding
EP2450948B1 (en) Electrostatic attracting structure and fabricating method therefor
KR970063504A (ko) 반도체 장치 제조 방법 및 제조 장치
SE9703295D0 (sv) Electrical devices and a method of manufacturing the same
WO1991003833A1 (en) Electrostatic handling device
WO2007059887A1 (de) Bipolarer trägerwafer und mobile, bipolare, elektrostatische waferanordnung
JP2743061B2 (ja) 少なくとも２つの導電性エレメントを含む集積回路内の構造およびその製造の方法
WO2002001930A3 (en) Electrostatic methods and apparatus for mounting and demounting particles from a surface having an array of tacky and non-tacky areas
KR100495603B1 (ko) 실리콘 마이크로기계구조의 제작
BR8203464A (pt) Processo para a protecao de um substrato eletricamente condutor alongado contra corrosao e eletrodo flexivel
KR960039181A (ko) 반도체 장치의 제조방법 및 선택에칭용 실리콘 기판 카셋트
KR950034655A (ko) 부식방지 전극접속을 가지는 정전형 척
KR940020145A (ko) 방전셀 및 그 제조방법
US4035822A (en) Pressure sensitive field effect device
KR960039379A (ko) 반도체 메모리 소자 제조방법
JP2004216360A (ja) 圧力波発生装置とその製造方法
JP3050546B1 (ja) 太陽電池の短絡部除去方法
JPS57202726A (en) Manufacture of semiconductor device
US6180495B1 (en) Silicon carbide transistor and method therefor
CN110072336B (zh) 分离柔性基板与刚性导电载体的方法
JP3129851B2 (ja) 半導体装置の製造方法
TW374242B (en) Method for manufacturing an underside electrode of a capacitor
JP2876899B2 (ja) 半導体装置の製造方法
SU1308119A1 (ru) Полупроводниковый прибор
KR100698739B1 (ko) 플라스마 식각 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090609

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee