DE112019006590T5 - Halbleiter-Superübergangs-Leistungsbauelement - Google Patents

Halbleiter-Superübergangs-Leistungsbauelement Download PDF

Info

Publication number
DE112019006590T5
DE112019006590T5 DE112019006590.4T DE112019006590T DE112019006590T5 DE 112019006590 T5 DE112019006590 T5 DE 112019006590T5 DE 112019006590 T DE112019006590 T DE 112019006590T DE 112019006590 T5 DE112019006590 T5 DE 112019006590T5
Authority
DE
Germany
Prior art keywords
type
gate
floating
region
super junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019006590.4T
Other languages
English (en)
Inventor
Yi Gong
Wei Liu
Yuanlin Yuan
Lei Liu
Rui Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Oriental Semiconductor Co Ltd
Original Assignee
Suzhou Oriental Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Oriental Semiconductor Co Ltd filed Critical Suzhou Oriental Semiconductor Co Ltd
Publication of DE112019006590T5 publication Critical patent/DE112019006590T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Es wird eine Halbleiter-Super-Sperrschicht-Leistungsvorrichtung bereitgestellt. Die Halbleiter-Superübergangs-Leistungsvorrichtung enthält eine MOSFET-Zellenanordnung, die aus mehreren Superübergangs-MOSFET-Zellen besteht. Jede der mehreren MOSFET-Zellen enthält einen p-Typ-Körperbereich, der sich oben auf einem n-Typ-Driftbereich befindet, einen säulenförmigen p-Typ-Dotierungsbereich, der sich unterhalb des p-Typ-Körperbereichs befindet, einen n-Typ-Sourcebereich, der sich im p-Typ-Körperbereich befindet, eine dielektrische Gate-Schicht, die sich oberhalb des p-Typ-Körperbereichs befindet, eine Gate-Elektrode, die sich oberhalb des p-Typ-Körperbereichs befindet, ein potentialfreies n-Typ-Gate, das sich über dem p-Typ-Körperbereich befindet, und eine Öffnung, die sich in der dielektrischen Gate-Schicht befindet, wobei in einer lateralen Richtung die Gate-Elektrode auf einer Seite nahe dem n-Typ-Source-Bereich angeordnet ist, das potentialfreie n-Typ-Gate auf einer Seite nahe dem n-Typ-Drift-Bereich angeordnet ist und die Gate-Elektrode durch kapazitive Kopplung auf das potentialfreie n-Typ-Gate wirkt; eine Öffnung, die sich in der dielektrischen Gate-Schicht befindet, wobei das potentialfreie n-Typ-Gate den p-Typ-Körperbereich durch die Öffnung kontaktiert, um eine p-n-Übergangsdiode zu bilden. Die Umkehrerholungsgeschwindigkeit des Halbleiter-Superübergangs-Leistungsbauelements ist verbessert.

Description

  • Die vorliegende Offenbarung beansprucht Priorität für die chinesische Patentanmeldung Nr. 201911184048.1 , die am 27. November 2019 bei der CNIPA eingereicht wurde und deren Offenbarung hier durch Bezugnahme in vollem Umfang enthalten ist.
  • TECHNISCHES GEBIET
  • Die vorliegende Anwendung gehört zum technischen Gebiet der Halbleiter-Superübergangs-Leistungsbauelemente, z. B. ein Halbleiter-Superübergangs-Leistungsbauelement mit einer schnellen Rückwärtserholungsgeschwindigkeit.
  • HINTERGRUND
  • 1 ist eine Ersatzschaltung eines Halbleiter-Superübergangs-Leistungsbauelements aus dem verwandten Gebiet. Die Halbleiter-Super-Übergangs-Leistungsvorrichtung umfasst eine Source-Elektrode 101, eine Drain-Elektrode 102, eine Gate-Elektrode 103 und eine Body-Diode 104. Die Body-Diode 104 ist eine intrinsische parasitäre Struktur in der Halbleiter-Superübergangs-Leistungsvorrichtung. Im verwandten Stand der Technik ist der Betriebsmechanismus des Halbleiter-Superübergangs-Leistungsbauelements wie folgt: 1) wenn eine Gate-Source-Spannung Vgs kleiner als eine Schwellenspannung Vth des Halbleiter-Superübergangs-Leistungsbauelements ist und eine Drain-Source-Spannung Vds größer als 0 V ist, befindet sich das Halbleiter-Superübergangs-Leistungsbauelement in einem Aus-Zustand; 2) wenn die Gate-Source-Spannung Vgs größer als die Schwellenspannung Vth des Halbleiter-Superübergangs-Leistungsbauelements ist und die Drain-Source-Spannung Vds größer als 0 V ist, wird das Halbleiter-Superübergangs-Leistungsbauelement in Vorwärtsrichtung eingeschaltet, und ein Strom fließt von der Drain-Elektrode zu der Source-Elektrode durch einen Stromkanal an der Gate-Elektrode. Im verwandten Stand der Technik ist das Halbleiter-Superübergangs-Leistungsbauelement ausgeschaltet, wenn die Drain-Source-Spannung Vds kleiner als 0 V ist, eine Body-Diode des Halbleiter-Superelektroden-Leistungsbauelements sich in einem positiven Vorspannungszustand befindet und ein Rückstrom von der Source-Elektrode zur Drain-Elektrode durch die Body-Diode fließt. In diesem Fall injiziert der Strom in der Body-Diode Minoritätsträger, und diese Minoritätsträger führen eine Rückwärtserholung durch, wenn das Halbleiter-Superelektroden-Leistungsbauelement wieder eingeschaltet wird, was einen relativ großen Rückwärtserholungsstrom und eine lange Rückwärtserholungszeit verursacht.
  • ZUSAMMENFASSUNG
  • Die vorliegende Anwendung stellt eine Halbleiter-Superübergangs-Leistungsvorrichtung mit einer schnellen Rückwärtserholungsgeschwindigkeit bereit, um das technische Problem der langen Rückwärtserholungszeit zu lösen, das durch das Problem der Minoritätsträgerinjektion einer Halbleiter-Superübergangs-Leistungsvorrichtung in der verwandten Technik verursacht wird.
  • Eine Ausführungsform der vorliegenden Offenbarung stellt eine Halbleiter-Superübergangs-Leistungsvorrichtung bereit. Das Bauelement enthält einen n-Typ-Drainbereich, einen n-Typ-Driftbereich, der sich über dem n-Typ-Drainbereich befindet, und ein Supersperrschicht-Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET)-Zellenfeld, das aus mehreren Supersperrschicht-MOSFET-Zellen besteht.
  • Jede der Mehrfach-Superübergangs-MOSFET-Zellen umfasst einen p-Typ-Körperbereich, einen säulenförmigen p-Typ-Dotierbereich, der sich unter dem p-Typ-Körperbereich befindet, einen n-Typ-Sourcebereich, der sich im p-Typ-Körperbereich befindet, eine Gate-Struktur, die sich über dem p-Typ-Körperbereich befindet, und eine Öffnung in der dielektrischen Gate-Schicht. Der p-Typ-Körperbereich befindet sich oberhalb des n-Typ-Driftbereichs. Die Gate-Struktur umfasst eine dielektrische Gate-Schicht, eine Gate-Elektrode und ein potentialfreies (floating) bzw. schwimmendes n-Typ-Gate, die Gate-Elektrode und das potentialfreie n-Typ-Gate befinden sich über der dielektrischen Gate-Schicht, und in einer lateralen Richtung befindet sich die Gate-Elektrode auf einer Seite nahe dem n-Typ-Source-Bereich, das potentialfreie bzw. gleitendes n-Typ-Gate befindet sich auf einer Seite nahe dem n-Typ-Drift-Bereich, und die Gate-Elektrode wirkt durch kapazitive Kopplung auf das potentialfreie n-Typ-Gate. Das potentialfreie bzw. gleitende n-Typ-Gate kontaktiert den p-Typ-Körperbereich durch die Öffnung, um eine p-n-Übergangsdiode zu bilden.
  • Optional erstreckt sich in der Halbleiter-Superübergangs-Leistungsvorrichtung der vorliegenden Anwendung die Gate-Elektrode über das potentialfreie bzw. massefreie n-Typ-Gate.
  • Optional erstreckt sich die Gate-Elektrode in der Halbleiter-Superübergangs-Leistungsvorrichtung der vorliegenden Anwendung über das potentialfreie n-Typ-Gate und bedeckt eine Seitenwand des potentialfreien n-Typ-Gates nahe dem n-Typ-Driftbereich.
  • In der Halbleiter-Superübergangs-Leistungsvorrichtung der vorliegenden Anwendung befindet sich die Öffnung optional unter dem potentialfreien n-Typ-Gate und auf einer Seite nahe dem n-Typ-Driftbereich.
  • Optional ist in der Halbleiter-Superübergangs-Leistungsvorrichtung der vorliegenden Anwendung in der Superübergangs-MOSFET-Zellenanordnung eine Gate-Elektrode von mindestens einer Superübergangs-MOSFET-Zelle elektrisch mit dem n-Typ-Source-Bereich verbunden.
  • Gemäß der Ausführungsform der vorliegenden Offenbarung weist die Halbleiter-Superübergangs-Leistungsvorrichtung eine hohe Schwellenspannung auf, wenn sie sich in einem Durchlass-Sperrzustand und einem Durchlass-Ein-Zustand befindet, und wenn die Halbleiter-Superübergangs-Leistungsvorrichtung in Rückwärtsrichtung leitet, weist jede Superübergangs-MOSFET-Zelle eine niedrige Schwellenspannung auf, wodurch jede Superübergangs-MOSFET-Zelle bei einer niedrigen Gate-Spannung (oder einer Spannung von 0 V) eingeschaltet wird. Dies kann den durch jede Super-Übergangs-MOSFET-Zelle fließenden Sperrstrom erhöhen, den durch eine parasitäre Body-Diode in der Halbleiter-Super-Übergangs-Leistungsvorrichtung fließenden Strom reduzieren und die Rückwärtserholungsgeschwindigkeit der Halbleiter-Super-Übergangs-Leistungsvorrichtung verbessern.
  • Figurenliste
  • Die in den Ausführungsformen verwendeten Zeichnungen werden im Folgenden kurz beschrieben.
    • 1 ist ein Ersatzschaltbild eines Halbleiter-Supersperrschicht-Leistungsbauelements aus dem Stand der Technik;
    • 2 ist eine Schnittansicht einer ersten Ausführungsform einer Halbleiter-Superübergangs-Leistungsvorrichtung gemäß der vorliegenden Anmeldung; und
    • 3 ist eine Schnittdarstellung einer zweiten Ausführungsform einer Halbleiter-Superübergangs-Leistungsvorrichtung gemäß der vorliegenden Anmeldung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Lösung der vorliegenden Anwendung wird im Folgenden durch spezifische Implementierungen in Verbindung mit den Zeichnungen in den Ausführungsformen der vorliegenden Offenlegung beschrieben. In der Zwischenzeit sind in den schematischen Diagrammen, die in den Zeichnungen der Spezifikation dargestellt sind, die Größen der Schichten und Bereiche, die in der vorliegenden Anwendung beschrieben werden, vergrößert, und die in den Zeichnungen dargestellten Größen stellen nicht die tatsächlichen Größen dar. Die in der Spezifikation beschriebenen Ausführungsformen sollen die in den Zeichnungen dargestellten Bereiche nicht auf bestimmte Formen beschränken, sondern umfassen auch erhaltene Formen, z. B. Abweichungen aufgrund der Herstellung.
  • 2 ist eine Schnittdarstellung einer ersten Ausführungsform eines Halbleiter-Superübergangs-Leistungsbauelements gemäß der vorliegenden Anmeldung. Wie in 2 gezeigt, umfasst ein Halbleiter-Superübergangs-Leistungsbauelement, das durch die Ausführungsform der vorliegenden Offenbarung bereitgestellt wird, einen n-Typ-Drainbereich 20, einen n-Typ-Driftbereich 21, der sich über dem n-Typ-Drainbereich 20 befindet, und ein Superübergangs-Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET)-Zellenfeld, das aus mehreren Superübergangs-MOSFET-Zellen 200 besteht. In 2 ist nur eine Super-Sperrschicht-MOSFET-Zelle 200 dargestellt.
  • Die MOSFET-Zelle 200 der vorliegenden Ausführungsform umfasst einen p-Typ-Körperbereich 22, einen p-Typ-Säulendotierungsbereich 29, der sich unterhalb des p-Typ-Körperbereichs 22 befindet, einen n-Typ-Source-Bereich 23, der sich im p-Typ-Körperbereich 22 befindet, und eine Gate-Struktur, die sich oberhalb des p-Typ-Körperbereichs 22 befindet. Der p-Typ-Körperbereich 22 befindet sich an der Oberseite des n-Typ-Driftbereichs 21, und der Ladungsausgleich wird zwischen dem p-Typ-Säulendotierungsbereich 29 und dem n-Typ-Driftbereich 21 angrenzend an den p-Typ-Säulendotierungsbereich 29 gebildet, um die Spannungsfestigkeit der Halbleiter-Superübergangs-Leistungsvorrichtung zu verbessern. Die Gate-Struktur umfasst eine dielektrische Gate-Schicht 24, ein potentialfreies n-Typ-Gate 25 und eine Gate-Elektrode 26. Die Gate-Elektrode 26 und das potentialfreie n-Typ-Gate 25 befinden sich oberhalb der dielektrischen Gate-Schicht 24, und in einer seitlichen Richtung befindet sich die Gate-Elektrode 26 auf einer Seite in der Nähe des n-Typ-Source-Bereichs 23, und das potentialfreie n-Typ-Gate 25 befindet sich auf einer Seite in der Nähe des n-Typ-Drift-Bereichs 21. Die Gate-Elektrode 26 und das potentialfreie n-Typ-Gate 25 sind durch eine isolierende dielektrische Schicht 27 isoliert, und die Gate-Elektrode 26 wirkt durch kapazitive Kopplung auf das potentialfreie n-Typ-Gate 25. Die isolierende dielektrische Schicht 27 besteht im Allgemeinen aus Siliziumdioxid.
  • In der Halbleiter-Superübergangs-Leistungsvorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung befindet sich das potentialfreie n-Typ-Gate 25 in lateraler Richtung oberhalb der dielektrischen Gate-Schicht 24 und auf einer Seite nahe dem n-Typ-Driftbereich 21, d. h., das potentialfreie n-Typ-Gate 25 in der Nähe des n-Typ-Driftgebiets 21 angeordnet ist, und die Gate-Elektrode 26 über der dielektrischen Gate-Schicht 24 und auf einer Seite in der Nähe des n-Typ-Sourcegebiets 23 angeordnet sein kann, d.h. die Gate-Elektrode 26 lediglich auf der Seite des potentialfreien n-Typ-Gates 25 in der Nähe des n-Typ-Sourcegebiets 23 angeordnet ist; und die Gate-Elektrode 26 kann auch teilweise auf der Seite des potentialfreien n-Typ-Gates 25 nahe dem n-Typ-Source-Bereich 23 angeordnet sein, und der andere Teil der Gate-Elektrode 26 erstreckt sich über das potentialfreie n-Typ-Gate 25 (wie in 2 gezeigt). 2). Die Gate-Elektrode 26 erstreckt sich zu einer Seite des n-Typ-Driftbereichs 21 oberhalb des n-Typ-potentialfreien Gates 25, wodurch die Fläche des n-Typ-potentialfreien Gates 25, die von der Gate-Elektrode 26 bedeckt wird, vergrößert werden kann und das kapazitive Kopplungsverhältnis zwischen der Gate-Elektrode 26 und dem n-Typ-potentialfreien Gate 25 weiter erhöht werden kann.
  • Die Öffnung 28 ist in der dielektrischen Gate-Schicht 24 ausgebildet. Das potentialfreie n-Typ-Gate 25 kontaktiert den p-Typ-Körperbereich 22 durch die Öffnung 28 in der dielektrischen Gate-Schicht 24, um die p-n-Übergangsdiode zu bilden.
  • In dieser Ausführungsform der vorliegenden Offenbarung wird, wenn sich die Halbleiter-Superübergangs-Leistungsvorrichtung in einem Durchlass-Sperrzustand befindet, der n-Typ-Drain-Bereich 20 mit einer hohen Spannung beaufschlagt, die p-n-Übergangsdiode, die durch das potentialfreie n-Typ-Gate 25 in Kontakt mit dem p-Typ-Körperbereich 22 gebildet wird, in Durchlassrichtung vorgespannt, und das potentialfreie n-Typ-Gate 25 wird mit einer positiven Ladung aufgeladen, so dass die Schwellenspannung Vhtl des Stromkanals unter dem potentialfreien n-Typ-Gate 25 reduziert wird. Optional ist die Öffnung 28 unterhalb des potentialfreien n-Typ-Gates 25 und auf einer Seite nahe dem n-Typ-Driftbereich 21 angeordnet, d.h. in der lateralen Richtung ist der Abstand von der Mitte der Öffnung 28 zu einem Seitenende der dielektrischen Gate-Schicht 24 nahe dem n-Typ-Driftbereich 21 geringer als der Abstand von der Mitte der Öffnung 28 zu einem Seitenende der dielektrischen Gate-Schicht 24 nahe dem n-Typ-Source-Bereich 23, so dass die Öffnung 28 näher am n-Typ-Driftbereich 21 in der dielektrischen Gate-Schicht 24 angeordnet ist, was es für das n-Typ-Floating-Gate 25 einfacher macht, mit der positiven Ladung aufgeladen zu werden, wodurch die Spannung des n-Typ-Floating-Gates 25 erhöht und die Schwellenspannung Vhtl des Stromkanals unter dem n-Typ-Floating-Gate 25 verringert wird.
  • Bei dieser Ausführungsform der vorliegenden Offenbarung ist die Drain-Source-Spannung Vds größer als 0 V, wenn sich das Halbleiter-Superübergangs-Leistungsbauelement in einem Vorwärtssperrzustand und einem Vorwärtseinschaltzustand befindet, die Schwellenspannung Vhtl des Stromkanals unter dem n-Typ-Schwebegate 25 hat nur einen geringen Einfluss auf die Schwellenspannung Vth der gesamten Superübergangs-MOSFET-Zelle, und das Halbleiter-Superübergangs-Leistungsbauelement hat immer noch eine hohe Schwellenspannung. In dieser Ausführungsform der vorliegenden Offenbarung hat die Schwellenspannung Vhtl des Stromkanals unter dem potentialfreien n-Typ-Gate 25 einen großen Einfluss auf die Schwellenspannung Vth der gesamten Super-Übergangs-MOSFET-Zelle, wenn die Halbleiter-Super-Übergangs-Leistungsvorrichtung ausgeschaltet ist, wenn die Source-Drain-Spannung Vsd größer als 0 V ist, so dass die Super-Übergangs-MOSFET-Zelle eine niedrige Schwellenspannung Vth hat und dadurch die Super-Übergangs-MOSFET-Zelle bei einer niedrigen Gatespannung (oder einer Spannung von 0 V) eingeschaltet wird. Dies kann den Strom, der durch die Super-Sperrschicht-MOSFET-Zelle fließt, erhöhen, den Strom, der durch eine parasitäre Body-Diode in der Halbleiter-Super-Sperrschicht-Leistungsvorrichtung fließt, reduzieren und die Rückwärtserholungsgeschwindigkeit der Halbleiter-Super-Sperrschicht-Leistungsvorrichtung verbessern.
  • In der MOSFET-Zellenanordnung der Halbleiter-Superübergangs-Leistungsvorrichtung der Ausführungsform der vorliegenden Offenbarung kann die Gate-Elektrode 26 von mindestens einer Superübergangs-MOSFET-Zelle 200 elektrisch mit dem n-Typ-Source-Bereich 23 verbunden werden, d.h. dieser Teil der Gate-Elektroden 26 ist mit der Source-Spannung verbunden, was die Gate-Ladung der Halbleiter-Superübergangs-Leistungsvorrichtung reduzieren kann.
  • 3 ist eine Schnittdarstellung einer zweiten Ausführungsform eines Halbleiter-Superübergangs-Leistungsbauelements gemäß der vorliegenden Anwendung. Wie in 3 gezeigt, unterscheidet sich diese Ausführungsform von der Struktur der Halbleiter-Superübergangs-Leistungsvorrichtung der ersten Ausführungsform der vorliegenden Anwendung, die in 2 gezeigt ist, wobei sich die Gate-Elektrode 26 in dieser Ausführungsform zu einer Seite des n-Typ-Driftbereichs 21 oberhalb des n-Typ-Schwebegates 25 erstreckt und eine Seitenwand des n-Typ-Schwebegates 25 nahe dem n-Typ-Driftbereich 21 abdeckt. Dadurch kann die Fläche des potentialfreien n-Typ-Gates 25, die von der Gate-Elektrode 26 bedeckt wird, vergrößert werden, und außerdem kann die kapazitive Kopplungsrate der Gate-Elektrode 26 mit dem potentialfreien n-Typ-Gate 25 erhöht werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • CN 201911184048 [0001]

Claims (5)

  1. Halbleiter-Superübergangs-Leistungsbauelement, umfassend: einen Drain-Bereich vom n-Typ, einen Drift-Bereich vom n-Typ, der sich über dem Drain-Bereich vom n-Typ befindet, und ein Super-Übergangs-MOSFET-Zellen-Array, das aus einer Vielzahl von Super-Übergangs-MOSFET-Zellen ausgebildet ist, wobei jede Super-Übergangs-MOSFET-Zelle der Vielzahl von Super-Übergangs-MOSFET-Zellen umfasst:: einen p-Typ-Körperbereich, der sich an der Oberseite des n-Typ-Driftbereichs befindet einen säulenförmigen p-Typ-Dotierungsbereich, der sich unterhalb des p-Typ-Körperbereichs befindet; einen n-Typ-Source-Bereich, der sich in dem p-Typ-Körperbereich befindet, eine Gate-Struktur, die sich oberhalb des p-Typ-Körpergebiets befindet, wobei die Gate-Struktur eine dielektrische Gate-Schicht, eine Gate-Elektrode und ein potentialfreies n-Typ-Gate umfasst, die Gate-Elektrode und das potentialfreie n-Typ-Gate sich oberhalb der dielektrischen Gate-Schicht befinden und in einer lateralen Richtung die Gate-Elektrode sich auf einer Seite nahe dem n-Typ-Source-Gebiet befindet, das potentialfreie n-Typ-Gate sich auf einer Seite nahe dem n-Typ-Drift-Gebiet befindet und die Gate-Elektrode so konfiguriert ist, dass sie durch kapazitive Kopplung auf das potentialfreie n-Typ-Gate wirkt; und eine Öffnung, die sich in der dielektrischen Gate-Schicht befindet, wobei das potentialfreie n-Typ-Gate den p-Typ-Körperbereich durch die Öffnung kontaktiert, um eine p-n-Übergangsdiode zu bilden.
  2. Halbleiter-Superübergangs-Leistungsbauelement nach Anspruch 1, wobei sich die Gate-Elektrode so erstreckt, dass sie sich oberhalb des potentialfreien n-Typ-Gates befindet.
  3. Halbleiter-Superübergangs-Leistungsbauelement nach Anspruch 1, wobei sich die Gate-Elektrode so erstreckt, dass sie sich über dem potentialfreien n-Typ-Gate befindet und eine Seitenwand des potentialfreien n-Typ-Gates in der Nähe des n-Typ-Driftbereichs bedeckt.
  4. Halbleiter-Superübergangs-Leistungsbauelement nach Anspruch 1, wobei die Öffnung unterhalb des potentialfreien n-Typ-Gates und auf einer Seite des potentialfreien n-Typ-Gates nahe dem n-Typ-Driftbereich angeordnet ist.
  5. Halbleiter-Superübergangs-Leistungsbauelement nach Anspruch 1, wobei in dem Superübergangs-MOSFET-Zellenarray eine Gate-Elektrode von mindestens einer Superübergangs-MOSFET-Zelle der Vielzahl von Superübergangs-MOSFET-Zellen elektrisch mit dem n-Typ-Source-Bereich verbunden ist.
DE112019006590.4T 2019-11-27 2019-12-05 Halbleiter-Superübergangs-Leistungsbauelement Pending DE112019006590T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201911184048.1 2019-11-27
CN201911184048.1A CN112864221B (zh) 2019-11-27 2019-11-27 半导体超结功率器件
PCT/CN2019/123313 WO2021103092A1 (zh) 2019-11-27 2019-12-05 半导体超结功率器件

Publications (1)

Publication Number Publication Date
DE112019006590T5 true DE112019006590T5 (de) 2021-12-23

Family

ID=75985871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019006590.4T Pending DE112019006590T5 (de) 2019-11-27 2019-12-05 Halbleiter-Superübergangs-Leistungsbauelement

Country Status (6)

Country Link
US (1) US11908889B2 (de)
JP (1) JP7177551B2 (de)
KR (1) KR20220012348A (de)
CN (1) CN112864221B (de)
DE (1) DE112019006590T5 (de)
WO (1) WO2021103092A1 (de)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074959A (ja) * 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
US6882573B2 (en) * 2002-08-13 2005-04-19 General Semiconductor, Inc. DMOS device with a programmable threshold voltage
DE102005039564B4 (de) * 2004-09-02 2011-03-31 Fuji Electric Systems Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauteils
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
US7378317B2 (en) * 2005-12-14 2008-05-27 Freescale Semiconductor, Inc. Superjunction power MOSFET
JP5050364B2 (ja) * 2006-02-13 2012-10-17 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2009099911A (ja) * 2007-10-19 2009-05-07 Toshiba Corp 半導体装置
CN102270663B (zh) * 2011-07-26 2013-01-23 无锡新洁能功率半导体有限公司 具有超结结构的平面型功率mosfet器件及其制造方法
CN103367157B (zh) * 2012-04-06 2015-12-09 北大方正集团有限公司 一种超结mosfet的制备方法
CN104465381B (zh) * 2013-09-23 2017-12-01 苏州东微半导体有限公司 一种平面沟道的半浮栅器件的制造方法
CN103247626A (zh) * 2013-05-02 2013-08-14 复旦大学 一种半浮栅器件及其制造方法
CN203659877U (zh) * 2013-10-30 2014-06-18 英飞凌科技奥地利有限公司 超结器件和包括所述超结器件的半导体结构
CN103887313B (zh) * 2014-03-04 2016-08-31 华为技术有限公司 一种半浮栅器件及其制备方法
US10388650B2 (en) * 2014-08-17 2019-08-20 Fudan University Semi-floating-gate power device and manufacturing method therefor
CN104882447B (zh) * 2015-05-27 2018-10-16 上海集成电路研发中心有限公司 一种漏区嵌入反型层的半浮栅器件及制造方法
KR102117467B1 (ko) * 2015-06-22 2020-06-01 삼성전기주식회사 전력 반도체 소자
US10573722B2 (en) * 2016-02-17 2020-02-25 General Electric Company Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices
CN106098761B (zh) * 2016-06-29 2019-06-07 黄嘉杰 一种绝缘栅双极型晶体管结构及其制造方法
CN106229343B (zh) * 2016-08-12 2019-05-03 上海鼎阳通半导体科技有限公司 超结器件
JP6461063B2 (ja) * 2016-09-28 2019-01-30 トヨタ自動車株式会社 半導体装置とその製造方法
JP7055725B2 (ja) * 2018-09-14 2022-04-18 株式会社東芝 半導体装置
CN110212026B (zh) * 2019-05-06 2022-09-16 上海功成半导体科技有限公司 超结mos器件结构及其制备方法

Also Published As

Publication number Publication date
JP7177551B2 (ja) 2022-11-24
WO2021103092A1 (zh) 2021-06-03
KR20220012348A (ko) 2022-02-03
CN112864221B (zh) 2022-04-15
US20220285486A1 (en) 2022-09-08
JP2022522476A (ja) 2022-04-19
CN112864221A (zh) 2021-05-28
US11908889B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
DE112016001988B4 (de) Halbleiter - Super - Junction - Leistungsvorrichtung und Verfahren zum Herstellen derselben
DE112013006666B4 (de) Halbleitereinrichtung
DE112018000209B4 (de) Grabenleistungstransistor
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE69316256T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
DE102015105859B4 (de) Halbleiterbauelement mit einer Feldring-Randabschluss-Struktur und einem zwischen unterschiedlichen Feldringen angeordneten Separationsgraben und Verfahren zur Herstellung des Halbleiterbauelementes
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102008052422A1 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102013218959A1 (de) Transistorbauelement mit Feldelektrode
DE102013204252A1 (de) Halbleiterbauelement
DE69215389T2 (de) Leistungshalbleiteranordnung mit einer Graben-Gateelektrode
DE102016103581A1 (de) Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE102013216011B4 (de) Halbleitervorrichtungen
DE10127391B4 (de) Halbleiter-Vorrichtung
DE112013006905T5 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102011086733A1 (de) Halbleitervorrichtung
DE3440674A1 (de) Feldeffekt-transistor
DE102018109950B4 (de) Transistorbauelement
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE69317004T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
DE102018200916A1 (de) Halbleiterschaltelement und Verfahren zum Herstellen desselben
DE19705791C1 (de) Leistungs-MOSFET
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
DE19828494A1 (de) MOSFET-Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029739000

Ipc: H01L0029780000

R016 Response to examination communication