DE19828494A1 - MOSFET-Bauelement - Google Patents

MOSFET-Bauelement

Info

Publication number
DE19828494A1
DE19828494A1 DE19828494A DE19828494A DE19828494A1 DE 19828494 A1 DE19828494 A1 DE 19828494A1 DE 19828494 A DE19828494 A DE 19828494A DE 19828494 A DE19828494 A DE 19828494A DE 19828494 A1 DE19828494 A1 DE 19828494A1
Authority
DE
Germany
Prior art keywords
region
doped
well
source
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19828494A
Other languages
English (en)
Other versions
DE19828494B4 (de
Inventor
Neil Davies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19828494A priority Critical patent/DE19828494B4/de
Priority to FR9908078A priority patent/FR2784231B1/fr
Priority to US09/344,133 priority patent/US6281549B1/en
Priority to IT1999MI001424A priority patent/IT1312521B1/it
Priority to JP11182379A priority patent/JP2000031471A/ja
Publication of DE19828494A1 publication Critical patent/DE19828494A1/de
Application granted granted Critical
Publication of DE19828494B4 publication Critical patent/DE19828494B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electronic Switches (AREA)

Abstract

Es wird ein MOSFET-Bauelement vorgeschlagen, das zum Schalten hoher Ströme dient. Das Bauelement umfaßt einen zur Basisemitterstrecke des parasitären Bipolartransistors parallelgeschalteten Strompfad, der Minoritätsladungsträger absaugt und ein Ansteuern des parasitären Transistors unterbindet.

Description

Stand der Technik
Die Erfindung geht aus von einem MOSFET-Bauelement nach der Gattung des Hauptanspruchs. Aus der DE 30 39 803 ist schon ein solches Bauelement bekannt, bei dem ein Mittel zum Schutz vor dem Durchschalten eines Parasittransistors vorgesehen ist. Weiterhin ist bekannt, bei MOSFET-Bau­ elementen, die ein p-dotiertes Wannengebiet aufweisen, in das ein stark n-dotiertes Sourcegebiet eingebettet ist, innerhalb der p-Wanne ein stark p-dotiertes Gebiet vorzusehen, das entweder bis zum unterhalb der p-Wanne liegenden n-Gebiet hindurchreicht und/oder sich lateral unterhalb des Sourcegebietes erstreckt. Ein Vorsehen eines solchen stark p-dotierten Gebietes eignet sich nicht für Mischprozesse, wenn man zusätzliche Verfahrensschritte bei der Herstellung vermeiden will. Ferner begrenzt ein derart ausgestaltetes stark p-dotiertes Gebiet eine Herunterskalierung des Bauelements.
Vorteile der Erfindung
Das erfindungsgemäße Bauelement mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, ohne zusätzlichen Aufwand mit einem einfachen Mittel einen sicheren Schutz vor dem Durchschalten des Parasittransistors zu gewährleisten, das unweigerlich aufgrund der hohen Ströme zur Zerstörung des Bauelementes führen würde.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Bauelements möglich. Besonders vorteilhaft ist es, das Bauelement herunterzuskalieren, so daß beispielsweise die p-Wanne eine Tiefe von weniger als 1 µm aufweist. Dadurch ergibt sich eine Submikron-MOS-Anordnung, die bei üblichen Schwellenspannungen, jedoch statt mit Drainsourcespannungen von nur 40 V statt 60-80 V, betrieben werden kann. Solche platzsparenden kleinen Bauelemente erlauben nur schwer beziehungsweise verbieten zum Schutz vor parasitären bipolaren Effekten Lösungen aus dem Stand der Technik. Soll nämlich die Schwellenspannung auch bei der Submikron- Anordnung die üblichen Werte haben, so muß die P-Wanne höher dotiert werden. Trotz der höheren p-Dotierung erhöht sich der Untendurchwiderstand und damit die Anfälligkeit vor parasitären bipolaren Effekten, da der Raumladungseffekt zwischen p-Wanne und darunterliegendem n-Gebiet bei sehr flachen p-Wannen relativ an Bedeutung gewinnt. Schutzmaßnahmen, wie aus dem Stand der Technik bekannte tiefe p-Diffusionen sind jedoch bei herunterskalierten p-Wannen mit einer Tiefe von weniger als einem Mikrometer nicht möglich. Erst die Kombination einer Submikronstruktur mit einem zum Untendurchwiderstand parallel geschalteten p-dotierten Pfad stellt ein kleines kompaktes Bauteil mit sicherem Schutz vor dem Durchschalten des Parasittransistors bereit.
Eine Ausführung in DMOS-Technologie erlaubt eine weitere Miniaturisierung bei gleichzeitig erhöhter Stromtragfähigkeit des Bauelements. Dabei besteht gerade bei DMOS-Bauelementen eine große Gefahr, daß in den Kanalgebieten benachbarten Bereichen des n-Gebiets erzeugte Minoritätsladungsträger den schmalen Kanalbereich durchströmen und den Untendurchwiderstand durchfließen. Somit wirkt sich gerade bei DMOS-Bauelementen ein zum Untendurchwiderstand parallel geschalteter p-leitfähiger Pfad besonders vorteilhaft aus.
Insbesondere bei lateralen Bauelementen ist auch mit hohen Feldstärken in den Kanalgebieten benachbarten Bereichen des n-Gebiets zu rechnen, wo infolgedessen eine hohe Löcherproduktion erfolgt, aus der dann ein hoher Löcherstrom durch den Untendurchwiderstand resultiert. Insbesondere bei lateralen Bauelementen ist der parallelgeschaltete Pfad daher vorteilhaft einsetzbar.
Durch die Wahl des Flächenverhältnisses zwischen Source- und Hilfsgebieten ist je nach Anwendung das Bauelement auf einen niedrigen Drain-Source-Einsatzwiderstand beziehungsweise auf eine hohe Effizienz in der Absaugung der unerwünschten, da parasitäre Effekte verursachenden Minoritätsladungsträger einstellbar.
Die erfindungsgemäße Anordnung ist in gleicher Weise vorteilhaft auch mit vertauschten Dotierungen einsetzbar.
Zeichnung
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen Fig. 1a bis c eine bekannte Anordnung und Fig. 2a bis c ein MOSFET-Bauelement mit einem p-leitfähigen Pfad, der zum Untendurchwiderstand parallelgeschaltet ist.
Fig. 1a zeigt ein MOSFET-Bauelement in Querschnittsseitenansicht, bei dem der Einfachheit halber Isolationsschichten (beispielsweise zwischen Gateelektrode und Halbleiteroberfläche) weggelassen sind. In einem n-dotierten Gebiet 1, das über ein stark n-dotiertes Draingebiet 2 mit einem Drainanschluß D kontaktierbar ist, ist eine p-dotierte Wanne 3 angeordnet. In der p-dotierten Wanne 3 ist ein stark n-dotiertes Sourcegebiet 4 eingebracht. Der Sourceanschluß S ist mit dem Sourcegebiet 4 und mit einem stark p-dotierten Kontaktierungsgebiet 11, das die p-Wanne 3 kontaktiert, elektrisch verbunden. Ein zwischen dem Sourcegebiet 4 und dem n-Gebiet 1 angeordnetes Kanalgebiet 16 der p-Wanne 3 ist über eine mit einem Gateanschluß G versehene Polysilizium-Gateelektrode 10 ansteuerbar.
Die Anordnung stellt ein bekanntes MOSFET-Bauelement dar, bei dem bei einer am Drainkontakt anliegenden positiven Spannung zwischen dem Drain- und dem Source-Kontakt ein Strom fließt, wenn die Gateelektrode gegenüber dem Sourcegebiet mit einem positiven Potential belegt wird.
Fig. 1b zeigt die gleiche Querschnittsseitenansicht A-A' wie Fig. 1a, zusätzlich eingezeichnet ist jedoch ein Ersatzschaltbild für den Parasittransistor 12, dessen Emitter durch das Sourcegebiet 4, dessen Basis durch die p-Wanne 3 und dessen Kollektor durch das n-Gebiet 1 gebildet ist. Die Basis des Parasittransistors 12 ist über einen Untendurchwiderstand 6 mit dem Sourceanschluß S verbunden, wobei der Untendurchwiderstand 6 durch p-Bereiche 5 der p-Wanne 3 unterhalb des Source-Gebiets 4 gebildet wird.
Im n-Gebiet 1 werden insbesondere nahe des Kanalgebietes 16 durch den Avalancheeffekt Löcher als Minoritätsladungsträger erzeugt. Diese Löcher driften in die p-Wanne und durchfließen den Untendurchwiderstand 6. Wird dadurch die erforderliche Basisemitterspannung zum Aufsteuern des Parasittransistors 12 bereitgestellt, fließt sofort ein sehr großer Strom zwischen Source- und Drainanschluß, der zur Zerstörung des Bauelementes führt.
Fig. 1c zeigt eine Draufsicht auf das in Fig. 1a in Querschnittsseitenansicht beschriebene Bauelement, wobei der in Fig. 1a gezeigte Querschnitt A-A' dabei in Fig. 1c mit einer gestrichelten Linie markiert ist. Das Draingebiet 2, die Gateelektrode 10 und das Sourcegebiet 4 sind streifenförmig parallel zueinander angeordnet. Das Draingebiet 2 ist mit Drainkontakten 15 versehen, die zusammen den Drainanschluß D bilden. Das Sourcegebiet 4 ist mit Sourcekontakten 13 versehen, die zusammen den Sourceanschluß S bilden. Die als Inseln in das Sourcegebiet 4 eingebrachten Kontaktierungsgebiete 11 sind mit Kontakten 14 versehen. Die Darstellung in Fig. 1c ist nach oben und nach unten hin fortzusetzen, das heißt Sourcekontakte 13 und Kontakte 14 der Kontaktierungsgebiete 11 alternieren.
Wie aus Fig. 1c erkennbar, müssen die oben beschriebenen Minoritätsladungsträger durch die p-Bereiche 5 strömen, um über die Kontaktierungsgebiete 11 schließlich zum Sourceanschluß S zu fließen.
Fig. 2a zeigt eine Draufsicht auf ein erfindungsgemäßes MOSFET-Bauelement. Gleiche Bestandteile wie in Fig. 1 bereits beschrieben, sind mit gleichen Bezugszeichen versehen und werden nicht nochmals erläutert. In die p-Wanne 3 sind in alternierender Reihenfolge Sourcegebiete 4 und stark p-dotierte Hilfsgebiete 20 eingebettet, die jeweils bis zum Kanalgebiet 16 reichen. Die stark p-dotierten Hilfsgebiete 20 sind analog zu den Kontaktierungsgebieten 11 in Fig. 1 mit Kontakten 14 versehen. Die mit B und B' beziehungsweise mit C und C' markierten gestrichelten Linien markieren die Positionen der Querschnittsseitenansichten, wie sie in Fig. 2c beziehungsweise 2b abgebildet sind. In Fig. 2b ist dabei in der P-Wanne 3 nur das stark n-dotierte Sourcegebiet 4 erkennbar, während in der versetzten Position B-B' gemäß Fig. 2c nur das Hilfsgebiet 20 erkennbar ist.
Der Querschnitt C-C' zeigt die Bestandteile, die für das Funktionieren jedes MOSFET-Bauelementes erforderlich sind. Die Kontaktierung der P-Wanne 3 erfolgt dabei seitlich versetzt über die stark p-dotierten Hilfsgebiete 20 nach Fig. 2c. Im N-Gebiet 1 nahe des Kanalgebiets 16 erzeugte Minoritätsladungsträger können bei dieser Anordnung die Sourcegebiete 4 seitlich umfließen, indem sie direkt von den stark p-dotierten Hilfsgebieten 20 abgesaugt werden. Dadurch wird die Gefahr eines Aufsteuerns des parasitären Bipolartransistors vermindert, da durch die p-Bereiche 5 nun erheblich weniger Löcher fließen.
In einer alternativen Ausführungsform können weiterhin Kontaktierungsgebiete 11, wie in Fig. 1 bereits beschrieben, vorgesehen sein. Diese Erhöhen zwar wieder etwas die Gefahr eines Durchströmens des Untendurchwiderstands mit Minoritätsladungsträgern, stellen aber eine verbesserte Kontaktierung der P-Wanne 3 auch im Querschnitt C-C' bereit. Dabei kann ein Großteil der Minoritätsladungsträger weiterhin über die Hilfsgebiete 20 direkt abfließen. Bei einer solchen alternativen Ausführungsform sind längs der Linie C-C' statt nur eines Kontaktes 13 mindestens zwei Kontakte angeordnet (in Fig. 2 nicht eingezeichnet): mindestens ein Sourcekontakt 13 zur Kontaktierung des Sourcegebiets 4 und ein weiterer Kontakt 14 zur Kontaktierung des Kontaktierungsgebiets 11, das optional einstückig mit dem Hilfsgebiet 20 verbunden sein kann.
Insbesondere vorteilhaft ist die erfindungsgemäße Anordnung für Submikronstrukturen, das heißt wenn beispielsweise die p-Wanne 3, von der Oberfläche des Draingebiets 1 ausgerechnet, eine Tiefe von weniger als 1 µm aufweist. Wird in einer weiteren alternativen Ausführungsform die gesamte Fläche des Hilfsgebiets 20 kleiner gewählt als die Fläche des Sourcegebiets 4, so wird bei weiterhin vorhandenem gutem Schutz vor parasitären Bipolareffekten ein niedriger Drain- Source-Einsatzwiderstand (RDS,ON) sichergestellt.

Claims (7)

1. MOSFET-Bauelement in einem schwach n-dotierten Gebiet (1), in das eine p-Wanne (3) eingebracht ist, wobei in die p-Wanne (3) ein stark n-dotiertes Sourcegebiet (4) eingebracht ist, wobei ein Parasittransistor (12) mit dem Sourcegebiet (4) als Emitter, der p-Wanne (3) als Basis und dem n-Gebiet (1) als Kollektor gebildet ist, wobei durch einen p-dotierten Bereich (5) der p-Wanne (3) unterhalb des Sourcegebiets ein Untendurchwiderstand (6) gebildet ist und wobei der Basis-Emitter-Strecke des Parasittransistors (12) ein p-leitfähiger Pfad parallelgeschaltet ist, dadurch gekennzeichnet, daß der p-leitfähige Pfad ein stark p-dotiertes Hilfsgebiet (20) aufweist, das zum Untendurchwiderstand (6) parallelgeschaltet ist.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die p-Wanne (3) eine Tiefe von weniger als einem Mikrometer aufweist.
3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß es in DMOS-Technologie ausgeführt ist.
4. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein stark n-dotiertes Draingebiet (2) in das n-Gebiet (1) eingebracht ist.
5. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der p-leitfähige Pfad einen durch ein stark p-dotiertes Kontaktierungsgebiet (11) gebildeten Teilpfad aufweist, wobei das Kontaktierungsgebiet (11) mit dem Untendurchwiderstand (6) in Reihe geschaltet ist.
6. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Hilfsgebiet (20) kleiner ist als das Sourcegebiet (4).
7. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß statt p-dotierten Gebieten n-dotierte Gebiete und statt n-dotierten p-dotierte Gebiete vorgesehen sind.
DE19828494A 1998-06-26 1998-06-26 MOSFET-Bauelement mit Schutzvorrichtung gegen Durchschalten eines parasitären Transistors Expired - Fee Related DE19828494B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19828494A DE19828494B4 (de) 1998-06-26 1998-06-26 MOSFET-Bauelement mit Schutzvorrichtung gegen Durchschalten eines parasitären Transistors
FR9908078A FR2784231B1 (fr) 1998-06-26 1999-06-24 Composant mosfet
US09/344,133 US6281549B1 (en) 1998-06-26 1999-06-24 MOSFET component
IT1999MI001424A IT1312521B1 (it) 1998-06-26 1999-06-25 Componente mosfet per la commutazione di correnti elevate
JP11182379A JP2000031471A (ja) 1998-06-26 1999-06-28 Mosfet構成素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19828494A DE19828494B4 (de) 1998-06-26 1998-06-26 MOSFET-Bauelement mit Schutzvorrichtung gegen Durchschalten eines parasitären Transistors

Publications (2)

Publication Number Publication Date
DE19828494A1 true DE19828494A1 (de) 2000-01-13
DE19828494B4 DE19828494B4 (de) 2005-07-07

Family

ID=7872090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19828494A Expired - Fee Related DE19828494B4 (de) 1998-06-26 1998-06-26 MOSFET-Bauelement mit Schutzvorrichtung gegen Durchschalten eines parasitären Transistors

Country Status (5)

Country Link
US (1) US6281549B1 (de)
JP (1) JP2000031471A (de)
DE (1) DE19828494B4 (de)
FR (1) FR2784231B1 (de)
IT (1) IT1312521B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256985A3 (de) * 2001-05-09 2009-12-16 Kabushiki Kaisha Toshiba Lateraler Leistungs-MISFET

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091565B2 (en) * 2003-10-22 2006-08-15 Marvell World Trade Ltd. Efficient transistor structure
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7851872B2 (en) * 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
JP4630207B2 (ja) * 2006-03-15 2011-02-09 シャープ株式会社 半導体装置
JP5700649B2 (ja) * 2011-01-24 2015-04-15 旭化成エレクトロニクス株式会社 半導体装置の製造方法
US9761494B2 (en) * 2012-05-07 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP5920407B2 (ja) * 2013-07-16 2016-05-18 株式会社デンソー 半導体装置
US20160233662A1 (en) * 2015-02-06 2016-08-11 Mathew Inskeep Jump Starter Auto Safety Jumper Module
JP2016174030A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
KR102495452B1 (ko) 2016-06-29 2023-02-02 삼성전자주식회사 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3412297A (en) * 1965-12-16 1968-11-19 United Aircraft Corp Mos field-effect transistor with a onemicron vertical channel
IT1133869B (it) * 1979-10-30 1986-07-24 Rca Corp Dispositivo mosfet
JPS5688363A (en) 1979-12-20 1981-07-17 Nec Corp Field effect transistor
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
JPH01140773A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 絶縁ゲート形トランジスタ
EP0841702A1 (de) 1996-11-11 1998-05-13 STMicroelectronics S.r.l. Lateraler oder vertikaler DMOSFET mit hoher Durchbruchspannung
DE19725091B4 (de) * 1997-06-13 2004-09-02 Robert Bosch Gmbh Laterales Transistorbauelement und Verfahren zu seiner Herstellung
JPH1174517A (ja) * 1997-08-29 1999-03-16 Matsushita Electric Works Ltd 半導体装置
JP3120389B2 (ja) 1998-04-16 2000-12-25 日本電気株式会社 半導体装置
JP3522532B2 (ja) 1998-05-07 2004-04-26 富士電機デバイステクノロジー株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256985A3 (de) * 2001-05-09 2009-12-16 Kabushiki Kaisha Toshiba Lateraler Leistungs-MISFET

Also Published As

Publication number Publication date
FR2784231A1 (fr) 2000-04-07
US6281549B1 (en) 2001-08-28
ITMI991424A1 (it) 2000-12-25
ITMI991424A0 (it) 1999-06-25
FR2784231B1 (fr) 2005-09-02
DE19828494B4 (de) 2005-07-07
IT1312521B1 (it) 2002-04-17
JP2000031471A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112011101254T5 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE112010005271T5 (de) Halbleitervorrichtungen
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102005011348B4 (de) Halbleitervorrichtung
DE19828494B4 (de) MOSFET-Bauelement mit Schutzvorrichtung gegen Durchschalten eines parasitären Transistors
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE112004001846B4 (de) LDMOS-Transistor
DE19833214C1 (de) J-FET-Halbleiteranordnung
EP1412973B1 (de) Halbleiterstruktur mit feldplatte
EP1284019B1 (de) Halbleiter-leistungsbauelement
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE102004026233A1 (de) Trenchtransistor
EP1273043B1 (de) Cmos-kompatibler lateraler dmos-transistor
DE10028008A1 (de) Schutzvorrichtung gegen elektrostatische Entladungen
DE19805786A1 (de) Halbleiterbauelement mit Struktur zur Vermeidung von Querströmen
DE10301496B4 (de) Halbleiteranordnung mit p- und n-Kanal-Transistoren sowie Verfahren zu deren Herstellung
DE10054636A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101