FR2784231A1 - Composant mosfet - Google Patents

Composant mosfet Download PDF

Info

Publication number
FR2784231A1
FR2784231A1 FR9908078A FR9908078A FR2784231A1 FR 2784231 A1 FR2784231 A1 FR 2784231A1 FR 9908078 A FR9908078 A FR 9908078A FR 9908078 A FR9908078 A FR 9908078A FR 2784231 A1 FR2784231 A1 FR 2784231A1
Authority
FR
France
Prior art keywords
domain
doping
source
path
domains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9908078A
Other languages
English (en)
Other versions
FR2784231B1 (fr
Inventor
Niel Davies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of FR2784231A1 publication Critical patent/FR2784231A1/fr
Application granted granted Critical
Publication of FR2784231B1 publication Critical patent/FR2784231B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electronic Switches (AREA)

Abstract

Composant MOSFET ayant un domaine (1) à faible dopage n dans lequel est réalisée une cuvette p (3). La cuvette p (3), a un domaine de source (4) à fort dopage n. Un transistor parasite (12) est formé avec le domaine de source (4) comme émetteur, la cuvette p (3) comme base et le domaine n comme collecteur. Une zone (5) à dopage p de la cuvette p (3) sous le domaine de source, forme une résistance de passage par en dessous (6), et le chemin base/ émetteur du transistor parasite (12) est un chemin à conductivité p, branché en parallèle. Le chemin à conductivité p présente un domaine auxiliaire à fort dopage p branché en parallèle par rapport à la résistance de passage par en dessous (6).

Description

Etat de la technique L'invention concerne un composant MOSFET ayant un
domaine à faible dopage n dans lequel une cuvette p, ayant un
domaine de source à fort dopage n, est réalisée; un transis-
tor parasite est formé avec le domaine de source comme émet- teur, la cuvette p comme base et le domaine n comme
collecteur; une zone à dopage p de la cuvette p, sous le do-
maine de source, forme une résistance de passage par en des-
sous; et le chemin base/émetteur du transistor parasite est
un chemin à conductivité p, branché en parallèle.
Selon le document DE 30 39 803, on connaît déjà
un tel composant muni d'un moyen de protection contre le cla-
quage d'un transistor parasitaire.
De plus, selon la publication postérieure DE 197 25 091, pour des composants MOS ayant un domaine de cuvette à dopage (p) dans lequel est intégré un domaine de source à fort dopage (n), il est connu de prévoir à l'intérieur de la cuvette (p), un domaine à fort dopage (p)
qui arrive soit juste en dessous du domaine (n) dans la cu-
vette (p) et/ou s'étend latéralement sous le domaine de source. Un tel domaine à fort dopage (p) ne convient pas pour des procédés mixtes si l'on veut éviter des étapes de procédé supplémentaires à la fabrication. De plus, un tel domaine à fort dopage (p), développé, ne permet pas de diminuer
l'échelle du composant.
La présente invention a pour but de permettre
sans coût supplémentaire et avec des moyens simples, de ga-
rantir la protection contre le claquage du transistor para-
site qui, du fait des intensités élevées, aboutirait
inévitablement à la destruction du composant.
A cet effet, l'invention concerne un composant du
type défini ci-dessus, caractérisé en ce que le chemin à con-
ductivité p présente un domaine auxiliaire à fort dopage p branché en parallèle par rapport à la résistance de passage
par en dessous.
Grâce aux caractéristiques de l'invention, et no-
tamment des développements des caractéristiques ci-dessus, il
est particulièrement avantageux de diminuer l'échelle du com-
posant pour avoir, par exemple, une cuvette (p) d'une profon-
deur inférieure à 1 pm. Cela aboutit à un montage MOS infé-
rieur au pm qui peut fonctionner aux tensions de seuil usuelles, mais avec des tensions drain/source de seulement 40V au lieu de 60 - 80V. De tels composants, petits, peu en-
combrants, ne permettent que difficilement, voire interdi-
sent, la protection contre les effets bipolaires parasites
des solutions de l'état de la technique. En effet, si la ten-
sion de seuil doit également avoir les valeurs usuelles pour
un montage à l'échelle inférieure au pm, il faut plus forte-
ment doper la cuvette (p).
Malgré ce fort dopage (p), la résistance appelée
" résistance de passage par en dessous " augmente, cette ré-
sistance étant formée par les zones (p) de la cuvette (p) en
dessous du domaine de la source, et ainsi la sensibilité vis-
à-vis des effets bipolaires parasites augmente, car l'effet de charge d'espace entre la cuvette (p) et la zone (n) qui se trouve en dessous, prend relativement de la signification
pour des cuvettes (p) très plates.
Des mesures de protection comme celles connues selon la technique, à savoir des diffusions (p) profondes, ne
sont toutefois pas possibles en diminuant l'échelle de la cu-
vette (p) avec une profondeur de moins d'un pm. Seule la com-
binaison d'une structure à une échelle inférieure à celle du
pm et d'un chemin à dopage (p), branché en parallèle à la ré-
sistance de passage par en dessous, constituent un petit com-
posant compact avec une protection garantie contre le
claquage du transistor parasite.
Une réalisation en technique DMOS permet de mi-
niaturiser encore plus, tout en augmentant la capacité en courant pour le composant. Précisément, pour des composants DMOS, le grand risque est que, dans les zones du domaine à dopage (n), au voisinage des domaines de canal, les porteurs de charge minoritaires peuvent traverser l'étroite zone de
canal et passer par la résistance en dessous. Ainsi, précisé-
ment, dans le cas des composants DMOS, un chemin à conducti-
vité (p), branché en parallèle sur la résistance de passage
en dessous, est particulièrement avantageux.
Notamment pour des composants latéraux, il faut également compter avec des intensités de champ élevées dans les zones voisines des domaines de canal de la zone (n) o, du fait d'une production importante de trous, cela crée un courant de trous important à travers la résistance de passage par en dessous. Notamment, pour les composants latéraux, le
chemin branché en parallèle s'utilise ainsi de manière avan-
tageuse. Le choix du rapport des surfaces entre le domaine de source et le domaine auxiliaire, permet de régler suivant
l'application du composant, une résistance d'utilisation fai-
ble drain/source ou un rendement élevé pour aspirer les por-
teurs de charge minoritaires, non voulus, car produisant des
effets parasites.
Le montage selon l'invention s'utilise également
de façon avantageuse en inversant les dopages.
Suivant d'autres caractéristiques de l'inven-
tion:
- un domaine de drain à fort dopage n est intégré dans le do-
maine n, - le chemin à conductivité p présente un chemin partiel formé par un domaine de contact 11 à fort dopage p, le domaine de
contact 11 étant branché en série avec la résistance inter-
médiaire, - le domaine auxiliaire est inférieur au domaine de source,
- à la place des domaines à dopage p. on a des domaines à do-
page n et à la place des domaines à dopage n, on a des do-
maines à dopage p. Dessins Des exemples de réalisation de l'invention sont représentés dans les dessins et seront décrits ci-après de manière plus détaillée. Ainsi:
- les figures la-lc montrent un montage sans chemin à conduc-
tivité (p),
- les figures 2a-2c montrent un composant MOSFET avec un che-
min à conductivité (p) branché en parallèle à la résistance de passage par en dessous, La figure la montre un composant MOSFET en vue de côté, coupé transversalement et pour lequel, pour simplifier, les couches d'isolation (par exemple entre l'électrode de grille et l'électrode de surface du semi-conducteur) ont été supprimées. Dans un domaine 1 à dopage (n) qui se met en con- tact avec un branchement de drain D par un domaine de drain 2 à fort dopage (n), on a une cuvette 3 à dopage (p). Dans la cuvette 3 à dopage (p), on a un domaine de source 4 à fort dopage (n). Le branchement de source S avec le domaine de source 4 et le domaine de contact 11 à fort dopage (p), en
contact avec la cuvette 3 à dopage (p), a une liaison élec-
trique. Un domaine de canal 16 prévu entre le domaine de source 4 et le domaine 1 de type (n) de la cuvette 3, est commandé par une électrode de grille 10 en polysilicium munie d'un branchement de grille G. Ce montage correspond à un composant MOSFET qui, lorsqu'une tension positive est appliquée au contact de drain, produit un courant passant entre le contact de drain et le contact de source lorsque l'électrode de grille est à un potentiel positif par rapport à celui du domaine de source. La figure lb montre la même vue de côté, en coupe transversale A- A', que la figure (a), avec en plus toutefois un schéma équivalent du transistor parasite 12 dont l'émetteur est formé par le domaine de source 4, la base par la cuvette (p), 3 et le collecteur par le domaine (n), 1. La base du transistor parasite 12 est reliée à la borne de source S par une résistance de passage en dessous 6; cette résistance 6 est formée par Te domaine (p) 5 de la cuvette 3
sous le domaine de source 4.
Dans le domaine 1 de type (n), notamment à proxi-
mité du domaine de canal 16,- l'effet d'avalanche génère des
trous comme porteurs de charge minoritaires. Ces trous pas-
sent dans la cuvette (p) et la résistance de passage en des-
sous 6. Si la tension base/émetteur, ainsi nécessaire est fournie pour commander l'ouverture du transistor parasite 12, une intensité très importante passe immédiatement entre la
borne de source et la borne de drain et détruit le composant.
La figure lc montre une vue de dessus du compo-
sant décrit par la vue de côté en coupe à la figure la; la coupe A-A' de la figure la est repérée sur la figure lc par un trait en pointillé. Le domaine de drain 2, l'électrode de grille 10 et le domaine de source 4 sont juxtaposés sous la forme de rubans parallèles. Le domaine de drain 2 est muni de contacts de drain 15 qui forment ensemble la borne de drain D. Le domaine de source 4 est muni de contacts de source 13 qui forment ensemble la borne de source S. Les domaines de contact 11 introduits dans le domaine de source 4 sont munis de contacts 14. La vue de la figure lc se poursuit en haut et
en bas, c'est-à-dire que le contact de source 13 et le con-
tact 14 du domaine de contact 11 alternent.
Comme cela apparaît à la figure lc, il faut que les porteurs de charge minoritaires décrits ci-dessus passent
par les domaines (p) 5, pour passer par les domaines de con-
tact 11 et arriver finalement à la borne de source S. La figure 2a est une vue de dessus d'un composant MOSFET selon l'invention. Les mêmes éléments qu'à la figure
1, déjà décrits, portent les mêmes références et leur des-
cription ne sera pas reprise. La cuvette (p) 3 a une suite alternée de domaines de source 4 et de domaines auxiliaires
à fort dopage (p) qui arrivent chaque fois jusqu'au do-
maine de canal 16. Les domaines auxiliaires 20 à fort dopage (p) sont munis de contacts 14 de façon analogue aux domaines
de contact 11 de la figure 1. Les traits portant les référen-
ces B et B' ou C et C', désignent les positions des coupes en vue de côté, représentées à la figure 2c et à la figure 2b. A
la figure 2b apparaît ainsi, dans la cuvette (p) 3, unique-
ment le domaine de source 4 fortement dopé (n) alors que dans la position décalée B-B' selon la figure 2c, seul le domaine
auxiliaire 20 apparaît.
La coupe transversale C-C' montre les éléments nécessaires au fonctionnement de chaque composant MOSFET. Le contact de la cuvette (p) 3, se fait latéralement, de manière décalée, par les domaines auxiliaires 20 à fort dopage (p)
selon la figure 2c. Dans le domaine 1, N, à proximité du do-
maine de canal 16, les porteurs de charge minoritaires créés peuvent contourner par le côté le domaine de source 4 en étant aspirés directement par les domaines auxiliaires 20 à fort dopage (p). On diminue ainsi le risque d'une dispersion du transistor bipolaire parasite, car les zones (p), 5 ne sont traversées que par beaucoup moins de trous. Dans une variante de réalisation, on peut avoir également des domaines de contact 11 comme ceux déjà décrits à propos de la figure 1. Ces domaines augmentent certes le risque d'un passage de courant dans la résistance de passage par en dessous avec des porteurs de charge minoritaires, mais cela donne un meilleur contact pour la cuvette (p) 3, même dans la coupe transversale C-C'. Ainsi, une grande partie des
porteurs de charge minoritaire peut toujours s'écouler direc-
tement par les domaines auxiliaires 20. Pour un tel mode de réalisation alternatif, le long de la ligne C-C', à la place
du seul contact 13, on a au moins deux contacts (non repré-
sentés à la figure 2): au moins une source de contact 13 pour la mise en contact du domaine de source 4, et un autre contact 14 pour la mise en contact du domaine de contact 11,
qui peut en option être réalisé d'une seule pièce avec le do-
maine de contact 20.
Il est en outre particulièrement avantageux d'appliquer le montage selon l'invention à des structures du
domaine inférieur au pm, c'est-à-dire si par exemple la cu-
vette (p) 3 calculée en partant de la surface du domaine de drain 1, présente une profondeur inférieure à 1 pm. Selon un
autre mode de réalisation, en variante, l'ensemble de la sur-
face du domaine auxiliaire 20 est choisi plus petit que la surface du domaine de source 4 si bien que tout en conservant
la bonne protection de l'effet bipolaire parasite, on garan-
tit une résistance de mise en route drain/source faible
(RDS,ON)-

Claims (5)

R E V E N D I C A T IONS
1 ) Composant MOSFET ayant un domaine (1) à faible dopage n dans lequel
- une cuvette p (3) ayant un domaine de source (4) à fort do-
page n est réalisée, - un transistor parasite (12) est formé avec le domaine de source (4) comme émetteur, la cuvette p (3) comme base et le domaine n comme collecteur,
- une zone (5) à dopage p de la cuvette p (3), sous le do-
maine de source, forme une résistance de passage par en dessous (6) et, le chemin base/émetteur du transistor parasite (12) est un chemin à conductivité p, branché en parallèle, caractérisé en ce que le chemin à conductivité p présente un domaine auxiliaire (20) à fort dopage p branché en parallèle par rapport à la
résistance de passage par en dessous (6).
2 ) Composant selon la revendication 1, caractérisé en ce que
la cuvette p (3) a une profondeur inférieure à un pm.
3 ) Composant selon l'une des revendications 1 ou 2,
caractérisé en ce qu'
il est réalisé en technique DMOS.
4 ) Composant selon l'une quelconque des revendications pré-
cédentes, caractérisé par
un domaine de drain (2) à fort dopage n intégré dans le do-
maine n (1).
) Composant selon l'une quelconque des revendications
1 à 4,
caractérisé en ce que le chemin à conductivité p présente un chemin partiel formé par un domaine de contact 11 à fort dopage p. le domaine de
contact 11 étant branché en série avec la résistance intermé-
diaire (6).
6 0) Composant selon l'une quelconque des revendications pré-
cédentes, caractérisé en ce que le domaine auxiliaire (20) est inférieur au domaine de source (4).
7 ) Composant selon l'une quelconque des revendications pré-
cédentes, caractérisé en ce qu'
à la place des domaines à dopage p. on a des domaines à do-
page n et à la place des domaines à dopage n, on a des domai-
nes à dopage p.
FR9908078A 1998-06-26 1999-06-24 Composant mosfet Expired - Fee Related FR2784231B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19828494A DE19828494B4 (de) 1998-06-26 1998-06-26 MOSFET-Bauelement mit Schutzvorrichtung gegen Durchschalten eines parasitären Transistors

Publications (2)

Publication Number Publication Date
FR2784231A1 true FR2784231A1 (fr) 2000-04-07
FR2784231B1 FR2784231B1 (fr) 2005-09-02

Family

ID=7872090

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9908078A Expired - Fee Related FR2784231B1 (fr) 1998-06-26 1999-06-24 Composant mosfet

Country Status (5)

Country Link
US (1) US6281549B1 (fr)
JP (1) JP2000031471A (fr)
DE (1) DE19828494B4 (fr)
FR (1) FR2784231B1 (fr)
IT (1) IT1312521B1 (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4070485B2 (ja) * 2001-05-09 2008-04-02 株式会社東芝 半導体装置
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7851872B2 (en) * 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
US7091565B2 (en) * 2003-10-22 2006-08-15 Marvell World Trade Ltd. Efficient transistor structure
JP4630207B2 (ja) * 2006-03-15 2011-02-09 シャープ株式会社 半導体装置
JP5700649B2 (ja) * 2011-01-24 2015-04-15 旭化成エレクトロニクス株式会社 半導体装置の製造方法
US9761494B2 (en) * 2012-05-07 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP5920407B2 (ja) * 2013-07-16 2016-05-18 株式会社デンソー 半導体装置
US20160233662A1 (en) * 2015-02-06 2016-08-11 Mathew Inskeep Jump Starter Auto Safety Jumper Module
JP2016174030A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
KR102495452B1 (ko) 2016-06-29 2023-02-02 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140773A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 絶縁ゲート形トランジスタ
EP0841702A1 (fr) * 1996-11-11 1998-05-13 STMicroelectronics S.r.l. DMOSFET latéral ou vertical avec haute tension de claquage
JPH1174517A (ja) * 1997-08-29 1999-03-16 Matsushita Electric Works Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3412297A (en) * 1965-12-16 1968-11-19 United Aircraft Corp Mos field-effect transistor with a onemicron vertical channel
IT1133869B (it) * 1979-10-30 1986-07-24 Rca Corp Dispositivo mosfet
JPS5688363A (en) 1979-12-20 1981-07-17 Nec Corp Field effect transistor
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
DE19725091B4 (de) * 1997-06-13 2004-09-02 Robert Bosch Gmbh Laterales Transistorbauelement und Verfahren zu seiner Herstellung
JP3120389B2 (ja) 1998-04-16 2000-12-25 日本電気株式会社 半導体装置
JP3522532B2 (ja) 1998-05-07 2004-04-26 富士電機デバイステクノロジー株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140773A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 絶縁ゲート形トランジスタ
EP0841702A1 (fr) * 1996-11-11 1998-05-13 STMicroelectronics S.r.l. DMOSFET latéral ou vertical avec haute tension de claquage
JPH1174517A (ja) * 1997-08-29 1999-03-16 Matsushita Electric Works Ltd 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 013, no. 396 (E - 815) 4 September 1989 (1989-09-04) *
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 08 30 June 1999 (1999-06-30) *

Also Published As

Publication number Publication date
US6281549B1 (en) 2001-08-28
IT1312521B1 (it) 2002-04-17
JP2000031471A (ja) 2000-01-28
ITMI991424A0 (it) 1999-06-25
DE19828494B4 (de) 2005-07-07
DE19828494A1 (de) 2000-01-13
ITMI991424A1 (it) 2000-12-25
FR2784231B1 (fr) 2005-09-02

Similar Documents

Publication Publication Date Title
FR2784231A1 (fr) Composant mosfet
FR2858112A1 (fr) Dispositif a semi conducteur, procede de fabrication du dispositif a semiconducteur et circuit integre incluant le dispositif a semiconducteur
FR2477776A1 (fr) Dispositif semiconducteur a transistor, comportant notamment des moyens de stabilisation de la tension de claquage et du coefficient d'amplification en fonction du courant
FR2723260A1 (fr) Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos
FR2494499A1 (fr) Structure plane pour dispositifs semi-conducteurs a haute tension
FR2797094A1 (fr) Procede de fabrication de composants unipolaires
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
FR2986907A1 (fr) Diode schottky superjonction-pin oxyde avec des couches p minces sous le contact schottky
FR2692402A1 (fr) Dispositif à semiconducteurs comportant des couches semiconductrices de différents types de conductivité et procédé de fabrication.
FR2700890A1 (fr) Dispositif à transistor composé à effet de champ ayant une électrode de Schottky.
FR2877768A1 (fr) Dispositif a semiconducteur a haute tension
FR2767967A1 (fr) Composant transistor
EP1483793A2 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
FR2476914A1 (fr) Dispositif mosfet vertical avec electrode de blindage
FR2545989A1 (fr) Transistor a effet de champ, fonctionnant en regime d'enrichissement
EP1267413B1 (fr) Transistor MOS de puissance latéral
FR2763175A1 (fr) Dispositif semiconducteur de puissance
FR2496992A1 (fr) Condensateur variable
EP4099397A1 (fr) Dispositif électronique à transistors
FR3106697A1 (fr) Structure de transistor
FR2526587A1 (fr) Dispositif a transistor a effet de champ a metal oxyde-silicium de puissance, bidirectionnel
EP0148065A2 (fr) Composant semiconducteur rapide, notamment diode pin haute tension
EP2685497A1 (fr) Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques
EP0109331B1 (fr) Thyristor asymétrique à forte tenue en tension inverse
EP3792982A1 (fr) Dispositif electronique de puissance a super-jonction

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100226