FR2477776A1 - Dispositif semiconducteur a transistor, comportant notamment des moyens de stabilisation de la tension de claquage et du coefficient d'amplification en fonction du courant - Google Patents

Dispositif semiconducteur a transistor, comportant notamment des moyens de stabilisation de la tension de claquage et du coefficient d'amplification en fonction du courant Download PDF

Info

Publication number
FR2477776A1
FR2477776A1 FR8027683A FR8027683A FR2477776A1 FR 2477776 A1 FR2477776 A1 FR 2477776A1 FR 8027683 A FR8027683 A FR 8027683A FR 8027683 A FR8027683 A FR 8027683A FR 2477776 A1 FR2477776 A1 FR 2477776A1
Authority
FR
France
Prior art keywords
zone
type
area
active
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8027683A
Other languages
English (en)
Other versions
FR2477776B1 (fr
Inventor
Kornelis Jan Wagenaar
Hendrik Cornelis De Graaff
Johannes Arnoldus Appels
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of FR2477776A1 publication Critical patent/FR2477776A1/fr
Application granted granted Critical
Publication of FR2477776B1 publication Critical patent/FR2477776B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

DISPOSITIF FORME SUR UN SUBSTRAT 4 DANS UNE ZONE ISOLEE EN FORME D'ILOT 3A D'UNE COUCHE SEMICONDUCTRICE 3, COMPORTANT NOTAMMENT UNE ZONE ACTIVE 8 ET UNE ZONE DE CONTACT 9 SUPERFICIELLES ET DISTINCTES, UNE COUCHE ENTERREE DE LONGUEUR LIMITEE 11 ETANT SITUEE ENTRE LE SUBSTRAT ET LA ZONE 3A SOUS LA ZONE ACTIVE 8. DISPOSITIF CARACTERISE EN CE QUE LA DISTANCE LA PLUS FAIBLE ENTRE LE BORD DE LA COUCHE ENTERREE 11 ET LE BORD DE LA ZONE DE CONTACT 9 EST AU MOINS EGALE A (CF DESSIN DANS BOPI) , OU V EST LA TENSION DE CLAQUAGE DE LA JONCTION PN 5 ENTRE LE SUBSTRAT 4 ET LA COUCHE 3, ET E EST L'INTENSITE DE CHAMP CRITIQUE, AU-DELA DE LAQUELLE IL SE PRODUIT UNE MULTIPLICATION PAR EFFET D'AVALANCHE. APPLICATION AUX TRANSISTORS BIPOLAIRES ET MOS NOTAMMENT.

Description

-1- 2477776
"Dispositif semiconducteur à transistor, comportant notamment des moyens de stabilisation de la tension de claquage et du coefficient d'amplification en fonction du courant"
L'invention concerne un dispositif semiconducteur compor-
tant un corps semiconducteur muni d'une couche semiconduc-
trice d'un premier type de conductivité, couche qui est con-
tiguë à une surface et se situe sur une zone de substrat du second type de conductivité opposé tout en formant avec celle- ci une jonction pn, d'une zone de séparation qui, à partir de la surface, s'étend sur pratiquement toute l'épaisseur de la couche semiconductrice et entoure une zone en forme d'îlot de la couche semiconductrice, zone en forme d'îlot dans laquelle il se trouve une zone active ayant le second
type de conductivité et appartenant à un composant semi-
conducteur, ainsi qu'une zone de contact à côté de ladite zone active et ayant le premier type de conductivité et une concentration de dopage supérieure à celle de la couche
semiconductrice, alors que la zone active et la zone de con-
tact sont toutes les deux contiguës à la surface, qu'au moins la zone de contact est entourée sur le reste de son contour par la zone en forme d'îlot, et que l'épaisseur et la concentration de dopage de la zone en forme d'îlot sont
si faibles que, si dans le sens d'arrêt, on applique une ten-
sion aux extrémités de la jonction pn, la zone d'épuisement
s'étend jusqu'à la surface en présence d'une tension infé-
rieure à la tension de claquage de la jonction pn.
Il est à remarquer qu'à la suite de courants s'écoulant dans des'sens parallèles à la surface, il ne faut pas que dans les conditions de régime, la même tension d'arrêt soit appliquée à chaque point de la jonction pn. Sous l'effet de la chute de tension provoquée par ces courants, il arrive que, dans les conditions de régime, aux endroits o cette tension d'arrêt est élevée, la zone en forme d'îlot est entièrement appauvrie jusqu'à la surface, tandis qu'aux
endroits o la tension d'arrêt aux extrémités de la jonc-
tion pn est relativement basse, elle n'a pas subi cet ap-
pauvrissement complet.
Un dispositif semiconducteur du genre décrit est connu de la demande de brevet français publiée sous le
No 2 415 370. Dans le dispositif préconisé par cette de-
mande de brevet, la zone en forme d'îlot d'une part et la zone active de second type de conductivité d'autre part> forment dans cet ordre la zone de collecteur et la zone de
base d'un transistor bipolaire vertical, dont la zone d'é-
metteur est formée par une zone superficielle de premier
type de conductivité prévue dans ladite zone active.
Comme expliqué dans ladite demande de brevet, untel dis-
positif a l'avantage important qu'entre la zone de contx
et d'une part la zone de substrat et d'autre part lazonew-
tive qui, dans les conditions de régime, porte souventàPe près le même potentiel, la tension de claquage peutêtretrès élevée, à tel point même qu'elle peut approcher de la valr théorique calculée unidimensionnellement. Cela résultedu fait qu'en présence d'une tension base-collecteur élevée,> aze en forme d'îlot est appauvrie jusqu'à la surface, cequLa pour effet une diminution notable de l'intensité de champ
en surface.
Un tel dispositif semiconducteur peut être constitué
par un composant semiconducteur monté en série avec untran-
sistor à effet de champ à jonction avoisinant, dont la =Ie
grille est formée par la zone de substrat.
Un inconvénient de ces dispositifs est que, dans]aPa-
tie relativement mince et à résistivité élevée de la zone en forme d'îlot située entre la zone active et la zone de
substrat, le courant qui, à travers la couche semiconduc-
trice (en général une couche épitaxiale), passe de la zone
de contact à ladite zone active du second type de conducti-
vité (ou en sens inverse, selon les types de conductivité
des diverses zones), provoque déjà à des valeurs relative-
ment faibles une chute de tension exerçant une influence -2- -3défavorable sur les propriétés électriques du dispositif (effet dit "Kirk", voir la publication IRE Transactions on Electron Devices, ED9, 1962, pages 164-174). Ainsi, dans le transistor bipolaire décrit cidessus, c'est déjà à des intensités de courant très faibles qu'il se produit une diminution notable de l'amplification (hFE). Dans un tel transistor, il est impossible d'obtenir au moyen d'une
couche enterrée telle qu'utilisée dans les transistors bi-
polaires conventionnels et qui s'étend de dessous la zone
de base jusqu'au dessous de la zone de contact, la diminu-
tion de la résistance série entre la zone de contact et la zone de base, du fait qu'en pratique, il en résulterait que la zone d'épuisement serait limitée à la couche enterrée et qu'elle ne s'étendrait pas jusqu'à la surface, de sorte
qu'il ne serait plus possible d'atteindre les hautes ten-
sions de claquage voulues.
L'invention vise entre autres à procurer une nouvelle
structure d'un dispositif semiconducteur tel que décrit ci-
dessus, structure permettant d'obvier aux inconvénients précités tout en conservant la haute tension de claquage voulue. L'invention se base entre autres sur l'idée que le but
visé peut être atteint par l'application d'une zone forte-
ment dopée du premier type de conductivité, qui s'étend entre la zone de substrat et la zone en forme d'îlot à un endroit choisi adéquatement par rapport à la zone active
et la zone de contact.
Conformément à l'invention, un dispositif semiconduc-
teur du genre décrit dans le préambule est remarquable en ce qu'il se trouve entre la couche semiconductrice et la
zone de substrat une couche enterrée du premier type de con-
ductivité, dont ladoncentration de dopage est supérieure à celle de la couche semiconductrice et qui s'étend au moins au-dessous d'au moins une partie de ladite zone active et est séparée de cette zone active par la zone en forme d'îlot alors qu'en projection, la distance en pm entre le bord de
-4- 2477776
la couche enterrée et le bord de la zone de contact est au moins égale à BE E étant l'intensité de champ critique E c c en volts par pm, valeur audelà de laquelle il se produit
une multiplication à effet d'avalanche dans la couche semi-
conductrice, et VB étant la tension de claquage en volts de
la jonction pn.
Etant donné que la couche enterrée ne s'étend pas jus-
qu'au-dessous de la zone de contact (comme c'est couramment appliqué dans les transistors conventionnels), mais B en projection, se termine à une distance d'au minimum 2 B im de cette zone de contact, il est possible qu'entre la couche enterrée et la zone de contact la zone d'épuisement s'étende depuis la première jonction pn jusqu'à la surface, de sorte que la tension de claquage a pratiquement la même valeur qu'en l'absence de la couche enterrée. Toutefois, dans la zone située au-dessous de la zone active, la couche enterrée assure que le courant passe en ligne droite de la zone active à la couche enterrée, et que, dans la partie de la zone en forme d'îlot qui se situe entre la zone active et la couche enterrée, il ne provoque pratiquement pas de
chute de tension, de façon à éviter les problèmes précités.
Un premier mode de réalisation est remarquable en ce
qu'en projection, la couche enterrée ne s'étend pratique-
ment pas en dehors de la zone active. Afin d'assurer que le courant se répartisse le plus régulièrement possible sur la section transversale de la couche semiconductrice, un autre mode de réalisation préférentiel a la particularité qu'à
son bord, au moins di ctké de la =ne de contact, la coudhe enterrée est pm-
kràée par au moins une paroi fiortement dpée du premier type de conducti-
vité, paroi qui s'étend depuis le bord de la couche enterrée jusqu'à la
sufe etquiestdcoée que ladite couche semiconductrice.
La zone de séparation entourant latéralement la zone en forme d'flot peut être une zone en matière isolante ou à résistivité très élevée, et consister par exemple en de la silice ou en de la matière semiconductrice amorphe ou polycristalline à résistivité élevée. Toutefois, suivant
-5- 2477776
un mode de réalisation préférentiel, la zone de séparation est une zone semiconductrice du second type de conductivité formant une seconde jonction pn avec la zone en formed'ilot,
alors que la couche enterrée est séparée de la zone desépa-
ration par la zone en forme d'îlot. Pour éviter qu'à lasur- face, près de cette seconde jonction pn, l'intensité de champ atteigne la valeur critique à uni instant prématuré, on assure de préférence que, comptée le long de la surface la plus faible distance entre la zone de contact et le bord de la zone de séparation soit supérieure à la distance sur
laquelle la zone d'épuisement appartenant à la seconde jonc-
tion pn s'étend le long de la surface en présence delaten-
sion de claquage de cette seconde jonction pn.
A l'intérieur du corps semiconducteur, la zone active
du second type de conductivité peut être entièrement entou-
rée de la zone en forme d'îlot, de façon à pouvoir être maintenue à un potentiel différent de celle de la zone de substrat. Suivant un autre mode de réalisation préférentiel, on a prévu à l'intérieur de la zone active du second type de conductivité au moins une autre zone.active du premier
type de conductivité. Dans ce cas, cette dernière zone ac-
tive peut constituer par exemple la zone d'émetteur d'un transistor bipolaire alors que la zone active du second
type dL conductivité constitue la zone de base de ce tran-
sistor bipolaire. Si, dans ces conditions, la zone de sépa-
ration est une zone semiconductrice du second type de con-
ductivité, elle peut être reliée avantageusement à la zone de base. C'est ce qui fait automatiquement que la zone de base porte le même potentiel que la zone de substrat, de
sorte qu'il n'est pas nécessaire d'établir une connexion-
individuelle. Toutefois, au lieu de cela, la zone active dupremertYPe de conductivité peut appartenir conjointement avec lazcoen forme d'îlot du premier type de conductivité aux zones de source et de drain d'un transistor à effet de champ à électrode de porte isolée, transistor dont la zone active
du second type de conductivité comporte la zone de canal.
Dans ces conditions, ce transistor à effet de champ peut être du type dit V-MOST, dans lequel, à travers les zones actives du premier et du second types de conductivité, il
s'étend au moins une gorge, en forme de V ou de forme dif-
férente, depuis la surface jusque dans la zone en forme d'îlot, alors qu'au moins à l'endroit de la zone active du
second type de conductivité, la paroi de la gorge est re-
couverte d'une couche isolante sur laquelle est formée une électrode de porte. Toutefois, suivant un autre mode de
réalisation préférentiel, il est possible aussi de fabri-
quer un transistor de type dit D-MOST, dans lequel, au moins
à l'endroit de la zone active du second type de conductivi-
té il est formé sur ladite surface une couche isolante, sur laquelle on a prévu une électrode de porte entre la zone active du premier type de conductivité et la zone en forme d'îlot.
La description qui va suivre, en regard des dessins
annexés, le tout donné à titre d'exemple, fera bien com-
prendre comment l'invention peut être réalisée.
La figure 1 représente partiellement en perspective et
partiellement en coupe transversale schématique un disposi-
tif semiconducteur conforme à l'invention.
Les figures 2, 3 et 4 représentent en coupe transver-
sale schématique des variantes du mode de réalisation de la
figure 1.
La figure 5 représente en coupe transversale schéma-
tique un autre dispositif semiconducteur conforme à l'in-
vention.
La figure 6 représente en coupe transversale schématique
un autre mode de réalisation du dispositif conforme à l'in-
vention. Toutes les figures sont représentées schématiquement mais pas à l'échelle, alors que, notamment dans le sens de l'épaisseur, les dimensions sont représentées à une échelle
exagérée. Sur les différentes figures, des parties simi-
_7_ 2477776
laires sont indiquées en général par les mêmes références.
Dans les coupes transversales, les zones semiconductrices
du même type de conductivité sont marquées de hachures iden-
tiques. La figure 1 représente partiellement en perspective et partiellement en coupe transversale schématique un dis-
positif semiconducteur conforme à l'invention. Le disposi-
tif comporte un corps semiconducteur 1 muni d'une couche semiconductrice 3 d'un premier type de conductivité, couche qui est contiguë à une surface 2; dans cet exemple, c'est une couche de silicium de type n ayant une épaisseur de pm et une concentration de dopage de 4 101 4 atomes par cm3. La couche 3 se situe sur une zone de substrat 4 du second type de conductivité opposé, dans cet exemple en silicium de type p ayant une concentration de dopage de 1,5.i05 atomes par cm3, zone avec laquelle elle forme une
jonction pn 5.
A partir de la surface 2, une zone de séparation 6 s'é-
tend sur toute l'épaisseur de la couche semiconductrice 3
et entoure une région en forme d'îlot 3A de la couche 3.
Dans cet exemple, la zone de séparation 6 est formée par
une zone de silicium de type p, qui forme une seconde jonc-
tion pn 7 avec la zone en forme d'îlot 3A.
A l'intérieur de la zone en forme d'îlot 3A, il se
trouve une zone active 8 appartenant à un composant semicon-
ducteur, dans cet exemple un transistor bipolaire vertical, zone ayant le second type de conductivité, dans cet exemple
donc le type p, ainsi qu'une épaisseur d'environ 3 pm. Tou-
jours dans la zone 3A, il se trouve à côté de la zone 8 une zone de contact 9 du premier type de conductivité n et d'une concentration de dopage supérieure à celle de la couche (3, 3A). Les zones 8 et 9 sont toutes les deux limitrophes de la surface 2. A l'intérieur du corps semiconducteur, la zone de contact 9 ainsi que, dans cet exemple, la zone 8 sont
entièrement entourées de la zone en forme d'îlot 3A.
L'épaisseur et la concentration de dopage de la zone 3A sont si faibles que, si l'on applique dans le sens d'arrêt une tension à la jonction pn 5 (alors que le substrat a la concentration de dopage précitée), la zone d'épuisement s'étend jusqu'à la surface 2 pour une tension inférieure à
la tension de claquage de la jonction pn 5. Dans cet exem-
ple, pour un point déterminé de la jonction pn 5 située entre les zones 8 et 9, la zone 3A est appauvrie jusqu'à la surface 2 lorsque au niveau de ce point, une tension de volts est appliquée aux extrémités de la jonction pn 5, tandis que la tension de claquage de la jonction pn 5 est d'environ 300 volts. Dans la zone active 8 de type p on a élaboré une zone active 10 du premier type de conductivité
n. Cette zone 10 constitue la zone d'émetteur d'un transis-
tor bipolaire, et la zone 8 constitue la zone de base de ce transistor, dont la zone en forme d'îlot 3A constitue la
zone de collecteur, et la zone 9 la zone de contact de col-
lecteur.
Le transistor bipolaire tel que décrit jusqu'ici a une tension de claquage collecteur-base élevée. Sur la figure 1, on a représenté une possibilité de réalisation d'un circuit dans lequel est inséréeune résistance de charge R. Entre la zone de base 8 et la zone d'émetteur 10, on peut appliquer
une tension de commande V1 de par exemple quelques volts.
Si l'on applique une tension collecteur-émetteur élevée V2, les zones 8 et 6 d'une part et la zone 4 d'autre part sont
pratiquement au même potentiel par rapport à la zone 3A.
Du fait que la zone 3A est complètement épuisée jusqu'à la surface 2 se situant à côté de la zone de contact 9, il est
possible d'atteindre une tension de claquage collecteur-
base très élevée, comme décrit dans la demande de brevet
français précitée N0 2 415 370.
En l'absence de mesures ultérieures, on a cependant l'inconvénient que le coefficient d'amplification (hFE)
soit déjà fort diminué à des intensités de courant collec-
teur faibles. Cela est dû à la densité de courant importante, existant dans la couche de collecteur relativement mince et à résistivité élevée, couche se situant entre la zone de base
8 et la zone de substrat 4.
_9_ 2477776
Voilà pourquoi, conformément à l'invention, on a formé entre la couche semiconductrice 3, 3A et la zone de substrat 4, une couche enterrée 11 du premier type de conductivité n, dont la concentration de dopage est supérieure à celle de la couche 3 et qui s'étend au moins au-deosus d'au moins une partie de la zone 8, dans cet exemple sous la zone 8 dans sa totalité. Dans cet exemple, la couche enterrée il a une épaisseur d'environ 10 pm, alors qu'elle est séparée par la zone en forme d'îlot 3A de la zone active de type p 8, qui constitue ici la zone de base, ainsi que la zone de séparation 6; dans cet exemple, la distance verticale
entre la couche enterrée 11 et la zone de base 8 est d'en-
viron 10 pm et la distance horizontale entre la couche en-
terrée Il et la zone de séparation 6 est d'environ 10 pm.
Dans ces conditions, en projection (voir figure 1), la dis-
tance L entre le bord de la couche enterrée 11 et le bord
de la zone de contact 9est de 40 pm dans cet exemple.
L'intensité de champ critique Ec, au-delà de laquelle il se produit une multiplication par effet d'avalanche dans la couche de silicium 3, est d'environ 25 volts par pm, alors
que la tension de claquage VB de la jonction pn 5 est d'en-
viron 300 volts. Il s'ensuit que 2VB = 24 pm, de sorte que Ec L > E-. Si l'on admet par approximation qu'à la surface, à un endroit situé audessus du bord de la couche enterrée 11, l'intensité de champ est pratiquement égale à zéro, et qu'elle va en augmentant quasi linéairement vers la zone de contact 9 jusqu'à atteindre une valeur maximale au bord de la zone 9, il se trouve qu'en présence de la tension de claquage, cette valeur maximale est encore inférieure à l'intensité de champ critique, de sorte qu'au bord de la
zone 9, il ne se produit pas de claquage à la surface.
De plus, on a eu soin.que, comptée le long de la surface 2, la distance la plus faible d(voir figure 1) entre la zone de contact 9 et le bord de la zone de séparation 6 soit supérieure à la distance maximale sur laquelle la zone
-10- 24,77776
d'épuisement de la seconde jonction pn 7 peut s'étendre
le long de la surface 2, c'est-à-dire la largeur que pré-
sente la zone d'épuisement en présence de la tension de cla-
quage de la jonction pn 7. A la suite des conditions préci-
tées, la tension de claquage base-collecteur du transistor a pratiquement la même valeur qu'en l'absence de la couche
enterrée 11.
Toutefois, dans le dispositif conforme à l'invention,
à la suite de la présence de la couche enterrée 11 le cour.
rant passe à peu près directement de la couche enterrée 1i à la zone de base 8, dans une direction perpendiculaire à la surface. Ainsi, il ne se produit qu'une chute de tension latérale négligeable au-dessous de la zone de base, et le
coefficient d'amplification hFE reste élevé pour des inten-
sités de courant relativement fortes.
Suivant le mode de réalisation de la figure 1, la zone de base active 8 est entièrement entourée de la zone en
forme d'îlot 3A à l'intérieur du corps semiconducteur.
Ainsi, comme indiqué aussi sur la figure 1, il est possible d'appliquer à la zone de base un potentiel différent de celui de la zone de substrat 4. Dans certains cas cependant on choisira le mode de réalisation de la figure 2, dans lequel la zone active 8 est reliée à la zone de séparation 6 du même type de conductivité. Pour simplifier les choses, la structure de transistor de la figure 2 est supposée être à symétrie de rotation par rapport à la ligne M-M', mais il n'est nullement nécessaire que la structure soit réalisée
de la sorte.
Dans la structure de la figure 2, la zone de base 8
porte pratiquement le même potentiel que la zone de sub-
strat 4, qui est reliée à la zone de base par la zone de séparation 6. Par là, il suffit d'utiliser une même borne
B pour la base et le substrat. Le raccordement de l'émet-
teur et du collecteur se fait aux bornes E et C. Dans les
exemples des figures 1 et 2, en projection, la couche en-
terrée 11 ne s'étend pratiquement pas en dehors de la zone -11- active 8. Toutefois, il n'est nullement nécessaire que cette couche soit réalisée de la sorte. On peut adopter
par exemple le mode de réalisation de la figure 3, dans le-
quel, du côté de la zone de contact 9, la couche enterrée il s'étend en dehors de la zone de base active 8. Dans ce cas, il faut cependant qu'on respecte la condition précitée L 3 E B. Dans cet exemple, en guise d'illustration, on a c choisi comme zone de séparation b une zone de silice noyée
entourant la zone en forme d'îlot 3A. Cette zone 3A est re-
couverte d'une couche d'oxyde 31 dans laquelle sont prati-
quées des fenêtres pour les contacts d'émetteur, de base et de collecteur 32, 33 et 34. En général une telle couche d'oxyde à effet passivant recouvre également la surface du dispositif selon les modes de réalisation des figures 1 et
2, mais n'a pas été représentée pour la clarté de ces fi-
gures. Sur la figure 4, on a représenté encore un autre mode de réalisation, qui correspond dans ses grandes lignes à celui de la figure 1, sauf qu'au moins à son bord situé du côté de la zone de contact 9, et dans cet exemple le long de tout son bord, la couche enterrée 11 est prolongée par une paroi fortement dopée de type n 41 s'étendant depuis ce
bord jusqu'à la surface. Cette paroi ne doit pas nécessai-
rement être contactée à la surface et sert à assurer que, déjà entre la zone 9 et la paroi 41, le courant s'écoulant à partir de la zone de contact de collecteur 9 vers la zone de base 8 se répartisse de façon homogène sur la section
transversale de la couche épitaxiale 3, après quoi le cou-
rant passe en ligne droite de la couche enterrée il à la zone de base 9. Cela permet d'éviter de façon optimale une
concentration de courant avec la chute de tension inhérente.
Les figures 5 et 6 représentent de tout autres. modes de réalisation du dispositif conforme à l'invention. La figure 5 représente schématiquement et en coupe transversale un transistor à effet de champ du type dit V-MOS, muni d'une zone active 8 de type de conductivité p comportant la zone 12- de canal du transistor à effet de champ, et de zones actives de type de conductivité n se situant dans ladite zone 8 et constituant les zones de source du transistor, alors que, conjointement avec la couche enterrée Il de type n et la zone de contact 9 de type n, la zone en forme d'flot 3A de type
n constitue la zone de drain. Il est possible aussi d'in-
tervertir les rôles des zones de source et de drain. A tra-
vers les zones actives 50 et 8, des gorges 53 s'étendent à partir de la surface 2 jusque dans la zone en forme d'flot 3A. Au moins à l'endroit de la zone active 8, la paroi des
gorges 53 est recouverte d'une couche isolante 51, sur la-
quelle sont formées des électrodes de porte 52 qui sont in-
terconnectées. Dans ce cas aussi, on répond aux conditions précitées, relatives à l'épaisseur et à la concentration de dopage de la zone 3A ainsi qu'à la distance L, ce qui permet
d'atteindre une tension de claquage très élevée pour la jonc-
tion pn 5 située entre la zone de drain et la zone de canal.
Simultanément, par la présence de la couche enterrée forte-
ment dopée 11 de type n, qui fait que le courant passe en ligne droite de cette couche enterrée à la zone 8, on évite qu'il ne. se produise une concentration de courant et une chute de tension dans la région située entre la zone 8 et
la couche enterrée 11.
Dans le mode de réalisation de la figure 5, on peut uti-
liser pour les diverses zones semiconductrices les mêmes
types de conductivité et les mêmes dimensions que dans l'e-
xemple précédent. Pour ces dimensions et pour une concentra-
tion de dopage de 4-1014 atomes par cm3 de la couche épi-
taxiale 3 et une concentration de dopage de 7.1014 atomes par cm3 de la zone de substrat 4, la tension de claquage entre la zone de drain et la zone de canal est d'environ 400 volts, alors que, comme représenté sur la figure 5, les zones de source 50 sont interconnectées et court-circuitées par les électrodes 54 avec la zone de canal 8. Les zones de source 50 sont connectées à une borne de source S, et les électrodes de porte 52 à une borne de grille G, alors que la zone de drain est connectée à une borne de drain D
par la zone de contact 9.
Finalement, la figure 6 représente schématiquement et en coupe transversale encore un autre mode de réalisation du dispositif conforme à l'invention. Le dispositif de la figure 6 est une variante de celui de la figure 5, à savoir
un transistor dit D-MOS, un autre type de transistor à ef-
fet de champ à électrode de porte isolée. Dans ce cas, la
face supérieure 2 de la plaque semiconductrice est recou-
verte d'une couche isolante 61 par exemple en silice ou en nitrure de silicium. Cette couche se trouve au moins au niveau de la zone active 8 de type p qui, dans cet exemple, est divisée en trois parties qui, le cas échéant, peuvent être interconnectées en dehors du plan du dessin. Dans
chaque zone 8, il se trouve une zone de source 60 de type n.
Sur la couche isolante 61, on a formé une électrode de porte 62 entre les zones 60 et la zone en forme d'ilot 3A de type de conductivité n qui, ici également, appartient à la zone de drain. A la surface 2, de la manière illustrée sur la figure 5, des électrodes 63 relient les zones de source 60 aux zones 8 comportant la zone de canal. En utilisant les mêmes dimensions et les mêmes concentrations de dopage que dans le mode de réalisation de la figure 5, il est possible
d'atteindre, pour cette variante aussi, des tensions de cla-
quage de l'ordre de 400 volts.
Dans les figures 3, 5 et 6, le substrat 4, comme d'habi-
tude, est relié de préférence à la tension la plus négative
du circuit.
L'invention n'est nullement limitée aux modes de réali-
sation décrits dans cet exposé. Tout en restant dans le
cadre de l'invention, l'homme de l'art est à même de conce-
voir de nombreuses variantes du dispositif. Ainsi, dans les dispositifs des figures 1, 2, 4, 5 et 6, il est par exemple
possible de remplacer les zones de séparation semiconduc-
trices 6 par des zones de séparation en matière isolante, telles qu'utilisées dans le dispositif de la figure 3. Le cas échéant, dans lemode de réalisation selon la figure 3, il n'y a pas d'inconvénient à ce que la couche enterrée 11 -14-
s'étende sur le côté gauche, jusqu'à la configuration d'o-
xyde noyé 6. Bien que dans les exemples des figures 1, 2, et 6, la couche enterrée 11 ne s'étende pratiquement que sous la zone active 8, il est possible que, par analogie à la figure 3, la couche enterrée s'étende dans ces cas aussi jusqu'à un point plus proche de la zone de contact 9, 2VB pourvu qu'on réponde à la condition L > - De plus, il
est possible de former également dans les modes de réali-
sation autres que celui de la figure 4, des parois verti--
cales 41 (voir la figure 4) entre la couche enterrée et la surface, parois qui, le cas échéant, pour obtenir l'effet
* voulu,'ne doivent être présentes qu'entre les zones 8 et 9.
Dans chaque exemple, on peut remplacer chacun des types de
conductivité choisis par le type de conductivité opposé.
Au lieu du silicium, on peut utiliser aussi d'autres ma-
tières semiconductrices, alors que, pour les couches iso-
lantes 31, 51 et 61, on peut remplacer la silice par d'au-
tres matières telles que le nitrure de silicium, l'oxy-ni-
trure de silicium, l'alumine, etc., ou par unecombinaison
de différentes couches isolantes superposées. De plus, l'in-
vention peut être utilisée avantageusement pour des dispo-
sitifs semiconducteurs autres que les transistors bipolaires et les transistors à effet de champ à électrode de porte
isolée. Avantageusement, le dispositif semiconducteur con-
forme à l'invention peut faire partie d'un circuit intégré dans lequel la couche semiconductrice 3 comporte, outre la zone 3A, d'autres zones en forme d'îlot comportant d'autres
éléments semiconducteurs.
-15- 2477776

Claims (10)

- REVENDICATIONS -
1.- Dispositif semiconducteur comportant un corps semi-
conducteur (1) muni d'une couche semiconductrice (3) d'un premier type de conductivité, couche qui est contiguë à une surface et se situe sur une zone de substrat (4) du second type de conductivité opposé tout en formant avec celle-ci une jonction pn (5), d'une zone de séparation (6) qui, à
partir de la surface, s'étend sur pratiquement toute l'épais-
seur de la couche semiconductrice et entoure une zone (3A) en forme d'îlot de la couche semiconductrice, zone en forme d'îlot dans laquelle il se trouve une zone active (8) ayant
le second type de conductivité et appartenant à un compo-
sant semiconducteur, ainsi qu'une zone de contact (9) à
côté de ladite zone active et ayant le premier type de con-
ductivité et une concentration de dopage supérieure à celle de la couche semiconductrice, alors que la zone active et
la zone de contact sont toutes les deux contiguës à la sur-
face, qu'au moins la zone de contact est entourée sur le reste de son contour par la zone en forme d'îlot et que l'épaisseur et la concentration de dopage de la zone en forme d'îlot sont si faibles que, si dans le sens d'arrêt,
on applique une tension à la jonction pn, la zone d'épuise-
ment s'étend jusqu'à la surface en présence d'une tension
inférieure à la tension de claquage de la jonction pn, ca-
ractérisé en ce qu'il se trouve entre la couche semiconduc-
trice et la zone de substrat, une couche enterrée (11) du *prem.ier type de conductivité dont la concentration dedopMe est supérieure-à celle de la couche semiconductrice et qui s'étend au moins au-dessous d'au moins une partie de labite zone active et est séparée de cette zone active par lamwne en forme d'îlot, alors qu'en projection, la distance (L) en pm entre le bord de la couche enterrée et le bord de la
zone de contact est au moins égale à 2_B. E étant l'inten-
Ec c sité de champ critique en volts par pm, au-delà de laquele il se produit une multiplication par effet d'avalanche das
la couche semiconductrice, et VB étant la tension de cla-
quage en volts de la jonction pn.
-16- 2.- Dispositif semiconducteur selon la revendication 1, caractérisé en ce qu'en projection, la couche enterrée ne s'étend pratiquement pas en dehors de la zone active du
second type de conductivité.
3.- Dispositif semiconducteur selon la revendication 1, caractérisé en ce qu'à son bord, au moins du côté de la zone de contact, la couche enterrée est prolongée par au
moins une paroi (41) fortement dopée du premier type de con-
ductivité, paroi qui s'étend depuis le bord de la couche en-
texrée jusqu'à la surface et qui est plis dopée que la couche (3).
4.- Dispositif semiconducteur selon l'une quelconque
des revendications précédentes, caractérisé en ce que la
zone de séparation est une zone semiconductrice du second type de conductivité formant une seconde jonction pn avec la zone en forme d'îlot, alors que la couche enterrée est
séparée de la zone de séparation par la zone en forme d'îlot.
5.- Dispositif semiconducteur selon la revendication 4, caractérisé en ce que, comptée le long de la surface, la plus faible distance (d) entre la zone de contact et le bord de la zone de séparation est supérieure à la distance sur
laquelle, en présence de la tension de claquage de la se-
conde jonction pn, la zone d'épuisement appartenant à cette
jonction s'étend le long de la surface.
6.- Dispositif semiconducteur selon l'une quelconque
des revendications précédentes, caractérisé en ce qu'à l'in-
térieur du corps semiconducteur, la zone active du second type de conductivité est entièrement entourée de la zone
en forme d'îlot.
- 7.- Dispositif semiconducteur selon l'une quelconque
des revendications précédentes, caractérisé en ce qu'à
l'intérieur de la zone active du second type de conductivi-
té, on a formé au moins une zone active (10) du premier type
de conductivité.
8.- Dispositif semiconducteur selon la revendication 7,
caractérisé en ce que la zone active du premier type de con-
ductivité et la zone en forme d'îlot appartiennent aux zones de source et de drain d'un transistor à effet de champ à électrode de porte (52,62) isolée, dont la zone active du
second type de conductivité comporte la zone de canal.
9.- Dispositif semiconducteur selon la revendication 8, caractérisé en ce qu'à travers les zones actives du premier et du second types de conductivité, il s'étend au moins une gorge (53) à partir de la surface jusque dans la zone en
forme d'îlot, alors qu'au moins à l'endroit de la zone ac-
tive du second type de conductivité, la paroi de la gorge est recouverte d'une couche isolante (51), sur laquelle on
a formé une électrode de porte (52).
10.- Dispositif semiconducteur selon la revendication 8,
caractérisé en ce que sur ladite surface, au moins à l'en-
droit de la zone active du second type de conductivité, il est prévu une couche isolante (61) sur laquelle on a formé une électrode de porte (62) entre la zone active du premier
type de conductivité et la zone en forme d'îlot.
11.-Dispositif semiconducteur selon la revendication 7,
caractérisé en ce que la zone active du premier type de con-
ductivité constitue la zone d'émetteur d'un transistor bi-
polaire, alors que la zone active du second type de conduc-
tivité constitue la zone de base de ce transistor.
12.- Dispositif semiconducteur selon la revendication 11,
dans lequel la zone de séparation est une zone semiconduc-
trice du second type de conductivité et la zone de base est
reliée à la zone de séparation.
FR8027683A 1980-03-10 1980-12-29 Dispositif semiconducteur a transistor, comportant notamment des moyens de stabilisation de la tension de claquage et du coefficient d'amplification en fonction du courant Granted FR2477776A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8001409,A NL186665C (nl) 1980-03-10 1980-03-10 Halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
FR2477776A1 true FR2477776A1 (fr) 1981-09-11
FR2477776B1 FR2477776B1 (fr) 1984-08-24

Family

ID=19834952

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8027683A Granted FR2477776A1 (fr) 1980-03-10 1980-12-29 Dispositif semiconducteur a transistor, comportant notamment des moyens de stabilisation de la tension de claquage et du coefficient d'amplification en fonction du courant

Country Status (9)

Country Link
US (1) US4409606A (fr)
JP (1) JPS56126966A (fr)
CA (1) CA1155971A (fr)
DE (1) DE3047738C2 (fr)
FR (1) FR2477776A1 (fr)
GB (1) GB2071412B (fr)
IT (1) IT1194011B (fr)
NL (1) NL186665C (fr)
SE (1) SE8009091L (fr)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
CA1200622A (fr) * 1981-12-04 1986-02-11 Western Electric Company, Incorporated Collecteur pour porteurs de courant mobilises par la radiation dans une structure de semiconducteur
US4985373A (en) * 1982-04-23 1991-01-15 At&T Bell Laboratories Multiple insulating layer for two-level interconnected metallization in semiconductor integrated circuit structures
DE3215652A1 (de) * 1982-04-27 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Integrierbarer bipolarer transistor
US4942440A (en) * 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4622568A (en) * 1984-05-09 1986-11-11 Eaton Corporation Planar field-shaped bidirectional power FET
US4661838A (en) * 1985-10-24 1987-04-28 General Electric Company High voltage semiconductor devices electrically isolated from an integrated circuit substrate
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US4823173A (en) * 1986-01-07 1989-04-18 Harris Corporation High voltage lateral MOS structure with depleted top gate region
US4868921A (en) * 1986-09-05 1989-09-19 General Electric Company High voltage integrated circuit devices electrically isolated from an integrated circuit substrate
US4717679A (en) * 1986-11-26 1988-01-05 General Electric Company Minimal mask process for fabricating a lateral insulated gate semiconductor device
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
FR2650122B1 (fr) * 1989-07-21 1991-11-08 Motorola Semiconducteurs Dispositif semi-conducteur a haute tension et son procede de fabrication
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
SE500815C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Dielektriskt isolerad halvledaranordning och förfarande för dess framställning
FR2708144A1 (fr) * 1993-07-22 1995-01-27 Philips Composants Dispositif intégré associant un transistor bipolaire à un transistor à effet de champ.
JP3412332B2 (ja) * 1995-04-26 2003-06-03 株式会社デンソー 半導体装置
SE512661C2 (sv) * 1996-11-13 2000-04-17 Ericsson Telefon Ab L M Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma
US5859469A (en) * 1997-07-18 1999-01-12 Advanced Micro Devices, Inc. Use of tungsten filled slots as ground plane in integrated circuit structure
US5912501A (en) * 1997-07-18 1999-06-15 Advanced Micro Devices, Inc. Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
US6392274B1 (en) * 2000-04-04 2002-05-21 United Microelectronics Corp. High-voltage metal-oxide-semiconductor transistor
DE102009039056A1 (de) 2008-11-12 2010-05-20 Sew-Eurodrive Gmbh & Co. Kg Asynchronmotor und Verfahren zum Herstellen eines Asynchronmotor
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2229122A1 (de) * 1972-06-15 1974-01-10 Bosch Gmbh Robert Integrierter schaltkreis

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564356A (en) * 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
CA1131801A (fr) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconducteur
US4329703A (en) * 1978-07-21 1982-05-11 Monolithic Memories, Inc. Lateral PNP transistor
NL184551C (nl) * 1978-07-24 1989-08-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2229122A1 (de) * 1972-06-15 1974-01-10 Bosch Gmbh Robert Integrierter schaltkreis

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ABJP/78 *

Also Published As

Publication number Publication date
JPH0127592B2 (fr) 1989-05-30
JPS56126966A (en) 1981-10-05
IT1194011B (it) 1988-08-31
GB2071412B (en) 1984-04-18
GB2071412A (en) 1981-09-16
DE3047738C2 (de) 1986-07-17
SE8009091L (sv) 1981-09-11
NL186665B (nl) 1990-08-16
NL8001409A (nl) 1981-10-01
NL186665C (nl) 1992-01-16
CA1155971A (fr) 1983-10-25
US4409606A (en) 1983-10-11
IT8026985A0 (it) 1980-12-29
FR2477776B1 (fr) 1984-08-24
DE3047738A1 (de) 1981-09-24

Similar Documents

Publication Publication Date Title
FR2477776A1 (fr) Dispositif semiconducteur a transistor, comportant notamment des moyens de stabilisation de la tension de claquage et du coefficient d'amplification en fonction du courant
FR2692402A1 (fr) Dispositif à semiconducteurs comportant des couches semiconductrices de différents types de conductivité et procédé de fabrication.
FR3004583A1 (fr) Transistor mos a drain etendu en couche mince sur isolant
FR2490874A1 (fr) Transistors du type a grille isolee
FR2723260A1 (fr) Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
FR2490012A1 (fr) Dispositif semi-conducteur a champ superficiel reduit
FR2740907A1 (fr) Dispositif a semiconducteur utilisant le carbure de silicium
FR2744836A1 (fr) Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf
FR2953995A1 (fr) Interrupteur de puissance bidirectionnel commandable a la fermeture et a l'ouverture
FR2700890A1 (fr) Dispositif à transistor composé à effet de champ ayant une électrode de Schottky.
FR2481518A1 (fr) Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires
FR3074359A1 (fr) Composant electronique a heterojonction muni d'une couche barriere enterree amelioree
FR3110770A1 (fr) Composant électronique à hétérojonction comprenant une plaque de champ et une région flottante dopée p
FR2767967A1 (fr) Composant transistor
FR2987698A1 (fr) Composant de puissance vertical
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
FR2723259A1 (fr) Thyristor a commande par mos ayant des caracteristiques de saturation de courant
FR3095891A1 (fr) Circuit électronique
FR2784231A1 (fr) Composant mosfet
FR2512589A1 (fr) Resistance variable reglee par une tension pour circuit electronique
FR2507821A1 (fr) Transistor a effet de champ vertical a jonction et procede de fabrication
FR2458907A1 (fr) Transistor a effet de champ a tension de seuil ajustable
FR2545989A1 (fr) Transistor a effet de champ, fonctionnant en regime d'enrichissement
EP4099397A1 (fr) Dispositif électronique à transistors

Legal Events

Date Code Title Description
CD Change of name or company name
CD Change of name or company name
ST Notification of lapse