FR2763175A1 - Dispositif semiconducteur de puissance - Google Patents
Dispositif semiconducteur de puissance Download PDFInfo
- Publication number
- FR2763175A1 FR2763175A1 FR9800412A FR9800412A FR2763175A1 FR 2763175 A1 FR2763175 A1 FR 2763175A1 FR 9800412 A FR9800412 A FR 9800412A FR 9800412 A FR9800412 A FR 9800412A FR 2763175 A1 FR2763175 A1 FR 2763175A1
- Authority
- FR
- France
- Prior art keywords
- region
- semiconductor region
- type
- semiconductor
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 89
- 239000012535 impurity Substances 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 17
- 230000003071 parasitic effect Effects 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Un transistor bipolaire à grille isolée, qui possède la capacité d'empêcher le verrouillage à l'état passant et de supporter les courants de court-circuit, comprend une région d'émetteur (124) de type N+ ayant trois parties (124a à 124c) qui sont électriquement connectées l'une à l'autre. La première partie (124a) et la deuxième partie (124b) sont respectivement situées du côté gauche et du côté droit d'une région de contact d'une électrode d'émetteur (120) et s'étendent dans la même direction que l'électrode d'émetteur. La troisième partie (124c) est perpendiculaire aux deux autres et connecte électriquement une partie finale de la première partie et une partie initiale de la deuxième partie. Le transistor comporte également une région de puits (108) de type P+ ayant des première et deuxième parties saillantes (110a, 110b) faisant saillie transversalement par rapport au corps de la région de puits. Ces dernières couvrent respectivement toute la première partie (124a) et toute la deuxième partie (124b) de la région d'émetteur de type N+. De plus, la troisième partie (124c) de la région d'émetteur de type P+ est entièrement recouverte par la combinaison des première et deuxième parties saillantes et est électriquement connectée de façon directe avec l'électrode d'émetteur.
Description
La présente invention concerne un dispositif semiconducteur de puissance
et, plus particulièrement, un transistor bipolaire à grille isolée (ciaprès appelée IGBT) ayant la capacité d'empêcher le verrouillage à l'état passant et celle
de supporter des courants de court-circuit.
De façon générale, un dispositif IGBT est utilisé comme l'un des dispositifs à semiconducteur de puissance et est formé d'une pluralité de cellules IGBT connectées en parallèle. En particulier, un phénomène de verrouillage à l'état passant sert de facteur principal pour limiter la quantité de courant circulant dans une cellule IGBT à canal n. Divers types de structures IGBT permettant d'empêcher le phénomène de verrouillage à l'état passant sont décrits dans les brevets des EtatsUnis d'Amérique n0 5 170 239 et 5 160 985. La figure 1 montre un tracé d'une cellule IGBT d'un dispositif à IGBT à canal n classique, et la figure 2 présente une structure verticale de la cellule IGBT telle qu'illustrée par la vue en
coupe prise suivant la ligne A-A' de la figure 1.
On se reporte aux figures 1 et 2. Une couche tampon 12 de type N* est formée sur une surface principale d'une couche 10 de collecteur de type P', qui est formée d'un substrat semiconducteur du type P'. Une couche épitaxiale 14 de type N est formée sur une surface de la couche tampon 12 de type IN. Une région de puits de type P est partiellement formée dans la surface de la couche épitaxiale 14 de type N par diffusion sélective d'une impureté de type P. La région de puits de type P est formée par une région de puits de type P peu profonde 16 ayant une concentration en impureté relativement faible et une région de puits de type P profonde 18 ayant une concentration en impureté relativement élevée, qui est placée dans la partie centrale de la région de puits de type P peu profonde 16. Une région d'émetteur 20 de type N+ est partiellement formée dans la surface de la région de puits de type P par diffusion sélective d'une impureté de type N de
concentration élevée.
Une pellicule d'isolation de grille 22 est formée à la surface de la région de puits de type P entre les surfaces de la couche épitaxiale 14 de type N et de la région d'émetteur 20 de type N+. Cette pellicule d'isolation de grille 22 couvre également la surface de la couche épitaxiale 14 de type N devant être intégrée avec la pellicule d'isolation de grille d'une cellule IGBT adjacente. Une électrode de grille 24 en silicium polycristallin est par exemple formée sur la pellicule d'isolation de grille 22, et une électrode d'émetteur 27 faite d'un métal tel que l'aluminium est formée de façon à être électriquement connectée avec la région d'émetteur 20 de type N4. L'électrode de grille 24 et l'électrode d'émetteur 27 sont disposées dans une structure multicouche via une pellicule d'isolation grille, par exemple une couche de PSG, pour être électriquement connectées à chaque cellule formant le dispositif IGBT. L'électrode de collecteur (non représentée) faite de métal est formée sur l'autre surface principale de la couche de collecteur 10 de type P', en commun avec chacune des cellules IGBT. Dans le dispositif IGBT ci-dessus décrit, une structure MOS à canal N est prévue au voisinage de la surface de la région de puits de type P entre la couche épitaxiale 14 de type N et la région d'émetteur 20 de type N+. Une tension positive est appliquée à l'électrode de grille 24 via une borne de grille (non représentée) de facçon que des électrons circulent de la région d'émetteur 20 de type N4 à la couche épitaxiale 14 de type N en passant par un canal qui est formé au voisinage de la
surface de la région de puits de type P peu profonde sous l'électrode de grille 24.
Le symbole I. de la figure 2 désigne le courant d'électrons ainsi transporté. D'autre part, des trous positifs, qui sont des porteurs minoritaires, sont injectés de la couche de collecteur de type P+ dans la couche épitaxiale 14 de type N. Une partie des trous se dissipe par recombinaison avec les électrons ci-dessus mentionnés, tandis que les trous restants circulent dans la région de puits de type P au titre d'un courant de trous Ih. Ainsi, I'IGBT fonctionne fondamentalement de manière bipolaire et la conductivité est augmentée dans la couche épitaxiale 14 de type N en raison d'un effet de modulation de conductivité, de sorte qu'une tension inférieure d'état conducteur et une grande capacité de courant peuvent être mises
en oeuvre, au contraire d'un MOS de puissance classique.
Il faut noter qu'une structure de thyristor PNPN parasite se présente dans la cellule IGBT comme cela est évident lorsqu'on regarde la figure 2. Ce thyristor parasite peut être formé par un transistor NPN défini par la couche épitaxiale 14 de type N, la région de puits de type P et la région d'émetteur 20 de type N+, et par un transistor PNP défini par la couche de collecteur 10 de type P+, la couche épitaxiale 14 de type W et la région de puits de type P. Lorsque ces transistors parasites passent tous deux dans leurs états de fonctionnement respectifs, le thyristor parasite conduit et crée ainsi un phénomène de verrouillage
dans l'état passant.
Dans le dispositif IGBT classique ayant la structure de thyristor, si
l'intensité du courant de trous I, passant dans la région de puits 16 de type P au-
dessous de la région d'émetteur 20 de type N4 augmente au-delà d'une certaine valeur, une différence de tension entre la région de puits 16 de type P et la région d'émetteur 20 de type N+ se produit du fait de la résistance de la région de puits 16 de type P. Lorsque la différence de tension augmente jusqu'à une certaine valeur, le thyristor NPNP parasite conduit. Un courant d'électrons continue alors d'être appliqué au transistor PNP du dispositif IGBT et, par conséquent, le transistor
PNP n'est pas rendu non conducteur, même si une tension de grille n'est pas appli-
quée au dispositif IGBT. Au contraire, le courant d'électrons appliqué au transistor
PNP augmente encore, de sorte que le transistor IGBT est détruit.
De plus, il existe un court-circuit entre l'émetteur et la base du
transistor NPN, de sorte que le transistor entre à peine dans l'état conducteur.
Ainsi, aucun phénomène de verrouillage dans l'état passant n'est provoqué dans l'état de fonctionnement normal, et la cellule IGBT fonctionne comme un élément composite d'un MOSFET à canal n et du transistor PNP. Dans ce cas, le courant
de base du transistor PNP est commandé par le MOSFET à canal n, et, par consé-
quent, le courant principal circulant depuis la borne de collecteur (non représentée) de l'IGBT peut être ajusté par une tension de commande appliquée à la borne de
grille.
Pour empêcher ce phénomène de verrouillage dans l'état passant, la concentration en impureté de la région de puits de type P doit être augmentée pour réduire la résistance, et le rapport du courant de trous Ih, circulant sous la région d'émetteur 20 de type N4 en direction de l'électrode d'émetteur 27, doit être
diminué.
Pour employer la structure représentée sur la figure 2, il faut que la région de puits 16 de type P soit formée profondément, en particulier dans un dispositif IGBT à tension de claquage élevée, et, par conséquent, la région de puits 18 de type P4 de concentration d'impureté élevée doit aussi être formée à une position profonde plus lointaine. Puisque la région de puits 18 de type P* est
formée par diffusion depuis la surface, la distribution de concentration de l'impu-
reté s'abaisse inévitablement lorsque la profondeur augmente. Ainsi, la résistance suivant la direction verticale de la région de puits 16 de type P ne peut pas être suffisamment abaissée dans une partie profonde. En outre, même si la région de puits 18 de type P4 est de préférence formée sur la région toute entière située au dessous de la région d'émetteur 20 de type N1, elle ne doit pas atteindre une région de canal située sous l'électrode de grille 24, afin d'éviter de modifier la tension de seuil du MOSFET. Par conséquent, il faut que la région de puits 18 de type P4 soit séparée d'une distance considérable vis-à-vis de la région de canal eu égard à diverses erreurs de formation, et, par conséquent, la résistance selon la direction transversale à la région de puits 16 de type P ne peut pas être suffisamment abaissée dans une partie proche du canal. Par conséquent, la structure présentée sur la figure 2 ne suffit pas pour traiter le phénomène du verrouillage dans l'état passant. De plus, le courant d'électrons I. qui passe dans la région d'émetteur de type N* en direction de l'électrode d'émetteur 27 est immédiatement recueilli en une région 28 de contact d'émetteur, puisque la région d'émetteur 20 de type N* est connectée directement avec l'électrode d'émetteur 27, comme on peut le voir sur la figure 2. Ainsi, si la résistance de la région de puits 16 de type P' est relativement faible, une chute de tension est provoquée au niveau de la région de puits 16 de type P qui est formée juste sous la région d'émetteur 20 de type Ni. Du fait de la chute de tension de la région de puits 16 de type P', un phénomène de verrouillage
dans l'état passant se produit et la caractéristique de court-circuit se dégrade.
C'est donc un but de l'invention de produire un dispositif IGBT
susceptible d'empêcher le phénomène de verrouillage dans l'état passant.
Un autre but de l'invention est de produire un dispositif IGBT suscep-
tible d'améliorer la caractéristique de court-circuit.
Selon un aspect de l'invention, un transistor bipolaire à grille isolée comprend une première couche semiconductrice d'un premier type de conductivité
ayant des première et deuxième surfaces majeures; une deuxième couche semi-
conductrice d'un deuxième type de conductivité, formée sur ladite première surface
majeure de ladite première couche semiconductrice; une première région semi-
conductrice dudit premier type de conductivité, formée dans une surface de ladite deuxième couche semiconductrice; une deuxième région semiconductrice dudit deuxième type de conductivité, formée dans une surface de ladite première région semiconductrice; une pellicule d'isolation formée sur la surface de ladite première
région semiconductrice entre les surfaces de ladite deuxième région semi-
conductrice et de ladite deuxième couche semiconductrice; une électrode de commande formée sur ladite pellicule d'isolation; une première électrode principale formée sur ladite région semiconductrice via une région de contact; une troisième région semiconductrice dudit premier type de conductivité, formée entre lesdites première et deuxième régions semiconductrices de façon à couvrir presque toute la partie inférieure de ladite deuxième région semiconductrice; et o ladite deuxième région semiconductrice possède une première partie qui est disposée du côté gauche de la région de contact de ladite première électrode principale et s'étend dans la même direction que celle o s'étend ladite première électrode principale, une deuxième partie qui est disposée du côté droit de la région de contact de ladite première électrode principale et s'étend dans la même direction que celle o s'étend ladite première électrode principale, et une troisième partie qui est disposée perpendiculairement à ladite première ou deuxième partie afin de connecter électriquement une partie finale de ladite première partie et une partie initiale de ladite deuxième partie. Dans le transistor, la première région semiconductrice comprend une première partie saillante qui se prolonge de celle-ci de façon à couvrir entièrement ladite première partie de ladite deuxième région semiconductrice, et une deuxième partie saillante qui se prolonge de celle-ci de façon à couvrir entièrement ladite deuxième partie de ladite deuxième région semiconductrice, et o ladite troisième partie de ladite deuxième région semiconductrice est entièrement couverte par la
combinaison desdites première et deuxième parties saillantes.
Selon un autre aspect de l'invention, un transistor bipolaire à grille isolée comprend une première couche semiconductrice d'un premier type de conductivité, ayant des première et deuxième surfaces majeures; et une pluralité de cellules à transistor bipolaire à grille isolée, formées sur ladite première couche semiconductrice; chacune desdites cellules comprenant: une deuxième couche semiconductrice d'un deuxième type de conductivité, formée sur ladite première surface majeure de ladite première couche semiconductrice; une première région semiconductrice dudit premier type de
conductivité, formée dans une surface de ladite deuxième couche semi-
conductrice; une deuxième région semiconductrice dudit deuxième type de conductivité, formée dans une surface de ladite première région semiconductrice; une pellicule d'isolation formée sur la surface de ladite région semiconductrice entre des surfaces de ladite deuxième région semiconductrice et de ladite deuxième couche semiconductrice; une électrode de commande formée sur ladite pellicule d'isolation; une première électrode principale formée sur ladite deuxième région semiconductrice via un contact; une deuxième électrode formée sur ladite deuxième surface majeure de ladite première couche semiconductrice; une troisième région semiconductrice dudit premier type de conductivité, formée entre lesdites première et deuxième régions semiconductrices afin de couvrir presque toute la partie inférieure de ladite deuxième région semiconductrice; et o ladite deuxième région semiconductrice possède une première partie qui est disposée du côté gauche d'une région de contact de ladite première électrode principale et s'étend dans la même direction que celle o s'étend ladite première électrode principale, une deuxième partie qui est disposée à angle droit de la région de contact de ladite première électrode principale et s'étend dans la même direction que celle o s'étend ladite première électrode principale, et une troisième partie qui est disposée perpendiculairement à ladite première ou deuxième partie afin de connecter électriquement une partie initiale de ladite première partie et une partie finale de ladite deuxième partie.
La description suivante, conçue à titre d'illustration de l'invention, vise
à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure I est un schéma montrant le tracé d'un IGBT classique, permettant d'empêcher le phénomène de verrouillage dans l'état passant; la figure 2 est une vue en section droite, prise suivant la ligne A-A' de la figure 1; la figure 3 est un schéma montrant le tracé d'un IGBT selon la présente invention; la figure 4A est une vue en section droite prise suivant la ligne B-B' de la figure 3; la figure 4B est une vue en section droite prise suivant la ligne C-C' de la figure 3; la figure 4C est une vue en section droite prise suivant la ligne D-D' de la figure 3; et la figure 5 est un schéma de circuit montrant un circuit équivalent de la
figure 3.
On se reporte à la figure 3. Un nouveau IGBT selon l'invention comprend une région d'émetteur 124 de type NF possédant trois parties (à savoir
une première, une deuxième et une troisième partie) 124a-124c, qui sont électri-
quement connectées l'une à l'autre. La première partie 124a est disposée du côté gauche d'une région de contact 121 (représentée par des lignes de hachures sur la figure 3) d'une électrode d'émetteur 120 et s'étend dans la même direction que celle o s'étend l'électrode d'émetteur 120. La deuxième partie 124b est disposée du côté droit de la région de contact 121 et s'étend dans la même direction que celle o s'étend l'électrode d'émetteur 120. De plus, la troisième partie, 124c, est disposée perpendiculairement à la première ou deuxième partie afin de connecter électriquement une partie finale de la première partie 124a et une partie initiale de la deuxième partie 124b. La région de contact 121 est formée en une position o l'électrode d'émetteur 120 est sensiblement électriquement connectée avec une région de puits de type P. La région d'émetteur 124 de type NF du transistor IGBT est électriquement isolée d'une région d'émetteur de type NF d'un transistor IGBT adjacent. La région de puits de type P est formée par une région de puits de type P' peu profonde 106 ayant une concentration en impureté relativement faible et une région de puits de type P+ profonde 108 ayant une concentration en impureté relativement élevée. La région de type P+ profonde 108 est disposée dans la partie centrale de la région de puits 16 de type P 106 et est formée par diffusion d'une concentration élevée d'une impureté du type P du même type de conductivité que la région de puits de type P 106. L'électrode d'émetteur 120 est formée d'un métal
tel que l'aluminium.
Avec le dispositif IGBT ci-dessus mentionné, une partie du courant de trous Ih peut être dérivée dans une zone active o la région d'émetteur de type N+ n'est pas formée, de sorte que la différence de tension entre la région d'émetteur de type N+ et la région de puits de type P+ formée sous la région d'émetteur de type N+ peut être minimisée. De ce fait, on peut empêcher le phénomène de verrouillage dans l'état passant dans le dispositif IGBT. Alors que le mode de réalisation a été décrit en liaison avec un IGBT à canal n, la présente invention est également
applicable à un IGBT à canal p. bien évidemment.
Comme représenté également sur la figure 3, le nouveau IGBT possède également une région de puits 108 de type P+ qui comporte deux parties saillantes (à savoir une première et une deuxième parties saillante) 1l1 Oa et 1l1 Ob qui font saillie dans une direction transversale par rapport à un corps de la région de puits 108. La première partie saillante 1 10a est disposée de façon à couvrir entièrement la première partie 124a de la région d'émetteur 124 de type N4, et la deuxième partie saillante 1 1Ob pour couvrir entièrement la deuxième partie 124b de la région d'émetteur 124 de type N4. De plus, la troisième partie 124c de la région d'émetteur 124 du type N+ est entièrement recouverte par la combinaison des première et deuxième parties saillantes 110 Oa et 110 Ob, et est électriquement connectée directement avec l'électrode d'émetteur 120. Les première et deuxième
parties 124a, 124b de la région d'émetteur 124 de type N+ sont séparées parallèle-
ment à un corps de l'électrode d'émetteur 120 de part et d'autre de celui-ci. Ce corps de l'électrode d'émetteur 120 est défini par la région de contact 121, o un métal tel que l'aluminium est disposé via un trou de contact (représenté sur la
figure 3) sur celui-ci.
Comme décrit ci-dessus, la clé de l'invention est que le transistor IGBT possède une structure améliorée dans la région d'émetteur 124 de type N+ et dans la région de puits de type P, de façon à dériver une partie du courant de trous Ih dans une zone active, o la région d'émetteur de type N4 n'est pas formée, et à minimiser la différence de tension entre la région d'émetteur 124 de type N1 et la région de puits 108 de type P*. Le transistor IGBT possède donc une capacité élevée de supporter le verrouillage à l'état passant et une capacité élevée de
supporter des courts-circuits.
Les figures 4A à 4C sont des vues en section droite prises suivant les lignes B-B', C-C' et D-D' de la figure 3. Sur les figures 4A à 4C, on utilise les
mêmes numéros de référence pour désigner les mêmes composants.
On se reporte aux figures 4A à 4C. Une couche tampon 102 de type N* est formée sur une surface majeure d'une couche de collecteur 100 de type P', qui est formée par un substrat semi-conducteur de type P*. Une couche épitaxiale 103 de type N' est formée sur une surface de la couche tampon 102 de type N4. Une région de puits de type P (à savoir la combinaison de parties respectivement indiquées par les numéros 106 et 108) est partiellement formée dans la surface de la couche épitaxiale 104 de type N' par diffusion sélective d'une impureté de type P. La région de puits de type P est formée de deux régions de puits, une qui est une région de puits de type P peu profonde 106 ayant une concentration en impureté relativement faible, et l'autre qui est une région de puits de type P profonde 108 ayant une concentration en impureté relativement élevée et disposée dans la partie centrale de la région de puits de type P peu profonde 106. Une région d'émetteur 104 de type N' est partiellement formée dans la surface de la région de puits de type P par diffusion sélective d'une impureté de type N de forte concentration. Une pellicule d'isolation de grille 114 est formée sur la surface de la région de puits de type P entre les surfaces de la couche épitaxiale 104 de type N' et de la région d'émetteur 124 de type N. Cette pellicule d'isolation de grille 114 couvre également la surface de la couche épitaxiale 104 de type N' devant être
intégrée avec une pellicule d'isolation de grille d'une cellule IGBT adjacente.
L'électrode de grille 116 en silicium polycristallin par exemple est formée sur la pellicule d'isolation de grille 114, et une électrode d'émetteur 120 faite d'un métal tel que l'aluminium est formée de façon à être électriquement connectée avec la région d'émetteur 124 de type N*. L'électrode de grille 116 et l'électrode d'émetteur sont prévues suivant une structure multicouche via une pellicule isolante 118, par exemple une couche de PSG pour être électriquement connectées à chaque cellule formant le dispositif IGBT. Une électrode de collecteur (non représentée) faite d'un métal est formée sur l'autre surface majeure de la couche de collecteur
de type P* en commun avec chacune des cellules IGBT.
Quant à la cellule ci-dessus décrite du transistor IGBT, puisqu'une zone qui n'est pas occupée par la région d'émetteur 124 du type N' fonctionne comme une région active de celui-ci, un élément NPN parasite n'est pas produit dans le transistor IGBT, même si une grande intensité de courant de trous Ih circule
sous la région d'émetteur 124 de type N4 en direction de l'électrode d'émetteur 120.
De plus, puisque la partie inférieure de la région d'émetteur 124 de type
N4 est entièrement recouverte par la région de puits 108 de type P4 située au-
dessous, la différence de tension entre elles est maintenue à une valeur inférieure à une tension de seuil d'un élément NPN parasite devant se produire dans le transistor IGBT. Ainsi, un transistor NPN parasite qui peut être formé par la région d'émetteur 124 de type N', la région de puits 108 de type P+ et la région
épitaxiale 104 de type N n'est pas produit dans le transistor IGBT.
Si l'on suppose que la région d'émetteur 124 de type N' fait fonction d'un émetteur du transistor IGBT, la région de puits de type P peu profonde 106 fait fonction de sa base, et une couche semiconductrice de type N consistant de la couche tampon 102 de type N4 et de la couche épitaxiale 104 de type N fait fonction de collecteur. La différence de tension Vt. entre la base et l'émetteur peut être obtenue par l'équation (1) suivante: Vb, = Vb - Ve.... (1)
o Vb et V, représentent respectivement la tension de base et la tension d'émetteur.
De plus, les tensions de base Vb et d'émetteur Ve sont obtenues par l'équation (2) suivante: Vb = Ih x Rp.; V = I x R,.... (2) o R1. et R,+ sont respectivement la résistance de la base et la résistance de l'émetteur. Dans le transistor IGBT classique, la tension de base Vb augmente lorsque le courant de trous Ih circulant dans la région de puits de type P augmente, comme exprimé par l'équation (2). Si la tension de base Vb augmente, la différence de tension base-émetteur Vb. augmente, si bien que l'élément NPN parasite conduit. Ainsi, le transistor IGBT classique entre dans un état de verrouillage dans
l'état passant.
Toutefois, avec le transistor IGBT de ce mode de réalisation, la partie inférieure de la région d'émetteur 124 de type N+ est entièrement recouverte par la région de puits 108 de type P+ à haute concentration d'impureté, comme représenté sur les figures 4A à 4C, et, par conséquent, la résistance de la région de puits 108 de type P* peut être diminuée par comparaison avec le cas classique, par exemple avec la région de puits de type P'. Par conséquent, la tension de base Vb est réduite
de sorte que la différence de tension base-émetteur Vb. peut également être réduite.
De plus, le courant d'électrons I. qui passe dans la région d'émetteur 124 de type N+ en direction de l'électrode d'émetteur 120 n'est pas recueilli immédiatement au niveau de l'électrode d'émetteur 120. Ceci est dû au fait que la région d'émetteur 124 de type N+ n'est pas directement connectée avec l'électrode
d'émetteur 120, comme on peut le voir sur la figure 4A ou la figure 4B.
Comme représenté de nouveau sur la figure 3, le courant d'électrons IL circule le long des première et deuxième parties 124a et 124b (indiquées par des flèches) en direction de la troisième partie 124c, et traverse la troisième partie 124c pour être appliquée à l'électrode d'émetteur 120. Puisque chacune des première et deuxième parties 124a, 124b est allongée, la résistance R"+ de la région d'émetteur 124 est augmentée et, de même, la tension d'émetteur V. est augmentée du fait de
la résistance R0+ accrue de la région d'émetteur 124.
Comme décrit immédiatement ci-dessus, si la tension de base Vb est réduite et que la tension d'émetteur V. est augmentée, il est possible de maintenir la tension Vbt en deçà de la tension de seuil de l'élément NPN parasite, comme exprimé par l'équation (1). De ce fait, la composante du courant de trous Ih qui contribue à l'état conducteur du transistor NPN parasite est diminuée, si bien que l'élément NPN parasite ne conduit pas. Par conséquent, il est possible d'empêcher
efficacement le verrouillage dans l'état conducteur du dispositif IGBT.
La figure 4B montre une structure verticale du dispositif IGBT, prise suivant la ligne C-C' de la figure 3. Le dispositif IGBT de la figure 4B présente la même structure que celui de la figure 4A, sauf que les parties inférieures des première et deuxième parties 124a et 124b de la région d'émetteur 124 de type N4 sont entièrement recouvertes, respectivement, par les première et deuxième parties saillantes 1 1Oa, 1 1Ob de la région de puits 108 de type P'. Avec cette structure du dispositif IGBT, la tension de base Ve est diminuée du fait des première et deuxième parties saillantes 11 Oa et 11 Ob à concentration en impureté élevée qui sont formées respectivement sous les première et deuxième parties 124a, 124b de la région d'émetteur 124. La tension d'émetteur V. augmente lorsque la résistance Re+ de la région d'émetteur 124 augmente. Par conséquent, la tension Vb est maintenue en deçà de la tension de seuil de l'élément NPN parasite, si bien que
l'élément NPN parasite ne conduit pas.
De même, sur la figure 4C, la partie inférieure de la troisième partie 124c de la région d'émetteur 124 de type N4 est entièrement recouverte par la région de puits 108 de type P', par exemple les première et deuxième parties saillantes 110a et 110b et le corps de celle-ci. Avec cettestructure, la tension Vbc est maintenue en deçà de la tension de seuil de l'élément NPN parasite, de sorte
que l'on peut empêcher le passage dans l'état conducteur de l'élément NPN para-
site. La figure 5 est un schéma de circuit montrant un circuit équivalent de la figure 3. Sur la figure 5, puisqu'une résistance RE de protection de l'émetteur est formée entre une borne de terre GND t VE et l'émetteur 120 d'un transistor NPN sur la base du principe de l'invention, une tension Vs - VA est appliquée entre la base et l'émetteur du transistor NPN 50. Ainsi, la tension Vs - VA est abaissée jusqu'à la tension Vs de la région de puits de type P' peu profonde 106, de sorte
que le transistor NPN ne conduit pas facilement. De ce fait, I'IGBT peut difficile-
ment entrer dans l'état de verrouillage à l'état passant.
On revient maintenant aux figures 3 et 4A. Une partie de la région de puits de type P* indiquée par le symbole NA sur la figure 3 fait fonction de la résistance de protection d'émetteur RE. Cette partie NA fait également fonction
d'une zone non active, puisque la région de puits de type P* est située juste au-
dessous de la région d'émetteur de type N+. La partie indiquée par le symbole AR sur la figure 3 joue toutefois le rôle d'une zone active, puisque la région de puits de
type P est située juste au dessous de la région d'émetteur de type N+.
Comme décrit ci-dessus, avec un dispositif IGBT selon l'invention, une partie du courant de trous Ih peut être dérivée dans une zone active, o une région d'émetteur de type N< est formée, et la différence de tension entre la région d'émetteur de type N* et une région de puits de type P* formée sous la région d'émetteur de type N* peut être minimisée. Par conséquent, la mise en action d'un
phénomène de verrouillage à l'état passant dans le dispositif IGBT n'a pas lieu.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des
dispositifs dont la description vient d'être donnée à titre simplement illustratif et
nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.
Claims (10)
1.- Transistor bipolaire à grille isolé, caractérisé en ce qu'il comprend: une première couche semiconductrice (100) d'un premier type de conductivité, ayant des première et deuxième surfaces majeures; une deuxième couche semiconductrice (104) d'un deuxième type de conductivité, formée sur ladite première surface majeure de ladite première couche semiconductrice (100); une première région semiconductrice (106, 108) dudit premier type de conductivité, formée dans une surface de ladite deuxième couche semiconductrice
(104);
une deuxième région semiconductrice (124) dudit deuxième type de conductivité, formée dans une surface de ladite première région semiconductrice
(106, 108);
une pellicule d'isolation (114) formée sur la surface de ladite première région semiconductrice (106, 108) entre des surfaces de ladite deuxième région semiconductrice (124) et de ladite deuxième couche semiconductrice (104); une électrode de commande (116) formée sur ladite pellicule d'isolation
(114);
une première électrode principale (120) formée sur ladite deuxième région semiconductrice via une région de contact; une troisième région semiconductrice dudit premier type de conductivité, formée entre lesdites première et deuxième régions semiconductrices (106, 108 et 124) de façon à couvrir presque toute la partie inférieure de ladite deuxième région semiconductrice; et et en ce que ladite deuxième région semiconductrice (124) possède une première partie (124a) qui est disposée du côté gauche de la région de contact de ladite première électrode principale (120) et s'étend dans la même direction que celle o s'étend ladite première électrode principale, une deuxième partie (124b) qui est
disposée du côté droit de la région de contact de ladite première électrode princi-
pale (120) et s'étend dans la même direction que celle o s'étend ladite première
électrode principale, et une troisième partie (124c) qui est disposée perpendiculai-
rement à ladite première ou deuxième partie de façon à connecter électriquement une partie finale de ladite première partie (124a) et une partie initiale de ladite
deuxième partie (124b).
2.- Transistor bipolaire à grille isolée selon la revendication 1, caractérisé en ce que ladite première région semiconductrice (106, 108) comprend
une première partie saillante (110 a) qui s'en prolonge de façon à couvrir entière-
ment ladite première partie de ladite deuxième région semiconductrice, et une deuxième partie saillante (11 Ob) qui s'en prolonge de façon à couvrir entièrement ladite deuxième partie de ladite deuxième région semiconductrice, et en ce que ladite troisième partie (124c) de ladite deuxième région semiconductrice est entièrement recouverte par la combinaison desdites première et deuxième parties saillantes. 3.Transistor bipolaire à grille isolée selon la revendication 2,
caractérisé en ce que ladite première partie (124a) de ladite deuxième région semi-
conductrice possède une première aire qui n'est pas en chevauchement avec ladite première partie saillante (11 Oa) de ladite première région semiconductrice, et en ce que ladite deuxième partie (124b) de ladite deuxième région semiconductrice possède une deuxième aire qui n'est pas en chevauchement avec ladite deuxième
partie saillante (11 0b) de ladite première région semiconductrice.
4.- Transistor bipolaire à grille isolée selon la revendication 1, caractérisé en ce que chacune desdites première et deuxième parties (124a, 124b) de ladite deuxième région semiconductrice est écartée parallèlement d'un corps de ladite première électrode principale (120), de part et d'autre de ce corps, o le
corps de ladite première électrode principale est formé dans la région de contact.
5.- Transistor bipolaire à grille isolée selon la revendication 1,
caractérisé en ce que ladite troisième partie (124c) de ladite deuxième région semi-
conductrice est en contact direct avec ladite première électrode principale via un
trou de contact.
6.- Transistor bipolaire à grille isolée selon la revendication 1, caractérisé en ce que ladite première région semiconductrice comprend une région de puits peu profonde (106) à concentration en impureté relativement faible et une région de puits profonde (108) à concentration en impureté relativement élevée qui est disposée de façon à passer dans une partie centrale de ladite région de puits peu profonde. 7.- Transistor bipolaire à grille isolée selon la revendication 1,
caractérisé en ce que ladite troisième partie (124c) de ladite deuxième région semi-
conductrice possède un trou de contact sur lequel ladite première électrode
principale est disposée.
8.- Transistor bipolaire à grille isolée selon la revendication 1, caractérisé en ce qu'il comprend en outre une deuxième électrode principale formée
sur ladite deuxième surface majeure de ladite couche semiconductrice (100).
9.- Transistor bipolaire à grille isolée, caractérisé en ce qu'il comprend: une première couche semiconductrice (100) d'un premier type de conductivité, possédant des première et deuxième surfaces majeures; une pluralité de cellules à transistor bipolaire à grille isolée formées sur ladite première couche semiconductrice; chacune desdites cellules comprenant: une deuxième couche semiconductrice (104) d'un deuxième type de conductivité, formée sur ladite première surface principale de ladite première couche semiconductrice (100); une première région semiconductrice (106, 108) dudit premier type de conductivité, formée dans une surface de ladite deuxième couche semiconductrice
(104);
une deuxième région semiconductrice (124) dudit deuxième type de conductivité, formée dans une surface de ladite première région semiconductrice
(106, 108);
une pellicule d'isolation (124) formée sur la surface de ladite première région semiconductrice (106, 108) entre des surfaces de ladite deuxième région semiconductrice (124) et de ladite deuxième couche semiconductrice (104);
une électrode de commande (116) formée sur ladite pellicule d'isola-
tion; une première électrode principale (120) formée sur ladite deuxième région semiconductrice via un contact; une deuxième électrode principale formée sur ladite deuxième surface majeure de ladite première couche semiconductrice; une troisième région semiconductrice dudit premier type de conductivité, formée entre lesdites première et deuxième régions semiconductrices (106, 108 et 124) de façon à couvrir presque toute la partie inférieure de ladite deuxième région semiconductrice; et et en ce que ladite deuxième région semiconductrice (124) possède une première partie (124a) qui est disposée du côté gauche d'une région de contact de ladite première électrode principale et s'étend dans la même direction que celle o s'étend ladite première électrode principale, une deuxième partie (124b) qui est disposée du côté droit de la région de contact de ladite première électrode principale et s'étend dans la même direction que celle o s'étend ladite première électrode principale, et une troisième partie (124c) qui est disposée perpendiculairement à ladite première ou deuxième partie de façon à connecter électriquement une partie finale de ladite première partie et une partie initiale de ladite deuxième partie. 10.Transistor bipolaire à grille isolée selon la revendication 9, caractérisé en ce que ladite première région semiconductrice comprend une région de puits peu profonde (106) à concentration en impureté relativement faible, et une région de puits profonde (108) à concentration en impureté relativement élevée qui est disposée de façon à passer dans une partie centrale de ladite région de puits peu profonde. 1i.- Transistor bipolaire à grille isolée selon la revendication 9, caractérisé en ce que ladite première région semiconductrice comprend une première partie saillante (11 0a) qui s'en prolonge de façon à couvrir entièrement ladite première partie de ladite deuxième région semiconductrice, et une deuxième partie saillante (1 Ob) qui s'en prolonge de façon à couvrir entièrement ladite deuxième partie de ladite deuxième région semiconductrice, et en ce que ladite troisième partie de ladite deuxième région semiconductrice est entièrement
recouverte par la combinaison desdites première et deuxième parties saillantes.
12.- Transistor bipolaire à grille isolée selon la revendication 11,
caractérisé en ce que ladite première partie de ladite deuxième région semi-
conductrice possède une première aire qui n'est pas en chevauchement avec ladite première partie saillante de ladite première région semiconductrice, et en ce que ladite deuxième partie de ladite deuxième région semiconductrice possède une deuxième aire qui n'est pas en chevauchement avec ladite deuxième partie saillante
de ladite première région semiconductrice.
13.- Transistor bipolaire à grille isolée selon la revendication 9, caractérisé en ce que chacune desdites première et deuxième parties de ladite
deuxième région semiconductrice est séparée de ladite première électrode princi-
pale dans le sens latéral.
14.- Transistor bipolaire à grille isolée selon la revendication 9,
caractérisé en ce que ladite troisième partie de ladite deuxième région semi-
conductrice est en contact direct avec ladite première électrode principale via un
trou de contact.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970017353A KR100256109B1 (ko) | 1997-05-07 | 1997-05-07 | 전력 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2763175A1 true FR2763175A1 (fr) | 1998-11-13 |
| FR2763175B1 FR2763175B1 (fr) | 2001-11-30 |
Family
ID=19504974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9800412A Expired - Fee Related FR2763175B1 (fr) | 1997-05-07 | 1998-01-16 | Dispositif semiconducteur de puissance |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6111278A (fr) |
| JP (1) | JPH10321859A (fr) |
| KR (1) | KR100256109B1 (fr) |
| DE (1) | DE19810338B4 (fr) |
| FR (1) | FR2763175B1 (fr) |
| TW (1) | TW348322B (fr) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455363B1 (ko) * | 1997-10-22 | 2005-06-07 | 페어차일드코리아반도체 주식회사 | 절연게이트 구조의 바이폴라 트랜지스터(igbt) 및 그 제조방법 |
| KR100284746B1 (ko) * | 1999-01-15 | 2001-03-15 | 김덕중 | 소스 영역 하부의 바디 저항이 감소된 전력용 디모스 트랜지스터 |
| WO2007016966A1 (fr) * | 2005-08-10 | 2007-02-15 | Freescale Semiconductor, Inc. | Dispositif a semi-conducteur a effet de champ et procede de fabrication associe |
| JP2007115943A (ja) * | 2005-10-21 | 2007-05-10 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP4938307B2 (ja) | 2005-12-28 | 2012-05-23 | パナソニック株式会社 | スイッチ回路、ダイオード |
| CN101887912A (zh) * | 2009-05-12 | 2010-11-17 | 商海涵 | 绝缘栅型双极晶体管及其制作方法 |
| CN102157551A (zh) * | 2011-03-10 | 2011-08-17 | 电子科技大学 | 一种具有载流子存储层和额外空穴通路的igbt |
| CN102856353B (zh) * | 2011-06-27 | 2015-08-26 | 中国科学院微电子研究所 | 微穿通型igbt器件及其制作方法 |
| CN106033773A (zh) * | 2015-03-19 | 2016-10-19 | 国家电网公司 | 一种具有空穴旁路结构的igbt器件及其制造方法 |
| EP3631862A1 (fr) * | 2017-05-25 | 2020-04-08 | Dynex Semiconductor Limited | Dispositif semi-conducteur |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0217266A2 (fr) * | 1985-09-30 | 1987-04-08 | General Electric Company | Dispositif à grille isolée |
| JPH02278880A (ja) * | 1989-04-20 | 1990-11-15 | Nippondenso Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| EP0561267A2 (fr) * | 1992-03-18 | 1993-09-22 | Mitsubishi Denki Kabushiki Kaisha | Dispositif à semiconducteur à grille isolée et procédé pour sa fabrication |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135114B1 (fr) * | 1970-12-28 | 1976-09-30 | ||
| JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
| JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
| US4639754A (en) * | 1985-02-25 | 1987-01-27 | Rca Corporation | Vertical MOSFET with diminished bipolar effects |
| JPH0734474B2 (ja) * | 1988-03-03 | 1995-04-12 | 富士電機株式会社 | 伝導度変調型ｍｏｓｆｅｔの製造方法 |
| JPH0687504B2 (ja) * | 1988-04-05 | 1994-11-02 | 株式会社東芝 | 半導体装置 |
| JP2787921B2 (ja) * | 1989-01-06 | 1998-08-20 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| US4980740A (en) * | 1989-03-27 | 1990-12-25 | General Electric Company | MOS-pilot structure for an insulated gate transistor |
| JPH02312280A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
| US5095343A (en) * | 1989-06-14 | 1992-03-10 | Harris Corporation | Power MOSFET |
| DE69029180T2 (de) * | 1989-08-30 | 1997-05-22 | Siliconix Inc | Transistor mit Spannungsbegrenzungsanordnung |
| JPH0396282A (ja) * | 1989-09-08 | 1991-04-22 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2839595B2 (ja) * | 1989-11-30 | 1998-12-16 | 株式会社東芝 | 絶縁ゲート付きｇｔｏサイリスタ |
| JP2946750B2 (ja) * | 1990-08-16 | 1999-09-06 | 富士電機株式会社 | 半導体装置 |
| JPH04322470A (ja) * | 1991-04-23 | 1992-11-12 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
| DE4216810C2 (de) * | 1991-05-31 | 1999-09-16 | Fuji Electric Co Ltd | Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET |
| US5428228A (en) * | 1991-06-10 | 1995-06-27 | Kabushiki Kaisha Toshiba | Method of operating thyristor with insulated gates |
| US5475243A (en) * | 1991-07-02 | 1995-12-12 | Fuji Electric Co., Ltd. | Semiconductor device including an IGBT and a current-regenerative diode |
| KR940008009Y1 (ko) * | 1991-12-24 | 1994-11-16 | 금성일렉트론 주식회사 | 가변 동작속도 트랜지스터 |
| US5323036A (en) * | 1992-01-21 | 1994-06-21 | Harris Corporation | Power FET with gate segments covering drain regions disposed in a hexagonal pattern |
| JPH05198593A (ja) * | 1992-01-22 | 1993-08-06 | Hitachi Ltd | パラメータ抽出方法 |
| US5349212A (en) * | 1992-06-01 | 1994-09-20 | Fuji Electric Co., Ltd. | Semiconductor device having thyristor structure |
| JP3207615B2 (ja) * | 1992-06-24 | 2001-09-10 | 株式会社東芝 | 半導体装置 |
| US5198687A (en) * | 1992-07-23 | 1993-03-30 | Baliga Bantval J | Base resistance controlled thyristor with single-polarity turn-on and turn-off control |
| US5258638A (en) * | 1992-08-13 | 1993-11-02 | Xerox Corporation | Thermal ink jet power MOS device design/layout |
| US5396087A (en) * | 1992-12-14 | 1995-03-07 | North Carolina State University | Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up |
| JPH06244430A (ja) * | 1993-02-16 | 1994-09-02 | Fuji Electric Co Ltd | 半導体装置 |
| JP3085037B2 (ja) * | 1993-08-18 | 2000-09-04 | 富士電機株式会社 | 絶縁ゲートバイポーラトランジスタ |
| DE4335298C1 (de) * | 1993-10-15 | 1995-03-23 | Siemens Ag | Schaltungsstruktur mit mindestens einem bipolaren Leistungsbauelement und Verfahren zu deren Betrieb |
| US5399892A (en) * | 1993-11-29 | 1995-03-21 | Harris Corporation | Mesh geometry for MOS-gated semiconductor devices |
| US5488236A (en) * | 1994-05-26 | 1996-01-30 | North Carolina State University | Latch-up resistant bipolar transistor with trench IGFET and buried collector |
| US5548133A (en) * | 1994-09-19 | 1996-08-20 | International Rectifier Corporation | IGBT with increased ruggedness |
-
1997
- 1997-05-07 KR KR1019970017353A patent/KR100256109B1/ko not_active IP Right Cessation
- 1997-10-15 TW TW086115106A patent/TW348322B/zh not_active IP Right Cessation
-
1998
- 1998-01-16 FR FR9800412A patent/FR2763175B1/fr not_active Expired - Fee Related
- 1998-03-10 DE DE19810338A patent/DE19810338B4/de not_active Expired - Fee Related
- 1998-03-11 US US09/038,871 patent/US6111278A/en not_active Expired - Lifetime
- 1998-05-07 JP JP10124477A patent/JPH10321859A/ja not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0217266A2 (fr) * | 1985-09-30 | 1987-04-08 | General Electric Company | Dispositif à grille isolée |
| JPH02278880A (ja) * | 1989-04-20 | 1990-11-15 | Nippondenso Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| EP0561267A2 (fr) * | 1992-03-18 | 1993-09-22 | Mitsubishi Denki Kabushiki Kaisha | Dispositif à semiconducteur à grille isolée et procédé pour sa fabrication |
Non-Patent Citations (2)
| Title |
|---|
| HAGINO H ET AL: "AN EXPERIMENTAL AND NUMERICAL STUDY ON THE FORWARD BIASED SOA OF IGBT'S", 1 March 1996, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 43, NR. 3, PAGE(S) 490 - 500, XP000588568 * |
| PATENT ABSTRACTS OF JAPAN vol. 015, no. 046 (E - 1029) 4 February 1991 (1991-02-04) * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321859A (ja) | 1998-12-04 |
| US6111278A (en) | 2000-08-29 |
| KR19980082437A (ko) | 1998-12-05 |
| DE19810338A1 (de) | 1998-11-12 |
| KR100256109B1 (ko) | 2000-05-01 |
| FR2763175B1 (fr) | 2001-11-30 |
| TW348322B (en) | 1998-12-21 |
| DE19810338B4 (de) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593218B2 (en) | Electrostatic discharge protection device having a graded junction and method for forming the same | |
| EP0543742B1 (fr) | Diode de protection monolithique basse tension à faible capacité | |
| FR2812972A1 (fr) | Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques | |
| FR2744835A1 (fr) | Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique | |
| US10249746B2 (en) | Bipolar transistor with superjunction structure | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| EP2325890A1 (fr) | Interrupteur de puissance bidirectionnel commandable à la fermeture et à l'ouverture | |
| FR2763175A1 (fr) | Dispositif semiconducteur de puissance | |
| EP3629380A1 (fr) | Structure de diode | |
| EP0359680B1 (fr) | Diode active intégrable | |
| EP0872891B1 (fr) | Composant de protection d'interface de lignes téléphoniques | |
| FR2767967A1 (fr) | Composant transistor | |
| EP0881687B1 (fr) | Contact sur une région de type P | |
| FR2741999A1 (fr) | Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande | |
| FR2723259A1 (fr) | Thyristor a commande par mos ayant des caracteristiques de saturation de courant | |
| EP0833394B1 (fr) | Diode bidirectionnelle de protection, à retournement | |
| FR2719158A1 (fr) | Circuit d'entrée pour protéger un circuit intégré monolithe. | |
| EP0599739B1 (fr) | Thyristor et assemblage de thyristors à cathode commune | |
| EP3792982B1 (fr) | Dispositif electronique de puissance a super-jonction | |
| FR2462025A1 (fr) | Circuit integre monolithique a transistors mos complementaires | |
| FR2787637A1 (fr) | Structure peripherique pour dispositif monolithique de puissance | |
| FR2490405A1 (fr) | Dispositif a circuit integre semi-conducteur | |
| FR2904473A1 (fr) | Dispositif de protection d'un circuit integre contre les decharges electrostatiques | |
| FR2764735A1 (fr) | Protection du caisson logique d'un composant incluant un transistor mos de puissance integre | |
| FR2495378A1 (fr) | Circuit de protection, contre les tensions transitoires, comprenant un thyristor (scr), pour circuits integres |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20150930 |