CN101887912A - 绝缘栅型双极晶体管及其制作方法 - Google Patents

Abstract

本发明实施例公开了一种绝缘栅型双极晶体管及其制作方法，涉及半导体器件，用以缓解IGBT中寄生电阻引起latch up效应的问题。本发明实施例提供的绝缘栅型双极晶体管，包括N衬底、P型体区以及多晶硅；在所述P型体区的P-区内注有P+层，且所述P+层扩散不到所述多晶硅的覆盖区域。本发明实施例提供的制作方法，包括：在多晶硅刻蚀完成后，进行P-离子注入；在绝缘栅型双极晶体管的表面沉积一层氧化物；用干法刻蚀所述氧化物层，在多晶硅的边缘处形成侧壁；进行P+离子注入；进行杂质推进，使P-离子扩散到多晶硅的下方。本发明实施例中的方法适用于各种存在寄生电阻引起latch up问题的IGBT器件。

Description

绝缘栅型双极晶体管及其制作方法

技术领域

本发明涉及半导体器件领域，尤其涉及一种绝缘栅型双极晶体管及其制作方法。

背景技术

IGBT(Insulated Gate Bipolar Transistor，绝缘栅型双极晶体管)是由GTR(Giant Transistor，电力晶体管)和MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金属-氧化物-半导体-场效应晶体管)组成的复合全控型电压驱动式电力电子器件(如图1所示)。其中，GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低，非常适合应用于直流电压为1500V的高压变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。

IGBT的基本结构类似一个PNPN的可控硅结构。如图2所示，在IGBT的内部，Emitter(发射极)、Pbody(P型体区)和N衬底形成了一个NPN双极晶体管，而Pbody、N衬底和P+Collector(集电极)又形成了一个PNP双极晶体管；此外，由于Pbody部分的掺杂浓度较小，因此存在一个寄生的体电阻R。

当IGBT工作时，Pbody上的电流会在寄生的体电阻R上产生电压降；在这一电压较大时，将会开启寄生的NPN双极晶体管。开启的NPN双极晶体管产生的热量会使IGBT的温度升高，而双极形晶体管的放大倍数会随温度的升高而进一步增大。当NPN晶体管的放大倍数和PNP晶体管的放大倍数之和大于1时，这个寄生的PNPN可控硅就会开启，latch up(闩锁)效应发生，此时Gate(栅极)失去了对IGBT的控制作用。在极端情况下，latch up电流产生的热量甚至会将IGBT烧毁。

发明内容

本发明的实施例提供一种绝缘栅型双极晶体管及其制作方法，用以缓解IGBT中寄生电阻引起latch up效应的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

一种绝缘栅型双极晶体管，包括N衬底、P型体区以及多晶硅；其中，在所述P型体区的P-区内注有P+层，且所述P+层扩散不到所述多晶硅的覆盖区域。

一种绝缘栅型双极晶体管的制作方法，包括：

在多晶硅刻蚀完成后，进行P-离子注入；

在绝缘栅型双极晶体管的表面沉积一层氧化物；

用干法刻蚀所述氧化物层，在多晶硅的边缘处形成侧壁；

进行P+离子注入；

进行杂质推进，使P-离子扩散到多晶硅的下方。

本发明实施例提供的绝缘栅型双极晶体管及其制作方法，通过在绝缘栅型双极晶体管的P型体区的P-区内注入杂质离子浓度更高的P+层，且由于P+层中参与导电的电子较多、导电能力强，从而使得P型体区中存在的寄生电阻会显著减小；与现有技术相比，本发明实施例提供的绝缘栅型双极晶体管及其制作方法，可以有效地缓解绝缘栅型双极晶体管中寄生电阻引起latch up效应的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中绝缘栅型双极晶体管的结构示意图；

图2为现有技术中绝缘栅型双极晶体管的等效电路图；

图3为本发明实施例一中绝缘栅型双极晶体管的结构示意图；

图4为本发明实施例二中绝缘栅型双极晶体管的制作方法流程图；

图5为本发明实施例三中绝缘栅型双极晶体管的制作方法的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了缓解IGBT中寄生电阻引起latch up效应的问题，本发明的实施例提供一种绝缘栅型双极晶体管及其制作方法。

实施例一：

如图3所示，本发明实施例提供的绝缘栅型双极晶体管，包括N衬底(N-sub，这里为硅衬底)、Pbody区以及N衬底表面的多晶硅(poly)；其中，在其Pbody区的P-区内注有P+层，且该P+层扩散不到所述多晶硅的覆盖区域。

在本发明实施例中，上述P-区的杂质离子浓度比所述P+层的杂质离子浓度低；

具体地，在所述P-区，每平方厘米的硅片上分布有4×10¹³个硼离子；在所述P+层，每平方厘米的硅片上分布有5×10¹⁴个硼离子。

本发明实施例提供的绝缘栅型双极晶体管，通过在IGBT的P型体区的P-区内注入杂质离子浓度更高的P+层，且由于P+层中参与导电的电子较多、导电能力强，从而使得P型体区中存在的寄生电阻会显著减小；而且，由于P+层扩散不到所述多晶硅的覆盖区域，因此P+层的离子杂质的注入也不会对IGBT的器件性能产生负面影响。

实施例二：

如图4所示，本发明实施例提供的绝缘栅型双极晶体管的制作方法，包括以下步骤：

41、在多晶硅刻蚀完成后，进行P-离子注入；

42、在绝缘栅型双极晶体管的表面沉积一层氧化物；

43、用干法刻蚀所述氧化物层，在多晶硅的边缘处形成侧壁；

44、进行P+离子注入；

45、进行杂质推进，使P-离子扩散到多晶硅的下方。

本发明实施例提供的绝缘栅型双极晶体管的制作方法，通过在IGBT的P型体区的P-区内注入杂质离子浓度更高的P+层，且由于P+层中参与导电的电子较多、导电能力强，从而使得P型体区中存在的寄生电阻会显著减小；本发明实施例提供的绝缘栅型双极晶体管及其制作方法，可以有效地缓解绝缘栅型双极晶体管中寄生电阻引起latch up效应的问题。

实施例三：

如图5所示，本发明实施例提供的绝缘栅型双极晶体管的制作方法，具体包括以下步骤：

51、在绝缘栅型双极晶体管上多晶硅(poly)的刻蚀完成后，首先进行一次浓度较低的P-离子注入，注入条件为B_4E13_50KeV。

本发明实施例中，在形成有多晶硅的N衬底表面上注入P-离子杂质，则在未覆盖多晶硅的区域内P-离子杂质被注入到N衬底的单晶硅片中，而被注入到多晶硅中的P-离子杂质对器件性能没有影响；

上述注入条件B_4E13_50KeV指的是：注入杂质为硼(Boron)，注入剂量为4E13/cm²，注入时使用的能量为50KeV；具体过程为：使用50KeV的能量将硼离子以4×10¹³/cm²的密度注入到硅衬底表面的单晶硅片中，从而形成P-区。

52、P-离子注入完成后，在N衬底表面上淀积一层Oxide。

其中，所述Oxide可以是二氧化硅或者其他主要成分为二氧化硅的物质(如硅玻璃)；

在本发明实施例中，可以通过CVD(Chemical Vapor Deposition，化学气相沉积)法来形成所述Oxide层，也可以通过涂布法来形成所述Oxide层，当然还可以是通过其他沉积方法；不过，要保证实现该步骤时候的温度不能太高，一般在800℃以下。

53、用干法刻蚀所述Oxide层，从而在多晶硅的边缘处自然地形成侧壁(spacer)。

54、进行浓度较高的P+离子注入，注入条件为B_5E14_70KeV。

本发明实施例中，在形成有多晶硅的N衬底表面上注入P+离子杂质，则在未覆盖多晶硅和侧壁的区域内P+离子杂质被注入到N衬底的单晶硅片中，而被注入到多晶硅和侧壁中的P+离子杂质对器件性能没有影响；

上述注入条件B_5E14_70KeV指的是：注入杂质为硼，注入剂量为5E14/cm²，注入时使用的能量为70KeV；具体过程为：使用70KeV的能量将硼离子以5×10¹⁴/cm²的密度注入到硅衬底表面的单晶硅片中，从而形成P+区。

由于侧壁(spacer)的阻挡作用，使得P+离子杂质的注入区域、即P+区与多晶硅(poly)之间具有一定的间距，这样就可以避免P+离子杂质扩散到多晶硅下面进而抬高IGBT的开启电压、降低IGBT器件性能。

55、利用炉管做杂质的推进，使P-离子杂质扩散到单晶硅(poly)的下面，从而形成一个受多晶硅上的电压控制的导电沟道；而P+离子杂质扩散不到沟道下方，因此不会对沟道处的载流子浓度产生影响。

本发明实施例提供的绝缘栅型双极晶体管的制作方法，通过在IGBT的P型体区的P-区内注入杂质离子浓度更高的P+层，且由于P+层中参与导电的电子较多、导电能力强，从而使得P型体区中存在的寄生电阻会显著减小；而且，由于在进行P+离子注入之前，在N衬底表面先形成了侧壁(spacer)，这样在P+离子杂质注入的过程中所述侧壁起到自对准阻挡层的作用，使得P+离子杂质在N衬底表面的注入区域与多晶硅(poly)之间具有一定的间距，这样P+离子杂质的注入就不会对IGBT的器件性能产生负面影响。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (9)

1.一种绝缘栅型双极晶体管，包括N衬底、P型体区以及多晶硅，其特征在于，在所述P型体区的P-区内注有P+层，且所述P+层扩散不到所述多晶硅的覆盖区域。

2.根据权利要求1所述的绝缘栅型双极晶体管，其特征在于，所述P-区的杂质离子浓度比所述P+层的杂质离子浓度低。

3.根据权利要求2所述的绝缘栅型双极晶体管，其特征在于，在所述P-区，每平方厘米的硅片上分布有4×10¹³个硼离子。

4.根据权利要求3所述的绝缘栅型双极晶体管，其特征在于，在所述P+层，每平方厘米的硅片上分布有5×10¹⁴个硼离子。

5.一种绝缘栅型双极晶体管的制作方法，其特征在于，包括：

在多晶硅刻蚀完成后，进行P-离子注入；

在绝缘栅型双极晶体管的表面沉积一层氧化物；

用干法刻蚀所述氧化物层，在多晶硅的边缘处形成侧壁；

进行P+离子注入；

进行杂质推进，使P-离子扩散到多晶硅的下方。

6.根据权利要求5所述的绝缘栅型双极晶体管的制作方法，其特征在于，所述氧化物为二氧化硅。

7.根据权利要求5所述的绝缘栅型双极晶体管的制作方法，其特征在于，所述P-离子的浓度比所述P+离子的浓度低。

8.根据权利要求7所述的绝缘栅型双极晶体管的制作方法，其特征在于，所述进行P-离子注入为：使用50KeV的能量将硼离子以4×10¹³/cm²的密度注入到硅衬底表面。

9.根据权利要求8所述的绝缘栅型双极晶体管的制作方法，其特征在于，所述进行P+离子注入为：使用70KeV的能量将硼离子以5×10¹⁴/cm²的密度注入到硅衬底表面。

Images