FR2986907A1 - Diode schottky superjonction-pin oxyde avec des couches p minces sous le contact schottky - Google Patents

Diode schottky superjonction-pin oxyde avec des couches p minces sous le contact schottky Download PDF

Info

Publication number
FR2986907A1
FR2986907A1 FR1351048A FR1351048A FR2986907A1 FR 2986907 A1 FR2986907 A1 FR 2986907A1 FR 1351048 A FR1351048 A FR 1351048A FR 1351048 A FR1351048 A FR 1351048A FR 2986907 A1 FR2986907 A1 FR 2986907A1
Authority
FR
France
Prior art keywords
doped
semiconductor chip
layer
zones
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1351048A
Other languages
English (en)
Other versions
FR2986907B1 (fr
Inventor
Ning Qu
Alfred Goerlach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of FR2986907A1 publication Critical patent/FR2986907A1/fr
Application granted granted Critical
Publication of FR2986907B1 publication Critical patent/FR2986907B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Puce semi-conductrice ayant un substrat à dopage n (10) couvert d'une couche épi à dopage n (20) avec des sillons (30) réalisés dans la couche épi et remplis de matière semi-conductrice à dopage p. Ces sillons dont le dessus comporte une zone (40) à fort dopage p ont une disposition alternée de zones à dopage n (20) ayant une première largeur (Wn) et de zones à dopage p (30) avec une seconde largeur (Wp). Le dessus de la puce semi-conductrice a une première couche métallique (50) formant le contact ohmique avec les zones à fort dopage p (40) et servant d'électrode anodique, et une seconde couche métallique (60) au dos de la puce semi-conductrice constitue un contact ohmique et sert d'électrode cathodique et une couche diélectrique (70) entre une zone à dopage n (20) et une zone à dopage p (30), voisine. Une couche à dopage p (80) est prévue entre les zones à dopage n (20) et la couche métallique (50).

Description

Domaine de l'invention La présente invention se rapport à une puce semiconductrice de type diode Schottky. Etat de la technique Dans le cadre des problèmes liés au gaz CO2, il faut de plus en plus des convertisseurs de courant efficaces. A titre d'exemple, les onduleurs sont utilisés dans les applications photovoltaïques et dans la construction automobile. Pour cela, il faut des semiconducteurs de puissance à fort pouvoir bloquant, à faible perte, et commutant rapidement. A côté des commutateurs semi-conducteurs actifs tels que les composants IGBT ou les transistors MOST froids, il faut également des diodes de roue libre. Pour les applications en haute tension, on utilise en général des diodes PiN en silicium. Les diodes PiN ont de faibles tensions de passage et faibles courants de blocage et c'est pourquoi elles ont de faibles pertes dans le sens direct et dans le sens bloquant. Mais elles ont toutefois l'inconvénient de fortes pertes en commutation qui se traduisent par des pertes de coupure à la commutation du courant. Les diodes PiN haute tension sont des diodes PN ayant entre les domaines p et n, une couche i, non dopée (couche intrinsèque) et qui en pratique est généralement faiblement dopée. La tension de blocage est assurée principalement par le domaine i à faible dopage. La zone de charge d'espace s'étend principalement dans le domaine à faible dopage. La concentration de dopage et l'épaisseur de cette zone à faible dopage définissent ainsi la tension de claquage prédéterminée. Une forte tension de claquage correspond à une faible concentration de dopage et une forte épaisseur de cette zone à faible dopage. Pour une diode 600V, la concentration de dopage de la couche i est de l'ordre de 3.1014cm-3 et l'épaisseur de la couche est de l'ordre de 50 microns.
En mode passant une forte densité de courant, produit une forte injection dans les diodes PiN, les électrons et les trous de la zone à faible dopage étant injectés. La concentration des porteurs de charge minoritaires, injectés, dépasse toutefois la concentration de dopage de la zone faiblement dopée. La conductivité de la zone faiblement dopée augmente ainsi fortement. De ce fait, la chute de tension reste faible dans la zone centrale faiblement dopée. La tension passante pour les courants forts, reste faible. Contrairement à cela, dans le cas de composants à porteurs majoritaires tels que par exemple les diodes Schottky, il n'y a pas d'augmentation de la densité des porteurs de charge. La zone faiblement dopée correspond à une plus grande résis- tance ohmique se traduisant par une forte chute de tension dans le sens passant. Les porteurs de charge (électrons et trous) injectés dans la zone faiblement dopée pendant le fonctionnement des diodes PiN dans le sens passant, doivent tout d'abord être de nouveau éliminés au moment de la coupure avant que la diode ne puisse produire la tension de blocage. C'est pourquoi, dans le cas d'une brusque commutation de courant, le courant continue tout d'abord de passer dans le sens bloquant jusqu'à ce que les porteurs de charge accumulés soient éliminés ou évacués. Ce courant est appelé courant de recouvrement ou courant de recouvrement inverse. L'amplitude et la durée du courant de récupération dépend en première ligne de la quantité des porteurs de charge accumulés dans la zone faible dopée. Plus il y a de porteurs de charge et plus fort sera le courant de récupération. Un courant de recouvre- ment élevé correspond à une plus forte perte de puissance en coupure. En intégrant le courant de coupure en fonction du temps, on obtient la charge accumulée QIT (charge de recouvrement inverse) qui est une grandeur importante pour décrire la perte de puissance en coupure ; cette charge doit être aussi faible que possible. Dans le cas des diodes PiN, les temps de commutation et les pertes en coupure, sont élevés. Les diodes Schottky (contacts semi-conducteurs/métal ou contacts semi-conducteurs/siliciure) améliorent le comportement en commutation. Dans le cas des diodes Schottky, il n'y a pas de forte injection en mode passant. C'est pourquoi, il n'y a pas de recouvrement des porteurs de charge minoritaires. Les diodes Schottky commutent rapidement et pratiquement sans perte. Toutefois, pour avoir des tensions de blocage élevées, il faut des couches semi-conductrices épaisses et faiblement dopées ce qui, pour des courants forts, se traduit par des tensions passantes élevées, non acceptables. C'est pourquoi, malgré leur bon comportement en commutation, les diodes Schottky de puis- sance en technique silicium, ne conviennent pas pour des tensions de blocage supérieures à environ 100 V. Le document DE 197 40 195 C2, décrit un composant semi-conducteur appelé ci-après "diode SBD froide". Par l'introduction de colonnes dopées, alternant, cette diode permet la conduction p et n, sous le contact Schottky, se traduisant par un abaissement pratiquement quelconque de sa résistance. Si l'on réduit la largeur des colonnes, on peut augmenter le dopage des colonnes. Le dopage des colonnes p et n est choisi de façon qu'en appliquant une tension de blo- cage, tous les atomes dopant sont ionisés. Ce principe est également appelé principe de superjonction (SJ). Mais comme les colonnes à dopage p produisent une certaine injection des porteurs de charge minoritaires, on n'obtient pas le comportement de commutation idéal d'une simple diode Schottky, mais ce comportement est amélioré significati- fs vement par rapport à celui d'une diode PiN. La faible tension de flux de la diode PiN ne peut toutefois pas être atteinte pour des courants élevés. Le principe de superjonction est par exemple décrit dans le journal japonais Journal of Applied Physics, Vol. 36, pages 6254-6262. Le document DE 10 2011 080 258.4 décrit une diode 20 Schottky superjonction-diode PiN-oxyde. Ce composant a une structure en tranchées avec des diodes Schottky et des diodes PiN, en parallèle ; les zones Schottky et les zones PiN sont séparées galvaniquement et ont une compensation des porteurs de charge (structure de superjonction). La séparation galvanique de la structure Schottky et de la structure 25 PiN, produit une injection élevée dans les zones PiN. Pour des pertes en coupure pratiquement comparables, la tension passante est plus faible que celle des diodes SBD froides, connues. Un exemple d'une superjonction Schottky-diode PiN- oxyde (SJSOP), est représenté en coupe de détail à la figure 1. Le com- 30 posant SJSOP est formé d'un substrat n+ 10 sur une couche épitaxiale n 20 d'épaisseur D épi et de concentration de dopage ND. La couche n 20 comporte des tranchées gravées 30 remplies de silicium à dopage p de concentration NA et avec sur le côté supérieur, du silicium à dopage p+ 40. La largeur des zones n 20 est égale à Wn et celle des zones p ou 35 p+ 30, 40, est égale à Wp. Les concentrations de dopage et les écarte- ments sont choisis, pour que l'ensemble des zones 20 et 30, soit appauvri lorsqu'on applique la tension de blocage maximale (principe de la superjonction). Cela est le cas pour environ NA.Wp = ND.Wn = 1012cm-2. Entre les zones p/p+ et les zones n, on a des couches diélectriques 70 (de préférence des couches SiO2) d'une épaisseur D ox. Ainsi, les zones p et n ne sont pas reliées galvaniquement de manière directe. Sur le côté avant de la puce, les zones 20 à dopage n et les zones 40 à dopage p+ sont couvertes d'une couche métallique 50 continue formant un contact Schottky avec les zones 20 à dopage n et un contact ohmique avec les zones 40 à dopage p+. La couche métallique 50 constitue le contact anodique de la diode. En choisissant un métal 50 approprié, on règle la hauteur de la barrière de la diode Schottky 50-20. Par exemple, comme couche métallique 50, on utilise du nickel ou NiSi. Au-dessus de la couche fonctionnelle 50, on peut, le cas échéant, avoir d'autres couches métalliques non représentées pour que la surface supérieure puisse être soudée ou fixée. Au dos, on a également une couche métallique ou un système métallique 60 assurant le contact ohmique avec le substrat 10 à fort dopage nt Habituellement, cette couche ou cette succession de couches permet le soudage ou autres opérations d'assemblage. Elle peut par exemple être composée d'une succession de Cr, NiV et Ag. Le système métallique 60 constitue le branchement cathodique. Le montage peut comporter des diodes Schottky et des diodes PiN en parallèle. Les contacts métalliques 50 forment des diodes Schottky avec les colonnes 20 à dopage n. La structure PiN est formée par la succession stratifiée composée du domaine 40 à dopage p+, du domaine 30 à dopage p et du substrat 10 donnant une structure P+71)/11+. En appliquant la tension de blocage, les colonnes p et n s'appauvrissent. En diminuant les largeurs Wp et Wn, on peut augmen- ter le dopage (du moins jusqu'à une certaine limite qui résulte de ce que les zones de charge d'espace se rencontrent déjà pour une faible tension). Cela réduit la résistance dans le sens passant des diodes Schottky 50-20-10. Les tensions passantes sont, pour cette raison, plus faibles que dans le cas d'une simple diode Schottky qui a un plus faible dopage pour la même tension de blocage. De plus, dans le sens pas- sant, on a encore un certain courant traversant les diodes PiN. Cela réduit d'autant la tension passante. Toutefois, à la coupure, il faut de nouveau évacuer les porteurs de charge minoritaires, ce qui a un effet gênant sur le temps de commutation.
Exposé et avantages de l'invention La présente invention a pour objet une puce semiconductrice comprenant : - un substrat à dopage n+ couvert d'une couche épi à dopage n avec des sillons réalisés dans la couche épi et remplis de matière semi- conductrice à dopage p, sillons dont le dessus comporte une zone à fort dopage p de façon à avoir une disposition alternée de zones à dopage n ayant une première largeur et de zones à dopage p avec une seconde largeur, - le dessus de la puce semi-conductrice ayant une première couche métallique formant le contact ohmique avec les zones à fort dopage p et servant d'électrode anodique, - une seconde couche métallique au dos de la puce semi-conductrice qui constitue un contact ohmique et sert d'électrode cathodique et une couche diélectrique entre une zone à dopage n et une zone à do- page p, voisine, cette puce semi-conductrice étant caractérisée par une couche à dopage p entre les zones à dopage n et la couche métal- lique. La puce semi-conductrice selon l'invention, à la différence des semi-conducteurs décrits ci-dessus, est une diode Schottky super- jonction-diode PiN-oxyde (SJSOPP) avec des minces couches P sous le contact Schottky. Le composant SJSOPP est une diode à forte tension de blocage et faible tension passante, avec un bon comportement de com- mutation et un faible courant de blocage. Cette diode est la combinai- son d'une diode Schottky et d'une diode PiN constituant ainsi une structure à superjonction (structure SJ) tout en assurant une séparation galvanique. Sous le contact Schottky, cette diode comporte en plus, des couches p, minces et faiblement dopées ; ces couches protègent partiellement le contact Schottky et réduisent ainsi significativement les courants de blocage sans augmenter les tensions passantes et les pertes en commutation. Par comparaison aux diodes de puissance PiN, usuelles, une diode SJSOPP a des pertes de coupure significativement plus faibles pour des tensions passantes faibles. Par comparaison avec un composant SJSOP, tel que celui décrit dans le document DE 10 2011 080 258.4, la diode SJSOPP a des courants de blocage significativement plus faibles pour des tensions passantes pratiquement identiques et des pertes en commutation pratiquement identiques. Suivant une caractéristique avantageuse les couches à dopage p forment un système de contact Schottky avec la première couche métallique et la couche épi à dopage n. Suivant une caractéristique avantageuse les sillons rem- plis de matière semi-conductrice à dopage p, sont en contact par leur côté inférieur chaque fois avec le substrat à dopage nt Suivant une caractéristique avantageuse le côté inférieur des sillons remplis de matière semi-conductrice à dopage p est distante du substrat nt Suivant une caractéristique avantageuse la largeur et le dopage de la couche épi à dopage n et des sillons à dopage p sont choi- sis pour que ces zones soient totalement appauvries lorsque la tension de blocage maximale est appliquée. Suivant une caractéristique avantageuse les couches diélectriques sont des couches de dioxyde de silicium. Suivant une caractéristique avantageuse la concentration en dopant de la couche épi à dopage n est supérieure à la concentration en dopant de la couche épi à dopage n d'une diode pn, haute tension, classique, ou d'une diode Schottky, haute tension, classique, ayant une tension de blocage comparable. Suivant une caractéristique avantageuse la tension de claquage est supérieure à 200 V. Suivant une caractéristique avantageuse la première largeur des zones à dopage n et la seconde largeur des zones à dopage p, est de l'ordre de 1 à 4 gm, la profondeur des zones à dopage n et des zones à dopage p, est comprise entre 30 et 80 gm et la largeur de la couche diélectrique est de l'ordre de 10 nm à 100 nm.
Suivant une caractéristique avantageuse l'épaisseur des couches à dopage p est comprise entre 10 nm et 50 nm et le dopage des couches à dopage p est de l'ordre de 1016 cm-3. Suivant une caractéristique avantageuse toutes les couches semi-conductrices sont de type de conductivité opposé, la pre- mière couche métallique servant d'électrode cathodique et la seconde couche métallique servant d'électrode anodique. La puce semi-conductrice selon l'invention est notamment destinée à un redresseur de générateur de véhicule automobile.
Dessins La présente invention sera décrite ci-après de manière plus détaillée à l'aide d'exemples de composants semi-conducteurs représentés dans les dessins annexés dans lesquels : - la figure 1 montre une section de détail d'une diode Schottky super- jonction-diode PiN-oxyde SJSOP selon l'état de la technique, - la figure 2 est une vue en coupe de détail d'une puce semiconductrice selon l'invention, - la figure 3 est un diagramme des courbes passantes, - la figure 4 est un diagramme donnant la répartition des porteurs de charge dans la couche épi à dopage p, - la figure 5 est un diagramme donnant la répartition des porteurs de charge dans la couche épi à dopage n, - la figure 6 est un diagramme explicitant le comportement en commutation, - la figure 7 est un diagramme montrant le comportement de cla- quage, - la figure 8 est une vue en coupe de détail d'un second exemple de réalisation de composants semi-conducteurs selon l'invention. Description de modes de réalisation de l'invention La figure 2 est une vue en coupe d'un détail d'un compo- sant semi-conducteur selon l'invention qui est une diode Schottky superjonction-PiN-oxyde avec des couches p, minces, sous le contact Schottky. Cette diode sera appelée ci-après "diode SJSOPP". La diode SJSOPP se compose d'un substrat n+ 10 sur lequel il y a une couche épi n 20 d'épaisseur D épi. La couche épi n 20 comporte des tranchées gra- vées 30 remplies de silicium à dopage p et dont le dessus est rempli avec du silicium p+ 40. La largeur des zones n 20 est égale à Wn ; la largeur des zones p ou p+ 30 ou 40 est égale à Wp. Les concentrations de dopage et les largeurs sont choisies pour avoir le principe de la su- perjonction. Entre les zones p/p+ et les zones n, on a des couches dié- lectriques 70 (de préférence des couches SiO2) d'une épaisseur D ox réalisant ainsi la séparation galvanique des zones p et n. Le côté avant au-dessus de la puce est muni d'une couche métallique 50 formant le contact anodique de la diode. Le dos de la puce est muni d'une couche métallique 60 formant le contact catho- dique de la diode. La diode SJSOPP selon l'invention, se distingue de la diode SJSOP de la figure 1 en ce que directement sous le contact Schottky entre la couche métallique 50 et la couche épi n 20, on a chaque fois une mince couche p 80. Cette couche p 80 a une épaisseur D p et une concentration en dopant N p. La couche métallique 50 sur le dessus de la puce, constitue ainsi d'une part un contact ohmique avec les zones à dopage p+ 40 comme dans le cas d'une diode SJSOP et d'autre part, un contact Schottky avec les couches p supplémentaires 80 et les zones à dopage n 20 qui se trouvent en dessous, ce contact n'étant pas un contact Schottky simple. Le fonctionnement de ce système de contact Schottky peut être influencé de manière appropriée par le dimensionnement et le dopage des couches p 80.
Dans le cas de couches p 80 suffisamment épaisses et suffisamment dopées, le contact Schottky est complètement couvert. La couche métallique 50 sur le dessus de la puce, forme un contact ohmique avec les couches p 80. La succession des couches 50-80-20-10 fonctionne comme une diode PiN : c'est-à-dire un faible courant de blo- cage, une forte tension passante pour de faibles densités de courant, des pertes élevées en commutation. Si les couches p 80 sont suffisamment minces et assez faiblement dopées, ces couches p 80 sont pratiquement complètement transparentes pour le contact Schottky. La couche métallique 50 sur le dessus de la puce, forme un contact Schottky avec la succession de couches 80-20 et la succession des couches 50-80-20-10 fonctionne comme une diode Schottky : c'est-à-dire un courant de blocage élevé, une tension passante élevée pour de fortes densités de courant, et de faibles pertes en commutation.
L'épaisseur et la concentration en dopant des couches p 80 conçues de manière appropriée règlent ou optimisent les tensions passantes pour de fortes densités de courant, des courants de blocage et des pertes de commutation suivant les applications et les nécessités. Dans ce cas, la succession des couches 50-80-20-10 fonctionne comme lo une diode Schottky avec des couches p partiellement transparentes. Les paramètres d'optimisation pour les couches p sont l'épaisseur D p et la concentration en dopant N p. De façon préférentielle, selon l'invention, une couche p, mince, directement sous le contact Schottky, réduit significativement 15 les courants de blocage sans produire des effets significatifs sur la ten- sion passante et les pertes en commutation. Cela signifie que les couches p 80 sont suffisamment minces et ainsi suffisamment faiblement dopées, pour qu'en mode passant, il n'y a pratiquement pas d'injection de trous à partir des couches p 80 et qu'ainsi la répartition des 20 porteurs de charge est pratiquement la même que dans le cas de la diode SJSOP et que d'autre part, les couches sont suffisamment épaisses et suffisamment richement dopées pour couvrir partiellement le contact Schottky dans le sens bloquant. Le principe et l'avantage de la diode SJSOPP selon l'in- 25 vention (figure 2) seront explicités par rapport à une diode SBD, froide, connue, et par rapport à la diode SJSOP selon la figure 1 à titre d'exemple pour des diodes 600 V. Pour cela, on considère des composants ayant une surface de puce active de 26 mm2 et une épaisseur de puce de 200 gm en silicium. Le dopage du substrat 10 est égal à 30 1019 cm-3. La concentration de dopage NA des zones à dopage n ou des colonnes 20 et la concentration ND des zones à dopage p ou des colonnes 30, est identique, égale à 1016 cm-3. Les colonnes n et p qui alternent, ont une épaisseur D épi égale à 35 gni. Les largeurs correspondantes Wp et Wn sont chaque fois de l'ordre de 1 gni. Le do- 35 page p+ 40 correspond à une répartition de Gauss avec une concentra- tion en surface de 5.1019 cm-3 pour une profondeur de pénétration d'environ 0,5 gm. Les couches d'oxyde de la structure SJSOP et de la structure SJSOPP ont une épaisseur D ox de 50 nm. La barrière ou seuil de tension du contact Schottky est de 0,72 eV. Les couches p en plus dans la structure SJSOPP selon l'invention, directement sous le contact Schottky 80, ont une épaisseur D_p de 20 nm et une concentration de dopage N_p égale à 1016 cm-3. La structure SJSOPP selon l'invention est en outre com- parée à une diode PiN 600 V de même surface et de même épaisseur. La couche épi à dopage n a une épaisseur de 52 gni et une concentration de dopage de 3,1.1014 cm-3. L'anode à dopage p a une distribution de Gauss avec une concentration en surface de 5.1019 cm-3 pour une profondeur de 5 gm. Les tensions passantes (mesurées pour des courants forts, par exemple des intensités de 100 A) d'une structure SJSOPP sont pratiquement les mêmes que pour la structure SJSOP et légèrement plus faibles que pour une diode PiN et nettement plus faibles que pour une structure SBD froide, connue. Cette comparaison est explicitée dans le diagramme de la figure 3 avec en abscisses, la tension de flux VF et en ordonnées, le courant de flux IF. Les distributions de porteurs de charge, calculées, dans les zones à dopage p et n, sont explicitées aux figures 4 et 5. Dans ces figures, les abscisses correspondent à l'extension verticale Y en commençant au bord inférieur de la première couche métallique 50 ; les or- données représentent la densité en électrons (densité e) et la densité en trous (densité h). On remarque que dans la zone n entre la structure SBD froide, et la structure SJSOPP (ou aussi la structure SJSOP), il n'y a que de faibles différences ; dans le cas de la structure SJSOPP (également dans la structure SJSOP), toute la zone p est couverte d'élec- trons et de trous. On remarque en outre que dans le cas de la structure SJSOPP selon l'invention, on a pratiquement la même répartition des porteurs de charge que dans la structure SJSOP. Cela signifie que l'effet est négligeable sur le comportement passant des couches p, minces, 80 directement sous le contact Schottky et ayant une épaisseur D_p = 20 nm et une concentration en dopant N_p = 1016 cm-3.
Les pertes en commutation de la structure SJSOPP sont pratiquement identiques à celles de la structure SJSOP. Du fait de la plus forte concentration en porteurs minoritaires (électrons dans les zones à faible dopage p 30), le comportement en commutation de la structure selon l'invention, est légèrement plus défavorable que dans le cas de la structure SBD, froide, mais considérablement meilleur que dans le cas d'une diode PiN. Cette situation est explicitée à la figure 6. Dans ce diagramme, les abscisses représentent le temps et les ordonnées l'intensité du courant.
Pour des tensions de claquage comparables (650 V), les courants de blocage de la structure SJSOPP selon l'invention sont significativement inférieurs à ceux de la structure SJSOP grâce à l'effet de couverture des couches p, minces, 80 directement sous le contact Schottky. Cette situation est explicitée à la figure 7. Dans ce diagramme les abscisses représentent la tension de blocage VR et les ordonnées, le courant de blocage IR. La vue en coupe d'un détail d'un second exemple de réa- lisation d'une diode selon l'invention est donnée à la figure 8. Contrairement à la disposition de la figure 2, les sillons à dopage p 30 et les couches d'oxydes 70 ne se terminent pas au passage n/n+ 20-10, mais à une certaine distance DS au-dessus. En principe, l'invention n'est pas limitée à des sillons remplis d'une matière semi-conductrice à dopage p dans une couche épi à dopage n. A la place de la couche épi à dopage n, on peut également avoir une couche épi à dopage p 20 ayant sur le dessus une zone à fort dopage p 40 dans laquelle on réalise des sillons 30 remplis de matière semi-conductrice à dopage n. Dans cette alternative, les couches semiconductrices ont chaque fois l'autre type de conductivité ; la première couche métallique 50 sert d'électrode cathodique et la seconde couche métallique 60 sert d'électrode anodique.
NOMENCLATURE DES ELEMENTS PRINCIPAUX 10 substrat 20 zone à dopage n 30 zone à dopage p/colonne 40 remplissage de silicium à dopage p+ 50 couche métallique 80 couche p+10

Claims (1)

  1. REVENDICATIONS1°) Puce semi-conductrice comprenant : - un substrat à dopage n+ (10) couvert d'une couche épi à dopage n (20) avec des sillons (30) réalisés dans la couche épi et remplis de matière semi-conductrice à dopage p, sillons dont le dessus com- porte une zone (40) à fort dopage p de façon à avoir une disposition alternée de zones à dopage n (20) ayant une première largeur (Wn) et de zones à dopage p (30) avec une seconde largeur (Wp), - le dessus de la puce semi-conductrice ayant une première couche métallique (50) formant le contact ohmique avec les zones à fort do- page p (40) et servant d'électrode anodique, - une seconde couche métallique (60) au dos de la puce semiconductrice qui constitue un contact ohmique et sert d'électrode cathodique et une couche diélectrique (70) entre une zone à dopage n (20) et une zone à dopage p (30), voisine, puce semi-conductrice caractérisée par une couche à dopage p (80) entre les zones à dopage n (20) et la couche métallique (50). 2°) Puce semi-conductrice selon la revendication 1, caractérisée en ce que les couches à dopage p (80) forment un système de contact Schottky avec la première couche métallique (50) et la couche épi à dopage n (20). 3°) Puce semi-conductrice selon la revendication 1 ou 2, caractérisée en ce que les sillons (30) remplis de matière semi-conductrice à dopage p, sont en contact par leur côté inférieur chaque fois avec le substrat à dopage n+ (10). 4°) Puce semi-conductrice selon la revendication 1 ou 2, caractérisée en ce que le côté inférieur des sillons (30) remplis de matière semi-conductrice à dopage p, est à une distance (DS) du substrat n+ (10).355°) Puce semi-conductrice selon la revendication 1, caractérisée en ce que la largeur et le dopage de la couche épi à dopage n (20) et des sillons à dopage p (30) sont choisis pour que ces zones soient totalement appau- vries lorsque la tension de blocage maximale est appliquée. 6°) Puce semi-conductrice selon la revendication 1, caractérisée en ce que les couches diélectriques (70) sont des couches de dioxyde de silicium. 7°) Puce semi-conductrice selon la revendication 1, caractérisée en ce que la concentration en dopant de la couche épi à dopage n (20) est supérieure à la concentration en dopant de la couche épi à dopage n d'une diode pn, haute tension, classique, ou d'une diode Schottky, haute ten- sion, classique, ayant une tension de blocage comparable. 8°) Puce semi-conductrice selon la revendication 1, caractérisée en ce que la tension de claquage est supérieure à 200 V. 9°) Puce semi-conductrice selon la revendication 1, caractérisée en ce que la première largeur (Wn) des zones à dopage n (20) et la seconde largeur (Wp) des zones à dopage p (30), est de l'ordre de 1 à 4 gin, la profondeur des zones à dopage n (20) et des zones à dopage p (30), est comprise entre 30 et 80 gin et la largeur (D a) de la couche diélectrique (70) est de l'ordre de 10 nm à 100 nm. 10°) Puce semi-conductrice selon la revendication 1, caractérisée en ce que l'épaisseur des couches à dopage p (80) est comprise entre 10 nm et 50 nm et le dopage des couches à dopage p (80) est de l'ordre de 1016 cm-3.3511°) Puce semi-conductrice selon la revendication 1, caractérisée en ce que toutes les couches semi-conductrices sont de type de conductivité opposé, la première couche métallique (50) servant d'électrode cathodique et la seconde couche métallique (60) servant d'électrode anodique. 12°) Puce semi-conductrice selon la revendication 1, caractérisée en ce qu' elle fait partie d'un redresseur de générateur de véhicule automobile.10
FR1351048A 2012-02-09 2013-02-07 Diode schottky superjonction-pin oxyde avec des couches p minces sous le contact schottky Active FR2986907B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012201911.1 2012-02-09
DE102012201911.1A DE102012201911B4 (de) 2012-02-09 2012-02-09 Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt

Publications (2)

Publication Number Publication Date
FR2986907A1 true FR2986907A1 (fr) 2013-08-16
FR2986907B1 FR2986907B1 (fr) 2019-04-05

Family

ID=48868281

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1351048A Active FR2986907B1 (fr) 2012-02-09 2013-02-07 Diode schottky superjonction-pin oxyde avec des couches p minces sous le contact schottky

Country Status (3)

Country Link
US (1) US9577117B2 (fr)
DE (1) DE102012201911B4 (fr)
FR (1) FR2986907B1 (fr)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011080258A1 (de) * 2011-08-02 2013-02-07 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode
US10468543B2 (en) 2013-05-22 2019-11-05 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US10446700B2 (en) 2013-05-22 2019-10-15 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US10700225B2 (en) 2013-05-22 2020-06-30 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US11121271B2 (en) 2013-05-22 2021-09-14 W&WSens, Devices, Inc. Microstructure enhanced absorption photosensitive devices
WO2014190189A2 (fr) * 2013-05-22 2014-11-27 Shih-Yuan Wang Dispositifs photosensibles à absorption améliorée par microstructure
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
US9716151B2 (en) * 2013-09-24 2017-07-25 Semiconductor Components Industries, Llc Schottky device having conductive trenches and a multi-concentration doping profile therebetween
US9818893B2 (en) 2014-11-18 2017-11-14 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US9780086B2 (en) 2015-09-02 2017-10-03 Semiconductor Components Industries, Llc Field-effect transistor with integrated Schottky contact
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
KR102463180B1 (ko) * 2018-05-04 2022-11-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN109817728B (zh) * 2019-03-20 2023-12-01 河北工业大学 一种pin二极管器件结构及其制备方法
CN114784132B (zh) * 2022-04-18 2023-06-27 杭州电子科技大学 一种碳化硅微沟槽中子探测器结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19740195C2 (de) 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
FR2797094B1 (fr) * 1999-07-28 2001-10-12 St Microelectronics Sa Procede de fabrication de composants unipolaires
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
DE102007045185A1 (de) 2007-09-21 2009-04-02 Robert Bosch Gmbh Halbleitervorrichtung und Verfahren zu deren Herstellung
US7829940B2 (en) * 2008-06-27 2010-11-09 Infineon Technologies Austria Ag Semiconductor component arrangement having a component with a drift zone and a drift control zone
US8933506B2 (en) * 2011-01-31 2015-01-13 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
DE102011080258A1 (de) 2011-08-02 2013-02-07 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode

Also Published As

Publication number Publication date
FR2986907B1 (fr) 2019-04-05
DE102012201911A1 (de) 2013-08-14
US9577117B2 (en) 2017-02-21
US20130207222A1 (en) 2013-08-15
DE102012201911B4 (de) 2022-09-22

Similar Documents

Publication Publication Date Title
FR2986907A1 (fr) Diode schottky superjonction-pin oxyde avec des couches p minces sous le contact schottky
US8227811B2 (en) Semiconductor rectifying device
US9263515B2 (en) Super-junction schottky PIN diode
JP6222140B2 (ja) 半導体装置
JP6651390B2 (ja) トレンチｍｏｓバリアショットキーダイオードを備える半導体装置
JP6287377B2 (ja) ワイドバンドギャップ半導体装置
US20200321478A1 (en) Trench junction barrier schottky diode with voltage reducing layer and manufacturing method thereof
FR2593966A1 (fr) Structure semi-conductrice monolithique d'un transistor bipolaire a heterojonction et d'un laser
EP3378098B1 (fr) Diode a heterojonction ayant un courant de surcharge transitoire accru
FR3050869A1 (fr) Transistor a heterojonction de type normalement ouvert a tension de seuil elevee
JP2020068321A (ja) 半導体装置
FR2739224A1 (fr) Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
EP1076365B1 (fr) Commutateur statique bidirectionnel sensible
CN105957901B (zh) 具有沟槽-肖特基-势垒-肖特基-二极管的半导体装置
JP3655834B2 (ja) 半導体装置
EP0833394B1 (fr) Diode bidirectionnelle de protection, à retournement
FR2764117A1 (fr) Contact sur une region de type p
JP5460504B2 (ja) 半導体装置
FR2763175A1 (fr) Dispositif semiconducteur de puissance
JP2005512329A (ja) 整流ダイオード
EP0148065A2 (fr) Composant semiconducteur rapide, notamment diode pin haute tension
JP3947921B2 (ja) ショットキバリアを有する半導体装置
EP0364354A1 (fr) Thyristor asymétrique à extinction par la gâchette, muni de courts-circuits d'anode et présentant un courant de déclenchement réduit
FR3092698A1 (fr) Assemblage comportant un composant vertical de puissance monté sur une plaque métallique de connexion

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

PLSC Publication of the preliminary search report

Effective date: 20160930

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12