KR102117467B1 - 전력 반도체 소자 - Google Patents
전력 반도체 소자 Download PDFInfo
- Publication number
- KR102117467B1 KR102117467B1 KR1020150088179A KR20150088179A KR102117467B1 KR 102117467 B1 KR102117467 B1 KR 102117467B1 KR 1020150088179 A KR1020150088179 A KR 1020150088179A KR 20150088179 A KR20150088179 A KR 20150088179A KR 102117467 B1 KR102117467 B1 KR 102117467B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- conductivity type
- type well
- disposed
- well regions
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 239000010410 layer Substances 0.000 claims description 111
- 239000011229 interlayer Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 238000005452 bending Methods 0.000 claims description 6
- 238000007667 floating Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 개시는 제1 도전형의 드리프트 영역, 드리프트 영역의 상면으로부터 내부로 연장되어 배치되며, 서로 이격되어 배치되는 제2 도전형 웰 영역들, 제2 도전형 웰 영역들 각각의 상면으로부터 내부로 연장되어 배치되는 제1 도전형 웰 영역들, 드리프트 영역 상에 배치되는 게이트 절연층, 드리프트 영역의 상부에서, 게이트 절연층 상에 배치되는 더미 게이트 전극, 및 제2 도전형 웰 영역들의 상부에서, 게이트 절연층 상에 배치되며, 더미 게이트 전극의 상부로 연장되는 게이트 전극을 포함하는 전력 반도체 소자에 관한 것이다.
Description
본 개시는 전력 반도체 소자에 관한 것이다.
전력 반도체 소자는 전력 장치에 사용되는 반도체 소자를 의미하는 것으로서, 모터의 제어 혹은 인버터 등의 각종 스위칭 소자로서 널리 활용되고 있다. 대표적인 전력 반도체 소자로는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, IGBT) 등이 있다. 일반적으로 전력 반도체 소자는 직류 특성에서 높은 항복 전압(breakdown voltage)과 낮은 온-저항(on-resistance) 값이 요구되고, 교류 특성에서는 빠른 스위칭 속도가 요구된다.
전력 반도체 소자에서, 게이트 전극과 드레인 전극의 사이에는 전위 차 등에 의하여 기생 커패시턴스(parasitic capacitance)가 존재하게 된다. 이러한 기생 커패시턴스가 증가하면 변위전류(displacement current)가 게이트 전극으로 유입되는 등의 현상이 발생하여 반도체 소자의 특성을 저하시키는 요인이 되므로, 이를 감소시키기 위한 구조들이 제안되고 있다.
전력 반도체 소자에서, 게이트 전극과 드레인 전극의 사이에는 전위 차 등에 의하여 기생 커패시턴스가 존재하여 소자 특성이 저하되며, 소정 크기 이상의 차단 전압에서 게이트 절연층이 파괴되는 현상이 발생하게 된다.
본 개시의 목적 중 하나는 이러한 문제를 해결할 수 있는 전력 반도체 소자를 제공하는 것이다.
본 개시를 통하여 제안하는 해결 수단 중 하나는, 게이트 전극의 하부에 더미(dummy) 게이트 전극을 형성함으로써, 게이트 전극과 드레인 전극 사이의 기생 커패시턴스를 감소시키고 소자의 파괴 내성을 향상시키는 것이다.
본 개시의 효과 중 일 효과로서 게이트 전극과 드레인 전극 사이의 기생 커패시턴스를 감소시키고 소자의 파괴 내성을 향상시킬 수 있는 전력 반도체 소자를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자를 개략적으로 도시하는 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 전력 반도체 소자를 설명하기 위한 개략적인 도면들이다.
도 3 내지 도 5는 본 발명의 일 실시예에 따른 전력 반도체 소자를 개략적으로 도시하는 단면도들이다.
도 6은 본 발명의 일 실시예에 따른 전력 반도체 소자를 개략적으로 도시하는 단면도이다.
도 7a 내지 도 7h는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법을 개략적으로 나타내는 주요 단계별 단면도들이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 전력 반도체 소자를 설명하기 위한 개략적인 도면들이다.
도 3 내지 도 5는 본 발명의 일 실시예에 따른 전력 반도체 소자를 개략적으로 도시하는 단면도들이다.
도 6은 본 발명의 일 실시예에 따른 전력 반도체 소자를 개략적으로 도시하는 단면도이다.
도 7a 내지 도 7h는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법을 개략적으로 나타내는 주요 단계별 단면도들이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
전력 반도체 소자
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자를 개략적으로 도시하는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전력 반도체 소자(100)는, 제1 도전형의 기판(101), 기판(101) 상의 제1 도전형의 드리프트 영역(110), 드리프트 영역(110)의 상부에 서로 이격되어 배치되는 제2 도전형 웰 영역들(120), 제2 도전형 웰 영역들(120) 내에 배치되는 제1 도전형 웰 영역들(130), 드리프트 영역(110) 상에 배치되는 게이트 절연층(140), 게이트 절연층(140) 상의 더미 게이트 전극(160), 및 더미 게이트 전극(160)의 상부에 배치되는 게이트 전극(170)을 포함한다. 전력 반도체 소자(100)는 더미 게이트 전극(160)과 게이트 전극(170) 상에 각각 배치되는 제1 및 제2 층간 절연층(152, 154), 제1 도전형 웰 영역들(130) 및 제2 도전형 웰 영역들(120)과 전기적으로 연결되는 제1 전극(180), 및 기판(101)과 연결되는 제2 전극(190)을 더 포함할 수 있다. 본 실시예의 전력 반도체 소자(100)는 파워 MOSFET일 수 있다.
상기 제1 도전형은 N형이고 상기 제2 도전형은 P형일 수 있다. 또는, 이와 반대로, 상기 제1 도전형이 P형이고 상기 제2 도전형이 N형일 수 있다. N형 및 P형 영역들은 각각 n형 및 P형 불순물을 포함하는 영역일 수 있으며, N형 불순물은 인(P), 비소(As) 등을 포함하고, P형 불순물은 붕소(B), 알루미늄(Al) 등을 포함할 수 있다.
기판(101)은 반도체 웨이퍼 또는 에피택셜층으로 제공될 수 있다. 기판(101)은 고농도의 제1 도전형 반도체층, 예를 들어 N+ 반도체층일 수 있다. 상기 반도체 물질은, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 산화물 반도체를 포함할 수 있으며, Ⅳ족 반도체는 예를 들어 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(101)은 전력 반도체 소자(100)의 드레인 영역으로 기능할 수 있다. 일부 실시예들에서, 기판(101)에 해당하는 영역은 생략될 수도 있으며, 이 경우, 상부의 드리프트 영역(110)이 하부의 제2 전극(190)과 접하도록 배치될 수 있다.
드리프트 영역(110)은 기판(101) 상에 배치되며, 기판(101)보다 저농도의 제1 도전형 반도체층, 예를 들어 N- 반도체층일 수 있다. 드리프트 영역(110)은 예를 들어 에피택셜층일 수 있다. 드리프트 영역(110)의 두께 및 불순물 농도에 의해 전력 반도체 소자(100)의 항복 전압 및 온-저항이 제어될 수 있다. 일부 실시예들에서, 드리프트 영역(110)은 서로 다른 불순물 농도를 갖는 복수의 층들로 이루어질 수도 있다.
제2 도전형 웰 영역들(120)은 드리프트 영역(110)의 상면으로부터 드리프트 영역(110) 내로 소정 깊이로 연장되어 배치된다. 제2 도전형 웰 영역들(120)은 예를 들어 P형 반도체층일 수 있다. 제1 도전형 웰 영역들(130)과 드리프트 영역(110)의 사이의 제2 도전형 웰 영역들(120)에는 전력 반도체 소자(100)의 채널 영역이 형성될 수 있다.
제1 도전형 웰 영역들(130)은 제2 도전형 웰 영역들(120) 각각의 상면으로부터 제2 도전형 웰 영역들(120) 내로 연장되어 배치된다. 제1 도전형 웰 영역들(130)은 드리프트 영역(110)보다 고농도의 불순물을 포함하고, 기판(101)보다 저농도의 불순물을 포함하는 반도체층일 수 있으며, 예를 들어 N+ 반도체층일 수 있다. 제1 도전형 웰 영역들(130)은 전력 반도체 소자(100)의 소스 영역으로 기능할 수 있다.
제2 도전형 웰 영역들(120) 및 제1 도전형 웰 영역들(130)의 상대적인 폭 및 깊이는 도면에 도시된 것에 한정되지 않는다.
게이트 절연층(140)은 드리프트 영역(110)의 상면에 배치되며, 제1 도전형 웰 영역들(130)의 일부의 상면으로 연장된다. 게이트 절연층(140)은 예를 들어, 실리콘 산화물(SiO2), 실리콘 산질화물(SiON) 등의 절연성 물질로 이루어질 수 있다.
제1 및 제2 층간 절연층(152, 154)은 각각 더미 게이트 전극(160) 및 게이트 전극(170) 상에 배치된다. 제1 및 제2 층간 절연층(152, 154)은 게이트 절연층(140)과 동일하거나 다른 물질로 이루어질 수 있다. 예를 들어, 제1 및 제2 층간 절연층(152, 154)은 실리콘 산화물(SiO2)과 같은 산화물계 물질로 이루어질 수 있다.
더미 게이트 전극(160)은 드리프트 영역(110)의 상부에서, 게이트 절연층(140) 상에 배치된다. 더미 게이트 전극(160)은 전력 반도체 소자(100) 내에서 게이트 전극(170)과 동일한 기능을 수행하지 않는다. 더미 게이트 전극(160)은 제2 도전형 웰 영역들(120)의 상부로 연장되지 않고, 드리프트 영역(110)의 상부에만 국한되어 배치될 수 있다.
게이트 전극(170)은 더미 게이트 전극(160)의 상부에 배치된다. 게이트 전극(170)은 제1 도전형 웰 영역들(130)의 상부로부터 제2 도전형 웰 영역들(120)의 상부를 지나 드리프트 영역(110)의 상부로 연장되며, 더미 게이트 전극(160)이 배치된 영역에서는 더미 게이트 전극(160)의 상부로 연장된다. 특히, 게이트 전극(170)은 전력 반도체 소자(100)의 채널 영역이 형성되는 제1 도전형 웰 영역들(130)과 드리프트 영역(110) 사이의 제2 도전형 웰 영역들(120)의 상부 전체에 걸쳐 배치될 수 있다.
게이트 전극(170)은 제1 층간 절연층(152)에 의해 더미 게이트 전극(160)과 분리되도록 배치될 수 있다. 게이트 전극(170)은 제1 층간 절연층(152)을 사이에 두고, 더미 게이트 전극(160)의 측면의 적어도 일부 및 상면을 덮도록 배치될 수 있다.
게이트 전극(170)은 더미 게이트 전극(160)의 양측에서 드리프트 영역(110)의 상면에 경사진 방향을 따라 상부로 연장되는 영역인 절곡영역(CV)을 갖는다. 절곡영역(CV)에서, 더미 게이트 전극(160)과 마주하는 일 단은 제2 도전형 웰 영역(120)의 일 단으로부터 제1 길이(D1)만큼 드리프트 영역(110)을 향하여 이동된 지점과 일직선 상에 위치할 수 있다. 제1 길이(D1)는 제2 도전형 웰 영역(120)의 일 단으로부터 더미 게이트 전극(160)까지의 제2 길이(D2)보다 작은 범위에서 다양하게 선택될 수 있다.
더미 게이트 전극(160) 및 게이트 전극(170)은 도전성 물질로 이루어질 수 있으며, 서로 동일한 물질로 이루어지거나 서로 다른 물질로 이루어질 수 있다. 예를 들어, 더미 게이트 전극(160) 및 게이트 전극(170)은 도핑된 다결정 실리콘으로 이루어질 수 있다. 다만, 더미 게이트 전극(160)의 물질은 도전성 물질에 한정되는 것은 아니며, 일부 실시예들에서, 더미 게이트 전극(160)은 유전 물질을 포함할 수도 있을 것이다.
더미 게이트 전극(160)이 게이트 전극(170)의 하부에 배치됨으로써, 게이트 전극(170)과 드레인 전극인 제2 전극(190) 사이에는 발생하는 기생 커패시턴스가 감소될 수 있어, 전력 반도체 소자(100)의 고속 동작 특성이 저하되는 것을 방지할 수 있으며, 변위전류의 유입으로 인한 성능 저하를 방지할 수 있다.
또한, 더미 게이트 전극(160)은 소스 전극인 제1 전극(180)과 동일한 전압 상태에 있거나 플로팅될 수 있으므로, 전력 반도체 소자(100)의 게이트 절연층(140)의 파괴를 방지하고 차단 전압을 증가시킬 수 있다. 이에 대해서는 하기에 도 2a 및 도 2b를 참조하여 더욱 상세히 설명한다.
제1 전극(180)은 제2 도전형 웰 영역들(120) 및 제1 도전형 웰 영역들(130)과 연결되며, 소스 전극에 해당할 수 있다. 또한, 제1 전극(180)은 게이트 전극(170)의 상부에서 게이트 전극(170)을 둘러싸도록 배치될 수 있다.
제2 전극(190)은 기판(101)의 하면에 배치되어 기판(101)과 연결되며, 드레인 전극에 해당할 수 있다.
제1 및 제2 전극(180, 190)은 도전성 물질로 이루어질 수 있으며, 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo) 및 백금(Pt) 중 적어도 하나를 포함할 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 전력 반도체 소자를 설명하기 위한 개략적인 도면들이다.
도 2a에 도시된 것과 같이, 더미 게이트 전극(160)은 소스 전극인 제1 전극(180)과 전기적으로 연결되어 제1 전극(180)과 동일한 전압이 인가될 수 있다. 예를 들어, 더미 게이트 전극(160) 및 제1 전극(180)은 접지 상태일 수 있으나, 이에 한정되지는 않는다. 또는, 도 2b에 도시된 것과 같이, 더미 게이트 전극(160)은 제1 전극(180)이나 게이트 전극(170)에 연결되지 않고, 별도의 전압이 인가되지도 않는 플로팅 상태에 있을 수 있다.
전력 반도체 소자(100)의 차단 동작 모드(blocking operational mode)에서, 즉, 예를 들어 제2 전극(190)에 포지티브 전압이 인가되고 제1 전극(180)에 네거티브 또는 영 전압이 인가되고 게이트 전극(170)에 문턱 전압보다 작은 전압이 인가되어 스위칭이 되지 않은 경우, 드리프트 영역(110)과 제2 도전형 웰 영역들(120)의 계면 주위를 따라 공핍층이 형성된다. 이 때, 드리프트 영역(110)의 상부에서 전계가 집중되면 게이트 절연층(140)이 파괴될 수 있다. 하지만, 더미 게이트 전극(160)이 게이트 절연층(140)과 게이트 전극(170) 사이에 배치됨으로써, 게이트 절연층(140)의 하부에서 전계가 집중되는 것을 완화하고 공핍층의 곡률반경을 완화하여 이와 같은 게이트 절연층(140)의 파괴를 방지할 수 있으며, 차단 전압을 증가시킬 수 있다. 즉, 더미 게이트 전극(160)은 필드 플레이트(filed plate)와 유사한 기능을 수행할 수 있다.
도 3 내지 도 5는 본 발명의 일 실시예에 따른 전력 반도체 소자를 개략적으로 도시하는 단면도들이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 전력 반도체 소자(100a)는, 제1 도전형의 기판(101), 제1 도전형의 드리프트 영역(110), 제2 도전형 웰 영역들(120), 제1 도전형 웰 영역들(130), 게이트 절연층(140a), 더미 게이트 전극(160) 및 게이트 전극(170)을 포함한다.
게이트 절연층(140a)은 더미 게이트 전극(160)과 드리프트 영역(110) 사이의 제1 층(142) 및 제1 층(142)의 양측에 배치되는 제2 층들(144)을 포함한다. 제1 층(142)은 제1 두께(T1)를 갖고, 제2 층(144)은 제1 두께(T1)보다 두꺼운 제2 두께(T2)를 갖는다. 따라서, 더미 게이트 전극(160)의 하면은 게이트 전극(170)의 하면과 공면을 이루지 않으며, 게이트 전극(170)의 하면보다 낮은 높이에 위치할 수 있다. 이 경우, 상대적으로 얇은 제1 층(142)으로 인하여 하부의 드리프트 영역(110)에서의 전계 집중이 더욱 완화되어, 전력 반도체 소자(100a)의 차단 전압을 더욱 증가시킬 수 있다.
다만, 여러 실시예들이 이에 한정되는 것은 아니며, 일부 실시예들에서, 더미 게이트 전극(160)의 하면은 게이트 전극(170)의 하면보다 높은 위치에 위치할 수도 있다. 즉, 제1 층(142)이 제2 층들(144)보다 두꺼울 수 있다. 이러한 더미 게이트 전극(160)의 높이는 제1 층(142) 및 제1 층간 절연층(152)의 두께와 유전율, 및 전력 반도체 소자(100a)의 구동 조건 등을 고려하여 소자 특성에 맞도록 선택될 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 전력 반도체 소자(100b)는, 제1 도전형의 기판(101), 제1 도전형의 드리프트 영역(110), 제2 도전형 웰 영역들(120), 제1 도전형 웰 영역들(130), 게이트 절연층(140), 더미 게이트 전극(160) 및 게이트 전극(170a)을 포함한다.
본 실시예의 게이트 전극(170a)은 더미 게이트 전극(160)의 측면을 따라서 드리프트 영역(110)의 상면에 수직하게 상부로 연장되는 절곡영역(CV)을 갖는다. 이 경우에도, 절곡영역(CV)에서 더미 게이트 전극(160)과 마주하는 측면은 제2 도전형 웰 영역들(120)의 상부가 아니라 드리프트 영역(110)의 상부에 위치할 수 있다.
다만, 여러 실시예들이 이에 한정되는 것은 아니며, 일부 실시예들에서, 게이트 전극(170a)의 더미 게이트 전극(160)의 상부로 연장되는 영역과 더미 게이트 전극(160)의 상부에 배치되는 영역 사이의 각도(θ)는 다양하게 변경될 수 있다. 예를 들어, 상기 각도(θ)는 예각뿐 아니라 둔각일 수도 있다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 전력 반도체 소자(100c)는, 제1 도전형의 기판(101), 제1 도전형의 드리프트 영역(110), 제2 도전형 웰 영역들(120), 제1 도전형 웰 영역들(130), 게이트 절연층(140), 더미 게이트 전극(160) 및 게이트 전극(170b)을 포함한다.
본 실시예의 게이트 전극(170b)은 동일한 높이에서 연장되는 상면을 가질 수 있다. 따라서, 게이트 전극(170b)은 도 1의 실시예에서와 같이 일정한 두께를 갖지 않고, 더미 게이트 전극(160)의 상부에서 상대적으로 얇은 두께를 가질 수 있다.
일부 실시예들에서, 게이트 전극(170b)은 더미 게이트 전극(160)과 이격되어 배치되는 범위에서 다양한 형상을 갖도록 변형될 수 있다.
도 6은 본 발명의 일 실시예에 따른 전력 반도체 소자를 개략적으로 도시하는 단면도이다. 이하에서, 도 1과 동일하게 지칭되는 구성요소에 대해서는 다른 기재가 없는 한 도 1을 참조한 설명이 동일하게 적용될 수 있으며, 중복되는 설명은 생략한다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 전력 반도체 소자(200)는, 제1 도전형의 드리프트 영역(210), 드리프트 영역(210) 하부의 제2 도전형 반도체층(295), 제2 도전형 웰 영역들(220), 제1 도전형 웰 영역들(230), 게이트 절연층(240), 더미 게이트 전극(260) 및 게이트 전극(270)을 포함한다. 전력 반도체 소자(200)는 제1 및 제2 층간 절연층(252, 254), 제1 전극(280), 및 제2 전극(290)을 더 포함할 수 있다. 본 실시예의 전력 반도체 소자(200)는 IGBT일 수 있다.
드리프트 영역(210)은 저농도의 제1 도전형, 예를 들어 N-형 반도체층일 수 있다.
제2 도전형 반도체층(295)은 드리프트 영역(210)과 제2 전극(290)의 사이에 배치된다. 제2 도전형 반도체층(295)은 예를 들어 P형 반도체층일 수 있다. 제2 도전형 반도체층(295)은 전력 반도체 소자(200)의 콜렉터(collector) 영역으로 기능할 수 있다.
제2 도전형 웰 영역들(220)은 드리프트 영역(210)의 상면으로부터 드리프트 영역(210) 내로 소정 깊이로 연장되어 배치된다. 제1 도전형 웰 영역들(230)과 드리프트 영역(210)의 사이의 제2 도전형 웰 영역들(220)에는 전력 반도체 소자(200)의 채널 영역이 형성될 수 있다.
제1 도전형 웰 영역들(230)은 제2 도전형 웰 영역들(220) 각각의 상면으로부터 제2 도전형 웰 영역들(220) 내로 연장되어 배치된다. 제1 도전형 웰 영역들(230)은 전력 반도체 소자(200)의 에미터(emitter) 영역으로 기능할 수 있다.
게이트 절연층(240)은 드리프트 영역(210)의 상면에 배치되며, 제1 도전형 웰 영역들(230)의 일부의 상면으로 연장된다.
제1 및 제2 층간 절연층(252, 254)은 각각 더미 게이트 전극(260) 및 게이트 전극(270) 상에 배치된다.
더미 게이트 전극(260)은 드리프트 영역(210)의 상부에서, 게이트 절연층(240) 상에 배치된다. 더미 게이트 전극(260)은 제2 도전형 웰 영역들(220)의 상부로 연장되지 않고, 드리프트 영역(210)의 상부에만 국한되어 배치될 수 있다.
게이트 전극(270)은 더미 게이트 전극(260)의 상부에 배치된다. 게이트 전극(270)은 제1 도전형 웰 영역들(230)의 상부로부터 드리프트 영역(210)의 상부로 연장되며, 더미 게이트 전극(260)이 배치된 영역에서는 더미 게이트 전극(260)의 상부로 연장된다.
제1 전극(280)은 제2 도전형 웰 영역들(220) 및 제1 도전형 웰 영역들(230)과 연결되며, 에미터 전극에 해당할 수 있다. 제2 전극(290)은 제2 도전형 반도체층(295)과 연결되며, 콜렉터 전극에 해당할 수 있다.
이상의 실시예들에서는, 전력 반도체 소자로 MOSFET 및 IGBT를 예로 설명하였으나, 여러 실시예들이 이에 한정되는 것은 아니며, 예컨대 사이리스터(thyristor)를 포함하는 다른 형태의 전력용 스위칭 기술에도 적용될 수 있을 것이다.
전력 반도체 소자의 제조 방법
도 7a 내지 도 7h는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조 방법을 개략적으로 나타내는 주요 단계별 단면도들이다.
도 7a를 참조하면, 기판(101)에 드리프트 영역(110) 및 제2 도전형 웰 영역들(120)을 형성한다.
기판(101)은 반도체 웨이퍼와 같은 반도체 기판일 수 있다. 기판(101)은 제1 도전형 불순물을 포함하는 반도체층으로, 예를 들어, N+ 반도체층일 수 있다.
먼저, 드리프트 영역(110)이 기판(101)의 상부에 소정 두께로 형성된다. 드리프트 영역(110)은 N- 반도체층일 수 있다.
드리프트 영역(110)은 예를 들어, 기판(101) 상에 에피택셜 성장 (epitaxial growth)에 의해 형성될 수 있다. 또는, N- 반도체층인 베이스 기판을 준비하고, 상기 베이스 기판의 하면으로부터 제1 도전형 불순물을 주입하여 기판(101)에 해당하는 영역을 형성함으로써, 드리프트 영역(110)을 정의할 수도 있다.
다음으로, 제2 도전형 웰 영역들(120)을 드리프트 영역(110)의 상면으로부터 소정 깊이로 형성한다. 제2 도전형 웰 영역들(120)은 P형 반도체층일 수 있다.
제2 도전형 웰 영역들(120)은 별도의 패터닝된 마스크층을 이용하여 드리프트 영역(110)의 중앙부를 덮은 후, 상면으로부터 제2 도전형 불순물을 이온 주입하여 형성할 수 있다. 또는, 드리프트 영역(110)의 일부를 리세스(recess)한 후, 선택적 에피택셜 성장(Selective Epitaxial Growth, SEG)을 이용하여 제2 도전형 웰 영역들(120)을 형성할 수도 있다.
도 7b를 참조하면, 제2 도전형 웰 영역들(120) 내에 각각 제1 도전형 웰 영역들(130)을 형성한다.
제1 도전형 웰 영역들(130)은 제2 도전형 웰 영역들(120)의 상면으로부터 소정 깊이로 형성한다. 제1 도전형 웰 영역들(130)은 드리프트 영역(110)보다 고농도의 불순물을 포함하는 N+형 반도체층일 수 있다.
제1 도전형 웰 영역들(130)은 별도의 패터닝된 마스크층을 이용하여 형성하려는 영역을 노출시킨 후, 상면으로부터 제1 도전형 불순물을 이온 주입하여 형성할 수 있다. 또는, 제2 도전형 웰 영역들(120)의 일부를 리세스한 후, SEG에 의하여 형성할 수도 있다.
도 7c를 참조하면, 드리프트 영역(110)의 상면을 덮는 게이트 절연층(140)을 형성한다.
게이트 절연층(140)은 제1 도전형 웰 영역들(130)의 일부를 덮으며, 제2 도전형 웰 영역들(120)을 지나 드리프트 영역(110) 상으로 연장된다.
게이트 절연층(140)은 원자층 증착법(Atomic Layer Deposition, ALD), 화학기상 증착법(Chemical Vapor Deposition, CVD), 물리기상 증착법(Physical Vapor Deposition, PVD)와 같은 증착 공정을 이용하거나, 산화(oxidation) 공정을 이용하여 형성할 수 있다. 게이트 절연층(140)은 포토리소그래피 공정 및 식각 공정을 이용하여 패터닝함으로써, 해당 영역에만 형성할 수 있다. 또는, 후속에서 제2 층간 절연층(154)의 패터닝 시 같이 패터닝하여 형성할 수도 있다.
도 7d를 참조하면, 게이트 절연층(140) 상에 더미 게이트 전극(160)을 형성한다.
더미 게이트 전극(160)은 예를 들어, CVD 등을 이용하여 도전성 물질을 증착한 후, 드리프트 영역(110)의 상부에만 잔존하도록 패터닝하여 형성할 수 있다.
더미 게이트 전극(160)은 예를 들어, 다결정 실리콘으로 이루어질 수 있으나, 이에 한정되지는 않는다.
도 7e를 참조하면, 더미 게이트 전극(160) 상에 제1 층간 절연층(152)을 형성한다.
제1 층간 절연층(152)은 더미 게이트 전극(160)의 하면 및 상면을 덮도록 형성한다. 절연성 물질을 증착한 후 제1 층간 절연층(152)이 형성되어야 하는 영역 이외의 영역에 형성된 상기 절연성 물질을 제거하거나, 마스크층을 먼저 형성하고 상기 절연성 물질을 증착한 후 리프트 오프(lift-off) 방식을 이용하여 제1 층간 절연층(152)을 형성할 수 있다.
제1 층간 절연층(152)은 게이트 절연층(140)과 동일한 물질로 이루어지거나 다른 물질로 이루어질 수 있다.
도 3의 전력 반도체 소자(100a)를 제조하는 경우, 제1 층(142)의 양측에 상기 절연성 물질을 일부 잔존시켜 제2 층(144)의 적어도 일부를 이루도록 할 수 있다.
도 7f를 참조하면, 제1 층간 절연층(152) 상에 게이트 전극(170)을 형성한다.
게이트 전극(170)은 예를 들어, CVD 등을 이용하여 도전성 물질을 증착한 후, 패터닝하여 형성할 수 있다.
게이트 전극(170)은 예를 들어, 다결정 실리콘으로 이루어질 수 있으나, 이에 한정되지는 않는다.
도 7g를 참조하면, 게이트 전극(170)을 덮는 제2 층간 절연층(154)을 형성한다.
제2 층간 절연층(154)은 게이트 절연층(140) 및 게이트 전극(170)을 덮도록 형성한다. 제2 층간 절연층(154)은 패터닝 공정 또는 리프트 오프 공정을 이용하여 형성할 수 있다. 게이트 절연층(140)이 패터닝되지 않은 경우, 본 단계에서 제2 층간 절연층(154)과 함께 패터닝할 수도 있다.
제2 층간 절연층(154)은 제1 층간 절연층(152)과 동일한 물질로 이루어지거나 다른 물질로 이루어질 수 있다.
도 7h를 참조하면, 제2 층간 절연층(154)을 덮는 제1 전극(180)을 형성한다.
제1 전극(180)은 노출된 제2 도전형 웰 영역들(120) 및 제1 도전형 웰 영역들(130)과 연결되도록 형성될 수 있으며, 제2 층간 절연층(154)의 상부에서 연결되어 하나의 층으로 형성될 수 있다.
제1 전극(180)은 예를 들어, 알루미늄(Al)으로 이루어질 수 있으며, PVD에 의해 형성될 수 있다.
다음으로, 도 1을 함께 참조하면, 기판(101)의 하부에 제2 전극(190)을 형성한다.
제2 전극(190)은 기판(101)의 하면을 덮도록 형성될 수 있다. 제2 전극(190)은 예를 들어, 알루미늄(Al)으로 이루어질 수 있으며, PVD에 의해 형성될 수 있다.
한편, 본 개시에서 사용된 "일 실시예(example)"라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일부 실시예들에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
또한, 본 개시에서 사용된 용어는 단지 일 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 설명에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다.
100: 전력 반도체 소자
101: 기판
110: 드리프트 영역
120: 제2 도전형 웰 영역
130: 제1 도전형 웰 영역
140: 게이트 절연층
152: 제1 층간 절연층
154: 제2 층간 절연층
160: 더미 게이트 전극
170: 게이트 전극
180: 제1 전극
190: 제2 전극
101: 기판
110: 드리프트 영역
120: 제2 도전형 웰 영역
130: 제1 도전형 웰 영역
140: 게이트 절연층
152: 제1 층간 절연층
154: 제2 층간 절연층
160: 더미 게이트 전극
170: 게이트 전극
180: 제1 전극
190: 제2 전극
Claims (16)
- 제1 도전형의 드리프트 영역;
상기 드리프트 영역의 상면으로부터 내부로 연장되어 배치되며, 서로 이격되어 배치되는 제2 도전형 웰 영역들;
상기 제2 도전형 웰 영역들 각각의 상면으로부터 내부로 연장되어 배치되는 제1 도전형 웰 영역들;
상기 드리프트 영역 상에 배치되는 게이트 절연층;
상기 드리프트 영역의 상부에서, 상기 게이트 절연층 상에 배치되는 더미 게이트 전극; 및
상기 제2 도전형 웰 영역들의 상부에서, 상기 게이트 절연층 상에 배치되며, 상기 더미 게이트 전극의 상부로 연장되는 게이트 전극을 포함하고,
상기 게이트 전극은 상기 더미 게이트 전극의 상부로 연장되도록 상기 더미 게이트 전극의 측면을 따라 절곡되는 절곡영역을 가지며, 상기 절곡영역에서 상기 더미 게이트 전극과 마주하는 일 단은, 상기 드리프트 영역의 상부에 위치하는 전력 반도체 소자.
- 제1 항에 있어서,
상기 더미 게이트 전극 상에 배치되는 제1 층간 절연층을 더 포함하고,
상기 더미 게이트 전극은 제1 층간 절연층에 의해 상기 게이트 전극과 분리되는 전력 반도체 소자.
- 제2 항에 있어서,
상기 게이트 전극은 상기 제1 층간 절연층을 사이에 두고, 상기 더미 게이트 전극의 측면 및 상면을 덮도록 배치되는 전력 반도체 소자.
- 삭제
- 삭제
- 제1 항에 있어서,
상기 절곡영역에서, 상기 게이트 전극은 상기 드리프트 영역의 상면에 수직하거나 경사지도록 상부로 연장되는 전력 반도체 소자.
- 제1 항에 있어서,
상기 게이트 전극은 하나의 상기 제1 도전형 웰 영역의 상부로부터 다른 상기 제1 도전형 웰 영역의 상부로 연장되는 전력 반도체 소자.
- 제1 항에 있어서,
상기 더미 게이트 전극은 상기 제2 도전형 웰 영역들의 상부로 연장되지 않고 상기 드리프트 영역의 상부에만 배치되는 전력 반도체 소자.
- 제1 항에 있어서,
상기 더미 게이트 전극의 하면은 상기 게이트 전극의 하면과 공면인 전력 반도체 소자.
- 제1 항에 있어서,
상기 더미 게이트 전극의 하면은 상기 게이트 전극의 하면보다 높거나 낮게 위치하는 전력 반도체 소자.
- 제1 항에 있어서,
상기 게이트 전극 상에 배치되는 제2 층간 절연층; 및
상기 제2 층간 절연층 상에 배치되며, 상기 제1 도전형 웰들 및 상기 제2 도전형 웰들과 연결되는 제1 전극을 더 포함하는 전력 반도체 소자.
- 제11 항에 있어서,
상기 더미 게이트 전극은 상기 제1 전극과 전기적으로 연결되는 전력 반도체 소자.
- 제1 항에 있어서,
상기 더미 게이트 전극은 플로팅(floating) 상태인 전력 반도체 소자.
- 제1 항에 있어서,
상기 드리프트 영역의 하부에 배치되며 고농도의 제1 도전형 불순물을 포함하는 고농도 반도체층; 및
상기 고농도 반도체층의 하부에 배치되는 제2 전극을 더 포함하는 전력 반도체 소자.
- 제1 도전형 반도체층;
상기 제1 도전형 반도체층의 상부에 상면이 노출되도록 매립되어 배치되는 제2 도전형 웰 영역들;
상기 제2 도전형 웰 영역들 각각의 상부에 상면이 노출되도록 매립되어 배치되는 제1 도전형 웰 영역들;
상기 제1 도전형 반도체층 상에 배치되는 게이트 절연층;
상기 제1 도전형 반도체층의 상부에서, 상기 게이트 절연층 상에 배치되는 제1 게이트 전극; 및
상기 제1 게이트 전극의 상부에 배치되며, 상기 제2 도전형 웰 영역들의 상부로 연장되는 제2 게이트 전극을 포함하고,
상기 제2 게이트 전극은, 상기 제2 도전형 웰 영역들의 상부에서 상기 제1 게이트 전극의 상부로 연장되는 영역에서 절곡되는 절곡영역을 가지며, 상기 절곡영역에서 상기 제1 게이트 전극과 마주하는 일 단은, 상기 제1 도전형 반도체층 상에 위치하는 전력 반도체 소자.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150088179A KR102117467B1 (ko) | 2015-06-22 | 2015-06-22 | 전력 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150088179A KR102117467B1 (ko) | 2015-06-22 | 2015-06-22 | 전력 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160150349A KR20160150349A (ko) | 2016-12-30 |
| KR102117467B1 true KR102117467B1 (ko) | 2020-06-01 |
Family
ID=57737139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150088179A KR102117467B1 (ko) | 2015-06-22 | 2015-06-22 | 전력 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102117467B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864221B (zh) * | 2019-11-27 | 2022-04-15 | 苏州东微半导体股份有限公司 | 半导体超结功率器件 |
| KR102334328B1 (ko) * | 2020-05-28 | 2021-12-02 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR102308153B1 (ko) * | 2020-06-09 | 2021-10-05 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| DE102021113470A1 (de) | 2020-05-26 | 2021-12-02 | Hyundai Mobis Co., Ltd. | Leistungshalbleitervorrichtung und verfahren zur herstellung davon |
| KR102369053B1 (ko) * | 2020-06-12 | 2022-03-02 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR102314770B1 (ko) * | 2020-06-02 | 2021-10-20 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR102309431B1 (ko) * | 2020-06-05 | 2021-10-05 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR102314771B1 (ko) * | 2020-06-11 | 2021-10-20 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR102334327B1 (ko) * | 2020-05-28 | 2021-12-02 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR102308154B1 (ko) * | 2020-06-09 | 2021-10-05 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100193118B1 (ko) * | 1996-04-13 | 1999-06-15 | 김충환 | 전력용 트랜지스터 및 그 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283710A (ja) * | 1991-12-06 | 1993-10-29 | Intel Corp | 高電圧ｍｏｓトランジスタ及びその製造方法 |
-
2015
- 2015-06-22 KR KR1020150088179A patent/KR102117467B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100193118B1 (ko) * | 1996-04-13 | 1999-06-15 | 김충환 | 전력용 트랜지스터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160150349A (ko) | 2016-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102117467B1 (ko) | 전력 반도체 소자 | |
| TWI580035B (zh) | A semiconductor device, and a method of manufacturing a semiconductor device | |
| US8541834B2 (en) | Semiconductor device and method for manufacturing same | |
| US8704292B2 (en) | Vertical capacitive depletion field effect transistor | |
| US20130134505A1 (en) | Semiconductor device for power and method of manufacture thereof | |
| WO2016152058A1 (ja) | 半導体装置 | |
| US20140209999A1 (en) | Semiconductor device | |
| US20160240614A1 (en) | Semiconductor device and semiconductor package | |
| US20200295150A1 (en) | Semiconductor device | |
| JP2019165206A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| CN102097323A (zh) | 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法 | |
| EP3005419A1 (en) | Trench shield connected jfet | |
| US20130341714A1 (en) | Semiconductor device having power metal-oxide-semiconductor transistor | |
| JP2014135494A (ja) | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 | |
| US9660071B2 (en) | Semiconductor device | |
| US9929259B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
| JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
| CN110071169A (zh) | 具有体接触与介电间隔部的半导体器件及对应的制造方法 | |
| US20170200822A1 (en) | Double gate trench power transistor and manufacturing method thereof | |
| US20200312997A1 (en) | Semiconductor device | |
| JP2019176104A (ja) | スイッチング素子 | |
| US20230290815A1 (en) | Trench-gate transistor device | |
| JP2007053226A (ja) | 半導体装置およびその製造方法 | |
| KR20160088074A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN106601811B (zh) | 沟槽式功率晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |