DE102011086733A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102011086733A1
DE102011086733A1 DE102011086733A DE102011086733A DE102011086733A1 DE 102011086733 A1 DE102011086733 A1 DE 102011086733A1 DE 102011086733 A DE102011086733 A DE 102011086733A DE 102011086733 A DE102011086733 A DE 102011086733A DE 102011086733 A1 DE102011086733 A1 DE 102011086733A1
Authority
DE
Germany
Prior art keywords
trench
layer
region
semiconductor device
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011086733A
Other languages
English (en)
Other versions
DE102011086733B4 (de
Inventor
Atsushi Narazaki
Hisaaki Yoshida
Kazuaki HIGASHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011086733A1 publication Critical patent/DE102011086733A1/de
Application granted granted Critical
Publication of DE102011086733B4 publication Critical patent/DE102011086733B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung umfasst einen Graben (5), der sich von einer Oberfläche einer P-Basisschicht (4) zu einer Oberfläche einer P-Wannenschicht (3) erstreckt. Der Graben (5) weist einen Grabenendabschnitt (8) auf, der in der Oberfläche der P-Wannenschicht (3) und in einer Richtung, in welcher sich der Graben (5) erstreckt, definiert ist. Der Graben (5) weist erste und zweite Bereiche auf. Der erste Bereich erstreckt sich vom Grabenendabschnitt (8) aus, um in die Oberfläche der P-Basisschicht (4) in der Nähe einer Grenze zwischen der P-Basisschicht (4) und der P-Wannenschicht (3) zu gelangen. Der zweite Bereich erstreckt sich in der Oberfläche der P-Basisschicht (4) von einem Endabschnitt des ersten Bereichs aus. Eine Grabenbreite ist im ersten Bereich größer als im zweiten Bereich.

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung und insbesondere einen Abschlussbereich einer Leistungshalbleitervorrichtung mit einer Grabengatestruktur.
  • Leistungshalbleitervorrichtungen wurden als Halbleitervorrichtungen in Inverterschaltungen bzw. Wechselrichter und Konverterschaltungen für Motorsteuerungen als Antwort auf industrielle Bedürfnisse eingesetzt. Diese Halbleitervorrichtungen wurden in den vergangenen Jahren auch häufig bei der Windkrafterzeugung und bei photovoltaischen Energieerzeugungssystemen als Antwort auf ein gestiegenes Umweltbewusstsein eingesetzt.
  • Speziell für Leistungs-MOSFETs, die in Energieversorgungsschaltungen und schaltenden Energieversorgungsschaltungen eingesetzt werden, wurden eine Hochgeschwindigkeits-Schaltleistung und eine Verringerung des Einschaltwiderstands verlangt.
  • Als ein technischer Trend für die Verringerung des Einschaltwiderstands von Leistungs-MOSFETs wurden bei der Waferverarbeitung Strukturen verfeinert, um die Dichte von Transistorzellen zu erhöhen. Eine Grabengatestruktur wurde eingesetzt, um die Dichte der Transistorzellen zu erhöhen (siehe japanisches Patent 3904548 ).
  • Eine Verringerung der Gatekapazität wurde gefordert, um ein Schalten mit hoher Geschwindigkeit zu verwirklichen. Um die Gatekapazität zu verringern, sollte die Öffnungsbreite eines Grabens kleiner gemacht werden oder ein Graben sollte flacher gemacht werden. Eine Verringerung der Gatekapazität wird auch durch Verwendung von Streifengräben zusätzlich zu Gittergräben bzw. Maschengräben erreicht.
  • Eine Feinbearbeitungstechnik unter Einsatz eines Excimer-Steppers wurde eingesetzt, um eine Grabenstruktur feiner zu machen. Dabei wird ein Endabschnitt des Grabens spitz zulaufend mit einer geringeren Breite einer Struktur.
  • Ein Gateoxidfilm kann nicht einheitlich gemacht werden, wenn er in einem Graben mit einem solchen spitz zulaufenden Endabschnitt ausgebildet wird, was zu einer Verringerung der dielektrischen Festigkeit führt.
  • Ein starkes elektrisches Feld wird an den Endabschnitt eines Grabens angelegt, wenn eine Spannung zwischen einer Source und einer Drain angelegt wird, wobei ein Gate und die Source kurzgeschlossen werden, was zu einer instabilen Bedingung führt, die beispielsweise durch Oszillation einer Durchbruchspannung verursacht wird.
  • Es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung mit einer Grabengatestruktur anzugeben, welche eine Verringerung der dielektrischen Festigkeit eines Gateoxidfilms und eine Oszillation einer Durchbruchspannung verringern kann, indem das Layout und die Form eines Grabenendabschnitts entwickelt werden.
  • Diese Aufgabe wird durch eine Halbleitervorrichtung nach Anspruch 1 gelöst. Fortbildungen sind in den Unteransprüchen angegeben.
  • Eine Halbleitervorrichtung der Erfindung umfasst eine Driftschicht eines ersten Leitfähigkeitstyps, die auf einem Halbleitersubstrat des ersten Leitfähigkeitstyps ausgebildet ist, eine Basisschicht eines zweiten Leitfähigkeitstyps, die selektiv in einer Oberfläche der Driftschicht ausgebildet ist, eine Wannenschicht des zweiten Leitfähigkeitstyps, die in der Oberfläche der Driftschicht ausgebildet ist, wobei die Wannenschicht der Basisschicht benachbart ist, einen Graben, der sich von der Oberfläche der Basisschicht zu einer Oberfläche der Wannenschicht erstreckt, wobei der Graben einen Grabenendabschnitt aufweist, der in der Oberfläche der Wannenschicht und in einer Richtung, in welcher sich der Graben erstreckt, definiert ist, und eine Gateelektrode, die selektiv auf der Driftschicht ausgebildet ist, in welcher der Graben ausgebildet ist. Der Graben weist erste und zweite Bereiche auf. Der erste Bereich erstreckt sich vom Grabenendabschnitt, um in die Oberfläche der Basisschicht in der Nähe einer Grenze zwischen der Basisschicht und der Wannenschicht zu gelangen. Der zweite Bereich erstreckt sich in der Oberfläche der Basisschicht von einem Endabschnitt des ersten Bereichs aus. Eine Grabenbreite ist im ersten Bereich größer als im zweiten Bereich.
  • Die Halbleitervorrichtung der Erfindung verhindert, dass der Grabenendabschnitt spitz zuläuft, wodurch eine Verringerung der dielektrischen Festigkeit eines Gateoxidfilms, d. h. einer Gateoxidschicht und eine Oszillation einer Durchbruchspannung verhindert wird.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung gehen deutlich aus der folgenden detaillierten Beschreibung der Erfindung zusammen mit den beigefügten Zeichnungen hervor.
  • Beschreibung der Ausführungsformen
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Draufsicht auf eine Halbleitervorrichtung einer ersten Ausführungsform;
  • 2 ist eine Schnittansicht der Halbleitervorrichtung der ersten Ausführungsform entlang einer Linie G-G' von 1;
  • 3 ist eine Schnittansicht der Halbleitervorrichtung der ersten Ausführungsform entlang einer Linie H-H' von 1;
  • 4 zeigt vergrößert einen Bereich I von 1 in der Halbleitervorrichtung der ersten Ausführungsform;
  • 5 zeigt die Starke eines elektrischen Felds, welches an einen Grabenendabschnitt der Halbleitervorrichtung der ersten Ausführungsform angelegt wird;
  • 6 zeigt eine Wellenform eines Gateleckstroms bei der Halbleitervorrichtung der ersten Ausführungsform;
  • 7 zeigt die Wellenform einer Drain-Durchbruchspannung bei der Halbleitervorrichtung der ersten Ausführungsform;
  • 8 ist eine Draufsicht auf einen Grabenendbereich der Halbleitervorrichtung der ersten Ausführungsform;
  • 9 ist eine Draufsicht auf eine Halbleitervorrichtung einer Basistechnik;
  • 10 ist eine Schnittansicht der Halbleitervorrichtung der Basistechnik entlang einer Linie A-A' von 9;
  • 11 ist eine Schnittansicht der Halbleitervorrichtung der Basistechnik entlang einer Linie B-B' von 9;
  • 12 zeigt vergrößert einen Bereich C von 9 bei der Halbleitervorrichtung der Basistechnik;
  • 13 zeigt die Halbleitervorrichtung der Basistechnik, wobei Elektrodenanschlüsse hinzugefügt sind,
  • 14 zeigt die Stärke eines elektrischen Feldes, das an einem Grabenendabschnitt der Halbleitervorrichtung der Basistechnik angelegt wird;
  • 15 zeigt die Wellenform eines Gateleckstroms bei der Halbleitervorrichtung der Basistechnik; und
  • 16 zeigt die Wellenform einer Drain-Durchbruchspannung bei der Halbleitervorrichtung der Basistechnik.
  • Ausführungsform zum Ausführen der Erfindung
  • A. Erste Ausführungsform
  • 9 ist eine Draufsicht auf einen Grabenabschlussbereich eines Leistungs-MOSFETs mit einer Grabengatestruktur gemäß einer Basistechnik in Bezug auf die Erfindung. Aus Gründen der Deutlichkeit der Darstellung sind eine Gateelektrode 107 und eine Sourceelektrode 110 teilweise gezeigt und ein N+-Sourcebereich ist nicht gezeigt.
  • Wie in 9 gezeigt ist, ist eine Mehrzahl an Gräben 105 sowohl in einer P-Wannenschicht 103 als auch einer P-Basisschicht 104 angeordnet. Eine Mehrzahl an Sourcekontakten 109 ist zwischen den Gräben 105 ausgebildet, um sowohl die P-Wannenschicht 103 als auch die P-Basisschicht 104 zu bedecken (namentlich, um ein gestuftes P-Wannenteil 12 zu überbrücken).
  • Die Gateelektrode 107 ist dafür ausgebildet, die P-Wannenschicht 103 und die Gräben 105 zu bedecken. Die Sourceelektrode 110 ist dafür ausgebildet, die P-Basisschicht 104, die Sourcekontakte 109, einen Teil der P-Wannenschicht 103 und Teile der Gräben 105 zu bedecken.
  • 10 ist eine Schnittansicht eines Grabenbereichs entlang einer Linie A-A' von 9 und 11 ist eine Schnittansicht eines Silizium-Mesabereichs entlang einer Linie B-B' von 9.
  • Wie in 11 gezeigt ist (Schnittansicht entlang der Linie B-B'), sind die P-Wannenschicht 103 und die P-Basisschicht 104 einander benachbart in einer Oberfläche einer N-Driftschicht 102 niedriger Konzentration angeordnet, welche auf einem N-Substrat 101 hoher Konzentration ausgebildet ist. Wie in 10 gezeigt ist (Schnittansicht entlang der Linie A-A'), erstreckt sich der Graben 105 von einem Bereich aus, in welchem die P-Basisschicht 104 ausgebildet ist, zu einem Bereich, in welchem die P-Wannenschicht 103 ausgebildet ist. Der Graben 105 weist einen Grabenendabschnitt 111 auf, der in der P-Wannenschicht 103 ausgebildet ist und der eine Abschlussstruktur ist, die in der Richtung definiert bzw. begrenzt ist, in welcher sich der Graben 105 erstreckt.
  • Ein Gateoxidfilm 106 ist auf der Innenwand des Grabens 105 ausgebildet. Die Gateelektrode 107 aus Polysilizium mit hochdotiertem Phosphor ist innerhalb des Gateoxidfilms 106 ausgebildet.
  • Wie in den 10 und 11 gezeigt ist, ist darüber hinaus ein Zwischenschicht-Isolationsfilm 108 ausgebildet, um die gesamte Hauptoberfläche zu bedecken. Darüber hinaus ist der Sourcekontakt 109 selektiv ausgebildet, um sowohl die P-Wannenschicht 103 als auch die P-Basisschicht 104 im Silizium-Mesabereich (siehe 11) zu bedecken.
  • Die Sourceelektrode 110 aus Aluminium oder Aluminium-Silizium, die mit dem Sourcekontakt 109 verbunden ist, ist darüber hinaus in einer oberen Schicht ausgebildet.
  • 12 ist eine Draufsicht auf einen Bereich C, in welchem die Grabenendabschnitte 111 vergrößert gezeigt sind. Wenn eine feine Grabenstruktur, beispielsweise mit einer Grabenbreite von 0,25 μm oder kleiner, eingesetzt wird, ist die Auflösung der Grabenendabschnitte 111 während der Photolithographie verringert. Auch wird die Grabenstruktur fein und so laufen die Grabenendabschnitte 111 spitz zu.
  • Als Ergebnis davon wird der Gateoxidfilm 106 an den Grabenendabschnitten 111 dünner als an flachen Grabenabschnitten 112.
  • 13 ist eine Schnittansicht, welche zeigt, wie Gate-, Source- und Drain-Anschlüsse zur Feingrabenstruktur von 10 hinzugefügt werden. Ein Bereich D entspricht einem Gateaufnahmeteil des Grabenendbereichs 111 von 12. Ein Bereich E entspricht einem Grabenbodenteil des Grabenendabschnitts 111. Wie in 13 gezeigt ist, macht die Ausbildung der Feingrabenstruktur den Gateoxidfilm 106 in einem Bereich zwischen den Bereichen D und E dünn.
  • Um die dielektrische Festigkeit des Gates zu messen, wird eine Spannung (Vg) zwischen einem Gate und einer Source angelegt, wobei die Source und eine Drain kurzgeschlossen werden, und ein resultierender Strom (Ig) wird gemessen. Um eine Durchbruchspannung zwischen der Drain und der Source zu messen, wird eine Spannung (Vd) an die Drain angelegt, wobei das Gate und die Source kurzgeschlossen werden, und der resultierende Drainstrom (Id) wird gemessen. Dieser Drainstrom wird auch Leckstrom genannt.
  • 14 zeigt die Stärke eines elektrischen Feldes, welches an den Grabenendabschnitt 111 angelegt wird, wenn die dielektrische Festigkeit des Gates gemessen wird. Wie in 14 gezeigt ist, konzentrieren sich elektrische Felder aus vielen Richtungen im Grabenendabschnitt 111. So ist der Grabenendabschnitt 111 einem stärkeren elektrischen Feld ausgesetzt als der flache Grabenabschnitt 112.
  • Als Ergebnis davon nimmt der Leckstrom zu, wenn ein elektrisches Feld, das an das Gate angelegt wird, größer wird als etwa 3 MV/cm, wie in 15 gezeigt ist. 15 zeigt das Verhältnis zwischen einem elektrischen Feld, das angelegt ist, und einem Leckstrom, wobei die horizontale Achse das elektrische Feld [MV/cm], das an das Gate angelegt ist, repräsentiert und die vertikale Achse den Leckstrom [A] repräsentiert.
  • Es wurde auch herausgefunden, dass ein starkes elektrisches Feld, das an den Grabenendbereich 111 während der Messung einer Durchbruchspannung zwischen der Drain und der Source angelegt wird, eine Oszillation der Durchbruchspannung erzeugt. 16 zeigt die Wechselspannungshalbwelle einer Durchbruchspannung, gemessen in einem MOSFET-Chip mit einer Durchbruchspannung von 86 Volt. Die Wellenform von 16 wird aufgrund von Oszillation eines Avalanche-Durchbruchstroms instabil. In 16 repräsentiert die horizontale Achse eine Drain-Durchbruchspannung [V] und die vertikale Achse repräseniert einen Drainstrom [A].
  • Eine Halbleitervorrichtung, welche die vorstehenden Probleme lösen kann, wird in einer nachstehenden Ausführungsform beschrieben.
  • A-1. Struktur
  • 1 ist eine Draufsicht auf einen Grabenendbereich in einem Leistungs-MOSFET mit einer Grabengatestruktur, welche eine Halbleitervorrichtung der Erfindung ist. Aus Gründen der Deutlichkeit der Darstellung sind eine Gateelektrode 7 und eine Sourceelektrode 11 in Teilen gezeigt und ein N+-Sourcebereich ist nicht gezeigt.
  • Wie in 1 gezeigt ist, ist eine Mehrzahl an Gräben 5 sowohl in einer P-Wannenschicht 3 als auch einer P-Basisschicht 4 angeordnet. Eine Mehrzahl an Sourcekontakten 10 ist zwischen den Gräben 5 ausgebildet, um sowohl die P-Wannenschicht 3 als auch die P-Basisschicht 4 zu bedecken (namentlich, um einen gestuften P-Wannenteil 12 zu überbrücken).
  • Die Gateelektrode 7 ist dafür ausgebildet, die P-Wannenschicht 3 und die Gräben 5 zu bedecken. Die Sourceelektrode 11 ist dafür ausgebildet, die P-Basisschicht 4, die Sourcekontakte 10, einen Teil der P-Wannenschicht 3 und Teile der Gräben 5 zu bedecken.
  • 2 ist eine Schnittansicht eines Grabenbereichs entlang einer Linie G-G' von 1 und 3 ist eine Schnittansicht eines Silizium-Mesabereichs entlang einer Linie H-H' von 1.
  • Wie in 3 gezeigt ist (Schnittansicht entlang einer Linie H-H'), sind sowohl die P-Wannenschicht 3 als auch die P-Basisschicht 4 vom zweiten Leitfähigkeitstyp und einander benachbart selektiv in einer Oberfläche einer N-Driftschicht 2 niedriger Konzentration (Driftschicht eines ersten Leitfähigkeitstyps) ausgebildet, die auf einem N-Substrat 1 hoher Konzentration als Halbleitersubstrat des ersten Leitfähigkeitstyps ausgebildet ist. Wie in 2 gezeigt ist (Schnittansicht entlang der Linie G-G'), erstreckt sich der Graben 5 von einem Bereich, in welchem die P-Basisschicht 4 ausgebildet ist, zu einem Bereich, in welchem die P-Wannenschicht 3 ausgebildet ist. Der Graben 5 weist einen Grabenendabschnitt 8 auf, der in der P-Wannenschicht 3 ausgebildet ist und der eine Abschlussstruktur ist, die in einer Richtung definiert ist, in welcher sich der Graben 5 erstreckt.
  • Ein Gateoxidfilm 6 d. h. eine Gateoxidschicht ist auf der Innenwand des Grabens 5 ausgebildet. Die Gateelektrode 7 aus Polysilizium, das hochdotiertes Phosphor enthält, ist innerhalb des Gateoxidfilms 6 ausgebildet. Die Gateelektrode 7 ist selektiv auf der N-Driftschicht 2, in welcher der Graben 5 ausgebildet ist, ausgebildet.
  • Ein Zwischenschicht-Isolationsfilm 9 ist darüber hinaus so ausgebildet, dass er die gesamte Hauptoberfläche bedeckt (2 und 3). Darüber hinaus ist der Sourcekontakt 10 selektiv so ausgebildet, dass er sowohl die P-Wannenschicht 3 als auch die P-Basisschicht 4 im Silizium-Mesabereich bedeckt (3).
  • Die Sourceelektrode 11, die aus Aluminium oder Aluminium-Silizium gemacht ist und mit dem Sourcekontakt 10 verbunden ist, ist darüber hinaus in einer oberen Schicht ausgebildet.
  • Die Grabenbreite ist im Grabenendabschnitt 8 im Vergleich zum verbleibenden Teil des Grabens 5 überdimensioniert. Der überdimensionierte Grabenendabschnitt 8 (erster Bereich) erstreckt sich, um in eine Oberfläche der P-Basisschicht 4 in der Nähe eines gestuften P-Wannenteils 12 zu gelangen, der an einer Grenze zwischen der P-Wannenschicht 3 und der P-Basisschicht 4 definiert ist. Um genauer zu sein, ist eine Grenze zwischen dem überdimensionierten Grabenendabschnitt 8 (erster Bereich) und einem flachen Grabenabschnitt 112 (zweiter Bereich), der nicht überdimensioniert ist, näher an der P-Basisschicht 4 definiert als der gestufte P-Wannenteil 12 an der Grenze zwischen der P-Wannenschicht 3 und der P-Basisschicht 4. „Überdimensionieren” bedeutet in seiner Verwendung hier die Erhöhung der Größe eines speziellen Teils ausgehend von einer gegebenen Größe. In der Erfindung bedeutet „Überdimensionieren” eine Vergrößerung der Grabenbreite.
  • 4 ist eine Draufsicht auf einen Bereich I (siehe 1), in welcher die Grabenendabschnitte 8 vergrößert dargestellt sind. Die überdimensionierten Grabenendabschnitte 8 laufen nicht spitz zu, so dass der Gateoxidfilm 6 auf den Grabeninnenwänden in den flachen Grabenabschnitten 112 und in den Grabenendabschnitten 8 einheitlich ausgebildet ist.
  • Der überdimensionierte Bereich (erster Bereich) reicht bis zur P-Basisschicht 4 durch die P-Wannenschicht 3 und den gestuften P-Wannenteil 12. Dies mildert eine Verringerung des Rands der Graben-Photolithographie aufgrund von Niveauunterschieden von Silizium, die während der Ausbildung der P-Wannenschicht 3 erzeugt werden.
  • In Bezug auf die Öffnungsbreite des Grabens 5 kann ein elektrisches Feld am Grabenendbereich 8 im feinen Graben 5 reduziert werden, wenn die Erfindung bei einer Halbleitervorrichtung eingesetzt wird, bei der eine Grabenbreite X eines nicht überdimensionierten Teils (zweiter Bereich) 0,25 μm nicht übersteigt. Darüber hinaus kann eine Verringerung des Rands der Graben-Photolithographie aufgrund des gestuften P-Wannenteils 12, der während der Ausbildung der P-Wannenschicht 3 erzeugt wird, weiter nieder gehalten werden, wenn eine Grabenbreite Y eines überdimensionierten Teils (erster Bereich) auf 0,35 μm oder mehr festgesetzt wird. Diese Grabenbreiten sind lediglich beispielhaft angegeben und sind nicht dazu gedacht, die Grabenbreite der Erfindung zu beschränken.
  • A-2. Wirkung
  • Um die dielektrische Festigkeit des Gates zu messen, wird eine Spannung (Vg) zwischen einem Gate und einer Source angelegt, wobei die Source und eine Drain kurzgeschlossen werden, und ein resultierender Strom (Ig) wird gemessen. Um die Durchbruchspannung zwischen der Drain und der Source zu messen, wird eine Spannung (Vd) an die Drain angelegt, wobei das Gate und die Source kurzgeschlossen werden, und ein resultierender Drain (Id) wird gemessen. Dieser Drainstrom wird auch Leckstrom genannt.
  • 5 zeigt die Stärke eines elektrischen Feldes, das an den Grabenendbereich 8 bei der Halbleitervorrichtung der Erfindung angelegt wird, wenn die dielektrische Festigkeit des Gates gemessen wird. Wie aus 5 ersichtlich ist, konzentrieren sich keine elektrischen Felder im Grabenendabschnitt 8 der Halbleitervorrichtung der Erfindung, sondern ein elektrisches Feld der gleichen Stärke wird an den Grabenendabschnitt 8 und an den flachen Grabenabschnitt 112 angelegt.
  • Als Ergebnis davon wird im Wesentlichen kein Leckstrom erzeugt, bis ein elektrisches Feld, das an das Gate angelegt wird, größer als etwa 5 MV/cm wird, wie in 6 gezeigt ist, was bedeutet, dass die dielektrische Festigkeit des Gates vergrößert wird. 6 zeigt das Verhältnis zwischen einem elektrischen Feld, das angelegt wird, und einem Leckstrom, wobei die horizontale Achse das elektrische Feld [MV/cm], das an das Gate angelegt wird, repräsentiert und die vertikale Achse den Leckstrom [A] repräsentiert.
  • Die Relaxation des elektrischen Feldes am Grabenendbereich 8 erzeugt eine normale Wellenform einer Durchbruchspannung, ohne Leckstrom oder Oszillation zu erzeugen, wenn die Durchbruchspannung zwischen der Drain und der Source gemessen wird. 7 zeigt die Wechselstrom-Halbwellenform einer Durchbruchspannung, gemessen in einem MOSFET-Chip bei einer Drain-Durchbruchspannung von 86 Volt. Wie in 7 gezeigt ist, wird eine normale Wellenform einer Durchbruchspannung erhalten. In 7 repräsentiert die horizontale Achse die Drain-Durchbruchpannung [V] und die vertikale Achse repräsentiert den Drainstrom [A].
  • Bei der Ausführungsform wird die Erfindung bei einem Leistungs-MOSFET eingesetzt unter Verwendung eines Siliziummaterials als Beispiel. Jedoch erreicht die Erfindung den gleichen Effekt, wenn sie bei einer Einrichtung eingesetzt wird, die einen Halbleiter mit großem Bandabstand (wie beispielsweise Siliziumcarbid) verwendet, die in den vergangenen Jahren weiter entwickelt wurde und die Anlass zu einer Erwartung einer hohen Effizienz gibt.
  • Bei der vorstehend beschriebenen Ausführungsform wird ein Leistungs-MOSFET als Beispiel der Halbleitervorrichtung angegeben. Jedoch erreicht die Erfindung den gleichen Effekt bei unterschiedlichen Halbleitervorrichtungen, wie beispielsweise einem IGBT.
  • A-3. Effekte
  • Bei der ersten Ausführungsform der Erfindung umfasst die Halbleitervorrichtung den Graben 5, der sich von einer Oberfläche der P-Basissicht 4 zu einer Oberfläche der P-Wannenschicht 3 erstreckt. Der Graben 5 weist den Grabenendabschnitt 8 auf, der in der Oberfläche der P-Wannenschicht 3 und in einer Richtung definiert ist, in welcher sich der Graben 5 erstreckt. Der Graben 5 weist die ersten und zweiten Bereiche auf. Der erste Bereich erstreckt sich vom Grabenendabschnitt 8, um in die Oberfläche der P-Basisschicht 4 in der Nähe der Grenze zwischen der P-Basisschicht 4 und der P-Wannenschicht 3 zu gelangen. Der zweite Bereich erstreckt sich in der Oberfläche der P-Basisschicht 4 von einem Endabschnitt des ersten Bereichs aus.
  • Eine Grabenbreite ist im ersten Bereich größer als im zweiten Bereich. So wird der Grabenendbereich 8 nicht spitz zulaufend, wodurch eine Verringerung der dielektrischen Festigkeit eines Gateoxidfilms und eine Oszillation einer Durchbruchspannung verhindert werden.
  • Die Ausdehnung des überdimensionierten ersten Bereichs zur Grenze zwischen der P-Wannenschicht 3 und der P-Basisschicht 4 unterdrückt eine schlechte Auflösung während der Photolithographie, welche durch die Ausbildung eines gestuften Bereichs an der Grenze zwischen der P-Wannenschicht 3 und der P-Basisschicht 4 hervorgerufen wird.
  • Bei der Halbleitervorrichtung der ersten Ausführungsform der Erfindung ist die Grabenbreite im zweiten Bereich auf 0,25 μm oder kleiner festgesetzt. Dies ermöglicht die Ausbildung einer feinen Grabenstruktur, um eine Größenverringerung der Vorrichtung zu verwirklichen. Die Form wird bei einer feineren Struktur schärfer. Dies verhindert eine fehlerhafte Durchbruchspannung, welche durch Verbindung des Grabenendabschnitts 8 hervorgerufen wird, wobei die dielektrische Durchbruchfestigkeit des Gates verbessert wird.
  • Bei der Halbleitervorrichtung der ersten Ausführungsform der Erfindung ist die Grabenbreite auf 0,35 μm oder mehr im ersten Bereich festgesetzt. Dies verhindert, dass der Grabenendabschnitt 8 spitz zuläuft.
  • Darüber hinaus verschlechtert die Ausbildung eines gestuften Bereichs an der Grenze zwischen der P-Wannenschicht 3 und der P-Basisschicht 4 nicht die Ausführung während der Photolithographie.
  • Bei der Halbleitervorrichtung der ersten Ausführungsform der Erfindung ist das N-Substrat 1 hoher Konzentration als das Halbleitersubstrat aus einem Halbleiter mit großem Bandabstand ausgebildet, so dass die Halbleitervorrichtung eine größere Effizienz erzielt.
  • Die Eigenschaften und Materialien der Bauelemente, die Bedingungen zum Ausführen der Erfindung und Anderes sind nicht auf diejenigen der Ausführungsformen der Erfindung beschränkt, welche nur als Beispiele angegeben sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 3904548 [0004]

Claims (4)

  1. Halbleitervorrichtung, aufweisend: eine Driftschicht (2) eines ersten Leitfähigkeitstyps, die auf einem Halbleitersubstrat (1) des ersten Leitfähigkeitstyps ausgebildet ist; eine Basisschicht (4) eines zweiten Leitfähigkeitstyps, die selektiv in einer Oberfläche der Driftschicht (2) ausgebildet ist; eine Wannenschicht (3) des zweiten Leitfähigkeitstyps, die in der Oberfläche der Driftschicht (2) ausgebildet ist, wobei die Wannenschicht der Basisschicht (4) benachbart ist; einen Graben (5), der sich von einer Oberfläche der Basisschicht (4) zu einer Oberfläche der Wannenschicht (3) erstreckt, wobei der Graben einen Grabenendabschnitt (8) aufweist, der in der Oberfläche der Wannenschicht (3) und in einer Richtung, in welcher sich der Graben erstreckt, definiert ist; und eine Gateelektrode (7), die selektiv auf der Driftschicht (2) ausgebildet ist, in welcher der Graben (5) ausgebildet ist, wobei der Graben (5) erste und zweite Bereiche aufweist, wobei sich der erste Bereich vom Grabenendabschnitt (8) aus erstreckt, um in die Oberfläche der Basisschicht (4) in der Nähe einer Grenze zwischen der Basisschicht (4) und der Wannenschicht (3) zu gelangen, wobei sich der zweite Bereich in der Oberfläche der Basisschicht (4) von einem Endabschnitt des ersten Bereichs aus erstreckt, und eine Grabenbreite im ersten Bereich größer ist als im zweiten Bereich.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Grabenbreite in dem zweiten Bereich 0,25 μm oder weniger beträgt.
  3. Halbleitervorrichtungen nach Anspruch 1 oder 2, wobei die Grabenbreite im ersten Bereich 0,35 μm oder mehr beträgt.
  4. Halbleitervorrichtung nach Anspruch 1, 2 oder 3, wobei das Halbleitersubstrat (1) aus einem Halbleiter mit großem Bandabstand hergestellt ist.
DE102011086733.3A 2010-12-17 2011-11-21 Halbleitervorrichtung Active DE102011086733B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-281547 2010-12-17
JP2010281547A JP5656608B2 (ja) 2010-12-17 2010-12-17 半導体装置

Publications (2)

Publication Number Publication Date
DE102011086733A1 true DE102011086733A1 (de) 2012-06-21
DE102011086733B4 DE102011086733B4 (de) 2020-03-26

Family

ID=46233261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011086733.3A Active DE102011086733B4 (de) 2010-12-17 2011-11-21 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8530966B2 (de)
JP (1) JP5656608B2 (de)
KR (1) KR101319470B1 (de)
CN (1) CN102544071B (de)
DE (1) DE102011086733B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422953B1 (ko) 2012-12-14 2014-08-13 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
KR101452091B1 (ko) 2013-02-26 2014-10-16 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
JP6020317B2 (ja) * 2013-04-05 2016-11-02 三菱電機株式会社 半導体素子
DE112014006788B4 (de) * 2014-10-29 2022-05-12 Hitachi, Ltd. Halbleiterbauelement, Leistungsmodul und Leistungswandler
JP6600475B2 (ja) 2015-03-27 2019-10-30 ローム株式会社 半導体装置
JP2018074126A (ja) * 2016-11-04 2018-05-10 トヨタ自動車株式会社 半導体装置
JP6632513B2 (ja) * 2016-12-07 2020-01-22 株式会社東芝 半導体装置及びその製造方法
JP6967907B2 (ja) 2017-08-07 2021-11-17 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6876767B2 (ja) * 2019-10-07 2021-05-26 ローム株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904648B2 (ja) 1997-01-31 2007-04-11 株式会社ルネサステクノロジ 半導体装置
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
GB0012138D0 (en) * 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US7560359B2 (en) * 2004-11-26 2009-07-14 Samsung Electronics Co., Ltd. Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures
JP2006229135A (ja) * 2005-02-21 2006-08-31 Denso Corp 半導体装置の製造方法
US7276766B2 (en) * 2005-08-01 2007-10-02 Semiconductor Components Industries, L.L.C. Semiconductor structure with improved on resistance and breakdown voltage performance
JP2007048769A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005322949A (ja) 2005-08-05 2005-11-17 Renesas Technology Corp 半導体装置
US7667265B2 (en) * 2006-01-30 2010-02-23 Fairchild Semiconductor Corporation Varying mesa dimensions in high cell density trench MOSFET
KR100809332B1 (ko) 2006-09-04 2008-03-05 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
JP2009188294A (ja) * 2008-02-08 2009-08-20 Nec Electronics Corp パワーmosfet

Also Published As

Publication number Publication date
US8530966B2 (en) 2013-09-10
US20120153382A1 (en) 2012-06-21
KR101319470B1 (ko) 2013-10-17
CN102544071A (zh) 2012-07-04
JP2012129446A (ja) 2012-07-05
DE102011086733B4 (de) 2020-03-26
JP5656608B2 (ja) 2015-01-21
KR20120068701A (ko) 2012-06-27
CN102544071B (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
DE102011086733B4 (de) Halbleitervorrichtung
DE112006003451B4 (de) Halbleiterleistungsvorrichtungen mit Grabenfeldplattenabschluss und Verfahren zu deren Ausbildung
DE102010064468B3 (de) Leistungshalbleitervorrichtung mit einer in einem Graben eingebetteten Gateelektrode
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102009031316B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112004001163B4 (de) Halbleiteranordnung eines vertikalen Typs
DE10220810B4 (de) Halbleiterbauteil
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012216909A1 (de) Halbleitereinrichtung mit lateralem Element
DE102016103581A1 (de) Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE102017210255A1 (de) Leistungshalbleiterbauelement
DE112013002267T5 (de) Halbleiterbauelement
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements
DE102014113746B4 (de) Transistorbauelement mit einer feldelektrode
DE102006019931A1 (de) Trench-Gate-Halbleitervorrichtung
DE102004002723A1 (de) Halbleiterbauelement mit einem SOI-Aufbau
DE102013216011B4 (de) Halbleitervorrichtungen
DE102013215378A1 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE102020128891A1 (de) Halbleitervorrichtung
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division
R020 Patent grant now final