DE112017007548T5 - Verstärker - Google Patents
Verstärker Download PDFInfo
- Publication number
- DE112017007548T5 DE112017007548T5 DE112017007548.3T DE112017007548T DE112017007548T5 DE 112017007548 T5 DE112017007548 T5 DE 112017007548T5 DE 112017007548 T DE112017007548 T DE 112017007548T DE 112017007548 T5 DE112017007548 T5 DE 112017007548T5
- Authority
- DE
- Germany
- Prior art keywords
- wires
- chip
- metal structure
- width
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000002184 metal Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000003071 parasitic effect Effects 0.000 description 15
- 230000006978 adaptation Effects 0.000 description 10
- 230000002500 effect on skin Effects 0.000 description 10
- 230000003993 interaction Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
- H01L2224/49176—Wire connectors having the same loop shape and height
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
Abstract
Ein Verstärker enthält einen Transistorchip, der eine Vielzahl von Transistorzellen, ein Gatepad und ein Drainpad umfasst, ein Anpassungssubstrat, das eine Oberfläche aufweist, auf der eine Metallstruktur ausgebildet ist, einen Anschluss mit einer größeren Breite als eine Breite des Transistorchips und als eine Breite des Anpassungssubstrats, eine Vielzahl von Anschlussdrähten, die den Anschluss mit der Metallstruktur verbinden, und eine Vielzahl von Chipdrähten, die die Metallstruktur mit dem Transistorchip verbinden. Zwischen-Drahtabstände von mit der Metallstruktur verbundenen Teilbereichen der Vielzahl von Anschlussdrähten sind größer als Zwischen-Drahtabstände zwischen mit dem Anschluss verbundenen Teilbereichen der Vielzahl von Anschlussdrähten.
Description
- Gebiet
- Die vorliegende Erfindung bezieht sich auf einen Verstärker.
- Hintergrund
- Patentliteratur 1 offenbart, dass ein FET an einem dielektrischen Substrat auf einem Metallträger befestigt ist, eine Mikrostreifenleitung auf dem dielektrischen Substrat ausgebildet ist und jede der Gateelektrode und Drainelektrode des FET durch eine Vielzahl von Metalldrähten mit einer oberen Eingangs-Ausgangselektrode, welche breiter als die Mikrostreifenleitung ist, der Mikrostreifenleitung verbunden ist. Patentliteratur 1 offenbart auch, dass die Metalldrähte von einem Randteilbereich zu einem zentralen Teilbereich in einer Breitenrichtung des FET angeordnet sind, wobei die Längen der Metalldrähte allmählich vergrößert sind.
- Patentliteratur 2 offenbart einen Mikrowellenverstärker, in welchem ein Eingangs-Ausgangsanschluss durch eine Vielzahl von Drähten mit einer Eingangs-Ausgangselektrode einer Halbleiter-Verstärkungsvorrichtung verbunden ist. Der Mikrowellenverstärker enthält ein Draht-Array der Vielzahl von Drähten, und ein Draht bei einer Mitte weist einen minimalen Impedanzwert auf, während die anderen Drähte größere Impedanzwerte aufweisen, je näher sie zu jeder Seite des Draht-Arrays liegen. Dies ermöglicht ein Vereinheitlichen von über die Drähte übertragenen Leistungen, um die Verstärkung, den Leistungswirkungsgrad und Beanspruchungscharakteristiken des Mikrowellenverstärkers zu verbessern.
- Stand der Technik
- Patentliteratur
-
- Patentliteratur 1:
JP H10-223674 A - Patentliteratur 2:
JP H 11-238851 A - Zusammenfassung
- Technisches Problem
- Ein Verstärker wird hergestellt, indem ein Transistorchip mit einem Anpassungssubstrat in einem Gehäuse mittels Die-Bonden verbunden und eine notwendige elektrische Verbindung unter Verwendung eines Bondingdrahts geschaffen wird. Für einen diskreten Verstärker, der nicht intern abgestimmt bzw. angepasst ist, wird ein Transistorchip mit einem Anpassungssubstrat verdrahtet und ein Eingangs-Ausgangsanschluss eines Gehäuses wird mit dem Anpassungssubstrat verdrahtet.
- Um eine Forderung nach Erhöhen einer Abgabe bzw. Ausgangsleistung eines Verstärkers zu erfüllen, wird in einigen Fällen ein Transistorchip verwendet, bei dem eine Vielzahl paralleler Transistorzellen verbunden ist. Es ist vorzuziehen, dass die Vielzahl von Transistorzellen einheitlich arbeitet. Eine Wechselwirkung von Magnetfeldern einer Vielzahl paralleler Drähte und ein Skin-Effekt eines Leiters wie etwa eines Anschlusses verursachen jedoch eine Phasendifferenz in einem Eingangs-Ausgangssignal jeder Transistorzelle. Dies macht die Operationen der Vielzahl von Transistorzellen uneinheitlich. Infolgedessen werden verglichen mit einem Fall, in dem die Vielzahl von Transistorzellen einheitlich arbeiten würde, die Leistungsverstärkung, die gesättigte Ausgangsleistung und der Leistungswirkungsgrad des Verstärkers verringert.
- Eine Aufgabe der vorliegenden Erfindung, die gemacht wurde, um das obige Problem zu lösen, besteht darin, einen Verstärker vorzusehen, der zu einheitlichen Operationen einer Vielzahl von auf einem Transistorchip ausgebildeten Transistorzellen imstande ist.
- Mittel zum Lösen der Probleme
- Gemäß einer vorliegenden Erfindung umfasst ein Verstärker einen Transistorchip, der eine Vielzahl von Transistorzellen, ein Gatepad und ein Drainpad aufweist, ein Anpassungssubstrat, das eine Oberfläche aufweist, auf der eine Metallstruktur ausgebildet ist, einen Anschluss mit einer Breite, die größer als eine Breite des Transistorchips und als eine Breite des Anpassungssubstrats ist, eine Vielzahl von Anschlussdrähten, die den Anschluss mit der Metallstruktur verbinden, und eine Vielzahl von Chipdrähten, die die Metallstruktur mit dem Transistorchip verbinden, wobei Zwischen-Drahtabstände von mit der Metallstruktur verbundenen Teilbereichen der Vielzahl von Anschlussdrähten größer sind als Zwischen-Drahtabstände zwischen mit dem Anschluss verbundenen Teilbereichen der Vielzahl von Anschlussdrähten.
- Gemäß einem anderen Aspekt der vorliegenden Erfindung umfasst ein Verstärker einen Transistorchip, der eine Vielzahl von Transistorzellen, ein Gatepad und ein Drainpad aufweist, ein Anpassungssubstrat, das eine Oberfläche aufweist, auf der eine Metallstruktur ausgebildet ist, wobei die Metallstruktur eine größere Breite als eine Breite des Gatepads oder eine Breite des Drainpads aufweist, einen Anschluss, eine Vielzahl von Anschlussdrähten, die den Anschluss mit der Metallstruktur verbinden, und eine Vielzahl von Chipdrähten, die die Metallstruktur mit dem Transistorchip verbinden, wobei die Zwischen-Drahtabstände zwischen mit dem Transistorchip verbundenen Teilbereichen der Vielzahl von Chipdrähten größer sind als Zwischen-Drahtabstände zwischen mit der Metallstruktur verbundenen Teilbereichen der Vielzahl von Chipdrähten.
- Andere Merkmale der vorliegenden Erfindung werden im Folgenden verdeutlicht werden.
- Vorteilhafte Effekte der Erfindung
- Gemäß der vorliegenden Erfindung wird eine Vielzahl von Drähten nicht parallel angeordnet, und die Drähte sind mit Stellen verbunden, die durch den Skin-Effekt weniger beeinflusst werden, was somit ermöglicht, dass eine Vielzahl von auf einem Transistorchip ausgebildeten Transistorzellen einheitlich arbeitet.
- Figurenliste
-
-
1 ist eine Schnittansicht eines Verstärkers gemäß einer Ausführungsform 1. -
2 ist eine Draufsicht eines Inneren des Gehäuses. -
3 ist eine Draufsicht, die einen inneren Aufbau des Verstärkers gemäß einem Vergleichsbeispiel darstellt. -
4 ist eine Schnittansicht der Vielzahl von Anschlussdrähten gemäß dem Vergleichsbeispiel. -
5 zeigt die unausgeglichenen elektrischen Ströme aufgrund eines Skin-Effekts. -
6 ist eine Draufsicht eines Inneren eines Verstärkers gemäß einer Ausführungsform 2. - Beschreibung von Ausführungsformen
- Unter Bezugnahme auf die Zeichnungen wird ein Verstärker gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben. Das gleiche Bezugszeichen ist für die gleiche oder entsprechende Komponente vorgesehen, und eine doppelte Beschreibung der Komponente wird unterlassen.
- Ausführungsform 1
-
1 ist eine Schnittansicht eines Verstärkers10 gemäß einer Ausführungsform1 der vorliegenden Erfindung. Der Verstärker10 umfasst ein Gehäuse12 . Das Gehäuse12 umfasst einen Basisteilbereich12a aus Metall, einen auf dem Basisteilbereich12a aus Metall gelegenen Seitenwandteilbereich12b und einen auf dem Seitenwandteilbereich12b gelegenen Abdeckteilbereich12c . Ein Anschluss13 und ein Anschluss14 sind an dem Gehäuse12 befestigt. - Aus dem Gehäuse
12 sind nur der Anschluss13 und der Anschluss14 freigelegt. Anpassungssubstrate20 ,24 und ein Transistorchip22 befinden sich im Gehäuse12 . Das Anpassungssubstrat20 , der Transistorchip22 und das Anpassungssubstrat24 sind auf separaten Substraten einzeln ausgebildet. Der Transistorchip22 ist beispielsweise ein aus GaN oder dergleichen bestehender Feldeffekttransistor. - Der Anschluss
13 und das Anpassungssubstrat20 sind durch einen AnschlussdrahtW1 miteinander verbunden. Das Anpassungssubstrat20 und der Transistorchip22 sind durch einen ChipdrahtW2 miteinander verbunden. Der Transistorchip22 und das Anpassungssubstrat24 sind durch einen ChipdrahtW3 miteinander verbunden. Das Anpassungssubstrat24 und der Anschluss14 sind durch einen AnschlussdrahtW4 miteinander verbunden. Somit ist ein Eingangs-Ausgangs-Verbindungsaufbau des Verstärkers10 , der den Transistorchip22 enthält, geschaffen. Es sollte besonders erwähnt werden, dass eine unterschiedliche Konfiguration für das Gehäuse12 verwendet werden kann. -
2 ist eine Draufsicht des Inneren des Gehäuses12 . In2 bedeutet eine x-Richtung eine Breitenrichtung, und eine y-Richtung bedeutet eine Längenrichtung. Mit anderen Worten ist die y-Richtung eine Übertragungsrichtung eines Hochfrequenzsignals, und die x-Richtung ist eine zur Übertragungsrichtung senkrechte Richtung. Der Transistorchip22 umfasst eine Vielzahl von Transistorzellen, um eine hohe Ausgangsleistung zu erzielen. Der Transistorchip22 umfasst eine Vielzahl von entlang der Breitenrichtung angeordneten Gatepads22a und ein streifenförmiges Drainpad22b , das sich in der Breitenrichtung erstreckt. Wenn der Transistorchip22 als Ganzes betrachtet wird, ist die Abmessung des Transistorchips22 in der Breitenrichtung größer als diejenige in der Längenrichtung. - Das Anpassungssubstrat
20 umfasst einen dielektrischen Körper20a und eine auf dem dielektrischen Körper20a vorgesehene Metallstruktur20b . Mit anderen Worten ist die Metallstruktur20b auf einer Oberfläche des Anpassungssubstrats20 ausgebildet. Das Anpassungssubstrat20 dient als eingangsseitiges Anpassungssubstrat. - Das Anpassungssubstrat
24 umfasst einen dielektrischen Körper24a und eine auf dem dielektrischen Körper24a vorgesehene Metallstruktur24b . Mit anderen Worten ist die Metallstruktur24b auf einer Oberfläche des Anpassungssubstrats24 ausgebildet. Das Anpassungssubstrat24 dient als ausgangsseitiges Anpassungssubstrat. - Die Anschlüsse
13 ,14 haben jeweils eine Breite Xa. Die Breite Xa ist größer als jede einer Breite des Transistorchips22 , einer Breite von jedem der Anpassungssubstrate20 ,24 und einer Breite von jeder der Metallstrukturen20b ,24b . Der Anschluss13 dient als Eingangsanschluss. Der Anschluss14 dient als Ausgangsanschluss. - Vorgesehen ist die Vielzahl von Anschlussdrähten
W1 . Die Vielzahl von AnschlussdrähtenW1 verbindet den Anschluss13 mit der Metallstruktur20b . Wenn die Breite des Anschlusses13 mit Xa bezeichnet wird, sind Verbindungspunkte der Vielzahl von AnschlussdrähtenW1 mit dem Anschluss13 nur zwischen einer Position, die von einem Ende13a in der Breitenrichtung des Anschlusses13 in Richtung des anderen Endes13b in der Breitenrichtung des Anschlusses13 um Xa/4 beabstandet ist, und einer Position gelegen, die von dem anderen Ende13b in Richtung des einen Endes13a um Xa/4 beabstandet ist. Xa/4 meint einen Wert, der sich durch Teilen von Xa durch 4 ergibt. Die Verbindungspunkte der Vielzahl von AnschlussdrähtenW1 mit dem Anschluss13 sind nicht über den Anschluss13 in der Breitenrichtung vorhanden, sondern bei einem zentralen Teilbereich des Anschlusses13 konzentriert. - Verbindungspunkte des Anschlussdrahts
W1 mit der Metallstruktur20b sind über die Metallstruktur20b in der Breitenrichtung vorhanden. Infolgedessen sind die Zwischen-Drahtabstände zwischen mit der Metallstruktur20b verbundenen Teilbereichen der Vielzahl von Anschlussdrähten W größer als Zwischen-Drahtabstände zwischen mit dem Anschluss13 verbundenen Teilbereichen der Vielzahl von AnschlussdrähtenW1 . Somit weist die Vielzahl von AnschlussdrähtenW1 größere Zwischen-Anschlussabstände auf, je weiter sie sich in eine positive y-Richtung erstrecken. Gleichzeitig weist die Vielzahl von AnschlussdrähtenW1 längere Drahtlängen auf, je näher sie jeder Seite davon liegen. Die Vielzahl von AnschlussdrähtenW1 ist nicht parallel angeordnet. - Vorgesehen ist eine Vielzahl von Anschlussdrähten
W4 . Die Vielzahl von AnschlussdrähtenW4 verbindet den Anschluss14 mit der Metallstruktur24b . Wenn die Breite des Anschlusses14 mit Xa bezeichnet wird, sind Verbindungspunkte der Vielzahl von AnschlussdrähtenW4 mit dem Anschluss14 nur zwischen einer Position, die von einem Ende14a in der Breitenrichtung des Anschlusses14 in Richtung des anderen Endes14b in der Breitenrichtung des Anschlusses14 um Xa/4 beabstandet ist, und einer Position gelegen, die von dem anderen Ende14b in Richtung des einen Endes14a um Xa/4 beabstandet ist. Somit sind die Verbindungspunkte der Vielzahl von AnschlussdrähtenW4 mit dem Anschluss14 nicht über den Anschluss14 in der Breitenrichtung vorhanden, sondern bei einem zentralen Teilbereich des Anschlusses14 konzentriert. - Verbindungspunkte des Anschlussdrahts
W4 mit der Metallstruktur24b sind über die Metallstruktur24b in der Breitenrichtung vorhanden. Infolgedessen sind Zwischen-Drahtabstände zwischen mit der Metallstruktur24b verbundenen Teilbereichen der Vielzahl von AnschlussdrähtenW4 größer als Zwischen-Drahtabstände zwischen mit dem Anschluss14 verbundenen Teilbereichen der Vielzahl von AnschlussdrähtenW4 . Somit weist die Vielzahl von AnschlussdrähtenW4 größere Zwischen-Anschlussabstände auf, je weiter sie sich in eine negative y-Richtung erstrecken. Gleichzeitig weist die Vielzahl von AnschlussdrähtenW4 längere Drahtlängen auf, je näher sie jeder Seite davon liegen. Die Vielzahl von AnschlussdrähtenW4 ist nicht parallel angeordnet. - Vorgesehen ist die Vielzahl von Chipdrähten
W2 . Die ChipdrähteW2 verbinden die Metallstruktur20b mit dem Transistorchip22 . Konkret verbindet die Vielzahl von ChipdrähtenW2 die Metallstruktur20b mit den Gatepads22a . Die ChipdrähteW2 sind mit den Gatepads22a eineindeutig verbunden. Die Vielzahl von ChipdrähtenW2 ist parallel zueinander angeordnet. - Vorgesehen ist die Vielzahl von Chipdrähten
W3 . Die ChipdrähteW3 verbinden die Metallstruktur24b mit dem Transistorchip22 . Konkret verbindet die Vielzahl von ChipdrähtenW3 die Metallstruktur24b mit dem Drainpad22b . Alle ChipdrähteW3 sind mit dem einzigen Drainpad22b verbunden. Die Vielzahl von ChipdrähtenW3 ist parallel zueinander angeordnet. - Auf die Vielzahl von Anschlussdrähten
W1 wird als erste Drähte verwiesen, auf die Vielzahl von AnschlussdrähtenW4 wird als vierte Drähte verwiesen, auf die Vielzahl von ChipdrähtenW2 wird als zweite Drähte verwiesen, auf die Vielzahl von ChipdrähtenW3 wird als dritte Drähte verwiesen. In diesem Fall kann beschrieben werden, dass ein Hochfrequenzsignal über die ersten Drähte, die zweiten Drähte, die dritten Drähte und die vierten Drähte in dieser Reihenfolge übertragen und vom Anschluss14 abgegeben wird. -
3 ist eine Draufsicht, die einen inneren Aufbau des Gehäuses des Verstärkers gemäß einem Vergleichsbeispiel zeigt. Die Vielzahl von AnschlussdrähtenW1 ist parallel zueinander angeordnet, die Vielzahl von ChipdrähtenW2 ist parallel zueinander angeordnet, die Vielzahl von ChipdrähtenW3 ist parallel zueinander angeordnet, und die Vielzahl von AnschlussdrähtenW4 ist parallel zueinander angeordnet. -
4 ist eine Schnittansicht der Vielzahl von AnschlussdrähtenW1 gemäß dem Vergleichsbeispiel. Wenn durch die Vielzahl von AnschlussdrähtenW1 elektrische Ströme fließen, werden um die Vielzahl von AnschlussdrähtenW1 herum Magnetfelder erzeugt. Wenn die elektrischen Ströme durch die Vielzahl von AnschlussdrähtenW1 in der gleichen Richtung fließen, werden die Magnetfelder zwischen den AnschlussdrähtenW1 gegeneinander aufgehoben. Somit ist das Magnetfeld der Vielzahl von AnschlussdrähtenW1 als Ganzes durch strichpunktierte Linien in4 dargestellt. Gestrichelte Linien stellen die elektrischen Kraftlinien dar. Eine Dichte der elektrischen Kraftlinien stellt eine Intensität eines elektrischen Feldes dar. Das elektrische Feld wird senkrecht zu den Magnetfeldern zwischen den AnschlussdrähtenW1 und dem Gehäuse12 erzeugt. Da verglichen mit dem zentralen AnschlussdrahtW1 jeder der AnschlussdrähteW1 an beiden Seiten einer geringen Anzahl des (der) Anschlussdrahts (-drähte)W1 benachbart ist, ist eine Wechselwirkung zwischen deren Magnetfeldern reduziert. Dies ermöglicht, dass ein größerer elektrischer Strom durch jeden der AnschlussdrähteW1 an beiden Seiten als ein elektrischer Strom durch den zentralen Anschlussdraht fließt. Somit sind effektive parasitäre Induktivitäten der AnschlussdrähteW1 an beiden Seiten geringer als eine effektive parasitäre Induktivität des zentralen AnschlussdrahtsW1 . - Indes fließt aufgrund eines Skin-Effekts in größerer elektrischer Strom durch jeden des breiten Anschlusses
13 und Anschlusses14 an einer von einer Anschlussmitte entfernteren Stelle.5 zeigt, dass durch den Anschluss fließende elektrische Ströme aufgrund des Skin-Effekts nicht ausgeglichen sind. In5 ist die Vielzahl von AnschlussdrähtenW1 parallel zueinander angeordnet. Außerdem ist die Vielzahl von AnschlussdrähtenW1 nicht nur an der Mitte, sondern auch an Endteilbereichen des Anschlusses13 befestigt. Große Pfeile repräsentieren große, durch die Endteilbereiche des Anschlusses13 fließende elektrische Ströme. Ein kleiner Pfeil repräsentiert einen kleinen, durch die Mitte des Anschlusses13 fließenden elektrischen Strom. Die großen elektrischen Ströme, die durch die AnschlussdrähteW1 an beiden Seiten fließen, verringern die effektiven parasitären Induktivitäten zusätzlich zu der oben beschriebenen Wechselwirkung der Magnetfelder. - Da die effektiven parasitären Induktivitäten der Anschlussdrähte
W1 an beiden Seiten gering sind, arbeiten verglichen mit der zentralen Transistorzelle insbesondere die Transistorzellen an beiden Seiten mit einer Phasendifferenz. Dies hat eine Uneinheitlichkeit der Operationen der Vielzahl von Transistorzellen zur Folge, was die Leistungsverstärkung, die gesättigte Ausgangsleistung und den Leistungswirkungsgrad des Transistorchips22 reduziert. Es sollte besonders erwähnt werden, dass ein paralleles Anordnen der Vielzahl von ChipdrähtenW2 , der Vielzahl von ChipdrähtenW3 oder der Vielzahl von AnschlussdrähtenW4 ebenfalls das gleiche Phänomen hervorruft. - Im Gegensatz dazu kann der Verstärker
10 gemäß der Ausführungsform 1 der vorliegenden Erfindung das obige Problem lösen. Im Verstärker10 gemäß der Ausführungsform 1 sind die Zwischen-Drahtabstände zwischen den mit der Metallstruktur20b verbundenen Teilbereichen der Vielzahl von AnschlussdrähtenW1 größer als die Zwischen-Drahtabstände zwischen den mit dem Anschluss13 verbundenen Teilbereichen der Vielzahl von AnschlussdrähtenW1 . Die Zwischen-Drahtabstände sind somit in fortschreitender Richtung einer Signalübertragung vergrößert, so dass die AnschlussdrähteW1 längere Drahtlängen aufweisen, je näher sie jeder Seite davon liegen. Mit anderen Worten ist der zentrale AnschlussdrahtW1 der kürzeste, wohingegen der vom zentralen AnschlussdrahtW1 entferntere AnschlussdrahtW1 länger ist. Dies kann eine Reduzierung der parasitären Induktivitäten des AnschlussdrahtsW1 an jeder Seite und der AnschlussdrähteW1 nahe jeder Seite ausgleichen. - Desgleichen sind die Zwischen-Drahtabstände zwischen den mit der Metallstruktur
24b verbundenen Teilbereichen der Vielzahl von AnschlussdrähtenW4 so vergrößert, dass sie größer als die Zwischen-Drahtabstände zwischen den mit dem Anschluss14 verbundenen Teilbereichen der Vielzahl von AnschlussdrähtenW4 sind, was eine Reduzierung der parasitären Induktivitäten des AnschlussdrahtsW4 an jeder Seite und der AnschlussdrähteW4 nahe jeder Seite beschränkt. - Da die Vielzahl von Anschlussdrähten
W1 nicht parallel ist, sind darüber hinaus auch die durch die Vielzahl von AnschlussdrähtenW1 fließenden elektrischen Ströme nicht parallel. Somit wird verglichen mit einem Fall, in dem die Vielzahl von AnschlussdrähtenW1 zueinander parallel ist, eine Wechselwirkung der Magnetfelder zwischen der Vielzahl von AnschlussdrähtenW1 reduziert. Dies hat eine Reduzierung einer Abweichung der effektiven parasitären Induktivität von jedem der AnschlussdrähteW1 zur Folge. Da die Vielzahl von AnschlussdrähtenW4 ebenfalls nicht parallel ist, kann gleichermaßen eine Abweichung der effektiven parasitären Induktivitäten der AnschlussdrähteW4 reduziert werden. Der Verstärker10 gemäß der Ausführungsform 1 ermöglicht somit eine Reduzierung der nachteiligen Effekte einer Wechselwirkung der Magnetfelder. - Nachteilige Effekt eines Skin-Effekts werden reduziert, indem die Drähte bei der Mitte jedes der Anschlüsse
13 ,14 konzentriert werden. Konkret sind, wie oben beschrieben wurde, wenn die Breite des Anschlusses13 mit Xa bezeichnet wird, die Verbindungspunkte der Vielzahl von AnschlussdrähtenW1 mit dem Anschluss13 nur zwischen der Position, die von dem einen Ende13a in der Breitenrichtung des Anschlusses13 in Richtung des anderen Endes13b in der Breitenrichtung des Anschlusses13 um Xa/4 beabstandet ist, und der Position gelegen, die von dem anderen Ende13b in Richtung des einen Endes13a um Xa/4 beabstandet ist. Ähnlich sind, wenn die Breite des Anschlusses14 mit Xa bezeichnet wird, die Verbindungspunkte der Vielzahl von AnschlussdrähtenW4 mit dem Anschluss14 nur zwischen der Position, die von einem Ende14a in der Breitenrichtung des Anschlusses14 in Richtung des anderen Endes14b in der Breitenrichtung des Anschlusses14 um Xa/4 beabstandet ist, und der Position gelegen, die von dem anderen Ende14b in Richtung des einen Endes14a um Xa/4 beabstandet ist. Mit anderen Worten sind die Verbindungspunkte der Vielzahl von AnschlussdrähtenW1 mit dem Anschluss13 beim zentralen Teilbereich des Anschlusses13 konzentriert, und die Verbindungspunkte der Vielzahl von AnschlussdrähtenW4 mit dem Anschluss14 sind beim zentralen Teilbereich des Anschlusses14 konzentriert. Somit ist es, während die Anschlüsse13 ,14 , die breiter als die Anpassungssubstrate20 ,24 und die Metallstrukturen20b ,24b sind, verwendet werden, weniger wahrscheinlich, dass große elektrische Ströme durch die äußeren AnschlussdrähteW1 ,W4 aufgrund eines Skin-Effekts fließen. Eine Reduzierung der effektiven parasitären Induktivitäten der Drähte an beiden Seiten unter der Vielzahl von AnschlussdrähtenW1 ,W4 kann somit reduziert werden. - Der Verstärker
10 gemäß der Ausführungsform 1 ermöglicht folglich ein Reduzieren einer Phasendifferenz zwischen den Signalen der Transistorzellen, die durch eine Wechselwirkung der Magnetfelder der Vielzahl von AnschlussdrähtenW1 ,W4 und den Skin-Effekt in jedem der Anschlüsse13 ,14 hervorgerufen wird. Folglich wird ermöglicht, dass die Vielzahl von auf dem Transistorchip22 ausgebildeten Transistorzellen einheitlich arbeitet, so dass die Verstärkung, die Ausgangsleistung und der Wirkungsgrad bzw. die Effizienz des Verstärkers10 höher werden. - Der Verstärker
10 gemäß der Ausführungsform 1 der vorliegenden Erfindung kann auf vielfältige, dessen Merkmale nicht beeinträchtigende Weisen modifiziert werden. Selbst wenn beispielsweise die Vielzahl von AnschlussdrähtenW1 parallel zueinander angeordnet wird, wird ermöglicht, dass die Vielzahl von Transistorzellen in einem gewissen Maße einheitlich arbeitet, solange die Vielzahl von AnschlussdrähtenW4 die obigen Merkmale aufweist. Selbst wenn die Vielzahl von AnschlussdrähtenW4 parallel zueinander angeordnet wird, wird ähnlich ermöglicht, dass die Vielzahl von Transistorzellen in einem gewissen Maße einheitlich arbeitet, solange die Vielzahl von AnschlussdrähtenW1 die obigen Merkmale aufweist. Außerdem sind die obigen numerischen Beschränkungen zum Konzentrieren der Vielzahl von AnschlussdrähtenW1 beim zentralen Teilbereich des Anschlusses13 und der Vielzahl von AnschlussdrähtenW4 beim zentralen Teilbereich des Anschlusses14 nur beispielhaft. Ein Abstand zwischen den Verbindungspunkten der AnschlussdrähteW1 mit dem Anschluss13 und jedem Endteilbereich des Anschlusses13 und zwischen den Verbindungspunkten der AnschlussdrähteW4 mit dem Anschluss14 und jedem Endteilbereich des Anschlusses14 kann nach Bedarf bestimmt werden. - Die Modifikationen, auf die für die Ausführungsform 1 Bezug genommen wird, können für einen Verstärker gemäß der folgenden Ausführungsform verwendet werden. Es sollte besonders erwähnt werden, dass ein Verstärker gemäß der folgenden Ausführungsform mit demjenigen der Ausführungsform 1 viel gemeinsam hat, so dass vorwiegend eine Beschreibung hinsichtlich Unterschieden gegenüber der Ausführungsform 1 gegeben wird.
- Ausführungsform 2
-
6 ist eine Draufsicht eines Inneren eines Verstärkers30 gemäß einer Ausführungsform 2. Die Metallstrukturen20b ,24b sind auf Oberflächen der Anpassungssubstrate20 bzw.24 ausgebildet. Die Metallstrukturen20b ,24b weisen jeweils eine größere Breite als eine Breite der Gatepads22a und als eine Breite des Drainpads22b auf. Die Breite der Gatepads22a meint eine Breite der Vielzahl von Gatepads22a als Ganzes. Die Breite der Gatepads22a ist im Wesentlichen gleich der Breite des Drainpads22b . - Da die Breite der Metallstruktur
20b größer als diejenige der Gatepads22a ist, kann die Vielzahl von ChipdrähtenW2 parallel zueinander angeordnet werden. In der Ausführungsform 2 sind jedoch die Zwischen-Drahtabstände zwischen den mit dem Transistorchip22 verbundenen Teilbereichen der Vielzahl von ChipdrähtenW2 größer als die Zwischen-Drahtabstände zwischen den mit der Metallstruktur20b verbundenen Teilbereichen der Vielzahl von ChipdrähtenW2 . Die Vielzahl von ChipdrähtenW2 ist somit nicht parallel angeordnet, was eine Reduzierung der effektiven parasitären Induktivitäten der ChipdrähteW2 an beiden Seiten aufgrund einer Wechselwirkung der Magnetfelder beschränkt. Außerdem weist die Vielzahl von ChipdrähtenW2 längere Drahtlängen auf, je näher sie jeder Seite davon liegen, was eine Reduzierung der parasitären Induktivitäten des ChipdrahtsW2 an jeder Seite und der ChipdrähteW2 nahe jeder Seite kompensiert. - Außerdem ermöglicht ein Konzentrieren der Verbindungspunkte der Vielzahl von Chipdrähten
W2 mit der Metallstruktur20b beim zentralen Teilbereich der Metallstruktur20b entfernt von jedem Endteilbereich der Metallstruktur20b ein Beschränken einer Reduzierung der effektiven parasitären Induktivitäten der ChipdrähteW2 an beiden Seiten aufgrund des Skin-Effekts der Metallstruktur20b . In dieser Hinsicht ist es vorzuziehen, dass, wenn die Breite der Metallstruktur20b mit Xb bezeichnet wird, die Verbindungspunkte der Vielzahl von ChipdrähtenW2 mit der Metallstruktur20b nur zwischen einer Position, die von einem Ende20c in der Breitenrichtung der Metallstruktur20b in Richtung des anderen Endes20d in der Breitenrichtung der Metallstruktur20b um Xb/4 beabstandet ist, und einer Position gelegen sind, die von dem anderen Ende20d in Richtung des einen Endes20c um Xb/4 beabstandet ist. - Da die Breite der Metallstruktur
24b größer als die Breite des Drainpads22b ist, kann die Vielzahl von ChipdrähtenW3 parallel zueinander angeordnet werden. In der Ausführungsform2 sind jedoch die Zwischen-Drahtabstände zwischen den mit dem Transistorchip22 verbundenen Teilbereichen der Vielzahl von ChipdrähtenW3 größer als die Zwischen-Drahtabstände zwischen den mit der Metallstruktur24b verbundenen Teilbereichen der Vielzahl von ChipdrähtenW3 . Die Vielzahl von ChipdrähtenW3 ist somit nicht parallel angeordnet, was eine Reduzierung der effektiven parasitären Induktivitäten der ChipdrähteW3 an beiden Seiten aufgrund einer Wechselwirkung der Magnetfelder beschränkt. Außerdem weist die Vielzahl von ChipdrähtenW3 längere Drahtlängen auf, je näher sie zu jeder Seite davon liegen, was eine Reduzierung der parasitären Induktivitäten der ChipdrähteW3 an jeder Seite und der ChipdrähteW3 nahe jeder Seite kompensiert. - Ein Konzentrieren der Verbindungspunkte der Vielzahl von Chipdrähten
W3 mit der Metallstruktur24b beim zentralen Teilbereich der Metallstruktur24b entfernt von jedem Endteilbereich der Metallstruktur24b ermöglicht außerdem ein Beschränken einer Reduzierung der effektiven parasitären Induktivitäten der ChipdrähteW3 an beiden Seiten aufgrund des Skin-Effekts der Metallstruktur24b . In dieser Hinsicht ist es vorzuziehen, dass, wenn die Breite der Metallstruktur24b mit Xb bezeichnet wird, die Verbindungspunkte der Vielzahl von ChipdrähtenW3 mit der Metallstruktur24b nur zwischen einer Position, die von einem Ende24c in der Breitenrichtung der Metallstruktur24b in Richtung des anderen Endes24d in der Breitenrichtung der Metallstruktur24b um Xb/4 beabstandet ist, und einer Position gelegen sind, die von dem anderen Ende24d in Richtung des einen Endes24c um Xb/4 beabstandet ist. - Die obigen Konfigurationen der Vielzahl von Chipdrähten
W2 ,W3 ermöglichen, dass die Vielzahl von auf dem Transistorchip22 ausgebildeten Transistorzellen einheitlich arbeitet. Selbst wenn die Vielzahl von ChipdrähtenW3 parallel zueinander angeordnet wird, wird ermöglicht, dass die Vielzahl von Transistorzellen in einem gewissen Maße einheitlich arbeitet, solange die Vielzahl von ChipdrähtenW2 die obigen Merkmale aufweisen. Selbst wenn die Vielzahl von ChipdrähtenW2 parallel zueinander angeordnet wird, wird ermöglicht, dass die Vielzahl von Transistorzellen in einem gewissen Maße einheitlich arbeiten, solange die Vielzahl von ChipdrähtenW3 die obigen Merkmale aufweist. Es sollte besonders erwähnt werden, dass die in6 dargestellten AnschlussdrähteW1 ,W4 durch die in2 dargestellten AnschlussdrähteW1 ,W4 ersetzt werden können, um die Einheitlichkeit der Operationen von Transistorzellen weiter zu steigern. - Beschreibung der Symbole
- 13, 14 Anschluss, 20, 24 Anpassungssubstrat, 22 Transistorchip, W1, W4 Anschlussdraht, W2, W3 Chipdraht
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- JP H10223674 A [0003]
- JP H11238851 A [0003]
Claims (10)
- Verstärker, aufweisend: einen Transistorchip, der eine Vielzahl von Transistorzellen, ein Gatepad und ein Drainpad aufweist; ein Anpassungssubstrat, das eine Oberfläche aufweist, auf der eine Metallstruktur ausgebildet ist; einen Anschluss mit einer Breite, die größer als eine Breite des Transistorchips und als eine Breite des Anpassungssubstrats ist; eine Vielzahl von Anschlussdrähten, die den Anschluss mit der Metallstruktur verbinden; und eine Vielzahl von Chipdrähten, die die Metallstruktur mit dem Transistorchip verbinden, wobei Zwischen-Drahtabstände von mit der Metallstruktur verbundenen Teilbereichen der Vielzahl von Anschlussdrähten größer sind als Zwischen-Drahtabstände zwischen mit dem Anschluss verbundenen Teilbereichen der Vielzahl von Anschlussdrähten.
- Verstärker nach
Anspruch 1 , wobei das Anpassungssubstrat ein eingangsseitiges Anpassungssubstrat und ein ausgangsseitiges Anpassungssubstrat umfasst, der Anschluss einen Eingangsanschluss und einen Ausgangsanschluss umfasst, die Vielzahl von Anschlussdrähten eine Vielzahl erster Drähte, die den Eingangsanschluss mit dem eingangsseitigen Anpassungssubstrat verbinden, und eine Vielzahl vierter Drähte umfasst, die das ausgangsseitige Anpassungssubstrat mit dem Ausgangsanschluss verbinden, und die Vielzahl von Chipdrähten eine Vielzahl zweiter Drähte, die das eingangsseitige Anpassungssubstrat mit dem Transistorchip verbinden, und eine Vielzahl dritter Drähte umfasst, die den Transistorchip mit dem ausgangsseitigen Anpassungssubstrat verbinden. - Verstärker nach
Anspruch 1 , wobei die Vielzahl von Anschlussdrähten längere Drahtlängen aufweist, je näher sie zu jeder Seite der Vielzahl von Anschlussdrähten liegen. - Verstärker nach
Anspruch 3 , wobei die Vielzahl von Anschlussdrähten nicht parallel angeordnet ist. - Verstärker nach einem der
Ansprüche 1 bis4 , wobei, wenn die Breite des Anschlusses mit Xa bezeichnet wird, Verbindungspunkte der Vielzahl von Anschlussdrähten mit dem Anschluss nur zwischen einer Position, die von einem Ende in einer Breitenrichtung des Anschlusses in Richtung eines anderen Endes in der Breitenrichtung des Anschlusses um Xa/4 beabstandet ist, und einer Position gelegen sind, die von dem anderen Ende in Richtung des einen Endes um Xa/4 beabstandet ist. - Verstärker, aufweisend: einen Transistorchip, der eine Vielzahl von Transistorzellen, ein Gatepad und ein Drainpad aufweist; ein Anpassungssubstrat, das eine Oberfläche aufweist, auf der eine Metallstruktur ausgebildet ist, wobei die Metallstruktur eine größere Breite als eine Breite des Gatepads oder eine Breite des Drainpads aufweist; einen Anschluss; eine Vielzahl von Anschlussdrähten, die den Anschluss mit der Metallstruktur verbinden; und eine Vielzahl von Chipdrähten, die die Metallstruktur mit dem Transistorchip verbinden, wobei Zwischen-Drahtabstände zwischen mit dem Transistorchip verbundenen Teilbereichen der Vielzahl von Chipdrähten größer sind als Zwischen-Drahtabstände zwischen mit der Metallstruktur verbundenen Teilbereichen der Vielzahl von Chipdrähten.
- Verstärker nach
Anspruch 6 , wobei das Anpassungssubstrat ein eingangsseitiges Anpassungssubstrat und ein ausgangsseitiges Anpassungssubstrat umfasst, der Anschluss einen Eingangsanschluss und einen Ausgangsanschluss umfasst, die Vielzahl von Anschlussdrähten eine Vielzahl erster Drähte, die den Eingangsanschluss mit dem eingangsseitigen Anpassungssubstrat verbinden, und eine Vielzahl vierter Drähte umfasst, die das ausgangsseitige Anpassungssubstrat mit dem Ausgangsanschluss verbinden, und die Vielzahl von Chipdrähten eine Vielzahl zweiter Drähte, die das eingangsseitige Anpassungssubstrat mit dem Transistorchip verbinden, und eine Vielzahl dritter Drähte umfasst, die den Transistorchip mit dem ausgangsseitigen Anpassungssubstrat verbinden. - Verstärker nach
Anspruch 6 , wobei die Vielzahl von Chipdrähten längere Drahtlängen aufweist, je näher sie zu jeder Seite der Vielzahl von Chipdrähten liegen. - Verstärker nach
Anspruch 8 , wobei die Vielzahl von Chipdrähten nicht parallel angeordnet ist. - Verstärker nach einem der
Ansprüche 6 bis9 , wobei, wenn die Breite der Metallstruktur mit Xb bezeichnet wird, Verbindungspunkte der Vielzahl von Chipdrähten mit der Metallstruktur nur zwischen einer Position, die von einem Ende in einer Breitenrichtung der Metallstruktur in Richtung eines anderen Endes in der Breitenrichtung der Metallstruktur um Xb/4 beabstandet ist, und einer Position gelegen sind, die von dem anderen Ende in Richtung des einen Endes um Xb/4 beabstandet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/018581 WO2018211643A1 (ja) | 2017-05-17 | 2017-05-17 | 増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112017007548T5 true DE112017007548T5 (de) | 2020-01-30 |
Family
ID=64273593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112017007548.3T Withdrawn DE112017007548T5 (de) | 2017-05-17 | 2017-05-17 | Verstärker |
Country Status (6)
Country | Link |
---|---|
US (1) | US11164828B2 (de) |
JP (1) | JP6849060B2 (de) |
KR (1) | KR20190138829A (de) |
CN (1) | CN110622286A (de) |
DE (1) | DE112017007548T5 (de) |
WO (1) | WO2018211643A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113130429A (zh) * | 2020-01-15 | 2021-07-16 | 住友电工光电子器件创新株式会社 | 半导体装置 |
CN117155316B (zh) * | 2023-10-31 | 2024-01-23 | 成都屿西半导体科技有限公司 | 用于氮化镓材料制作的单片微波集成电路中的功率放大器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63141328A (ja) | 1986-12-03 | 1988-06-13 | Mitsubishi Electric Corp | 高周波高出力トランジスタ |
JP2864841B2 (ja) * | 1992-02-04 | 1999-03-08 | 三菱電機株式会社 | 高周波高出力トランジスタ |
JPH06310955A (ja) * | 1993-04-22 | 1994-11-04 | Fujitsu Ltd | 高出力電界効果トランジスタ |
JPH07297609A (ja) * | 1994-04-28 | 1995-11-10 | Nec Yamagata Ltd | 半導体装置 |
JP2551385B2 (ja) * | 1994-06-24 | 1996-11-06 | 日本電気株式会社 | 半導体装置 |
JP3364404B2 (ja) | 1997-02-12 | 2003-01-08 | 株式会社東芝 | 半導体の入出力接続構造 |
US5973567A (en) * | 1997-06-16 | 1999-10-26 | Hughes Electronics Corporation | Tunable impedance matching network for a mic power amplifier module |
JPH11238851A (ja) | 1998-02-23 | 1999-08-31 | Hitachi Ltd | 集積回路装置およびそれを用いた通信機 |
US7786603B2 (en) * | 2005-10-28 | 2010-08-31 | Freescale Semiconductor, Inc. | Electronic assembly having graded wire bonding |
JP5483581B2 (ja) * | 2010-07-20 | 2014-05-07 | 住友電工デバイス・イノベーション株式会社 | ドハティ増幅器および半導体装置 |
JP5269864B2 (ja) * | 2010-12-07 | 2013-08-21 | 株式会社東芝 | 半導体装置 |
JP5603893B2 (ja) * | 2012-03-08 | 2014-10-08 | 株式会社東芝 | 高周波半導体増幅器 |
JP6074695B2 (ja) * | 2012-05-25 | 2017-02-08 | パナソニックIpマネジメント株式会社 | 高周波増幅回路 |
JP6265415B2 (ja) | 2014-01-24 | 2018-01-24 | 住友電工デバイス・イノベーション株式会社 | 増幅装置 |
JP6569417B2 (ja) * | 2015-09-16 | 2019-09-04 | 三菱電機株式会社 | 増幅器 |
-
2017
- 2017-05-17 US US16/603,839 patent/US11164828B2/en active Active
- 2017-05-17 WO PCT/JP2017/018581 patent/WO2018211643A1/ja active Application Filing
- 2017-05-17 JP JP2019518682A patent/JP6849060B2/ja active Active
- 2017-05-17 KR KR1020197032969A patent/KR20190138829A/ko not_active IP Right Cessation
- 2017-05-17 CN CN201780090719.0A patent/CN110622286A/zh not_active Withdrawn
- 2017-05-17 DE DE112017007548.3T patent/DE112017007548T5/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP6849060B2 (ja) | 2021-03-24 |
JPWO2018211643A1 (ja) | 2020-03-12 |
CN110622286A (zh) | 2019-12-27 |
WO2018211643A1 (ja) | 2018-11-22 |
US20200118950A1 (en) | 2020-04-16 |
KR20190138829A (ko) | 2019-12-16 |
US11164828B2 (en) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016216702B4 (de) | Verstärker | |
DE1539863C3 (de) | Hochfrequenz-Hochleistungstransistor | |
DE102015101086B4 (de) | Leistungshalbleitermodulanordnung | |
DE2352357A1 (de) | Halbleitergehaeuse | |
DE112009001638T5 (de) | Leistungshalbleitermodul | |
DE2100103B2 (de) | Abgeschirmte halbleiteranordnung | |
DE102009033321A1 (de) | Leistungshalbleitervorrichtung | |
DE3734067C2 (de) | ||
DE102019112935B4 (de) | Halbleitermodul | |
DE2726040B2 (de) | Hochfrequenz-Halbleiteranordnung | |
DE112018004830T5 (de) | Strommessvorrichtung | |
DE102013210146A1 (de) | Leistungshalbleitermodulanordnung | |
DE102021110214A1 (de) | Halbleitervorrichtung | |
DE102014101591A1 (de) | Leistungstransistoranordnung und damit versehene Baugruppe | |
DE112013007243T5 (de) | Halbleitervorrichtung | |
DE112021002909T5 (de) | Halbleiterbauteil | |
DE102015204878A1 (de) | Leistungshalbleitervorrichtung | |
DE112017007548T5 (de) | Verstärker | |
DE112019005278T5 (de) | Halbleiterbauteil | |
DE3406420A1 (de) | Halbleiter-leistungsvorrichtung mit mehreren parallel geschalteten, gleichen elementen | |
DE102018126311A1 (de) | Leistungshalbleitermodul | |
DE102016212347B4 (de) | Transistor | |
DE102015108253A1 (de) | Elektronisches Modul und Verfahren zum Herstellen desselben | |
DE102020204406A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2601131A1 (de) | Halbleitereinrichtungen vom druckkontakt-typ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021600000 Ipc: H01L0023490000 |
|
R016 | Response to examination communication | ||
R084 | Declaration of willingness to licence | ||
R120 | Application withdrawn or ip right abandoned |