DE102018126311A1 - Leistungshalbleitermodul - Google Patents
Leistungshalbleitermodul Download PDFInfo
- Publication number
- DE102018126311A1 DE102018126311A1 DE102018126311.2A DE102018126311A DE102018126311A1 DE 102018126311 A1 DE102018126311 A1 DE 102018126311A1 DE 102018126311 A DE102018126311 A DE 102018126311A DE 102018126311 A1 DE102018126311 A1 DE 102018126311A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating substrate
- solder
- power semiconductor
- end portion
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 229910000679 solder Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims description 48
- 238000005219 brazing Methods 0.000 claims description 29
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000011800 void material Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 17
- 241000282320 Panthera leo Species 0.000 description 9
- 238000005476 soldering Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910000962 AlSiC Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
- B23K35/0244—Powders, particles or spheres; Preforms made therefrom
- B23K35/025—Pastes, creams, slurries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
- B23K35/3601—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with inorganic compounds as principal constituents
- B23K35/3602—Carbonates, basic oxides or hydroxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
Wenn „a“ der Abstand zwischen einem Endabschnitt eines Hartlots und einer nach unten verlängerten Linie einer Seitenfläche eines isolierenden Substrats ist und „b“ der Abstand zwischen einem Endabschnitt eines Lötresists seitlich des Lots und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats ist, wird die Lagebeziehung a < b erfüllt. Die Position des Endabschnitts des Lots wird durch das Lötresist geregelt, und die Position des Endabschnitts des Hartlots auf Seiten der Seitenfläche des isolierenden Substrats liegt näher an der Seitenfläche des isolierenden Substrats als an der Position des Endabschnitts des Lots auf Seiten der Seitenfläche des isolierenden Substrats. Selbst wenn zwischen dem Hartlot und dem Lot ein Hohlraum auftritt, sind die Potenziale des Hartlots und des Lots daher beide ein Erdpotenzial, wodurch das Auftreten einer Koronaentladung unterdrückt werden kann.
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Die vorliegende Erfindung betrifft ein Leistungshalbleitermodul, das Koronaentladungen unterdrückt, um die Isolationszuverlässigkeit zu verbessern.
- Beschreibung des Stands der Technik
- Ein Stromwandler (Wandler, Wechselrichter), der mit einem Leistungshalbleitermodul ausgestattet ist, wird auf verschiedenen Gebieten wie Eisenbahn, Automobil, Industrie, Elektroenergie und soziale Infrastruktur eingesetzt. Ein Leistungshalbleitermodul, das für eine Hochspannung vorgesehen ist, erfordert eine hohe Isolationszuverlässigkeit.
- Der Außenumfangsteil des Leistungshalbleitermoduls ist durch die Kriechfläche von Luft und einen Isolator isoliert, wobei ein Raumabstand und ein Kriechweg durch eine Norm (zum Beispiel IEC 60664) so definiert sind, dass in einer bestimmten Umgebung kein Kurzschluss oder keine Entladung verursacht wird.
- Die Vergrößerung des Raumabstands und des Kriechwegs erschwert die Sicherung der Isolationseigenschaften in einem Modul, in dem ein Leistungshalbleiterchip, ein isolierendes Substrat und ein Bonddraht usw. in hoher Dichte montiert sind, wobei interne Montageelemente mit einem Isolierharz abgedichtet sind, um die Isolation zwischen den Elementen zu gewährleisten.
- Als isolierendes Harzmaterial zur Abdichtung des Inneren des Moduls wird zum Beispiel in einem Leistungshalbleitermodul hoher Kapazität mit einem Nennstrom von 100 Ampere oder mehr allgemein ein weiches Harz wie ein Silikon-Gel verwendet.
- Im Leistungshalbleitermodul sind ein Lot, eine Rückseitenelektrode, ein Hartlot, ein isolierendes Substrat und ein Halbleiterchip aufeinanderfolgend auf eine Metallbasis montiert und in einem Isoliergehäuse angeordnet. Das Isoliergehäuse ist mit einem Isolierharz gefüllt, das die Isolation zwischen den Elementen gewährleistet.
- Hierbei ist ein Bereich zwischen dem isolierenden Substrat und der Metallbasis schmal, doch das Lot neigt dazu, die Oberfläche der Metallbasis zu benetzen und sich auszubreiten. Es tritt ein Lotfluss auf, der bewirken kann, dass zwischen dem isolierenden Substrat und dem Lot ein schmaler Hohlraum entsteht. Der Bereich zwischen dem isolierenden Substrat und der Metallbasis ist schmal, doch der Bereich zwischen dem isolierenden Substrat und dem Lot ist noch schmaler.
- Aus diesem Grund wird der Bereich zwischen dem isolierenden Substrat und dem Lot nicht mit Isolierharz gefüllt, was die Bildung eines Hohlraums zu Folge haben kann. Im Hohlraum kann eine Koronaentladung auftreten.
- Deshalb wird bei der in
JP 2008-207207 A - ZUSAMMENFASSUNG DER ERFINDUNG
- Bei der in
JP 2008-207207 A - Die vorliegende Erfindung wurde im Anbetracht der oben beschriebenen Probleme des Stands der Technik ersonnen, und eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Leistungshalbleitermoduls, das in der Lage ist, das Auftreten einer Koronaentladung zu unterdrücken, selbst wenn unter einem isolierenden Substrat ein Hohlraum gebildet wird, und das eine erhöhte Zuverlässigkeit aufweist.
- Um die obige Aufgabe zu erreichen, ist die vorliegende Erfindung wie folgt konfiguriert.
- Ein Leistungshalbleitermodul umfasst: ein isolierendes Substrat; eine Vorderseitenelektrode und eine Rückseitenelektrode, die jeweils durch ein zwischen der Vorderseitenelektrode und dem isolierenden Substrat angeordnetes vorderseitiges Hartlot und ein zwischen der Rückseitenelektrode und dem isolierenden Substrat angeordnetes rückseitiges Hartlot an einer Vorderseite und einer Rückseite des isolierenden Substrats befestigt sind; einen Leistungshalbleiterchip, der durch ein zwischen dem Leistungshalbleiterchip und der Vorderseitenelektrode angeordnetes vorderseitiges Lot mit der Vorderseitenelektrode verbunden ist; ein rückseitiges Lot, das auf einer Seite der Rückseitenelektrode gebildet ist, die dem isolierenden Substrat entgegengesetzt ist; eine Metallbasis, auf der das rückseitige Lot angeordnet ist, um die Rückseitenelektrode mit dem zwischen der Metallbasis und der Rückseitenelektrode angeordneten rückseitigen Lot zu befestigen; einen Lot-Fließwiderstand, der auf einer Fläche gebildet ist, auf welcher das rückseitige Lot der Metallbasis angeordnet ist; ein Isoliergehäuse, das mindestens das isolierende Substrat, die Vorderseitenelektrode, die Rückseitenelektrode, den Leistungshalbleiterchip und die Metallbasis aufnimmt; und ein Isolierharz, das in das Isoliergehäuse gefüllt ist. Das isolierende Substrat, das vorderseitige Lot, die Vorderseitenelektrode, das rückseitige Hartlot, die Rückseitenelektrode und das rückseitige Lot sind in einer vertikalen Richtung gestapelt, und eine Differenz zwischen einer seitlichen Position eines Endabschnitts des rückseitigen Hartlots und einer seitlichen Position eines Endabschnitts des isolierenden Substrats ist kleiner als eine Differenz zwischen einer Position eines Endabschnitts des Lot-Fließwiderstands, der einem Endabschnitt des rückseitigen Lots seitlich gegenübersteht, und der seitlichen Position des Endabschnitts des isolierenden Substrats.
- Die vorliegende Erfindung ermöglicht die Bereitstellung eines Leistungshalbleitermoduls, das in der Lage ist, das Auftreten einer Koronaentladung zu unterdrücken, selbst wenn der Hohlraum unter dem isolierenden Substrat auftritt, und das eine erhöhte Isolierzuverlässigkeit aufweist.
- Figurenliste
-
-
1 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls gemäß Ausführungsform1 darstellt; -
2 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls gemäß Ausführungsform2 darstellt; -
3 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls gemäß Ausführungsform3 darstellt; -
4 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls gemäß Ausführungsform4 darstellt; -
5 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls gemäß Ausführungsform5 darstellt; -
6 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls gemäß Ausführungsform6 darstellt; -
7 stellt ein Leistungshalbleitermodul gemäß Ausführungsform7 dar; -
8 ist ein Diagramm, das den schematischen Aufbau eines Leistungshalbleitermoduls darstellt, auf welches die vorliegende Erfindung angewandt wurde; und -
9 ist ein Diagramm, das zum Vergleich mit der vorliegenden Erfindung das Konfigurationsbeispiel eines Leistungshalbleitermoduls darstellt, wenn die vorliegende Erfindung nicht angewandt wird. - BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
- Im Folgenden wird ein Leistungshalbleitermodul der vorliegenden Erfindung anhand der dargestellten Ausführungsformen beschrieben. In jeder der Ausführungsformen werden für gleiche Komponenten gleiche Bezugszeichen verwendet.
- [Ausführungsformen]
- [Ausführungsform 1]
-
1 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls gemäß Ausführungsform1 darstellt. - Bevor auf Ausführungsform
1 eingegangen wird, wird ein Leistungshalbleitermodul beschrieben, auf welches die vorliegende Erfindung angewandt wurde. -
8 ist ein Diagramm, das den schematischen Aufbau eines Leistungshalbleitermoduls darstellt, auf welches die vorliegende Erfindung angewandt wurde. In8 umfasst das Leistungshalbleitermodul einen Leistungshalbleiterchip1 wie z.B. einen Bipolartransistor mit isoliertem Gate (IGBT) oder einen Metalloxidhalbleiter (MOS), ein isolierendes Substrat2 , eine Metallbasis3 , einen Bonddraht4 , ein Isoliergehäuse5 und ein Silikon-Gel6 als isolierendes Vergussmaterial, usw. - Eine Vorderseitenelektrode
7-1 ist durch ein Hartlot8-1 mit einer Seite des isolierenden Substrats2 verbunden, und eine Rückseitenelektrode7-2 ist durch ein Hartlot8-2 mit der anderen Seite des isolierenden Substrats2 verbunden. Der Leistungshalbleiterchip1 ist durch ein Lot9-1 mit der Vorderseitenelektrode7-1 verbunden, und die Rückseitenelektrode7-2 ist durch ein Lot9-2 mit der Metallbasis3 verbunden. Das Isoliergehäuse5 ist durch einen Klebstoff mit dem Umfang der Metallbasis3 verbunden, und das Silikon-Gel6 ist im Isoliergehäuse5 eingekapselt. - Als nächstes wird Ausführungsform
1 Bezug nehmend auf1 beschrieben. - In
1 umfasst ein Leistungshalbleitermodul300 von Ausführungsform1 einen Leistungshalbleiterchip1 , ein isolierendes Substrat2 , eine Metallbasis3 , einen Bonddraht4 , ein Isoliergehäuse5 , ein Silikon-Gel6 als isolierendes Vergussmaterial, und ein Lötresist11 . Eine Vorderseitenelektrode7-1 ist durch ein vorderseitiges Hartlot8 -1 mit einer Oberseite des isolierenden Substrats2 verbunden, und eine Rückseitenelektrode7-2 ist durch ein rückseitiges Hartlot8-2 mit der Unterseite (der anderen Seite) des isolierenden Substrats2 verbunden. Der Leistungshalbleiterchip1 ist durch ein vorderseitiges Lot9-1 mit der Vorderseitenelektrode7-1 verbunden, und die Metallbasis3 ist durch ein Lot9-2 , das zwischen der Rückseitenelektrode7-2 und der Metallbasis3 angeordnet ist, mit der Seite der Rückseitenelektrode7-2 verbunden, die dem isolierenden Substrat2 entgegengesetzt ist. - Der Leistungshalbleiterchip
1 und die Vorderseitenelektrode7-1 des isolierenden Substrats2 sind durch den Bonddraht4 verbunden, und das Isoliergehäuse5 ist durch einen Klebstoff (nicht dargestellt) mit dem Umfang der Metallbasis3 verbunden. Das Silikon-Gel6 ist im Isoliergehäuse5 eingekapselt. Das Isoliergehäuse5 nimmt mindestens das isolierende Substrat2 , die Vorderseitenelektrode7-1 , die Rückseitenelektrode7-2 , den Leistungshalbleiterchip1 und die Metallbasis3 auf. - Das Lötresist
11 ist auf der Oberseite der Metallbasis3 entlang des Außenumfangs eines Montagebereichs des isolierenden Substrats gebildet. Hier sind die Potenziale des Hartlots8-2 und des Lots9-2 beide ein GND-Potenzial (Erdpotenzial). - Ein Endabschnitt
8-2e des Hartlots8-2 zum Verbinden des isolierenden Substrats2 mit der Rückseitenelektrode7-2 des isolierenden Substrats springt in Bezug auf einen Endabschnitt11e des Lötresists11 seitlich des rückseitigen Lots9-2 (der auch der Endabschnitt des Lots9-2 ist) in Richtung einer Seitenfläche2e des isolierenden Substrats2 (Richtung parallel zur Vorderseite (Rückseite) des isolierenden Substrats2 ) vor. - Das heißt, wenn „a“ der Abstand zwischen dem Endabschnitt
8-2e des Hartlots8-2 und der nach unten verlängerten Linie der Seitenfläche2e des isolierenden Substrats2 ist und „b“ der Abstand zwischen dem Endabschnitt11e des Lötresists11 seitlich des Lots9-2 und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist, wird die Lagebeziehung (a < b) erfüllt. - Mit anderen Worten, das isolierende Substrat
2 , das Hartlot8-2 , die Rückseitenelektrode7-2 und das Lot9-2 sind in1 in einer vertikalen Richtung gestapelt, und die Differenz a zwischen der seitlichen Position des Endabschnitts8-2e des Hartlots8-2 und der seitlichen Position des Endabschnitts (Seitenfläche2e ) des isolierenden Substrats2 ist kleiner als die Differenz b zwischen der seitlichen Position des Endabschnitts11e des Lots9-2 und der seitlichen Position des Endabschnitts (Seitenfläche2e ) des isolierenden Substrats2 (die Differenz a zwischen der seitlichen Position des Endabschnitts des rückseitigen Hartlots8-2 und der seitlichen Position des Endabschnitts des isolierenden Substrats2 ist kleiner als die Differenz b zwischen der seitlichen Position des Endabschnitts des Lötresists11 als „Lot-Fließwiderstand“, der einem Endabschnitt des rückseitigen Lots7-2 seitlich gegenübersteht, und der seitlichen Position des Endabschnitts des isolierenden Substrats2 ). - Wenn das Lot
9-2 zum Verbinden der Rückseitenelektrode7 -2 des isolierenden Substrats2 mit der Metallbasis3 in Richtung der Seitenfläche des isolierenden Substrats2 (links in1 ) fließt und eine Stelle erreicht, an der das Lötresist11 gebildet ist, wird der Fluss des Lots9-2 unterdrückt. Der Endabschnitt8-2e des Hartlots8-2 springt in Bezug auf den Endabschnitt11e des Lötresists11 seitlich des Lots9-2 in Richtung der Seitenfläche des isolierenden Substrats2 vor, wobei der Endabschnitt8-2e des Hartlots8 -2 auch in Bezug auf den Endabschnitt des Lots 9-2 in Richtung der Seitenfläche des isolierenden Substrats2 vorspringt. - Der Bereich zwischen dem Lot
9-2 und dem isolierenden Substrat2 hat eine schmale vertikale Weite, weshalb im Bereich zwischen dem Lot9-2 und dem isolierenden Substrat2 in der vertikalen Richtung ein Hohlraum10 gebildet werden kann. - In der vorliegenden Erfindung sind der obere und der untere Teil des Hohlraums
10 dazu konfiguriert, zwischen dem Lot9-2 und dem Hartlot8-2 zu liegen, die das gleiche GND-Potenzial haben. Daher liegt am Hohlraum10 keine Spannung an. Deshalb kann an dieser Stelle eine Koronaentladung unterdrückt werden, selbst wenn der Hohlraum10 gebildet wird. - Wenn der Endabschnitt
11e des Lötresists11 seitlich des Lots9-2 in Bezug auf den Endabschnitt8-2e des Hartlots8-2 auf Seiten der Seitenfläche des isolierenden Substrats2 in Richtung der Seitenfläche des isolierenden Substrats2 vorspringt (a > b), kann im Gegensatz zu Ausführungsform1 zwischen dem isolierenden Substrat2 und dem Lot9-2 ein Hohlraum auftreten, ohne dass das Hartlot8-2 dazwischen angeordnet ist, was zu einer Koronaentladung im Hohlraum führen kann. - Die in
1 dargestellte Lagebeziehung zwischen dem Hartlot8-2 und dem Lötresist11 ist im Herstellungsprozess des Leistungshalbleitermoduls300 einstellbar. - Wie oben beschrieben, wird gemäß Ausführungsform
1 die Position des Endabschnitts des Lots9-2 durch das Lötresist11 geregelt, und der Endabschnitt8-2e des Hartlots8-2 auf Seiten der Seitenfläche des isolierenden Substrats2 liegt näher an der Seitenfläche des isolierenden Substrats2 als der Endabschnitt des Lots9-2 auf Seiten der Seitenfläche des isolierenden Substrats2 . - Selbst, wenn zwischen dem Hartlot
8-2 und dem Lot9-2 ein Hohlraum auftritt, sind die Potenziale des Hartlots8-2 und des Lots9-2 daher beide ein Erdpotenzial, wodurch das Auftreten einer Koronaentladung unterdrückt werden kann. - Das heißt, es kann ein Leistungshalbleitermodul bereitgestellt werden, das in der Lage ist, das Auftreten einer Koronaentladung zu unterdrücken, selbst wenn der Hohlraum unter dem isolierenden Substrat auftritt, und das eine erhöhte Isolierzuverlässigkeit aufweist.
- [Ausführungsform 2]
- Als nächstes wird Ausführungsform
2 beschrieben. -
2 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls400 von Ausführungsform2 darstellt. - In
2 ist im Leistungshalbleitermodul400 von Ausführungsform2 im Vergleich zum Leistungshalbleitermodul300 von Ausführungsform1 ein Abschnitt, der den Lotfluss eines Lots9-2 zur Verbindung einer Rückseitenelektrode7-2 eines isolierenden Substrats mit einer Metallbasis3 unterdrückt, nicht das Lötresist11 von Ausführungsform1 , sondern eine Metalloxidschicht12 . Die anderen Konfigurationen in Ausführungsform2 entsprechen im Wesentlichen denen von Ausführungsform1 . - Die Metalloxidschicht
12 ist auf der Oberseite der Metallbasis3 gebildet und schließt den Außenumfangsbereich der verlängerten Linie der Seitenfläche eines isolierenden Substrats2 ein. Als Grundmaterial der Metallbasis3 wird AlSiC der Cu verwendet, und um die Lotbenetzbarkeit zu verbessern, ist das Grundmaterial der Metallbasis3 zum Beispiel mit Ni und dergleichen plattiert. Ein Plattierungsmaterial wird zum Beispiel mit einem Laserstrahl bestrahlt, um das Plattierungsmaterial zu oxidieren, wodurch die Metalloxidschicht12 gebildet wird. - Wie oben beschrieben, verbindet das Lot
9-2 die Rückseitenelektrode7-2 des isolierenden Substrats2 mit der Metallbasis3 . Bei der Herstellung des Leistungshalbleitermoduls400 fließt das Lot9-2 in Richtung der Seitenfläche des isolierenden Substrats2 und erreicht eine Stelle, an welcher die Metalloxidschicht12 gebildet ist, weshalb der Fluss des Lots9-2 unterdrückt wird. - Ein Endabschnitt
8-2e des Hartlots8-2 springt in Bezug auf einen Endabschnitt12e der Metalloxidschicht12 seitlich des rückseitigen Lots9 -2 in Richtung der Seitenfläche2e des isolierenden Substrats2 (Richtung parallel zur Vorderseite (Rückseite) des isolierenden Substrats2 ) vor. - Das heißt, wenn „a“ der Abstand zwischen dem Endabschnitt
8-2e des Hartlots8-2 und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist und „b“ der Abstand zwischen dem Endabschnitt12e der Metalloxidschicht12 seitlich des Lots9-2 und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist, wird wie in Ausführungsform1 die Lagebeziehung (a < b) erfüllt. - In einem Bereich zwischen dem Lot
9-2 und dem isolierenden Substrat2 kann in einer vertikalen Richtung ein Hohlraum10 entstehen. In Ausführungsform2 sind der obere und der untere Teil des Hohlraums10 wie in Ausführungsform1 zwischen dem Lotmaterial8-2 und dem Lot9-2 angeordnet, die das gleiche GND-Potenzial aufweisen, weshalb keine Spannung an den Hohlraum10 angelegt wird. Deshalb kann an dieser Stelle eine Koronaentladung unterdrückt werden, selbst wenn der Hohlraum10 gebildet wird. - Wie oben beschrieben, kann gemäß Ausführungsform
2 die gleiche Wirkung erreicht werden wie in Ausführungsform1 , und die Metalloxidschicht12 wird unter Verwendung des Laserstrahls gebildet, wodurch eine Wirkung erhalten wird, dass die Positionsgenauigkeit der Metalloxidschicht12 erhöht wird. - [Ausführungsform 3]
- Als nächstes wird Ausführungsform
3 beschrieben. -
3 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls500 von Ausführungsform3 darstellt. - In
3 ist im Leistungshalbleitermodul500 von Ausführungsform3 im Vergleich zum Leistungshalbleitermodul300 von Ausführungsform1 ein Abschnitt, der den Lotfluss eines Lots9-2 zur Verbindung einer Rückseitenelektrode7-2 eines isolierenden Substrats mit einer Metallbasis3 unterdrückt, nicht das Lötresist11 von Ausführungsform1 , sondern ein unplattierter Abschnitt13 . Die anderen Konfigurationen in Ausführungsform3 entsprechen im Wesentlichen denen von Ausführungsform1 . - Wie oben beschrieben, wird AlSiC oder Cu als Grundmaterial der Metallbasis
3 verwendet, und um die Lotbenetzbarkeit zu verbessern, ist das Grundmaterial der Metallbasis3 mit Ni und dergleichen plattiert. Der unplattierte Abschnitt13 ist auf der Oberseite der Metallbasis3 gebildet und schließt den Außenumfangsbereich der verlängerten Linie der Seitenfläche des isolierenden Substrats2 ein. Die Vorderseite des Metallbasis3 ist plattiert und wird dann einer Behandlung zur Entfernung der Plattierung unterzogen, um den unplattierten Abschnitt13 zu bilden. - Bei der Herstellung des Leistungshalbleitermoduls
500 fließt das Lot9 -2 in Richtung der Seitenfläche des isolierenden Substrats2 , wobei der unplattierte Abschnitt13 eine schlechte Lotbenetzbarkeit aufweist, weshalb der Fluss des Lots9-2 durch einen Endabschnitt13e des unplattierten Abschnitts13 unterdrückt wird. - Ein Endabschnitt
8 -2e des Hartlots8-2 springt in Bezug auf den Endabschnitt13e des unplattierten Abschnitts13 seitlich des Lots9-2 in Richtung der Seitenfläche des isolierenden Substrats2 (die Richtung parallel zur Vorderseite (Rückseite) des isolierenden Substrats2 ) vor. - Das heißt, wenn „a“ der Abstand zwischen dem Endabschnitt
8-2e des Hartlots8-2 und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist und „b“ der Abstand zwischen dem Endabschnitt13e des unplattierten Abschnitts13 seitlich des Lots9-2 und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist, wird wie in Ausführungsform1 die Lagebeziehung (a < b) erfüllt. - In einem Bereich zwischen dem Lot
9 -2 und dem isolierenden Substrat2 kann in einer vertikalen Richtung ein Hohlraum10 entstehen. In Ausführungsform3 sind der obere und der untere Teil des Hohlraums10 wie in Ausführungsform1 zwischen dem Lotmaterial8 -2 und dem Lot9 -2 angeordnet, die das gleiche GND-Potenzial aufweisen, weshalb keine Spannung an den Hohlraum10 angelegt wird. Deshalb kann eine Koronaentladung an dieser Stelle unterdrückt werden, selbst wenn der Hohlraum10 gebildet wird. - Wie oben beschrieben, kann gemäß Ausführungsform
3 die gleiche Wirkung erhalten werden wie in Ausführungsform1 . - [Ausführungsform 4]
- Als nächstes wird Ausführungsform
4 beschrieben. -
4 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls600 von Ausführungsform4 darstellt. - In
4 ist im Leistungshalbleitermodul600 von Ausführungsform4 im Vergleich zum Leistungshalbleitermodul300 von Ausführungsform1 ein Abschnitt, der den Lotfluss eines Lots9 -2 zur Verbindung einer Rückseitenelektrode7 -2 eines isolierenden Substrats mit einer Metallbasis3 unterdrückt, kein Lötresist11 , sondern ein vertiefter Abschnitt14 der Metallbasis. Die anderen Konfigurationen in Ausführungsform4 entsprechen im Wesentlichen denen von Ausführungsform1 . Der vertiefte Abschnitt14 der Metallbasis kann durch mechanische Bearbeitung gebildet werden. - Der vertiefte Abschnitt
14 der Metallbasis ist auf der Oberseite der Metallbasis3 gebildet und schließt den Außenumfangsbereich der verlängerten Linie der Seitenfläche eines isolierenden Substrats2 ein. Bei der Herstellung des Leistungshalbleitermoduls600 fließt das Lot9 -2 in Richtung der Seitenfläche des isolierenden Substrats2 , doch der Lotfluss wird durch den vertieften Abschnitt14 der Metallbasis unterdrückt. - Ein Endabschnitt
8 -2e des Hartlots8 -2 springt in Bezug auf einen Endabschnitt14e des vertieften Abschnitts14 der Metallbasis seitlich des rückseitigen Lots9 -2 in Richtung der Seitenfläche2e des isolierenden Substrats2 (die Richtung parallel zur Vorderseite (Rückseite) des isolierenden Substrats2 ) vor. - Das heißt, wenn „a“ der Abstand zwischen dem Endabschnitt
8 -2e des Hartlots8 -2 und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist und „b“ der Abstand zwischen dem Endabschnitt14e des vertieften Abschnitts14 der Metallbasis und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist, wird wie in Ausführungsform1 die Lagebeziehung (a < b) erfüllt. - Der Bereich zwischen dem Lot
9 -2 und dem isolierenden Substrat2 hat eine schmale Weite, weshalb in diesem Bereich ein Hohlraum10 gebildet werden kann. In Ausführungsform4 sind der obere und der untere Teil des Hohlraums10 wie in Ausführungsform1 zwischen dem Lotmaterial8 -2 und dem Lot9 -2 angeordnet, die das gleiche GND-Potenzial aufweisen, weshalb keine Spannung an den Hohlraum10 angelegt wird. Deshalb kann an dieser Stelle eine Koronaentladung unterdrückt werden, selbst wenn der Hohlraum10 gebildet wird. - [Ausführungsform 5]
- Als nächstes wird Ausführungsform
5 beschrieben. -
5 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls von Ausführungsform5 darstellt. - In
5 ist in einem Leistungshalbleitermodul700 von Ausführungsform5 auf der Oberseite einer Metallbasis3 ein Lötresist11 gebildet, wie in Ausführungsform1 . In Ausführungsform5 ist der Endabschnitt einer Rückseitenelektrode7 -2 ein abgeschrägter Abschnitt15 , der sich in Bezug auf einen Endabschnitt11e des Lötresists11 in Richtung der Seitenfläche eines isolierenden Substrats2 erstreckt. - In der Lagebeziehung zwischen einem Endabschnitt
8 -2e des Hartlots8 -2 und dem Endabschnitt11e des Lötresists11 seitlich des Lots9 -2 ist a in Ausführungsform5 kleiner als b, wie in Ausführungsform1 . - Der Bereich zwischen dem Lot
9 -2 und dem isolierenden Substrat2 weist eine schmale Weite auf, doch der Endabschnitt der Rückseitenelektrode7 -2 ist ein abgeschrägter Abschnitt15 mit einer abgeschrägten Form, der leicht mit einem Isolierharz6 gefüllt werden kann, wobei dennoch ein Hohlraum10 gebildet werden kann. In Ausführungsform5 sind der obere und der untere Teil des Hohlraums10 zwischen dem abgeschrägten Abschnitt15 der Rückseitenelektrode7 -2 und dem Lot9 -2 angeordnet, die das gleiche GND-Potenzial aufweisen, wodurch keine Spannung an den Hohlraum10 angelegt wird. - Daher kann eine Koronaentladung im Hohlraum unterdrückt werden, selbst wenn der Hohlraum
10 gebildet wird, und in Ausführungsform5 kann die gleiche Wirkung wie in Ausführungsform1 erhalten werden. - Der konische Abschnitt
15 in Ausführungsform5 kann auch auf der Rückseitenelektrode7 -2 in Ausführungsform2 bis4 gebildet sein. - [Ausführungsform 6]
- Als nächstes wird Ausführungsform
6 beschrieben. -
6 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls800 von Ausführungsform6 darstellt. - In
6 wird im Leistungshalbleitermodul800 von Ausführungsform6 eine Leitpaste16 auf der Rückseite eines isolierenden Substrats2 aufgebracht, sodass die Leitpaste16 zum Endabschnitt eines Hartlots8 -2 hinzugefügt wird. Wie bei Ausführungsform1 wird auf einer Metallbasis3 ein Lötresist11 gebildet. Ein Endabschnitt16e der Leitpaste16 ist in Bezug auf einen Endabschnitt11e des Lötresists11 in Richtung der Seitenfläche des isolierenden Substrats2 angeordnet. - Das heißt, wenn „a“ der Abstand zwischen einem Endabschnitt
16e der Leitpaste16 und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist und „b“ der Abstand zwischen dem Endabschnitt11e des Lötresists11 und der nach unten verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist, wird die Lagebeziehung (a < b) erfüllt. - Der Bereich zwischen einem Lot
9 -2 und der Leitpaste16 weist eine schmale Weite auf, weshalb in diesem Bereich ein Hohlraum10 gebildet werden kann. Doch der obere und der untere Teil des Hohlraums10 sind zwischen der Leitpaste16 und dem Lot9 -2 angeordnet, die wie in Ausführungsform1 das gleiche GND-Potenzial aufweisen, weshalb keine Spannung an den Hohlraum10 angelegt wird. - Daher kann selbst, wenn der Hohlraum
10 gebildet wird, an dieser Stelle eine Koronaentladung unterdrückt werden, und in Ausführungsform6 kann die gleiche Wirkung wie in Ausführungsform1 erhalten werden. - Die Leitpaste
16 in Ausführungsform6 ist auch auf die Ausführungsformen2 bis4 angewendbar. - [Ausführungsform 7]
- Als nächstes wird Ausführungsform
7 beschrieben. -
7 ist ein Diagramm, das den Hauptteil eines Leistungshalbleitermoduls900 gemäß Ausführungsform7 darstellt. - In
7 springt im Leistungshalbleitermodul900 von Ausführungsform7 im Vergleich zum Leistungshalbleitermodul300 von Ausführungsform1 ein Endabschnitt8 -1e eines Hartlots8 -1 zur Verbindung eines isolierenden Substrats2 mit einer Vorderseitenelektrode7 -1 in Bezug auf die Position eines Endabschnitts8 -2e eines Hartlots8 -2 zur Verbindung des isolierenden Substrats2 mit einer Rückseitenelektrode7 -2 in Richtung der Seitenfläche des isolierenden Substrats2 vor. Die anderen Konfigurationen in Ausführungsform7 entsprechen im Wesentlichen denen von Ausführungsform1 . - Wenn „c“ der Abstand zwischen dem Endabschnitt
8 -1e des Hartlots8 -1 und der nach oben verlängerten Linie der Seitenfläche des isolierenden Substrats2 ist, werden die Beziehungen c < a und a < b erfüllt (c < a < b). Das heißt, die Differenz c zwischen der seitlichen Position eines Endabschnitts8 -1e des vorderseitigen Hartlots8 -1 und der seitlichen Position des Endabschnitts2e des isolierenden Substrats2 ist kleiner als die Differenz zwischen der seitlichen Position des Endabschnitts8 -2e des rückseitigen Hartlots8 -2 und der seitlichen Position des Endabschnitts2e des isolierenden Substrats2 . - Am Endabschnitt des Hartlots
8 -1 , das im Leistungshalbleitermodul900 das isolierende Substrat2 mit der Vorderseitenelektrode7 -1 des isolierenden Substrats verbindet, nimmt ein elektrisches Feld zu, wodurch ein dielektrischer Durchschlag dazu neigt, an dieser Stelle als Ausgangspunkt des dielektrischen Durchbruchs aufzutreten. - Das elektrische Feld an dieser Stelle kann reduziert werden, indem der Abstand zwischen dieser Stelle und der Erde (GND) vergrößert wird.
- In Ausführungsform
7 wird der Abstand zwischen dem Endabschnitt8 -1e des Hartlots8 -1 und der Erde (GND) vergrößert, indem der Endabschnitt8 -2e des Hartlots8 -2 (Erdpotenzial) zur Mitte (linke Seite in7 ) des isolierenden Substrats2 hin verschoben wird, um das elektrische Feld an der Stelle zu mindern und dadurch den Isolierwiderstand zu verbessern. - Die Lagebeziehung zwischen dem Hartlot
8 -2 und einem Lot9 -2 ist die gleiche wie in Ausführungsform1 , und der Endabschnitt8 -2e des Hartlots8 -2 springt in Bezug auf einen Endabschnitt11e eines Lötresists11 in Richtung der Seitenfläche des isolierenden Substrats2 vor. Deshalb kann eine Koronaentladung an dieser Stelle unterdrückt werden, selbst wenn zwischen dem Lot9 -2 und dem isolierenden Substrat2 ein Hohlraum10 auftritt. - Die Konfiguration von Ausführungsform
7 ermöglicht die Bereitstellung des Leistungshalbleitermoduls900 , das eine erhöhte Isolierfähigkeit aufweist und die Koronaentladung in einem Hohlraum unter dem isolierenden Substrat unterdrückt. - (Vergleichsbeispiel)
-
9 ist ein Diagramm, das zum Vergleich mit der vorliegenden Erfindung ein Konfigurationsbeispiel eines Leistungshalbleitermoduls200 darstellt, wenn die vorliegende Erfindung nicht angewandt wird. - In
9 benetzt ein Lot9 -2 zur Verbindung einer Rückseitenelektrode7 -2 eines isolierenden Substrats2 mit einer Metallbasis3 die Metallbasis und breitet sich in Richtung der Seitenfläche des isolierenden Substrats2 aus. Der Abstand zwischen dem isolierenden Substrat2 und der Metallbasis3 ist etwa 500 µm schmal, und der Bereich zwischen dem isolierenden Substrat2 und dem Lot9 -2 hat eine schmalere Weite. - Daher sind das isolierende Substrat
2 und das Lot9 -2 in der Nachbarschaft der Endabschnitte sowohl des isolierenden Substrats2 als auch des Lots9 -2 einander gegenüberliegend angeordnet, und zwischen dem isolierenden Substrat2 und dem Lot9 -2 ist kein Silikon-Gel6 als Isolierharz vorhanden, wodurch ein Hohlraum10 auftritt. Das Potenzial des Lots9 -2 ist ein Erdpotential, und das isolierende Substrat2 ist kein Erdungssubstrat, weshalb im Hohlraum10 eine Koronaentladung auftreten kann. - Dagegen kann, wie oben in Ausführungsform
1 bis7 beschrieben, das Auftreten einer Koronaentladung im Hohlraum 10unterdrückt werden, selbst wenn der Hohlraum10 zwischen dem Hartlot8 -2 und dem Lot9 -2 auftritt, da das Hartlot8 -2 und das Lot9 -2 beide ein Erdpotenzial aufweisen. - Das Lötresist
11 , die Metalloxidschicht12 , der unplattierte Abschnitt13 und der vertiefte Abschnitt14 auf der Metallbasis können zusammenfassend als „Lot-Fließwiderstand“ bezeichnet werden. - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- JP 2008207207 A [0009, 0010]
Claims (6)
- Leistungshalbleitermodul, umfassend: ein isolierendes Substrat; eine Vorderseitenelektrode und eine Rückseitenelektrode, die jeweils durch ein zwischen der Vorderseitenelektrode und dem isolierenden Substrat angeordnetes vorderseitiges Hartlot und ein zwischen der Rückseitenelektrode und dem isolierenden Substrat angeordnetes rückseitiges Hartlot an einer Vorderseite und einer Rückseite des isolierenden Substrats befestigt sind; einen Leistungshalbleiterchip, der durch ein zwischen dem Leistungshalbleiterchip und der Vorderseitenelektrode angeordnetes vorderseitiges Lot mit der Vorderseitenelektrode verbunden ist; ein rückseitiges Lot, das auf einer dem isolierenden Substrat entgegengesetzten Seite der Rückseitenelektrode gebildet ist; eine Metallbasis, auf welcher das rückseitige Lot angeordnet ist, um die Rückseitenelektrode mit dem zwischen der Metallbasis und der Rückseitenelektrode angeordneten rückseitigen Lot zu befestigen; einen Lot-Fließwiderstand, der auf einer Fläche der Metallbasis gebildet ist, auf welcher das rückseitige Lot angeordnet ist; ein Isoliergehäuse, das mindestens das isolierende Substrat, die Vorderseitenelektrode, die Rückseitenelektrode, den Leistungshalbleiterchip und die Metallbasis aufnimmt; und ein Isolierharz, das in das Isoliergehäuse gefüllt ist, wobei das isolierende Substrat, das vordereitige Lot, die Vorderseitenelektrode, das rückseitige Hartlot, die Rückseitenelektrode und das rückseitige Lot in einer vertikalen Richtung gestapelt sind, und eine Differenz zwischen einer seitlichen Position eines Endabschnitts des rückseitigen Hartlots und einer seitlichen Position eines Endabschnitts des isolierenden Substrats kleiner ist als eine Differenz zwischen einer Position eines Endabschnitts des Lot-Fließwiderstands, der einem Endabschnitt des rückseitigen Lots seitlich gegenübersteht, und der seitlichen Position des Endabschnitts des isolierenden Substrats.
- Leistungshalbleitermodul nach
Anspruch 1 , wobei der Lot-Fließwiderstand ein Lötresist ist. - Leistungshalbleitermodul nach
Anspruch 1 , wobei der Lot-Fließwiderstand eine Metalloxidschicht ist. - Leistungshalbleitermodul nach
Anspruch 1 , wobei der Lot-Fließwiderstand ein unplattierter Abschnitt ist. - Leistungshalbleitermodul nach
Anspruch 1 , wobei der Lot-Fließwiderstand ein vertiefter Abschnitt der Metallbasis ist. - Leistungshalbleitermodul nach einem der
Ansprüche 1 bis5 , wobei eine Differenz zwischen einer seitlichen Position eines Endabschnitts des vorderseitigen Hartlots und der seitlichen Position des Endabschnitts des isolierenden Substrats kleiner ist als die Differenz zwischen der seitlichen Position des Endabschnitts des rückseitigen Hartlots und der seitlichen Position des Endabschnitts des isolierenden Substrats.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017207902A JP6898203B2 (ja) | 2017-10-27 | 2017-10-27 | パワー半導体モジュール |
JP2017-207902 | 2017-10-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102018126311A1 true DE102018126311A1 (de) | 2019-05-02 |
DE102018126311B4 DE102018126311B4 (de) | 2023-03-09 |
Family
ID=66138089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102018126311.2A Active DE102018126311B4 (de) | 2017-10-27 | 2018-10-23 | Leistungshalbleitermodul |
Country Status (4)
Country | Link |
---|---|
US (1) | US10888941B2 (de) |
JP (1) | JP6898203B2 (de) |
CN (1) | CN109727932B (de) |
DE (1) | DE102018126311B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6965706B2 (ja) * | 2017-11-29 | 2021-11-10 | 三菱電機株式会社 | 半導体モジュール、その製造方法及び電力変換装置 |
CN110556349A (zh) * | 2019-09-29 | 2019-12-10 | 全球能源互联网研究院有限公司 | 功率型半导体器件封装结构 |
CN115828699B (zh) | 2022-12-19 | 2023-07-21 | 华中科技大学 | 功率半导体模块全生命周期结温预测方法、系统及终端 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008207207A (ja) | 2007-02-26 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 半田接合方法およびそれを用いた半導体装置の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3849381B2 (ja) * | 1999-12-20 | 2006-11-22 | 株式会社日立製作所 | 絶縁回路基板の製造方法 |
JP4722415B2 (ja) * | 2004-06-14 | 2011-07-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP4345066B2 (ja) | 2005-05-24 | 2009-10-14 | 日立金属株式会社 | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
KR101347486B1 (ko) * | 2006-01-31 | 2014-01-02 | 쓰리엠 이노베이티브 프로퍼티즈 컴파니 | 유연성 포일 구조를 구비한 led 조명 조립체 |
WO2008032365A1 (fr) * | 2006-09-12 | 2008-03-20 | Fujitsu Limited | Dispositif électronique et procédé pour la fabrication de celui-ci |
JP5117270B2 (ja) * | 2008-04-25 | 2013-01-16 | シャープ株式会社 | 配線基板、半導体装置、ならびに半導体装置の製造方法 |
EP2337070A1 (de) * | 2009-12-17 | 2011-06-22 | ABB Technology AG | Elektronische Vorrichtung mit nichtlinearer resistiver Feldabstufung und Verfahren zu ihrer Herstellung |
WO2013002407A1 (ja) * | 2011-06-30 | 2013-01-03 | 日立金属株式会社 | ろう材、ろう材ペースト、セラミックス回路基板、セラミックスマスター回路基板及びパワー半導体モジュール |
JP5588956B2 (ja) * | 2011-11-30 | 2014-09-10 | 株式会社 日立パワーデバイス | パワー半導体装置 |
JP5665786B2 (ja) | 2012-03-26 | 2015-02-04 | 三菱電機株式会社 | 半導体装置 |
JP6094413B2 (ja) * | 2013-07-18 | 2017-03-15 | 三菱電機株式会社 | 半導体モジュール及びその製造方法 |
JP6500567B2 (ja) * | 2015-04-01 | 2019-04-17 | 富士電機株式会社 | 半導体装置 |
JP2017135144A (ja) * | 2016-01-25 | 2017-08-03 | 三菱電機株式会社 | 半導体モジュール |
JP6724449B2 (ja) * | 2016-03-18 | 2020-07-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2017
- 2017-10-27 JP JP2017207902A patent/JP6898203B2/ja active Active
-
2018
- 2018-10-23 DE DE102018126311.2A patent/DE102018126311B4/de active Active
- 2018-10-24 US US16/168,857 patent/US10888941B2/en active Active
- 2018-10-25 CN CN201811253311.3A patent/CN109727932B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008207207A (ja) | 2007-02-26 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 半田接合方法およびそれを用いた半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109727932B (zh) | 2022-09-16 |
US10888941B2 (en) | 2021-01-12 |
JP6898203B2 (ja) | 2021-07-07 |
JP2019080014A (ja) | 2019-05-23 |
US20190126374A1 (en) | 2019-05-02 |
CN109727932A (zh) | 2019-05-07 |
DE102018126311B4 (de) | 2023-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012219686B4 (de) | Leistungsmodul mit geringer Streuinduktivität | |
DE102009033321A1 (de) | Leistungshalbleitervorrichtung | |
DE112020006524T5 (de) | Halbleitermodul | |
DE102019112935B4 (de) | Halbleitermodul | |
DE102017214248B4 (de) | Vorrichtung mit einer an ein induktives Element angebrachten Leistungsstufe und Herstellungsverfahren dafür | |
DE102018126311B4 (de) | Leistungshalbleitermodul | |
DE112016004980T5 (de) | Leistungs-halbleitereinrichtung | |
DE102020112338A1 (de) | Halbleitervorrichtung | |
DE102020000169A1 (de) | Leistungshalbleitervorrichtungsgehäuse | |
DE102017210589A1 (de) | Halbleitervorrichtung | |
DE102014101712A1 (de) | Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür | |
DE102018212436A1 (de) | Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung | |
DE102020109692A1 (de) | Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips | |
DE102017120747A1 (de) | SMD-Gehäuse mit Oberseitenkühlung | |
DE112011104406T5 (de) | Halbleitervorrichtung | |
DE102015108253B4 (de) | Elektronisches Modul und Verfahren zum Herstellen desselben | |
DE102017108172B4 (de) | SMD-Package und Verfahren zur Herstellung eines SMD-Packages | |
DE102020122125A1 (de) | Halbleitermodul | |
DE102018213397B4 (de) | Halbleitervorrichtung | |
DE102019218953A1 (de) | Elektronische Schaltungseinheit | |
DE102019112934A1 (de) | Halbleitermodul | |
DE102019112936A1 (de) | Halbleitermodul | |
DE102019212727A1 (de) | Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung | |
WO2022263543A1 (de) | Leiterplattenanordnung | |
DE102021209438A1 (de) | Leistungshalbleiterbauteil und Verfahren zur Herstellung eines Leistungshalbleiterbauteils |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |