DE112012007316B3 - Integration sekundärer bauelemente in kernlose mikroelektronische bauelement-packages - Google Patents

Integration sekundärer bauelemente in kernlose mikroelektronische bauelement-packages Download PDF

Info

Publication number
DE112012007316B3
DE112012007316B3 DE112012007316.9T DE112012007316T DE112012007316B3 DE 112012007316 B3 DE112012007316 B3 DE 112012007316B3 DE 112012007316 T DE112012007316 T DE 112012007316T DE 112012007316 B3 DE112012007316 B3 DE 112012007316B3
Authority
DE
Germany
Prior art keywords
microelectronic
component
layer
package
conductive via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012007316.9T
Other languages
English (en)
Inventor
Weng Hong Teh
John S. Guzek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of DE112012007316B3 publication Critical patent/DE112012007316B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)

Abstract

Mikroelektronisches Bauelement-Package (280), das Folgendes aufweist:ein mikroelektronisches Bauelement (242) mit einer aktiven Fläche und einer gegenüberliegenden Rückseite, wobei eine Dicke des mikroelektronischen Bauelements (242) durch die Distanz zwischen der aktiven Fläche des mikroelektronischen Bauelements (242) und der Rückseite des mikroelektronischen Bauelements (242) definiert ist;mindestens ein sekundäres Bauelement (274a, 274b), das elektrisch mit dem mikroelektronischen Bauelement (242) verbunden ist, wobei das mindestens eine sekundäre Bauelement (274a,274b) nahe dem mikroelektronischen Bauelement (242) innerhalb der Dicke des mikroelektronischen Bauelements (242) angeordnet ist; undeine dielektrische Schicht (252), die über dem mikroelektronischen Bauelement (242) und dem mindestens einen sekundären Bauelement (274a, 274b) angeordnet ist, wobei die dielektrische Schicht (252) an einen Abschnitt des mikroelektronischen Bauelementes (242) zwischen der aktiven Fläche und der Rückseite angrenzt, und wobei die Rückseite und ein Abschnitt des mikroelektronischen Bauelements (242) zwischen der aktiven Fläche und der Rückseite durch die dielektrische Schicht freiliegt.

Description

  • HINTERGRUND
  • Ausführungsformen der vorliegenden Beschreibung betreffen allgemein das Gebiet der mikroelektronischen Bauelement-Package-Designs und betreffen insbesondere mikroelektronische Bauelement-Packages mit Bumpless Build-Up Layer (BBUL)-Designs.
  • Stand der Technik
  • Aus US 5 497 033 A und US 2008/0316714 A1 sind mikroelektronische Bauelement-Package-Designs bekannt.
  • Figurenliste
    • 1-13 veranschaulichen seitliche Querschnittsansichten eines Prozesses zum Ausbilden eines mikroelektronischen Bumpless Build-Up Layer Coreless (BBUL-C)-Package mit oberflächenmontierten bauelementseitigen Sekundärbauelementen gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 14-25 veranschaulichen seitliche Querschnittsansichten eines Prozesses zum Ausbilden eines mikroelektronischen Bumpless Build-Up Layer Coreless (BBUL-C)-Package mit eingebetteten bauelementseitigen Sekundärbauelementen, nach einen weiteren Ausführungsform der vorliegenden Beschreibung.
    • 26-37 veranschaulichen seitliche Querschnittsansichten eines Prozesses zum Ausbilden eines mikroelektronischen Bumpless Build-Up Layer Coreless (BBUL-C)-Package mit eingebetteten bauelementseitigen Sekundärbauelementen gemäß einer weiteren Ausführungsform der vorliegenden Beschreibung.
  • DETAILLIERTE BESCHREIBUNG
  • Es versteht sich, dass die verschiedenen Ausführungsformen, obgleich verschieden, einander nicht unbedingt ausschließen. Zum Beispiel kann ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, die im vorliegenden Text in Verbindung mit einer konkreten Ausführungsform beschrieben sind, ebenfalls innerhalb anderer Ausführungsformen implementiert werden, ohne vom Geist und Schutzumfang des beanspruchten Gegenstandes abzuweichen. Verweise in dieser Spezifikation auf „eine bestimmte Ausführungsform“ oder „eine Ausführungsform“ meinen, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, die im vorliegenden Text in Verbindung mit der Ausführungsform beschrieben sind, in mindestens einer Implementierung der vorliegenden Erfindung enthalten sind. Darum bezieht sich die Verwendung der Phrase „eine bestimmte Ausführungsform“ oder „in einer Ausführungsform“ nicht unbedingt auf dieselbe Ausführungsform. Des Weiteren versteht es sich, dass die Position oder Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform modifiziert werden kann, ohne vom Geist und Schutzumfang des beanspruchten Gegenstandes abzuweichen. In den Zeichnungen beziehen sich in den verschiedenen Ansichten gleiche Zahlen auf die gleichen oder auf ähnliche Elemente oder Funktionen, und im vorliegenden Text gezeigte Elemente sind nicht unbedingt zueinander maßstabsgetreu. Vielmehr können einzelne Elemente vergrößert oder verkleinert dargestellt werden, um die Elemente im Kontext der vorliegenden Beschreibung besser bis verstehen.
  • Ausführungsformen der vorliegenden Beschreibung betreffen das Gebiet der Herstellung mikroelektronischer Bauelement-Packages und betreffen insbesondere mikroelektronische Bauelement-Packages mit Bumpless Build-Up Layer (BBUL)-Designs, wobei mindestens ein sekundäres Bauelement, wie zum Beispiel ein Kondensator, ein mikroelektromechanisches Bauelement (wie zum Beispiel ein Beschleunigungsmesser, Hochfrequenzschalter und dergleichen), ein GPS-Bauelement, ein passives Bauelement und dergleichen, innerhalb der Dicke (d. h. der z-Richtung oder der z-Höhe) des mikroelektronischen Bauelements des mikroelektronischen Bauelement-Package angeordnet ist. In einigen Ausführungsformen der vorliegenden Beschreibung können Öffnungen oder Hohlraumstrukturen mittels relativ dicker dielektrischer Materialien, wie zum Beispiel fotodefinierbarer Photoresistmaterialien, erzeugt werden, wobei mikroelektronische Bauelemente und Komponenten darin montiert sein können. Eine solche Verwendung von Hohlräumen in relativ dickem dielektrischem Material kann Verkapselungsarchitekturen ermöglichen, die eine Oberflächenmontage oder das Einbetten einer Vielzahl verschiedener bauelementseitiger sekundärer Bauelemente ohne Preisgabe der z-Höhen (d. h. Dicken)-Beschränkungen gestatten. Des Weiteren können Ausführungsformen der vorliegenden Beschreibung es erlauben, dass die Rückseiten mikroelektronischer Bauelemente über den bauelementseitigen Sekundärbauelementen liegen, so dass Wärmesenken einen direkten Kontakt zu den Rückseiten mikroelektronischer Bauelemente haben können oder dass zusätzliche Bauelemente (zum Beispiel Speicher, Logik usw.) mit Silizium-Durchkontakten an den Rückseiten mikroelektronischer Bauelemente angebracht werden können.
  • Die 1-13 veranschaulichen Querschnittsansichten einer Ausführungsform eines Prozesses zum Ausbilden eines mikroelektronischen Bumpless Build-Up Layer Coreless (BBUL-C)-Package mit oberflächenmontierten bauelementseitigen Sekundärbauelementen. Wie in 1 gezeigt, kann ein Träger 100 bereitgestellt sein. Der veranschaulichte Träger 100 kann ein kupferlaminiertes Substrat sein, das ein Klebematerial 106 umfasst, das zwischen zwei gegenüberliegenden Kupfertrennschichten (d. h. einer ersten Kupfertrennschicht 104 und einer zweiten Kupfertrennschicht 104') angeordnet ist, wobei zwei gegenüberliegende Kupferschichten (d. h. eine erste Kupferschicht 102 und eine zweite Kupferschicht 102') an ihren jeweiligen Kupfertrennschichten (d. h. der ersten Kupfertrennschicht 104 und der zweiten Kupfertrennschicht 104') anliegen und an einem Abschnitt des Klebematerials 106 anliegen, wobei die Außenfläche der ersten Kupferschicht 102 eine erste Fläche 108 des Trägers 100 definiert und die Außenfläche der zweiten Kupferschicht 102' eine zweite Fläche 108' des Trägers 100 definiert. Das Klebematerial 106 kann ein beliebiges zweckmäßiges Material sein, einschließlich beispielsweise ein Epoxidmaterial. Es versteht sich, dass zwar die Schichten, die mit dem Klebematerial 106 laminiert sind, ausdrücklich als Kupferschichten bezeichnet sind (d. h. die Kupferschichten und die Kupfertrennschichten), dass aber die vorliegende Beschreibung nicht darauf beschränkt ist, da die Schichten aus jedem beliebigen zweckmäßigen Material hergestellt sein können.
  • Wie in 2 gezeigt, kann eine erste Opfermaterialschicht 110, wie zum Beispiel ein Photoresistmaterial, auf der ersten Fläche 108 des Trägers ausgebildet sein, und eine zweite Opfermaterialschicht 110', wie zum Beispiel ein Photoresistmaterial, kann auf der zweiten Fläche 108' des Trägers ausgebildet sein. Eine erste Schutzschicht 120, wie zum Beispiel einen Metallfolie (zum Beispiel Kupferfolie), kann auf der ersten Opfermaterialschicht 110 ausgebildet sein, und eine zweite Schutzschicht 120', wie zum Beispiel eine Metallfolie (zum Beispiel Kupferfolie), kann auf der zweiten Opfermaterialschicht 110' ausgebildet sein, wie in 3 gezeigt. Die erste Opfermaterialschicht 110 und die zweite Opfermaterialschicht 110' können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Aufschleudern, Trockenfotofilmlaminieren und chemisches Aufdampfen. Die erste Schutzschicht 120 und die zweite Schutzschicht 120' können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Abscheidung und Folienlaminierung. In einer Ausführungsform können die erste und die zweite Opfermaterialschicht 110 und die zweite Opfermaterialschicht 110' auf Dicken zwischen etwa 300 µm und 600 µm abgeschieden werden.
  • Wie in 4 gezeigt, können Sekundärbauelement-Kontaktinseln auf den Schutzschichten ausgebildet werden. Wie veranschaulicht, können eine erste Sekundärbauelement-Kontaktinsel 124a und eine zweite Sekundärbauelement-Kontaktinsel 124b auf der ersten Schutzschicht 120 ausgebildet werden, und eine dritte Sekundärbauelement-Kontaktinsel 124a' und eine vierte Sekundärbauelement-Kontaktinsel 124b' können auf der zweiten Schutzschicht 120' ausgebildet werden. Metallisierungsschichten (d. h. Elemente 122a, 122b, 122a' und 122b') können zwischen ihren jeweiligen Schutzschichten (d. h. Elementen 120 und 120') und ihren jeweiligen Sekundärbauelement-Kontaktinseln (zum Beispiel Elementen 124a, 124b, 124a' und 124b') angeordnet sein. Die Metallisierungsschichten (d. h. Elemente 122a, 122b, 122a' und 122b') werden später noch ausführlich besprochen. Wie ebenfalls in 4 gezeigt, können auch Package-on-Package (PoP)-Kontaktinseln auf den Schutzschichten (zum Beispiel den Elementen 120 und 120') gleichzeitig mit der Ausbildung der Sekundärbauelement-Kontaktinseln (zum Beispiel Elemente 124a, 124b, 124a' und 124b') ausgebildet werden, wie dem Fachmann klar ist. 4 veranschaulicht eine erste Package-on-Package-Kontaktinsel 128a, und eine zweite Package-on-Package-Kontaktinsel 128b kann ebenfalls auf der ersten Schutzschicht 120 ausgebildet werden, und eine dritte Package-on-Package-Kontaktinsel 128a' und eine vierte Package-on-Package-Kontaktinsel 128b' können auf der zweiten Schutzschicht 120' ausgebildet werden. Metallisierungsschichten (d. h. Elemente 126a, 126b, 126a' und 126b' können ebenfalls zwischen ihren jeweiligen Schutzschichten (zum Beispiel Elementen 120 und 120') und ihren jeweiligen Package-on-Package-Kontaktinseln (zum Beispiel Elementen 128a, 128b, 128a' und 128b') angeordnet sein. Dem Fachmann ist klar, dass die Package-on-Package-Kontaktinseln zum Ausbilden von Verbindungen zwischen mikroelektronischen Bauelement-Packages in der z-Richtung zum Stapeln (zum Beispiel als 3D-Stapeln bezeichnet) verwendet werden können, ohne dass Silizium-Durchkontakte benötigt werden. Die Sekundärbauelement-Kontaktinseln und die Package-on-Package-Kontaktinseln können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich Abscheidung, Fotolithografie und Ätzen.
  • Wie in 5 gezeigt, kann eine Öffnung 132 durch die erste Schutzschicht 120 ausgebildet werden, um einen Abschnitt der ersten Opfermaterialschicht 110 freizulegen, und eine Öffnung 132' kann gleichzeitig in der zweiten Schutzschicht 120' ausgebildet werden, um einen Abschnitt der zweiten Opfermaterialschicht 110' freizulegen. Die Öffnung 132 der ersten Schutzschicht und die Öffnung 132' der zweiten Schutzschicht können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise photolithografisches Strukturieren und Ätzen. Es versteht sich, dass die erste Opfermaterialschicht 110 und die zweite Opfermaterialschicht 110' als ein Ätzstopp während der Ausbildung der Öffnung 132 der ersten Schutzschicht und der Öffnung 132' der zweiten Schutzschicht fungieren können.
  • Wie in 6 gezeigt, kann eine Öffnung 134 unter Verwendung der ersten Schutzschicht 120 als eine Maske durch die erste Opfermaterialschicht 110 hindurch ausgebildet werden, um einen Abschnitt der ersten Fläche 108 des Trägers freizulegen. Eine Öffnung 134' kann gleichzeitig unter Verwendung der zweiten Schutzschicht als ein Maske durch die zweite Opfermaterialschicht 110' hindurch ausgebildet werden, um einen Abschnitt der zweiten Fläche 108' des Trägers freizulegen. Die Öffnung 134 der ersten Opfermaterialschicht und Öffnung 134' der zweiten Opfermaterialschicht können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise photolithografischer Prozesse und Nass- oder Trockenätzen, wobei die erste Kupferschicht 102 und die zweite Kupferschicht 102' als Ätzstopps fungieren können.
  • Wie in 7 gezeigt, kann ein erstes mikroelektronisches Bauelement 142 mit seiner Rückseite 150 mittels eines Klebstoffmaterials 144 an der ersten Fläche 108 des Trägers innerhalb der Öffnung 134 der ersten Opfermaterialschicht angebracht werden. Das erste mikroelektronische Bauelement 142 kann mindestens eine Kontaktstelle (als Elemente 146a und 146b gezeigt) auf seiner aktiven Fläche 148 haben. Ein zweites mikroelektronisches Bauelement 142' kann mit einer Rückseite 150' mittels eines Klebstoffmaterials 144' an der zweiten Fläche 108' des Trägers innerhalb der Öffnung 134' der zweiten Opfermaterialschicht angebracht werden. Das zweite mikroelektronische Bauelement 142' kann mindestens eine Kontaktstelle (als Elemente 146a' und 146b' gezeigt) auf seiner aktiven Fläche 148' haben. Das erste mikroelektronische Bauelement 142 und das zweite mikroelektronische Bauelement 142' können ein beliebiges gewünschtes Bauelement sein, einschließlich beispielsweise ein Mikroprozessor (Einzel- oder Mehrkern), ein Speicherbauelement, ein Chipsatz, ein Grafikbauelement, ein anwendungsspezifischer integrierter Schaltkreis oder dergleichen. Das Klebstoffmaterial 144 und 144' kann ein beliebiges zweckmäßiges Material sein, einschließlich beispielsweise ein Chip-Rückseitenfilm.
  • Wie in 8 gezeigt, kann eine erste dielektrische Schicht 152 auf dem ersten mikroelektronischen Bauelement 142, der ersten Schutzschicht 120, den ersten Package-on-Package-Kontaktinseln 128a, den zweiten Package-on-Package-Kontaktinseln 128b, der ersten Sekundärbauelement-Kontaktinsel 124a und der zweiten Sekundärbauelement-Kontaktinsel 124b ausgebildet werden. Eine zweite dielektrische Schicht 152' kann gleichzeitig auf dem zweiten mikroelektronischen Bauelement 142', der zweiten Schutzschicht 120', der dritten Package-on-Package-Kontaktinsel 128a', der vierten Package-on-Package-Kontaktinsel 128b', der dritten Sekundärbauelement-Kontaktinsel 124a' und der vierten Sekundärbauelement-Kontaktinsel 124b' ausgebildet werden. Wie ebenfalls in 8 gezeigt, können mehrere Öffnungen 154 in der ersten dielektrischen Schicht 152 ausgebildet werden, um mindestens einen Abschnitt der jeweiligen Kontaktstellen des ersten mikroelektronischen Bauelements 146a und 146b, der ersten Package-on-Package-Kontaktinseln 128a, der zweiten Package-on-Package-Kontaktinseln 128b, der ersten Sekundärbauelement-Kontaktinseln 124a und der zweiten Sekundärbauelement-Kontaktinseln 124b jeder Öffnung 154 freizulegen. Mehrere Öffnungen 154' können ebenfalls gleichzeitig in der zweiten dielektrischen Schicht 152' ausgebildet werden, um mindestens einen Abschnitt der jeweiligen Kontaktstellen des zweiten mikroelektronischen Bauelements 146a' und 146b', der dritten Package-on-Package-Kontaktinseln 128a', der vierten Package-on-Package-Kontaktinseln 128b', der dritten Sekundärbauelement-Kontaktinseln 124a' und der vierten Sekundärbauelement-Kontaktinseln 124b' jeder Öffnung 154' freizulegen. In einer Ausführungsform können die erste dielektrische Schicht 152 und die zweite dielektrische Schicht 152' Siliziumdioxid-gefülltes Epoxid umfassen, wie zum Beispiel Build-up-Filme, die bei der Ajinomoto Fine-Techno Co., Inc., 1-2 Suzuki-cho, Kawasaki-ku, Kawasakishi, 210-0801, Japan, bezogen werden können (zum Beispiel Ajinomoto ABF-GX13, Ajinomoto GX92 und dergleichen). Die Öffnungen 154 und 154' können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Laser- oder Ionenbohren, Ätzen und dergleichen.
  • Wie in 9 gezeigt, kann ein leitfähiges Material, wie zum Beispiel Kupfer, Aluminium, Silber, Gold und Legierungen davon, innerhalb der Öffnungen 154 durch eine beliebige dem Fachmann bekannte Technik angeordnet werden, um einen ersten leitfähigen Durchkontakt 166a an der Kontaktstelle des ersten mikroelektronischen Bauelements, einen zweiten leitfähigen Durchkontakt 166b an der Kontaktstelle des ersten mikroelektronischen Bauelements, einen leitfähigen Durchkontakt 162a an der ersten Package-on-Package-Kontaktinsel, einen leitfähigen Durchkontakt 162b an der zweiten Package-on-Package-Kontaktinsel, einen leitfähigen Durchkontakt 164a an der ersten Sekundärbauelement-Kontaktinsel und einen leitfähigen Durchkontakt 164b an der zweiten Sekundärbauelement-Kontaktinsel auszubilden. Das leitfähige Material kann ebenfalls gleichzeitig innerhalb der Öffnungen 154' angeordnet werden, um einen ersten leitfähigen Durchkontakt 166a' an der Kontaktstelle des zweiten mikroelektronischen Bauelements, einen zweiten leitfähigen Durchkontakt 166b' an der Kontaktstelle des zweiten mikroelektronischen Bauelements, einen leitfähigen Durchkontakt 162a' an der dritten Package-on-Package-Kontaktinsel, einen leitfähigen Durchkontakt 162b' an der vierten Package-on-Package-Kontaktinsel, einen leitfähigen Durchkontakt 164a' an der dritten Sekundärbauelement-Kontaktinsel und einen leitfähigen Durchkontakt 164b' an der vierten Sekundärbauelement-Kontaktinsel auszubilden. Wie in 9 weiter gezeigt, können Leiterbahnen ausgebildet werden, um verschiedene leitfähige Durchkontakte elektrisch zu verbinden. Wie veranschaulicht, kann eine erste Leiterbahn 168a ausgebildet werden, um den leitfähigen Durchkontakt 164a an der ersten Sekundärbauelement-Kontaktinsel und den ersten leitfähigen Durchkontakt 166a an der ersten mikroelektronischen Bauelement-Kontaktstelle elektrisch zu verbinden, und eine zweite Leiterbahn 168b kann ausgebildet werden, um den leitfähigen Durchkontakt 164b an der zweiten Sekundärbauelement-Kontaktinsel und den zweiten leitfähigen Durchkontakt 166b an der ersten mikroelektronischen Bauelement-Kontaktstelle elektrisch zu verbinden. Des Weiteren kann eine dritte Leiterbahn 168a' ausgebildet werden, um den leitfähigen Durchkontakt 164a' an der dritten Sekundärbauelement-Kontaktinsel und den ersten leitfähigen Durchkontakt 166a' an der zweiten mikroelektronischen Bauelement-Kontaktstelle elektrisch zu verbinden, und eine vierte Leiterbahn 168b' kann ausgebildet werden, um den leitfähigen Durchkontakt 164b' an der vierten Sekundärbauelement-Kontaktinsel und den zweiten leitfähigen Durchkontakt 166b' an der zweiten mikroelektronischen Bauelement-Kontaktstelle elektrisch zu verbinden. Somit bildet die Verbindung der verschiedenen leitfähigen Durchkontakte und Leiterbahnen elektrisch leitfähige Pfade zwischen den Sekundärbauelement-Kontaktinseln und dem mikroelektronischen Bauelement. Die Leiterbahnen (zum Beispiel Elemente 168a, 168b, 168a' und 168b') können ein beliebiges zweckmäßiges leitfähiges Material sein, einschließlich beispielsweise Kupfer, Aluminium, Silber, Gold und Legierungen davon.
  • Es versteht sich, dass die zusätzliche dielektrische Schicht, die leitfähigen Durchkontakte und die Leiterbahnen zu einer gewünschten Anzahl von Schichten aufgebaut werden können. Nachdem eine gewünschte Anzahl von Schichten ausgebildet wurde, können äußere Schichten, wie zum Beispiel Glastuchschichten, ausgebildet werden. Wie in 9 gezeigt, kann eine erste äußere Schicht 172 auf der ersten dielektrischen Schicht 152 ausgebildet werden, und eine zweite äußere Schicht 172' kann auf der zweiten dielektrischen Schicht 152' ausgebildet werden. Die äußeren Schichten (d. h. die erste äußere Schicht 172 und die zweite äußere Schicht 172') können dafür verwendet werden, inhärente Verziehungen und Spannungen in mikroelektronische Packages einzubauen, wie dem Fachmann klar ist.
  • Die auf diese Weise auf der ersten Fläche 108 des Trägers und auf der zweiten Fläche 108' des Trägers ausgebildeten Strukturen können mittels eines Nutzentrennungsprozesses voneinander getrennt werden, wie dem Fachmann bekannt ist. 10 veranschaulicht die auf der ersten Fläche 108 des Trägers ausgebildete Struktur nach der Nutzentrennung. Wie in 11 gezeigt, kann die erste Opfermaterialschicht 110 entfernt werden, wie zum Beispiel durch Plasma-Ashing oder Ablösen mittels Lösemittel, wie dem Fachmann klar ist. Die Schutzschicht 120 kann ebenfalls durch eine beliebige zweckmäßige dem Fachmann bekannte Technik entfernt werden, wie ebenfalls in 11 gezeigt ist. Die Klebstoffschicht 144 kann von dem ersten mikroelektronischen Bauelement 142 entfernt werden, wie zum Beispiel durch Plasma-Ashing oder eine Auflösungschemikalie, wie in 12 gezeigt, um ein mikroelektronisches Bauelement-Package 180 auszubilden. Es versteht sich, dass, wenn Plasma-Ashing zum Entfernen der ersten Opfermaterialschicht 110 verwendet wird, die Klebstoffschicht 144 ebenfalls in einem einzigen Plasma-Ashing-Schritt entfernt werden kann.
  • Mindestens ein sekundäres Bauelement kann dann an einer Sekundärbauelement-Kontaktinsel angebracht werden. Wie in 13 gezeigt, kann ein erstes sekundäres Bauelement 174a an der ersten Sekundärbauelement-Kontaktinsel 124a mit der Metallisierungsschicht 122a angebracht werden, und ein zweites sekundäres Bauelement 174b kann an der zweiten Sekundärbauelement-Kontaktinsel 124b mit der Metallisierungsschicht 122b angebracht werden. Wie in 13 zu erkennen ist, kann der Prozess aus den 1-13 zu einem sekundären Bauelement (zum Beispiel Elemente 174a und 174b) führen, das innerhalb einer Dicke T des ersten mikroelektronischen Bauelements 142 angeordnet ist (d. h. zwischen der aktiven Fläche 148 des ersten mikroelektronischen Bauelements und der Rückseite 150 des ersten mikroelektronischen Bauelements).
  • 14-25 veranschaulichen Querschnittsansichten einer weiteren Ausführungsform eines Prozesses zum Ausbilden eines mikroelektronischen Bumpless Build-Up Layer Coreless (BBUL-C)-Package mit eingebetteten bauelementseitigen sekundären Bauelementen. Wie in 14 gezeigt, kann ein Träger, wie zum Beispiel der Träger 100 von 1, bereitgestellt werden, und mindestens ein abstehendes Element kann auf dem Träger ausgebildet werden. Wie veranschaulicht, können ein erstes abstehendes Element 202a und ein zweites abstehendes Element 202b auf der ersten Fläche 108 des Trägers ausgebildet werden, und ein drittes abstehendes Element 202a' und ein viertes abstehendes Element 202b' können auf der zweiten Fläche 108' des Trägers ausgebildet werden. Die abstehenden Elemente (zum Beispiel Elemente 202a, 202b, 202a' und 202b') können aus einem beliebigen zweckmäßigen Material gebildet werden, einschließlich beispielsweise Kupfer.
  • Wie in 15 gezeigt, kann eine erste Opfermaterialschicht 210, wie zum Beispiel ein Photoresistmaterial, auf der ersten Fläche 108 des Trägers und über dem ersten abstehenden Element 202a und dem zweiten abstehenden Element 202b ausgebildet werden, und eine zweite Opfermaterialschicht 210', wie zum Beispiel ein Photoresistmaterial, kann auf der zweiten Fläche 108' des Trägers und über dem dritten abstehenden Element 202a' und dem vierten abstehenden Element 202b' ausgebildet werden. Eine erste Schutzschicht 220 kann auf der ersten Opfermaterialschicht 210 ausgebildet werden, und eine zweite Schutzschicht 220', wie zum Beispiel eine Metallfolie, kann auf der zweiten Opfermaterialschicht 210' ausgebildet werden, wie in 16 gezeigt. Die erste Opfermaterialschicht 210 und die zweite Opfermaterialschicht 210' können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Aufschleudern, Trockenfotofilmlaminieren und chemisches Aufdampfen. Die erste Schutzschicht 220 und die zweite Schutzschicht 220' können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Abscheidung und Folienlaminieren. In einer Ausführungsform können die erste Opfermaterialschicht 210 und die zweite Opfermaterialschicht 210' auf Dicken zwischen etwa 300 um und 600 um abgeschieden werden.
  • Wie in 17 gezeigt, kann eine Öffnung 232 durch die erste Schutzschicht 220 hindurch ausgebildet werden, um einen Abschnitt der ersten Opfermaterialschicht 210 freizulegen, und eine Öffnung 232' kann gleichzeitig in der zweiten Schutzschicht 220' ausgebildet werden, um einen Abschnitt der zweiten Opfermaterialschicht 210' freizulegen. Die Öffnung 232 der ersten Schutzschicht und die Öffnung 232' der zweiten Schutzschicht können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise photolithografisches Strukturieren und Ätzen. Es versteht sich, dass die erste Opfermaterialschicht 210 und die zweite Opfermaterialschicht 210' als ein Ätzstopp während des Ausbildens der Öffnung 232 der ersten Schutzschicht und der Öffnung 232' der zweiten Schutzschicht fungieren können.
  • Wie in 18 gezeigt, kann eine Öffnung 234 unter Verwendung der ersten Schutzschicht 220 als eine Maske durch die erste Opfermaterialschicht 210 hindurch ausgebildet werden, um das erste abstehende Element 202a, das zweite abstehende Element 202b und einen Abschnitt der ersten Fläche 108 des Trägers freizulegen. Eine Öffnung 234' kann gleichzeitig unter Verwendung der zweiten Schutzschicht als eine Maske durch die zweite Opfermaterialschicht 210' hindurch ausgebildet werden, um das dritte abstehende Element 202a', das vierte abstehende Element 202b' und einen Abschnitt der zweiten Fläche 108' des Trägers freizulegen. Die Öffnung 234 der ersten Opfermaterialschicht und die Öffnung 234' der zweiten Opfermaterialschicht können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Fotolithografie, wobei die erste Kupferschicht 102 und die zweite Kupferschicht 102' als Ätzstopps fungieren können.
  • Wie in 19 gezeigt, können Package-on-Package (PoP)-Kontaktinseln auf den Schutzschichten (zum Beispiel Elemente 220 und 220') ausgebildet werden. 19 veranschaulicht eine erste Package-on-Package-Kontaktinsel 228a und eine zweite Package-on-Package-Kontaktinsel 228b, die auf der ersten Schutzschicht 220 ausgebildet sind, und eine dritte Package-on-Package-Kontaktinsel 228a' und eine vierte Package-on-Package-Kontaktinsel 228b', die auf der zweiten Schutzschicht 220' ausgebildet sind. Metallisierungsschichten (d. h. Elemente 226a, 226b, 226a' und 226b' können zwischen ihren jeweiligen Schutzschichten (zum Beispiel Elemente 220 und 220') und ihren jeweiligen Package-on-Package-Kontaktinseln (zum Beispiel Elemente 228a, 228b, 228a' und 228b') angeordnet werden. Dem Fachmann ist klar, dass die Package-on-Package-Kontaktinseln dafür verwendet werden können, Verbindungen zwischen mikroelektronischen Bauelement-Packages in der z-Richtung zum Stapeln (zum Beispiel als 3D-Stapeln bezeichnet) zu bilden, ohne dass Silizium-Durchkontakte benötigt werden. Die Package-on-Package-Kontaktinseln können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich Abscheidung, photolithografisches Strukturieren und Ätzen.
  • Wie in 20 gezeigt, kann ein erstes mikroelektronisches Bauelement 242 mit seiner Rückseite 250 mittels eines Klebstoffmaterials 244 an der ersten Fläche 108 des Trägers innerhalb der Öffnung 234 der ersten Opfermaterialschicht angebracht werden. Das erste mikroelektronische Bauelement 242 kann mindestens eine Kontaktstelle (als Elemente 246a und 246b gezeigt) auf seiner aktiven Fläche 248 haben. Ein zweites mikroelektronisches Bauelement 242' kann mit seiner Rückseite 250' mittels eines Klebstoffmaterials 244' an der zweiten Fläche 108' des Trägers innerhalb der Öffnung 234' der zweiten Opfermaterialschicht angebracht werden. Das zweite mikroelektronische Bauelement 242' kann mindestens eine Kontaktstelle (als Elemente 246a' und 246b' gezeigt) auf seiner aktiven Fläche 248' haben. Das erste mikroelektronische Bauelement 242 und das zweite mikroelektronische Bauelement 242' können ein beliebiges gewünschtes Bauelement sein, einschließlich beispielsweise ein Mikroprozessor (Einzel- oder Mehrkern), ein Speicherbauelement, ein Chipsatz, ein Grafikbauelement, ein anwendungsspezifischer integrierter Schaltkreis oder dergleichen. Das Klebstoffmaterial 244 und 244' kann ein beliebiges zweckmäßiges Material sein, einschließlich beispielsweise einen Chip-Rückseitenfilm.
  • Mindestens ein sekundäres Bauelement kann dann an einem jeweiligen abstehenden Element angebracht werden. Wie in 21 gezeigt, kann ein erstes sekundäres Bauelement 274a an dem ersten abstehendes Element 202a mittels eines Klebstoffmaterials 276a angebracht werden, ein zweites sekundäres Bauelement 274b kann an dem zweiten abstehenden Element 202b mittels eines Klebstoffmaterials 276b angebracht werden, ein drittes sekundäres Bauelement 274a' kann an dem dritten abstehenden Element 202a' mittels eines Klebstoffmaterials 276a' angebracht werden, und ein viertes sekundäres Bauelement 274b' kann an dem vierten abstehenden Element 202b' mittels eines Klebstoffmaterials 276b' angebracht werden.
  • Wie in 22 gezeigt, ist eine erste dielektrische Schicht 252 auf dem ersten mikroelektronischen Bauelement 242, der ersten Schutzschicht 220, den ersten Package-on-Package-Kontaktinseln 228a, den zweiten Package-on-Package-Kontaktinseln 228b, dem ersten sekundären Bauelement 274a und dem zweiten sekundären Bauelement 274b ausgebildet. Eine zweite dielektrische Schicht 252' kann gleichzeitig auf dem zweiten mikroelektronischen Bauelement 242', der zweiten Schutzschicht 220', der dritten Package-on-Package-Kontaktinsel 228a', der vierten Package-on-Package-Kontaktinsel 228b', dem dritten sekundären Bauelement 274a' und dem vierten sekundären Bauelement 274b' ausgebildet werden. Wie ebenfalls in 22 gezeigt, können mehrere Öffnungen 254 in der ersten dielektrischen
  • Schicht 252 ausgebildet werden, um mindestens einen Abschnitt der jeweiligen Kontaktstellen des ersten mikroelektronischen Bauelements 246a und 246b, der ersten Package-on-Package-Kontaktinsel 228a, der zweiten Package-on-Package-Kontaktinsel 228b, des ersten sekundären Bauelements 274a und des zweiten sekundären Bauelements 274b jeder Öffnung 254 freizulegen. Mehrere Öffnungen 254' können gleichzeitig in der zweiten dielektrischen Schicht 252' ausgebildet werden, um mindestens einen Abschnitt der jeweiligen Kontaktstellen des zweiten mikroelektronischen Bauelements 246a' und 246b', der dritten Package-on-Package-Kontaktinsel 228a', der vierten Package-on-Package-Kontaktinsel 228b', des dritten sekundären Bauelements 274a' und des vierten sekundären Bauelements 274b' jeder Öffnung 254' freizulegen. In einer Ausführungsform können die erste dielektrische Schicht 252 und die zweite dielektrische Schicht 252' Siliziumdioxid-gefülltes Epoxid umfassen. Die Öffnungen 254 und 254' können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Laserbohren, Ionenbohren, Ätzen und dergleichen.
  • Wie in 23 gezeigt, kann ein leitfähiges Material innerhalb der Öffnungen 254 der ersten dielektrischen Schicht (siehe 22) durch eine beliebige dem Fachmann bekannte Technik angeordnet werden, um einen ersten leitfähigen Durchkontakt 266a an der Kontaktstelle des ersten mikroelektronisches Bauelements, einen zweiten leitfähigen Durchkontakt 266b an der Kontaktstelle des ersten mikroelektronisches Bauelements, einen leitfähigen Durchkontakt 262a an der ersten Package-on-Package-Kontaktinsel, einen leitfähigen Durchkontakt 262b an der zweiten Package-on-Package-Kontaktinsel, einen ersten leitfähigen Durchkontakt an dem ersten sekundären Bauelement 2641a, einen zweiten leitfähigen Durchkontakt 2642a am dem ersten sekundären Bauelement, einen ersten leitfähigen Durchkontakt 2641b an dem zweiten sekundären Bauelement und einen zweiten leitfähigen Durchkontakt 2642b an dem zweiten sekundären Bauelement auszubilden. Das leitfähige Material kann ebenfalls gleichzeitig innerhalb der Öffnungen 254' der zweiten dielektrischen Schicht angeordnet werden, um einen ersten leitfähigen Durchkontakt 266a' an der Kontaktstelle des zweiten mikroelektronischen Bauelements, einen zweiten leitfähigen Durchkontakt 266b' an der Kontaktstelle des zweiten mikroelektronischen Bauelements, einen leitfähigen Durchkontakt 262a' an der dritten Package-on-Package-Kontaktinsel, einen leitfähigen Durchkontakt 262b' an der vierten Package-on-Package-Kontaktinsel, einen ersten leitfähigen Durchkontakt 2641a' an dem dritten sekundären Bauelement, einen zweiten leitfähigen Durchkontakt 2642a' an dem dritten sekundären Bauelement, einen ersten leitfähigen Durchkontakt 2641b' an dem vierten sekundären Bauelement und einen zweiten leitfähigen Durchkontakt an dem vierten sekundären Bauelement 2642b' auszubilden. Wie in 23 weiter gezeigt, können Leiterbahnen ausgebildet werden, um verschiedene leitfähige Durchkontakte elektrisch zu verbinden. Wie veranschaulicht, kann eine erste Leiterbahn 268a ausgebildet werden, um den ersten leitfähigen Durchkontakt 2641a des ersten sekundären Bauelements und/oder den zweiten leitfähigen Durchkontakt 2642a des ersten sekundären Bauelement und den ersten leitfähigen Durchkontakt 266a an der Kontaktstelle des ersten mikroelektronischen Bauelements elektrisch zu verbinden. Eine zweite Leiterbahn 268b kann ausgebildet werden, um den ersten leitfähigen Durchkontakt 2641b des zweiten sekundären Bauelements und/oder den zweiten leitfähigen Durchkontakt 2642b des zweiten sekundären Bauelements und den zweiten leitfähigen Durchkontakt 266b an der Kontaktstelle des ersten mikroelektronischen Bauelements elektrisch zu verbinden. Des Weiteren kann eine dritte Leiterbahn 268a' ausgebildet werden, um den ersten leitfähigen Durchkontakt 2641a' des dritten sekundären Bauelements und/oder den zweiten leitfähigen Durchkontakt 2642a' des dritten sekundären Bauelements und den ersten leitfähigen Durchkontakt 266a' an der Kontaktstelle des zweiten mikroelektronischen Bauelements elektrisch zu verbinden. Eine vierte Leiterbahn 268b' kann ausgebildet werden, um den ersten leitfähigen Durchkontakt 2641b' des vierten sekundären Bauelements und/oder den zweiten leitfähigen Durchkontakt 2642b' des vierten sekundären Bauelements und den zweiten leitfähigen Durchkontakt 266b' an der Kontaktstelle des zweiten mikroelektronischen Bauelements elektrisch zu verbinden. Somit bildet die Verbindung der verschiedenen leitfähigen Durchkontakte und Leiterbahnen elektrisch leitfähige Pfade zwischen den Sekundärbauelement-Kontaktinseln und dem mikroelektronischen Bauelement. Die Leiterbahnen (zum Beispiel Elemente 268a, 268b, 268a' und 268b') können ein beliebiges zweckmäßiges leitfähiges Material sein.
  • Es versteht sich, dass die zusätzliche dielektrische Schicht, die leitfähigen Durchkontakte und die Leiterbahnen zu einer gewünschten Anzahl von Schichten aufgebaut werden können. Nachdem eine gewünschte Anzahl von Schichten ausgebildet wurde, können äußere Schichten, wie zum Beispiel eine Glastuchschicht, ausgebildet werden. Wie in 23 gezeigt, kann eine erste äußere Schicht 272 auf der ersten dielektrischen Schicht 252 ausgebildet werden, und eine zweite äußere Schicht 272' kann auf der zweiten dielektrischen Schicht 252' ausgebildet werden. Die äußeren Schichten (d. h. die erste äußere Schicht 272 und die zweite äußere Schicht 272') können dafür verwendet werden, inhärente Verziehungen und Spannungen in mikroelektronische Packages einzubauen, wie dem Fachmann klar ist.
  • Die auf diese Weise ausgebildeten Strukturen auf der ersten Fläche 108 des Trägers und auf der zweiten Fläche 108' des Trägers können mittels eines Nutzentrennungsprozesses voneinander getrennt werden. 24 veranschaulicht die ausgebildete Struktur auf der ersten Fläche 108 des Trägers nach der Nutzentrennung, wobei die abstehenden Elemente 202a und 202b (siehe 23) durch eine beliebige zweckmäßige dem Fachmann bekannte Technik entfernt werden können. Es versteht sich, dass, wenn die abstehenden Elemente 202a und 202b - wie auch die Trägerschichten - aus Kupfer bestehen, die abstehenden Elemente 202a und 202b während des Nutzentrennungsprozess entfernt werden können. Wie in 25 gezeigt, kann die erste Opfermaterialschicht 210 (siehe 24) entfernt werden, wie zum Beispiel durch Plasma-Ashing oder Ablösen mittels Lösemittel, wie dem Fachmann klar ist; und die Klebstoffschicht 244 des ersten mikroelektronischen Bauelements und die Klebstoffschichten 276a und 276b des sekundären Bauelements können ebenfalls von dem ersten mikroelektronischen Bauelement 242 entfernt werden, wie zum Beispiel durch Plasma-Ashing oder eine Auflösungschemikalie, wie ebenfalls in 25 gezeigt ist, um ein mikroelektronisches Bauelement-Package 280 auszubilden. Es versteht sich, dass, wenn Plasma-Ashing zum Entfernen der ersten Opfermaterialschicht 210 verwendet wird, die Klebstoffschicht 244 des ersten mikroelektronischen Bauelements ebenfalls in einem einzigen Schritt entfernt werden kann.
  • Wie in 25 zu erkennen ist, kann der Prozess aus den 14-25 zu einem sekundären Bauelement (zum Beispiel Elemente 274a und 274b) führen, das innerhalb einer Dicke T des ersten mikroelektronischen Bauelements 242 (d. h. zwischen der aktiven Fläche 148 des ersten mikroelektronischen Bauelements und der Rückseite 250 des ersten mikroelektronischen Bauelements) angeordnet ist.
  • Es ist anzumerken, dass die sekundären Bauelemente (d. h. Elemente 274a, 274b, 274a' und 274b' (siehe 21)) nicht die gleiche Öffnung (d. h. Elemente 234, 234' (siehe 18)) verwenden müssen wie die mikroelektronischen Bauelemente 244 und 244' (siehe 21)). Es können eigene Öffnungen für die sekundären Bauelemente und die mikroelektronischen Bauelemente separat ausgebildet werden, um eine Optimierung zu ermöglichen, wie zum Beispiel eine minimale Schwankung der Dicke der Build-up-Schicht oder das Einbauen einer Verziehung, wie dem Fachmann klar ist.
  • 26-38 veranschaulichen Querschnittsansichten einer weiteren Ausführungsform eines Prozesses zum Ausbilden eines mikroelektronischen Bumpless Build-Up Layer Coreless (BBUL-C)-Package mit eingebetteten bauelementseitigen Sekundärbauelementen. Wie in 26 gezeigt, kann ein Träger, wie zum Beispiel der Träger 100 von 1, bereitgestellt werden, wobei eine erste Abstandsmaterialschicht 302 über der ersten Fläche 108 des Trägers abgeschieden werden kann und eine zweite Abstandsmaterialschicht 302' gleichzeitig über der zweiten Fläche 108' des Trägers abgeschieden werden kann. Die erste Abstandsmaterialschicht 302 und die zweite Abstandsmaterialschicht 302' können aus einem beliebigen zweckmäßigen Material gebildet werden, einschließlich beispielsweise einem Photoresistmaterial, und können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Aufschleudern, Trockenfotofilmlaminieren und chemisches Aufdampfen. In einer Ausführungsform können die erste Abstandsmaterialschicht 302 und die zweite Abstandsmaterialschicht 302' auf Dicken zwischen etwa 30 um und 100 um abgeschieden werden.
  • Wie in 27 gezeigt, kann eine Öffnung 304 durch die erste Abstandsmaterialschicht 302 hindurch ausgebildet werden, um einen Abschnitt der ersten Fläche 108 des Trägers freizulegen, und eine Öffnung 304' kann gleichzeitig in der zweiten Abstandsmaterialschicht 302' ausgebildet werden, um einen Abschnitt der zweiten Fläche 108' des Trägers freizulegen. Die Öffnung 304 der ersten Abstandsmaterialschicht und die Öffnung 304' der zweiten Abstandsmaterialschicht können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise photolithografisches Strukturieren und Entwickeln.
  • Wie in 28 gezeigt, kann, wenn ein Photoresistmaterial verwendet wird, um die erste Abstandsmaterialschicht 302 und die zweite Abstandsmaterialschicht 302' auszubilden, das Photoresistmaterial durch Bestrahlung (zum Beispiel mit Licht) flutexponiert (zum Beispiel vernetzt) werden, was als Pfeile 306 bzw. 306' gezeigt ist. Wie in 29 gezeigt, kann eine erste Opfermaterialschicht 310, wie zum Beispiel ein Photoresistmaterial, über der ersten Abstandsmaterialschicht 302 und in der Öffnung 304 der ersten Abstandsmaterialschicht ausgebildet werden (siehe 27), und eine zweite Opfermaterialschicht 310', wie zum Beispiel ein Photoresistmaterial, kann über der zweiten Abstandsmaterialschicht 302' und in der Öffnung 304' der zweiten Abstandsmaterialschicht ausgebildet werden (siehe 27). Die erste Opfermaterialschicht 310 und die zweite Opfermaterialschicht 310' können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Aufschleudern, Trockenfotofilmlaminieren und chemisches Aufdampfen. In einer Ausführungsform können die erste Opfermaterialschicht 310 und die zweite Opfermaterialschicht 310' auf Dicken zwischen etwa 300 um und 600 µm abgeschieden werden.
  • Wie in 30 gezeigt, kann eine Öffnung 332 durch die erste Opfermaterialschicht 310 hindurch ausgebildet werden, um einen Abschnitt der ersten Abstandsmaterialschicht 310 und einen Abschnitt der ersten Fläche 108 des Trägers freizulegen, und eine Öffnung 332' kann gleichzeitig in der zweiten Opfermaterialschicht 310' ausgebildet werden, um einen Abschnitt der zweiten Opfermaterialschicht 310' und einen Abschnitt der zweiten Fläche 108' des Trägers freizulegen. Die Öffnung 332 der ersten Opfermaterialschicht und die Öffnung 332' der zweiten Opfermaterialschicht können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise photolithografisches Strukturieren und Entwickeln. Es versteht sich, dass, wenn Photoresistmaterialien für die Abstandsmaterialschichten und die Opfermaterialschichten verwendet werden, das Vernetzen der ersten Abstandsmaterialschicht 302 und der zweiten Abstandsmaterialschicht 302', wie in 28 gezeigt, dazu führen kann, dass die erste Abstandsmaterialschicht 302 und die zweite Abstandsmaterialschicht 302' während der Ausbildung der Öffnung 332 der ersten Opfermaterialschicht und der Öffnung 332' der zweiten Opfermaterialschicht im Wesentlichen unbeeinflusst bleiben.
  • Wie in 31 gezeigt, kann ein erstes mikroelektronisches Bauelement 342 mit seiner Rückseite 350 mittels eines Klebstoffmaterials 344 an der ersten Fläche 108 des Trägers innerhalb der Öffnung 332 der ersten Opfermaterialschicht angebracht werden. Das erste mikroelektronische Bauelement 342 kann mindestens eine Kontaktstelle (als Elemente 346a und 346b gezeigt) auf seiner aktiven Fläche 348 haben. Ein zweites mikroelektronisches Bauelement 342' kann mit seiner Rückseite 350' mittels eines Klebstoffmaterials 344' an der zweiten Fläche 108' des Trägers innerhalb der Öffnung 332' der zweiten Opfermaterialschicht angebracht werden. Das zweite mikroelektronische Bauelement 342' kann mindestens eine Kontaktstelle (als Elemente 346a' und 346b' gezeigt) auf seiner aktiven Fläche 348' haben. Die mikroelektronischen Bauelemente können beliebige gewünschte Bauelemente sein, einschließlich beispielsweise ein Mikroprozessor (Einzel- oder Mehrkern), ein Speicherbauelement, ein Chipsatz, ein Grafikbauelement, ein anwendungsspezifischer integrierter Schaltkreis oder dergleichen.
  • Mindestens ein sekundäres Bauelement kann dann an einem jeweiligen Abstandsmaterial angebracht werden. Wie in 31 weiter gezeigt, kann ein erstes sekundäres Bauelement 374a an der ersten Abstandsmaterialschicht 302 mittels eines Klebstoffmaterials 376a angebracht werden, ein zweites sekundäres Bauelement 374b kann an der ersten Abstandsmaterialschicht 302 mittels eines Klebstoffmaterials 376b angebracht werden, ein drittes sekundäres Bauelement 374a' kann an der zweiten Abstandsmaterialschicht 302' mittels eines Klebstoffmaterials 376a' angebracht werden, und ein viertes sekundäres Bauelement 374b' kann an der zweiten Abstandsmaterialschicht 302b' mittels eines Klebstoffmaterials 376b' angebracht werden.
  • Wie in 32 gezeigt, kann eine erste dielektrische Schicht 352 auf dem ersten mikroelektronischen Bauelement 342, dem ersten sekundären Bauelement 374a und dem zweiten sekundären Bauelement 374b ausgebildet werden. Eine zweite dielektrische Schicht 352' kann gleichzeitig auf dem zweiten mikroelektronischen Bauelement 342', dem dritten sekundären Bauelement 374a' und dem vierten sekundären Bauelement 374b ausgebildet werden. Wie ebenfalls in 32 gezeigt, können mehrere Öffnungen 354 in der ersten dielektrischen Schicht 352 ausgebildet werden, um mindestens einen Abschnitt der jeweiligen Kontaktstellen 346a und 346b des mikroelektronischen Bauelements, des ersten sekundären Bauelements 374a und des zweiten sekundären Bauelements 374b jeder Öffnung 354 freizulegen. Mehrere Öffnungen 354' können in der zweiten dielektrischen Schicht 352' ausgebildet werden, um mindestens einen Abschnitt der jeweiligen Kontaktstellen 346a' und 346b' des mikroelektronischen Bauelements, des dritten sekundären Bauelements 374a' oder des vierten sekundären Bauelements 374b' jeder Öffnung 354' freizulegen. In einer Ausführungsform können die erste dielektrische Schicht 352 und die zweite dielektrische Schicht 352' Siliziumdioxid-gefülltes Epoxid umfassen. Die Öffnungen 354 und 354' können durch eine beliebige dem Fachmann bekannte Technik ausgebildet werden, einschließlich beispielsweise Laserbohren, Ionenbohren, Ätzen und dergleichen.
  • Wie in 33 gezeigt, kann ein leitfähiges Material innerhalb der Öffnungen 354 der ersten dielektrischen Materialschicht (siehe 32) durch eine beliebige dem Fachmann bekannte Technik angeordnet werden, um einen ersten leitfähigen Durchkontakt 366a an der Kontaktstelle des ersten mikroelektronisches Bauelements, einen zweiten leitfähigen Durchkontakt 366b an der Kontaktstelle des ersten mikroelektronischen Bauelements, einen ersten leitfähigen Durchkontakt an dem ersten sekundären Bauelement 3641a, einen zweiten leitfähigen Durchkontakt 3642a an dem ersten sekundären Bauelement, einen ersten leitfähigen Durchkontakt 3641b an dem zweiten sekundären Bauelement und einen zweiten leitfähigen Durchkontakt 3642b an dem zweiten sekundären Bauelement auszubilden. Das leitfähige Material kann ebenfalls gleichzeitig innerhalb der Öffnungen 354' der zweiten dielektrischen Materialschicht angeordnet werden (siehe 32), um einen ersten leitfähigen Durchkontakt 366a' an der Kontaktstelle des zweiten mikroelektronischen Bauelements, einen zweiten leitfähigen Durchkontakt 366b' an der Kontaktstelle des zweiten mikroelektronischen Bauelements, einen ersten leitfähigen Durchkontakt 3641a' an dem dritten sekundären Bauelement, einen zweiten leitfähigen Durchkontakt 3642b' an dem dritten sekundären Bauelement, einen ersten leitfähigen Durchkontakt 3641b' an dem vierten sekundären Bauelement und einen zweiten leitfähigen Durchkontakt 3642b' an dem vierten sekundären Bauelement auszubilden. Wie in 33 weiter gezeigt, können Leiterbahnen ausgebildet werden, um verschiedene leitfähige Durchkontakte elektrisch zu verbinden. Wie veranschaulicht, kann eine erste Leiterbahn 368a ausgebildet werden, um den ersten leitfähigen Durchkontakt 3641a des ersten sekundären Bauelements und/oder den zweiten leitfähigen Durchkontakt 3642a des ersten sekundären Bauelements und den ersten leitfähigen Durchkontakt 366a an der Kontaktstelle des ersten mikroelektronischen Bauelements elektrisch zu verbinden. Eine zweite Leiterbahn 368b kann ausgebildet werden, um den ersten leitfähigen Durchkontakt 3641b des zweiten sekundären Bauelements und/oder den zweiten leitfähigen Durchkontakt 3642b des zweiten sekundären Bauelements und den zweiten leitfähigen Durchkontakt 366b an der Kontaktstelle des ersten mikroelektronischen Bauelements elektrisch zu verbinden. Des Weiteren kann eine dritte Leiterbahn 368a' ausgebildet werden, um den ersten leitfähigen Durchkontakt 3641a' des dritten sekundären Bauelements und/oder den zweiten leitfähigen Durchkontakt 3642a' des dritten sekundären Bauelements und den ersten leitfähigen Durchkontakt 366a' an der Kontaktstelle des zweiten mikroelektronischen Bauelements elektrisch zu verbinden. Eine vierte Leiterbahn 368b' kann ausgebildet werden, um den ersten leitfähigen Durchkontakt 3641b' des vierten sekundären Bauelements und/oder den zweiten leitfähigen Durchkontakt 3642b' des vierten sekundären Bauelements und den zweiten leitfähigen Durchkontakt 366b' an der Kontaktstelle des zweiten mikroelektronischen Bauelements elektrisch zu verbinden. Somit bildet die Verbindung der verschiedenen leitfähigen Durchkontakte und Leiterbahnen elektrisch leitfähige Pfade zwischen den Sekundärbauelement-Kontaktinseln und dem mikroelektronischen Bauelement. Die Leiterbahnen (zum Beispiel Elemente 368a, 368b, 368a' und 368b') können ein beliebiges zweckmäßiges leitfähiges Material sein.
  • Es versteht sich, dass die zusätzlichen dielektrischen Schichten, die leitfähigen Durchkontakte und die Leiterbahnen zu einer gewünschten Anzahl von Schichten aufgebaut werden können. Nachdem eine gewünschte Anzahl von Schichten ausgebildet wurde, können äußere Schichten, wie zum Beispiel Glastuchschichten, ausgebildet werden. Wie in 33 gezeigt, kann eine erste äußere Schicht 372 auf der ersten dielektrischen Schicht 352 ausgebildet werden, und eine zweite äußere Schicht 372' kann auf der zweiten dielektrischen Schicht 352' ausgebildet werden. Die äußeren Schichten (d. h. die erste äußere Schicht 372 und die zweite äußere Schicht 372') können dafür verwendet werden, inhärente Verziehungen und Spannungen in mikroelektronische Packages einzubauen, wie dem Fachmann klar ist.
  • Die auf diese Weise auf der ersten Fläche 108 des Trägers und auf der zweiten Fläche 108' des Trägers ausgebildeten Strukturen können mittels eines Nutzentrennungsprozesses voneinander getrennt werden, wie dem Fachmann bekannt ist. 34 veranschaulicht die ausgebildete Struktur auf der ersten Fläche 108 des Trägers nach der Nutzentrennung.
  • Wie in 35 gezeigt, können die erste Abstandsmaterialschicht 302 und die erste Opfermaterialschicht 310 entfernt werden, wie zum Beispiel durch Ablösen mittels Lösemittel. Die Klebstoffmaterialschicht 344 des ersten mikroelektronischen Bauelements, das Klebstoffmaterial 376a des ersten sekundären Bauelements und das Klebstoffmaterial 376b des zweiten sekundären Bauelements (siehe 34) können dann entfernt werden, wie zum Beispiel durch Plasma-Ashing, wie in 36 gezeigt, um ein mikroelektronisches Bauelement-Package 380 auszubilden.
  • Es versteht sich, dass ein kontrolliertes Plasma-Ashing verwendet werden könnte, um gleichzeitig die erste Abstandsmaterialschicht 302, die erste Opfermaterialschicht 310, die Klebstoffmaterialschicht 344 des ersten mikroelektronischen Bauelements, das Klebstoffmaterial 376a des ersten sekundären Bauelements und das Klebstoffmaterial 376b des zweiten sekundären Bauelements zu entfernen. Es versteht sich des Weiteren, dass ein kontrolliertes Plasma-Ashing verwendet werden könnte, um die erste Abstandsmaterialschicht 302, die Klebstoffmaterialschicht 344 des ersten mikroelektronischen Bauelements, das Klebstoffmaterial 376a des ersten sekundären Bauelements und das Klebstoffmaterial 376b des zweiten sekundären Bauelements zu entfernen, während die erste Opfermaterialschicht 310 an ihrem Platz verbleibt, wie in 37 gezeigt, um ein mikroelektronisches Bauelement-Package 390 auszubilden.
  • Wie in 36 und 37 zu erkennen ist, kann der Prozess aus den 26-37 zu einem sekundären Bauelement (zum Beispiel Elemente 374a und 374b) führen, das innerhalb einer Dicke T des ersten mikroelektronischen Bauelements 342 (d. h. zwischen der aktiven Fläche 348 des ersten mikroelektronischen Bauelements und der Rückseite 350 des ersten mikroelektronischen Bauelements) angeordnet ist.
  • Obgleich die in den 28-37 veranschaulichte Ausführungsform eine einzige Abstandsmaterialschicht zeigt, die für ein mikroelektronisches Bauelement-Package ausgebildet wird, versteht es sich, dass auch mehrere Abstandsmaterialschichten ausgebildet werden könnten und das mehrere Vertiefungen oder Hohlräume innerhalb der Materialien ausgebildet werden könnten, um die Herstellung verschiedener Package-Architekturen für das Stapeln mikroelektronischer Bauelemente und Packages und auch für das Einbetten mehrerer Bauelemente zu erlauben, wie dem Fachmann klar ist.
  • Es versteht sich, dass der Gegenstand der vorliegenden Beschreibung nicht unbedingt auf die konkreten Anwendungen beschränkt ist, die in den 1-37 veranschaulicht sind. Der Gegenstand kann auch auf andere Anwendungen für das Verkapseln (Packaging) von mikroelektronischen Bauelementen angewendet werden. Des Weiteren kann der Gegenstand auch in jeder zweckmäßigen Anwendung außerhalb des Gebietes der Herstellung mikroelektronischer Bauelemente verwendet werden. Darüber hinaus kann der Gegenstand der vorliegenden Beschreibung auch Teil eines größeren Bumpless Build-Up-Package sein; er kann mehrere gestapelte mikroelektronische Waferscheiben enthalten; er kann auf Wafer-Ebene ausgebildet werden, oder er kann in einer Vielzahl zweckmäßiger Variationen angewendet werden, wie dem Fachmann klar ist.
  • Weitere Beispiele
  • Beispiel 1
  • Mikroelektronisches Bauelement-Package, das Folgendes umfasst: ein mikroelektronisches Bauelement mit einer aktiven Fläche und einer gegenüberliegenden Rückseite, wobei eine Dicke des mikroelektronischen Bauelements durch die Distanz zwischen der aktiven Fläche des mikroelektronischen Bauelements und der Rückseite des mikroelektronischen Bauelements definiert ist; und mindestens ein sekundäres Bauelement, das elektrisch mit dem mikroelektronischen Bauelement verbunden ist, wobei das mindestens eine sekundäre Bauelement nahe dem mikroelektronischen Bauelement innerhalb der Dicke des mikroelektronischen Bauelements angeordnet ist.
  • Beispiel 2
  • Mikroelektronisches Bauelement-Package nach Beispiel 1, wobei das mindestens eine sekundäre Bauelement mindestens einen Kondensator umfasst.
  • Beispiel 3
  • Mikroelektronisches Bauelement-Package nach Beispiel 1, das des Weiteren einen elektrisch leitfähigen Pfad zwischen dem mindestens einen sekundären Bauelement und dem mikroelektronischen Bauelement enthält und Folgendes umfasst: eine dielektrische Schicht, die über dem mikroelektronischen Bauelement angeordnet ist; einen ersten leitfähigen Durchkontakt, der sich durch die dielektrische Schicht hindurch erstreckt und elektrisch mit dem mindestens einen sekundären Bauelement verbunden ist; einen zweiten leitfähigen Durchkontakt, der sich durch die dielektrische Schicht hindurch erstreckt und elektrisch mit dem mikroelektronischen Bauelement verbunden ist; und eine Leiterbahn, die den ersten leitfähigen Durchkontakt elektrisch mit dem zweiten leitfähigen Durchkontakt verbindet.
  • Beispiel 4
  • Mikroelektronisches Bauelement-Package nach Beispiel 2, wobei die dielektrische Schicht über dem mindestens einen sekundären Bauelement angeordnet ist.
  • Beispiel 5
  • Verfahren zum Ausbilden eines mikroelektronischen Bauelement-Package, das Folgendes umfasst: Bereitstellen eines mikroelektronischen Bauelements mit einer aktiven Fläche und einer gegenüberliegenden Rückseite, wobei eine Dicke des mikroelektronischen Bauelements durch die Distanz zwischen der aktiven Fläche des mikroelektronischen Bauelements und der Rückseite des mikroelektronischen Bauelements definiert ist; Positionieren mindestens eines sekundären Bauelements nahe dem mikroelektronischen Bauelement innerhalb der Dicke des mikroelektronischen Bauelements; und elektrisches Verbinden des sekundären Bauelements mit dem mikroelektronischen Bauelement.
  • Beispiel 6
  • Verfahren nach Beispiel 5, wobei das Positionieren des mindestens einen sekundären Bauelements nahe dem mikroelektronischen Bauelement innerhalb der Dicke des mikroelektronischen Bauelements das Positionieren mindestens eines Kondensators nahe dem mikroelektronischen Bauelement innerhalb der Dicke des mikroelektronischen Bauelements umfasst.
  • Beispiel 7
  • Verfahren nach Beispiel 5, das des Weiteren einen elektrisch leitfähigen Pfad zwischen dem mindestens einen sekundären Bauelement und dem mikroelektronischen Bauelement enthält und Folgendes umfasst: Anordnen einer dielektrischen Schicht über dem mikroelektronischen Bauelement; Ausbilden eines ersten leitfähigen Durchkontakts, der sich durch die dielektrische Schicht hindurch erstreckt und elektrisch mit dem mindestens einen sekundären Bauelement verbunden ist; Ausbilden eines zweiten leitfähigen Durchkontakts, der sich durch die dielektrische Schicht hindurch erstreckt und elektrisch mit dem mikroelektronischen Bauelement verbunden ist; und Ausbilden einer Leiterbahn, die den ersten leitfähigen Durchkontakt elektrisch mit dem zweiten leitfähigen Durchkontakt verbindet.
  • Beispiel 8
  • Verfahren nach Beispiel 5, wobei das Ausbilden der dielektrischen Schicht des Weiteren das Anordnen der dielektrischen Schicht über dem mindestens einen sekundären Bauelement enthält.
  • Beispiel 9
  • Verfahren zum Ausbilden eines mikroelektronischen Bauelement-Package, das Folgendes umfasst: Ausbilden einer Opfermaterialschicht auf einem Träger; Ausbilden einer Öffnung durch die Opfermaterialschicht hindurch, um einen Abschnitt des Trägers freizulegen; Ausbilden mindestens einer Sekundärbauelement-Kontaktinsel auf der Opfermaterialschicht; Anbringen eines mikroelektronischen Bauelements an dem Träger innerhalb der Opfermaterialschicht-Öffnung, wobei das mikroelektronische Bauelement eine aktive Fläche, eine gegenüberliegende Rückseite und eine Dicke hat, die durch die Distanz zwischen der aktiven Fläche des mikroelektronischen Bauelements und der Rückseite des mikroelektronischen Bauelements definiert wird; Anordnen einer dielektrischen Schicht über dem mikroelektronischen Bauelement und der mindestens einen Sekundärbauelement-Kontaktinsel; Ausbilden eines elektrisch leitfähigen Pfades zwischen der mindestens einen Sekundärbauelement-Kontaktinsel und dem mikroelektronischen Bauelement; Entfernen der Opfermaterialschicht; und Anbringen eines sekundären Bauelements an der mindestens einen Sekundärbauelement-Kontaktinsel, wobei das sekundäre Bauelement innerhalb der Dicke des mikroelektronischen Bauelements angeordnet ist.
  • Beispiel 10
  • Verfahren nach Beispiel 9, wobei das Anbringen des sekundären Bauelements an der mindestens einen Sekundärbauelement-Kontaktinsel das Anbringen eines Kondensators an der mindestens einen Sekundärbauelement-Kontaktinsel umfasst.
  • Beispiel 11
  • Verfahren nach Beispiel 9, wobei das Ausbilden des elektrisch leitfähigen Pfades zwischen der mindestens einen Sekundärbauelement-Kontaktinsel und dem mikroelektronischen Bauelement Folgendes umfasst: Ausbilden mindestens einer Öffnung durch die dielektrische Schicht hindurch zu der Sekundärbauelement-Kontaktinsel; Ausbilden mindestens einer Öffnung durch die dielektrische Schicht hindurch zu dem mikroelektronischen Bauelement; Anordnen eines leitfähigen Materials innerhalb der Öffnungen, um mindestens einen leitfähigen Durchkontakt an der Sekundärbauelement-Kontaktinsel und mindestens einen leitfähigen Durchkontakt an dem mikroelektronischen Bauelement auszubilden; und Ausbilden mindestens einer Leiterbahn zwischen dem mindestens einen leitfähigen Durchkontakt an der Sekundärbauelement-Kontaktinsel und dem mindestens einen leitfähigen Durchkontakt an dem mikroelektronischen Bauelement.
  • Beispiel 12
  • Verfahren zum Ausbilden eines mikroelektronischen Bauelement-Package, das Folgendes umfasst: Ausbilden mindestens eines abstehenden Elements auf einem Träger; Ausbilden einer Opfermaterialschicht auf dem Träger und dem mindestens einen abstehenden Element; Ausbilden einer Öffnung durch die Opfermaterialschicht hindurch, um einen Abschnitt des Trägers freizulegen; Anbringen eines mikroelektronischen Bauelements an dem Träger innerhalb der Opfermaterialschicht-Öffnung, wobei das mikroelektronische Bauelement eine aktive Fläche, eine gegenüberliegende Rückseite und eine Dicke hat, die durch die Distanz zwischen der aktiven Fläche des mikroelektronischen Bauelements und der Rückseite des mikroelektronischen Bauelements definiert wird; das Anbringen mindestens eines sekundären Bauelements an dem mindestens einen abstehenden Element, wobei das mindestens eine sekundäre Bauelement innerhalb der Dicke des mikroelektronischen Bauelements positioniert ist; Anordnen einer dielektrischen Schicht über dem mikroelektronischen Bauelement und dem mindestens einen sekundären Bauelement; Ausbilden eines elektrisch leitfähigen Pfades zwischen der mindestens einen Sekundärbauelement-Kontaktinsel und dem mikroelektronischen Bauelement; Entfernen des mindestens einen abstehenden Elements; und Entfernen der Opfermaterialschicht.
  • Beispiel 13
  • Verfahren nach Beispiel 12, wobei das Anbringen mindestens eines sekundären Bauelements an dem mindestens einen abstehenden Element das Anbringen eines Kondensators an dem mindestens einen abstehenden Element umfasst.
  • Beispiel 14
  • Verfahren nach Beispiel 12, wobei das Ausbilden des elektrisch leitfähigen Pfades zwischen der mindestens einen Sekundärbauelement-Kontaktinsel und dem mikroelektronischen Bauelement Folgendes umfasst: Ausbilden mindestens einer Öffnung durch die dielektrische Schicht hindurch zu der Sekundärbauelement-Kontaktinsel; Ausbilden mindestens einer Öffnung durch die dielektrische Schicht hindurch zu dem mikroelektronischen Bauelement; Anordnen eines leitfähigen Materials innerhalb der Öffnungen, um mindestens einen leitfähigen Durchkontakt an der Sekundärbauelement-Kontaktinsel und mindestens einen leitfähigen Durchkontakt an dem mikroelektronischen Bauelement auszubilden; und Ausbilden mindestens einer Leiterbahn zwischen dem mindestens einen leitfähigen Durchkontakt an der Sekundärbauelement-Kontaktinsel und dem mindestens einen leitfähigen Durchkontakt an dem mikroelektronischen Bauelement.
  • Beispiel 15
  • Verfahren zum Ausbilden eines mikroelektronischen Bauelement-Package, das Folgendes umfasst: Ausbilden einer Abstandsmaterialschicht auf einem Träger; Ausbilden einer Öffnung durch die Abstandsmaterialschicht hindurch, um einen Abschnitt des Trägers freizulegen; Ausbilden einer Opfermaterialschicht auf der Abstandsmaterialschicht und innerhalb der Abstandsmaterialschicht-Öffnung; Ausbilden einer Öffnung durch die Opfermaterialschicht hindurch, um einen Abschnitt der Abstandsmaterialschicht und einen Abschnitt des Trägers freizulegen; Anbringen eines mikroelektronischen Bauelements an dem Träger, wobei das mikroelektronische Bauelement eine aktive Fläche, eine gegenüberliegende Rückseite und eine Dicke hat, die durch die Distanz zwischen der aktiven Fläche des mikroelektronischen Bauelements und der Rückseite des mikroelektronischen Bauelements definiert wird; Anbringen mindestens eines sekundären Bauelements an der mindestens einen Abstandsmaterialschicht, wobei das mindestens eine sekundäre Bauelement innerhalb der Dicke des mikroelektronischen Bauelements positioniert ist; Anordnen einer dielektrischen Schicht über dem mikroelektronischen Bauelement und dem mindestens einen sekundären Bauelement; Ausbilden eines elektrisch leitfähigen Pfades zwischen der mindestens einen Sekundärbauelement-Kontaktinsel und dem mikroelektronischen Bauelement; und Entfernen des mindestens einen abstehenden Elements.
  • Beispiel 16
  • Verfahren nach Beispiel 15, wobei das Anbringen des mindestens einen sekundären Bauelements an der mindestens einen Abstandsmaterialschicht das Anbringen eines Kondensators an der mindestens einen Abstandsmaterialschicht umfasst.
  • Beispiel 17
  • Verfahren nach Beispiel 15, das des Weiteren das Entfernen der Opfermaterialschicht enthält.
  • Beispiel 18
  • Verfahren nach Beispiel 15, wobei das Ausbilden eines elektrisch leitfähigen Pfades zwischen der mindestens einen Sekundärbauelement-Kontaktinsel und dem mikroelektronischen Bauelement Folgendes umfasst: Ausbilden mindestens einer Öffnung durch die dielektrische Schicht hindurch zu der Sekundärbauelement-Kontaktinsel; Ausbilden mindestens einer Öffnung durch die dielektrische Schicht hindurch zu dem mikroelektronischen Bauelement; Anordnen eines leitfähigen Materials innerhalb der Öffnungen, um mindestens einen leitfähigen Durchkontakt an der Sekundärbauelement-Kontaktinsel und mindestens einen leitfähigen Durchkontakt an dem mikroelektronischen Bauelement auszubilden; und Ausbilden mindestens einer Leiterbahn zwischen dem mindestens einen leitfähigen Durchkontakt an der Sekundärbauelement-Kontaktinsel und dem mindestens einen leitfähigen Durchkontakt an dem mikroelektronischen Bauelement.
  • Beispiel 19
  • Verfahren nach Beispiel 16, wobei das Ausbilden der Abstandsmaterialschicht auf dem Träger das Ausbilden einer Photoresist-Abstandsmaterialschicht auf dem Träger umfasst.
  • Beispiel 20
  • Verfahren nach Beispiel 19, das des Weiteren das Vernetzen der Photoresist-Abstandsmaterialschicht umfasst

Claims (4)

  1. Mikroelektronisches Bauelement-Package (280), das Folgendes aufweist: ein mikroelektronisches Bauelement (242) mit einer aktiven Fläche und einer gegenüberliegenden Rückseite, wobei eine Dicke des mikroelektronischen Bauelements (242) durch die Distanz zwischen der aktiven Fläche des mikroelektronischen Bauelements (242) und der Rückseite des mikroelektronischen Bauelements (242) definiert ist; mindestens ein sekundäres Bauelement (274a, 274b), das elektrisch mit dem mikroelektronischen Bauelement (242) verbunden ist, wobei das mindestens eine sekundäre Bauelement (274a,274b) nahe dem mikroelektronischen Bauelement (242) innerhalb der Dicke des mikroelektronischen Bauelements (242) angeordnet ist; und eine dielektrische Schicht (252), die über dem mikroelektronischen Bauelement (242) und dem mindestens einen sekundären Bauelement (274a, 274b) angeordnet ist, wobei die dielektrische Schicht (252) an einen Abschnitt des mikroelektronischen Bauelementes (242) zwischen der aktiven Fläche und der Rückseite angrenzt, und wobei die Rückseite und ein Abschnitt des mikroelektronischen Bauelements (242) zwischen der aktiven Fläche und der Rückseite durch die dielektrische Schicht freiliegt.
  2. Mikroelektronisches Bauelement-Package (280) nach Anspruch 1, wobei das mindestens eine sekundäre Bauelement (274a, 274b) mindestens einen Kondensator aufweist.
  3. Mikroelektronisches Bauelement-Package (280) nach einem der vorhergehenden Ansprüche, das des Weiteren einen elektrisch leitfähigen Pfad zwischen dem mindestens einen sekundären Bauelement (274a, 274b) und dem mikroelektronischen Bauelement (242) enthält und Folgendes aufweist: einen ersten leitfähigen Durchkontakt (264a, 264b), der sich durch die dielektrische Schicht (252) hindurch erstreckt und elektrisch mit dem mindestens einen sekundären Bauelement verbunden (274) ist; einen zweiten leitfähigen Durchkontakt (266a, 266b), der sich durch die dielektrische Schicht (252) hindurch erstreckt und elektrisch mit dem mikroelektronischen Bauelement (242) verbunden ist; und eine Leiterbahn (268), die den ersten leitfähigen Durchkontakt (264a, 264b) elektrisch mit dem zweiten leitfähigen Durchkontakt (266a, 266b) verbindet.
  4. Mikroelektronisches Bauelement-Package (280) nach einem der vorhergehenden Ansprüche, wobei die dielektrische Schicht (252) ein Siliziumdioxid-gefülltes Epoxid aufweist.
DE112012007316.9T 2011-06-27 2012-06-25 Integration sekundärer bauelemente in kernlose mikroelektronische bauelement-packages Active DE112012007316B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/169,162 US8937382B2 (en) 2011-06-27 2011-06-27 Secondary device integration into coreless microelectronic device packages
US13/169,162 2011-06-27

Publications (1)

Publication Number Publication Date
DE112012007316B3 true DE112012007316B3 (de) 2020-01-23

Family

ID=47361070

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112012002654.3T Active DE112012002654B4 (de) 2011-06-27 2012-06-25 Integration sekundärer Bauelemente in kernlose mikroelektronische Bauelement-Packages
DE112012007316.9T Active DE112012007316B3 (de) 2011-06-27 2012-06-25 Integration sekundärer bauelemente in kernlose mikroelektronische bauelement-packages

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE112012002654.3T Active DE112012002654B4 (de) 2011-06-27 2012-06-25 Integration sekundärer Bauelemente in kernlose mikroelektronische Bauelement-Packages

Country Status (8)

Country Link
US (2) US8937382B2 (de)
JP (1) JP5866441B2 (de)
CN (1) CN103620767B (de)
DE (2) DE112012002654B4 (de)
GB (1) GB2505802B (de)
SG (1) SG194999A1 (de)
TW (1) TWI489917B (de)
WO (1) WO2013003257A2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008014633A1 (en) * 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
KR101632249B1 (ko) 2011-10-31 2016-07-01 인텔 코포레이션 멀티 다이 패키지 구조들
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
US8866287B2 (en) 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US9666202B2 (en) 2013-09-10 2017-05-30 Huawei Technologies Co., Ltd. Adaptive bandwidth extension and apparatus for the same
US9295158B2 (en) * 2013-11-05 2016-03-22 Sunasic Technologies, Inc. Method of manufacturing printed circuit board having electronic component embedded
US10206288B2 (en) * 2015-08-13 2019-02-12 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate
US10165677B2 (en) 2015-12-10 2018-12-25 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate without laser cut
TWI590407B (zh) * 2015-12-11 2017-07-01 南茂科技股份有限公司 半導體封裝結構及其製作方法
US9978698B1 (en) * 2017-01-25 2018-05-22 Raytheon Company Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members
US10847384B2 (en) 2017-05-31 2020-11-24 Palo Alto Research Center Incorporated Method and fixture for chip attachment to physical objects
US10410940B2 (en) * 2017-06-30 2019-09-10 Intel Corporation Semiconductor package with cavity
CN118102575A (zh) * 2019-12-31 2024-05-28 奥特斯(中国)有限公司 部件承载件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497033A (en) * 1993-02-08 1996-03-05 Martin Marietta Corporation Embedded substrate for integrated circuit modules
US20080316714A1 (en) * 2007-06-25 2008-12-25 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4921160A (en) 1988-02-29 1990-05-01 American Telephone And Telegraph Company Personal data card and method of constructing the same
JPH05166623A (ja) * 1991-12-12 1993-07-02 Matsushita Electric Ind Co Ltd 小形固定コイル
US5510649A (en) 1992-05-18 1996-04-23 Motorola, Inc. Ceramic semiconductor package having varying conductive bonds
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US5899705A (en) 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
FI981219A (fi) * 1998-05-29 1999-11-30 Upm Kymmene Corp Menetelmä ja pakkauskone täytetyn pakkauksen muodostamiseksi, aihiomateriaaliraina ja täytetty pakkaus
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6312972B1 (en) 1999-08-09 2001-11-06 International Business Machines Corporation Pre-bond encapsulation of area array terminated chip and wafer scale packages
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6426545B1 (en) 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric
US6555908B1 (en) 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6703400B2 (en) 2001-02-23 2004-03-09 Schering Corporation Methods for treating multidrug resistance
US6706553B2 (en) 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
JP3878430B2 (ja) * 2001-04-06 2007-02-07 株式会社ルネサステクノロジ 半導体装置
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6472762B1 (en) 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP4530322B2 (ja) * 2001-10-09 2010-08-25 ルネサスエレクトロニクス株式会社 高周波パワーアンプモジュール
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
JP3938759B2 (ja) * 2002-05-31 2007-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP2004200201A (ja) * 2002-12-16 2004-07-15 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
US7294533B2 (en) 2003-06-30 2007-11-13 Intel Corporation Mold compound cap in a flip chip multi-matrix array package and process of making same
JP4173507B2 (ja) * 2003-09-04 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
US6909176B1 (en) 2003-11-20 2005-06-21 Altera Corporation Structure and material for assembling a low-K Si die to achieve a low warpage and industrial grade reliability flip chip package with organic substrate
KR100632472B1 (ko) 2004-04-14 2006-10-09 삼성전자주식회사 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
KR100593703B1 (ko) 2004-12-10 2006-06-30 삼성전자주식회사 돌출부 와이어 본딩 구조 보강용 더미 칩을 포함하는반도체 칩 적층 패키지
US7442581B2 (en) 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US7109055B2 (en) 2005-01-20 2006-09-19 Freescale Semiconductor, Inc. Methods and apparatus having wafer level chip scale package for sensing elements
TWI269423B (en) 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
JP4405554B2 (ja) * 2005-03-24 2010-01-27 パナソニック株式会社 電子部品の実装方法
US7160755B2 (en) 2005-04-18 2007-01-09 Freescale Semiconductor, Inc. Method of forming a substrateless semiconductor package
US8164201B2 (en) 2005-06-29 2012-04-24 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
US7459782B1 (en) 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
US20070279885A1 (en) 2006-05-31 2007-12-06 Basavanhally Nagesh R Backages with buried electrical feedthroughs
TWI301663B (en) 2006-08-02 2008-10-01 Phoenix Prec Technology Corp Circuit board structure with embedded semiconductor chip and fabrication method thereof
US7723164B2 (en) 2006-09-01 2010-05-25 Intel Corporation Dual heat spreader panel assembly method for bumpless die-attach packages, packages containing same, and systems containing same
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
US7588951B2 (en) 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
JP4897451B2 (ja) 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
US7632715B2 (en) 2007-01-05 2009-12-15 Freescale Semiconductor, Inc. Method of packaging semiconductor devices
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US7648858B2 (en) 2007-06-19 2010-01-19 Freescale Semiconductor, Inc. Methods and apparatus for EMI shielding in multi-chip modules
TW200901409A (en) 2007-06-22 2009-01-01 Nan Ya Printed Circuit Board Corp Packaging substrate with embedded chip and buried heatsink
JP4752825B2 (ja) 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
US7595226B2 (en) 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US20090079064A1 (en) 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
US20090152743A1 (en) 2007-12-15 2009-06-18 Houssam Jomaa Routing layer for a microelectronic device, microelectronic package containing same, and method of forming a multi-thickness conductor in same for a microelectronic device
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
JP4828559B2 (ja) 2008-03-24 2011-11-30 新光電気工業株式会社 配線基板の製造方法及び電子装置の製造方法
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US7847415B2 (en) 2008-07-18 2010-12-07 Qimonda Ag Method for manufacturing a multichip module assembly
US7633143B1 (en) * 2008-09-22 2009-12-15 Powertech Technology Inc. Semiconductor package having plural chips side by side arranged on a leadframe
US20100073894A1 (en) 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US7935571B2 (en) 2008-11-25 2011-05-03 Freescale Semiconductor, Inc. Through substrate vias for back-side interconnections on very thin semiconductor wafers
US7901981B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US20100237481A1 (en) 2009-03-20 2010-09-23 Chi Heejo Integrated circuit packaging system with dual sided connection and method of manufacture thereof
US20110156261A1 (en) 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US8222716B2 (en) 2009-10-16 2012-07-17 National Semiconductor Corporation Multiple leadframe package
US20110108999A1 (en) 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8034661B2 (en) 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8247900B2 (en) 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8497587B2 (en) 2009-12-30 2013-07-30 Stmicroelectronics Pte Ltd. Thermally enhanced expanded wafer level package ball grid array structure and method of making the same
JP5460388B2 (ja) 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
US8891246B2 (en) 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8431438B2 (en) 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8264849B2 (en) 2010-06-23 2012-09-11 Intel Corporation Mold compounds in improved embedded-die coreless substrates, and processes of forming same
US20110316140A1 (en) 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
JP5598212B2 (ja) 2010-09-29 2014-10-01 パナソニック株式会社 ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
US8519519B2 (en) * 2010-11-03 2013-08-27 Freescale Semiconductor Inc. Semiconductor device having die pads isolated from interconnect portion and method of assembling same
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US20120139095A1 (en) 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8508037B2 (en) 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
CN104160497B (zh) 2011-12-20 2017-10-27 英特尔公司 微电子封装和层叠微电子组件以及包括该封装和组件的计算系统
JP5166623B1 (ja) * 2012-02-07 2013-03-21 寛治 泉 泳がせ釣り用具、およびその方法。
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497033A (en) * 1993-02-08 1996-03-05 Martin Marietta Corporation Embedded substrate for integrated circuit modules
US20080316714A1 (en) * 2007-06-25 2008-12-25 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system

Also Published As

Publication number Publication date
DE112012002654T5 (de) 2014-04-17
US9686870B2 (en) 2017-06-20
CN103620767A (zh) 2014-03-05
US20120326271A1 (en) 2012-12-27
WO2013003257A3 (en) 2013-03-07
JP2014523119A (ja) 2014-09-08
GB2505802B (en) 2016-01-06
SG194999A1 (en) 2013-12-30
WO2013003257A2 (en) 2013-01-03
US20150135526A1 (en) 2015-05-21
GB2505802A (en) 2014-03-12
TW201330726A (zh) 2013-07-16
DE112012002654B4 (de) 2017-12-28
US8937382B2 (en) 2015-01-20
TWI489917B (zh) 2015-06-21
JP5866441B2 (ja) 2016-02-17
GB201321492D0 (en) 2014-01-22
CN103620767B (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
DE112012007316B3 (de) Integration sekundärer bauelemente in kernlose mikroelektronische bauelement-packages
DE102015113185B4 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102012100796B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102014109571B4 (de) Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern
DE102019117027A1 (de) Halbleiter-package und verfahren für dessen bildung
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE102012106892B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102013113469A1 (de) Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102011053360A1 (de) Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102013106271A1 (de) Verfahren zur Herstellung einer Chipkapselung, Verfahren zur Herstellung einer Wafer-Level-Kapselung, Chipkapselung und Wafer-Level-Kapselung
DE102020119295A1 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021120241A1 (de) Packagestruktur, halbleitervorrichtung und verfahren zu deren herstellung
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102020116106B4 (de) Halbleitervorrichtungen und herstellungsverfahren
DE102021108156A1 (de) Halbleiter-package und verfahren zur bildung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 112012002654

Country of ref document: DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021500000

Ipc: H01L0023500000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final