DE112011102966B4 - In den Kühlkörper integrierte Stromversorgung und Stromverteilung für integrierte Schaltungen sowie 3-D-VLSI-Einheit, Datenverarbeitungssystem und Verfahren damit - Google Patents

In den Kühlkörper integrierte Stromversorgung und Stromverteilung für integrierte Schaltungen sowie 3-D-VLSI-Einheit, Datenverarbeitungssystem und Verfahren damit Download PDF

Info

Publication number
DE112011102966B4
DE112011102966B4 DE112011102966.7T DE112011102966T DE112011102966B4 DE 112011102966 B4 DE112011102966 B4 DE 112011102966B4 DE 112011102966 T DE112011102966 T DE 112011102966T DE 112011102966 B4 DE112011102966 B4 DE 112011102966B4
Authority
DE
Germany
Prior art keywords
heat sink
processor layer
layer
processor
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112011102966.7T
Other languages
English (en)
Other versions
DE112011102966T5 (de
Inventor
Harry Barowski
Hubert Harrer
Jochen Supper
Bruno Michel
Andreas Huber
Tim Niggemeier
Thomas Brunschwiler
Stephan Paredes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE112011102966T5 publication Critical patent/DE112011102966T5/de
Application granted granted Critical
Publication of DE112011102966B4 publication Critical patent/DE112011102966B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Dreidimensionale VLSI-Einheit (200), aufweisend:
eine Prozessorschicht (202), die über eine erste Menge von Verbindungseinheiten (210) mit mindestens einer Signalisierungs- und Eingabe/Ausgabe-Schicht (208) verbunden ist; und
einen Kühlkörper (302), der über eine zweite Menge von Verbindungseinheiten mit der Prozessorschicht verbunden ist, wobei:
der Kühlkörper an einer Fläche eine Vielzahl von Nuten (304) aufweist,
jede Nut in der Vielzahl von Nuten entweder einen Pfad für Strom oder einen Pfad für Masse bereitstellt, die der Prozessorschicht zugeführt werden sollen,
der Kühlkörper nur zur Zufuhr von Strom ausgestaltet ist und den Elementen der dreidimensionalen VLSI-Einheit keine Datenaustauschsignale bereitstellt, und
die mindestens eine Signalisierungs- und Eingabe/Ausgabe-Einheit nur zum Übertragen der Datenaustauschsignale an die Prozessorschicht und zum Empfangen der Datenaustauschsignale von der Prozessorschicht ausgestaltet ist und den Elementen der Prozessorschicht keinen Strom bereitstellt.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft allgemein eine verbesserte Datenverarbeitungsvorrichtung und ein verbessertes Datenverarbeitungsverfahren und insbesondere Mechanismen zur integrierten Stromzufuhr für und Stromverteilung auf integrierte Schaltkreise über einen Kühlkörper.
  • Die dreidimensionale Integration (3-D-Integration) sorgt bei Mikroprozessorarchitekturen durch eine höhere Anzahl von Verbindungen zwischen Schichten innerhalb des Chipstapels für Leistungsverbesserungen. Die elektrischen Verbindungen außerhalb des Stapels (Signale und Stromversorgung) werden jedoch nach wie vor auf einer Fläche des Chipstapels realisiert und erhöhen sich nicht im selben Ausmaß wie die Anzahl der Schichten. Mit der weiteren Zunahme von CMOS-Transistoren (CMOS = Complementary Metal Oxide Semiconductor) reicht wegen der langsamen Verringerung beim C4 Abstand im Laufe der Zeit die Anzahl von C4-Einheiten selbst bei einzelnen Chips nicht aus. Bei 3-D-Chipstapeln führt dies zu starken Einschränkungen beim Schaltungsentwurf und verringert den durch die vertikale Integration möglichen Leistungsgewinn.
  • Die US 2008/0 032 446 A1 offenbart einen mit einer Signalleitung verbundenen integrierten Schaltkreis und ein Verfahren zu dessen Herstellung. Ferner offenbart die US 2008/0 032 446 A1 ein mit dem integrierten Schaltkreis gekoppeltes Wärmeabfuhrgerät und einen Abschlusswiderstand, der mit der Signalleitung und dem Wärmeabfuhrgerät gekoppelt ist.
  • Die JP H04-118 984 A offenbart ein Bauteil einer elektronischen Komponente. Das Bauteil ist funktionsfähig zum Zufuhr eines hohen Stroms, wobei eine Stromzuführungsebene des Bauteils und eine Signalleitungsebene des Bauteils in getrennten Schichten gebildet sind.
  • Die JP H08-97 329 A offenbart ein elektronisches Gerät, das eine Leiterplatte mit einer leitenden strukturierten Verdrahtung auf deren Oberfläche und einem Durchsteckmontage-Gehäuse, eine metallische Wärmeabstrahlungsplatte, die an einer Oberfläche der Leiterplatte mit einem Klebstoff befestigt ist, ein elektronisches Bauteil, das an der Wärmeabstrahlungsplatte montiert ist, mehrere Stanzgitter, die mit einem Ende der leitenden strukturierten Verdrahtung verbunden sind, und ein Gießharz-Verkapselungsbauteil zur Verkapselung des elektronischen Bauteil aufweist.
  • Die US 2003/0 179 596 A1 offenbart eine elektrische Busleitung mit Einrichtungen zur Wärmeabfuhr von Halbleiterbauteilen.
  • KURZDARSTELLUNG
  • Bei einer Ausführungsform wird eine dreidimensionale (3-D) VLSI-Einheit (VLSI = Very Large Scale Integration) bereitgestellt. Die 3-D-VLSI-Einheit weist eine Prozessorschicht auf, die über eine erste Menge von Verbindungseinheiten mit mindestens einer Signalisierungs- und Eingabe/Ausgabe-Schicht (E/A-Schicht) verbunden ist. Die 3-D-VLSI-Einheit weist ferner einen Kühlkörper auf, der über eine zweite Menge von Verbindungseinheiten mit der Prozessorschicht verbunden ist. Bei der 3-D-VLSI-Einheit weist der Kühlkörper an einer Fläche eine Vielzahl von Nuten auf. Bei der 3-D-VLSI-Einheit stellt jede Nut in der Vielzahl von Nuten entweder einen Pfad für Strom oder einen Pfad für Masse bereit, die der Prozessorschicht zugeführt werden sollen. Bei der 3-D-VLSI-Einheit ist der Kühlkörper nur zur Zufuhr von Strom vorgesehen und stellt den Elementen der dreidimensionalen VLSI-Einheit keine Datenaustauschsignale bereit. Bei der 3-D-VLSI Einheit ist die mindestens eine Signalisierungs- und Eingabe/Ausgabe-Einheit (E/A-Einheit) nur zum Übertragen der Datenaustauschsignale an die Prozessorschicht und zum Empfangen der Datenaustauschsignale von der Prozessorschicht vorgesehen und stellt den Elementen der Prozessorschicht keinen Strom bereit.
  • Bei einer weiteren veranschaulichenden Ausführungsform wird ein Datenverarbeitungssystem bereitgestellt. Das Datenverarbeitungssystem weist eine Prozessorschicht auf, die über eine erste Menge von Verbindungseinheiten mit mindestens einer Signalisierungs- und Eingabe/Ausgabe-Schicht (E/A-Schicht) verbunden ist. Das Datenverarbeitungssystem weist außerdem einen Kühlkörper auf, der über eine zweite Menge von Verbindungseinheiten mit der Prozessorschicht verbunden ist. Bei dem Datenverarbeitungssystem weist der Kühlkörper an einer Fläche eine Vielzahl von Nuten auf. Bei dem Datenverarbeitungssystem stellt jede Nut in der Vielzahl von Nuten entweder einen Pfad für Strom oder einen Pfad für Masse bereit, die der Prozessorschicht zugeführt werden sollen. Bei dem Datenverarbeitungssystem ist der Kühlkörper nur zur Zufuhr von Strom vorgesehen und stellt den Elementen der dreidimensionalen VLSI-Einheit keine Datenaustauschsignale bereit. Bei dem Datenverarbeitungssystem ist die mindestens eine Signalisierungs- und Eingabe/Ausgabe-Einheit (E/A-Einheit) nur zum Übertragen der Datenaustauschsignale an die Prozessorschicht und zum Empfangen der Datenaustauschsignale von der Prozessorschicht vorgesehen und stellt den Elementen der Prozessorschicht keinen Strom bereit.
  • Bei noch einer weiteren veranschaulichenden Ausführungsform wird in einem Datenverarbeitungssystem ein Verfahren zur integrierten Stromzufuhr für und Stromverteilung auf integrierte Schaltkreise über einen Kühlkörper in einer dreidimensionalen VLSI-Einheit bereitgestellt. Die veranschaulichende Ausführungsform verbindet unter Verwendung einer ersten Menge von Verbindungseinheiten eine Prozessorschicht mit mindestens einer Signalisierungs- und Eingabe/Ausgabe-Schicht (E/A-Schicht). Die veranschaulichende Ausführungsform verbindet den Kühlkörper unter Verwendung einer zweiten Menge von Verbindungseinheiten mit der Prozessorschicht. Bei der veranschaulichenden Ausführungsform weist der Kühlkörper an einer Fläche eine Vielzahl von Nuten auf. Bei der veranschaulichenden Ausführungsform stellt jede Nut in der Vielzahl von Nuten entweder einen Pfad für Strom oder einen Pfad für Masse bereit, die der Prozessorschicht zugeführt werden sollen. Bei der veranschaulichenden Ausführungsform ist der Kühlkörper nur zur Zufuhr von Strom vorgesehen und stellt den Elementen der dreidimensionalen VLSI-Einheit keine Datenaustauschsignale bereit. Bei der veranschaulichenden Ausführungsform ist die mindestens eine Signalisierungs- und Eingabe/Ausgabe-Einheit (E/A-Einheit) nur zum Übertragen der Datenaustauschsignale an die Prozessorschicht und zum Empfangen der Datenaustauschsignale von der Prozessorschicht vorgesehen und stellt den Elementen der Prozessorschicht keinen Strom bereit.
  • Diese und weitere Merkmale und Vorteile der vorliegenden Erfindung werden in Anbetracht der folgenden detaillierten Beschreibung beispielhafter Ausführungsformen der vorliegenden Erfindung beschrieben bzw. werden Fachleuten verständlich.
  • KURZBESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN IN DEN ZEICHNUNGEN
  • Die Erfindung sowie eine bevorzugte Art der Verwendung und weitere Zielsetzungen und Vorteile der Erfindung werden jedoch am besten unter Bezugnahme auf die folgende eingehende Beschreibung veranschaulichender Ausführungsformen in Verbindung mit den beigefügten Zeichnungen deutlich, wobei
  • in 1 ein Blockschaltbild eines Datenverarbeitungssystems abgebildet ist, bei dem Aspekte veranschaulichender Ausführungsformen vorteilhaft genutzt werden können;
  • in 2 ein Beispiel einer dreidimensionalen VLSI-Architektur gemäß einer veranschaulichenden Ausführungsform abgebildet ist; und
  • in den 3A bis 3C ein Beispiel einer Realisierung eines Stromzufuhrsystems gemäß einer veranschaulichenden Ausführungsform abgebildet ist.
  • DETAILLIERTE BESCHREIBUNG
  • Eine veranschaulichende Ausführungsform stellt einen Mechanismus zum Optimieren der Halbleiterpackung in einem dreidimensionalen Stapel (3-D-Stapel) bereit, indem eine Seite des 3-D-Stapels zur Stromzufuhr und die andere Seite des 3-D-Stapels zur Zufuhr der Hochgeschwindigkeitssignalisierung reserviert wird. Probleme bei dem 3-D-Stapel im Zusammenhang mit Stromzufuhr und Hochgeschwindigkeitssignalen werden anschließend durch die Verwendung von Silizium-Durchkontaktierungen (Through Silicon Via, TSV) gelöst. Bei einer weiteren veranschaulichenden Ausführungsform wird die durch einen 3-D-Stapel erforderliche Zufuhr mehrerer Stromversorgungsspannungen über einen Kühlkörper bereitgestellt, der für die verschiedenen integrierten Schaltkreise des 3-D-Stapels eine integrierte Stromzufuhr und Stromverteilung bereitstellt.
  • Daher können die veranschaulichenden Ausführungsformen bei vielen unterschiedlichen Arten von Datenverarbeitungsumgebungen genutzt werden, unter anderem in einer verteilten Datenverarbeitungsumgebung, in einer einzelnen Datenverarbeitungseinheit und dergleichen. Um einen Kontext für die Beschreibung der speziellen Elemente und speziellen Funktionalität der veranschaulichenden Ausführungsformen bereitzustellen, ist 1 als Beispiel von Umgebungen angefügt, in denen Aspekte der veranschaulichenden Ausführungsformen realisiert werden können. Obwohl sich die Beschreibung im Zusammenhang mit 1 hauptsächlich auf die Realisierung einer einzelnen Datenverarbeitungseinheit für eine dreidimensionale Prozessorarchitektur konzentriert, die durch eine höhere Anzahl von Verbindungen und eine höhere Packungsdichte eine Leistungsverbesserung bereitstellt, ist dies lediglich ein Beispiel und nicht als Darlegung oder Andeutung einer beliebigen Einschränkung hinsichtlich der Merkmale der vorliegenden Erfindung gedacht. Die veranschaulichenden Ausführungsformen schließen im Gegenteil verteilte Datenverarbeitungsumgebungen und Ausführungsformen ein, bei denen für eine dreidimensionale Prozessorarchitektur eine Leistungsverbesserung durch eine höhere Anzahl von Verbindungen und eine höhere Packungsdichte bereitgestellt werden kann.
  • Unter Bezugnahme auf die Zeichnungen und insbesondere auf 1 ist dort ein Blockschaltbild eines Datenverarbeitungssystems abgebildet, bei dem Aspekte veranschaulichender Ausführungsformen vorteilhaft genutzt werden können. Wie gezeigt weist das Datenverarbeitungssystem 100 Prozessoreinheiten 111a bis 111n auf. Jede der Prozessoreinheiten 111a bis 111n weist einen Prozessor und einen Cachespeicher auf. Beispielsweise enthält die Prozessorkarte 111a den Prozessor 112a und den Cachespeicher 113a, und die Prozessorkarte 111n enthält den Prozessor 112n und den Cachespeicher 113n.
  • Die Prozessoreinheiten 111a bis 111n sind mit dem Hauptbus 115 verbunden. Der Hauptbus 115 unterstützt eine Systemplatine 120, die die Prozessoreinheiten 111a bis 111n und die Speicherkarten 123 enthält. Die Systemplatine enthält außerdem den Daten-Switch 121 und den Speichercontroller/Cachespeicher 122. Der Speichercontroller/Cachespeicher 122 unterstützt Speicherkarten 123, die lokalen Arbeitsspeicher 116, die mehrere DIMM-Module (DIMM = Dual In-line Memory Modules (DIMMs)) aufweisen.
  • Der Daten-Switch 121 stellt eine Verbindung zur Bus-Bridge 117 und zur Bus-Bridge 118 her, die sich auf der systemeigenen E/A-Platine (NIO-Platine, NIO = native I/O) 124 befinden. Wie gezeigt stellt die Bus-Bridge 118 über den Systembus 119 eine Verbindung zu den PCI-Bridges (PCI = Peripheral Components Interconnect) 125 und 126 her. Die PCI-Bridge 125 stellt über den PCI-Bus 128 eine Verbindung zu einer Vielzahl von E/A-Einheiten her. Wie gezeigt kann die Festplatte 136 über einen SCSI-Hostadapter 130 (SCSI = Small Computer System Interface) mit dem PCI-Bus 128 verbunden sein. Ein Grafikadapter 131 kann direkt oder indirekt mit dem PCI-Bus 128 verbunden sein. Die PCI-Bridge 126 stellt über dem PCI-Bus 127 sowie über den Netzwerkadapter 134 und die Adapterkartensteckplätze 135a bis 135n Verbindungen für externe Datenströme bereit.
  • Ein ISA-Bus (ISA = Industry Standard Architecture) 129 stellt über die ISA-Bridge 132 eine Verbindung zum PCI-Bus 128 her. Die ISA-Bridge 132 stellt über den NIO-Controller 133 mit den seriellen Anschlüssen Seriell 1 und Seriell 2 Verbindungsfunktionen bereit. Durch den NIO-Controller 133 werden ein Diskettenlaufwerksanschluss, Tastaturanschluss und Mausanschluss bereitgestellt, sodass ein Benutzer über eine entsprechende Eingabeeinheit Daten in das Datenverarbeitungssystem 100 eingeben kann. Außerdem stellt nichtflüchtiger RAM (NVRAM) 140, der mit dem ISA-Bus 129 verbunden ist, einen nichtflüchtigen Speicher zur Aufbewahrung bestimmter Arten von Daten bereit, die aus Systemunterbrechungen oder Systemfehlern wie zum Beispiel Stromversorgungsproblemen stammen. Eine System-Firmware 141 ist ebenfalls mit dem ISA-Bus 129 verbunden, um Anfangsfunktionen des BIOS-Systems (BIOS = Basic Input/Basic Output System) zu realisieren. Ein Serviceprozessor 144 ist mit dem ISA-Bus 129 verbunden, um Funktionalitäten zur Systemdiagnose oder Systemwartung bereitzustellen.
  • Das Betriebssystem (BS) ist auf der Festplatte 136 gespeichert, die auch Speicherplatz für weitere Anwendungssoftware zur Ausführung durch das Datenverarbeitungssystem bereitstellen kann. Der NVRAM 140 dient zur Speicherung von Systemvariablen und Fehlerinformationen, wenn die Verbindung zu vor Ort austauschbaren Funktionseinheiten (FRU) (FRU = Field Replaceable Unit) unterbrochen werden soll. Während des Systemanlaufs lädt das Bootprogramm das Betriebssystem und startet die Ausführung des Betriebssystems. Zum Laden des Betriebssystems sucht das Bootprogramm zunächst auf der Festplatte 136 nach einem Betriebssystemkerntyp, lässt das BS in den Speicher und springt zu einer vom Betriebssystemkern bereitgestellten Anfangsadresse. Normalerweise wird das Betriebssystem in einen Direktzugriffsspeicher (RAM) innerhalb des Datenverarbeitungssystems geladen. Sobald das Betriebssystem geladen und initialisiert ist, steuert es die Ausführung von Programmen und kann Dienste wie zum Beispiel Ressourcenzuweisung, Planung, Eingabe/Ausgabe-Steuerung und Datenverwaltung bereitstellen.
  • Die veranschaulichende Ausführungsform kann in einer Vielfalt von Datenverarbeitungssystemen realisiert werden, die eine Reihe unterschiedlicher Hardwarekonfigurationen und Software wie zum Beispiel Bootprogramme und Betriebssysteme nutzen. Das Datenverarbeitungssystem 100 kann zum Beispiel ein eigenständiges System oder Teil eines Netzwerks wie zum Beispiel eines lokalen Netzwerks (LAN) oder eines Weitverkehrsnetzwerks (WAN) sein.
  • Bei bekannten 3-D-VLSI-Architekturen sind die Stromzufuhr zum 3D-VLSI-Chipstapel über C4-Lötkugeln oder -Lötstifte und die Hochgeschwindigkeitssignalisierung vermischt. Die mögliche Anzahl realisierbarer C4-Stifte begrenzt jedoch diese maximale Eingabe/Ausgabe-Bandbreite und Stromzufuhr. Um den Strom mit einem minimalen Spannungsabfall über den Chipstapel zu verteilen, werden C4-Einheiten mit einem Abstand von 151 μm benötigt. Daher können bei einem Grenzwert von 44 C4-Einheiten pro Quadratmillimeter nur wenige C4-Einheiten zur Signalisierung verwendet werden, wodurch die Bandbreite des Datenaustauschs beschränkt ist. Des Weiteren wird durch die Vermischung von Stromzufuhr und Hochgeschwindigkeitssignalisierung auf einer Seite des 3-D-VLSI-Chipstapels, wie dies nach dem gegenwärtigen Stand der Technik vorgenommen wird, der Wärmeleitweg von der Sperrschicht zur Kühleinheit wegen des vollen Zugangs der kalten Platte auf der gegenüberliegenden Oberfläche des Chipstapels auf ein Minimum begrenzt, unabhängig davon, ob die Kühleinheit mit Luft oder Flüssigkeit gekühlt wird. Eine ähnliche Vermischung von Stromzufuhr und Hochgeschwindigkeitssignalisierung über C4-Lötkugeln oder -Lötstifte wird auch bei zweidimensionalen VLSI-Architekturen realisiert. Obwohl die folgende Beschreibung auf 3-D-VLSI-Architekturen gerichtet ist, können die veranschaulichenden Ausführungsformen auch bei VLSI-Architekturen anderer Dimensionen realisiert werden, ohne vom Gedanken und Schutzbereich der Erfindung abzuweichen.
  • In 2 ist ein Beispiel einer dreidimensionalen VLSI-Architektur gemäß einer veranschaulichenden Ausführungsform abgebildet. Um die Stromzufuhr zwecks Unterstützung zukünftiger CMOS-Technologien zu erhöhen, weist die 3-D-VLSI-Architektur 200 eine Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit 202 auf, die eine Vielzahl von Prozessorkernen aufweist. Die Stromzufuhrschicht 204 führt der Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit 202 über eine erste Vielzahl von C4-Lötkugeln 206 Strom (Vdd) und Masse aus dem Datenverarbeitungssystem 212 zu, wobei die Vielzahl von Lötkugeln hinsichtlich Größe und/oder Geometrie optimiert ist, um jedem der Vielzahl von Prozessorkernen den erforderlichen Strom zuzuführen. Obwohl bei den veranschaulichenden Ausführungsformen C4-Lötkugeln verwendet werden, können andere Arten der Verbindung, zum Beispiel Kupferpfosten, verwendet werden, ohne vom Gedanken und Schutzbereich der Erfindung abzuweichen. Mögliche Realisierungen der Stromzufuhrschicht 204 werden nachfolgend eingehend erörtert. Die Stromzufuhrschicht 204 kann unter Verwendung einer beliebigen Art von Verbindungsmechanismus mit dem Datenverarbeitungssystem 212 verbunden sein, zum Beispiel in Form von Steckverbindern, die auf einer Systemplatine ausgebildet sind, in Form einer Verkabelung mit einer Stromversorgung oder dergleichen. Die Verwendung der Stromzufuhrschicht 204 zur Bereitstellung von Strom über eine Seite der 3-D-VLSI-Architektur 200 erhöht im Gegensatz zu bekannten Systemen die Anzahl von C4-Stiften und außerdem die Stromzufuhr über den gegenwärtigen Grenzwert von 100 Watt pro Quadratzentimeter hinaus. Zudem senkt die Bereitstellung von Strom über eine Seite der 3-D-VLSI-Architektur 200 das Stromrauschen, das gegenwärtig auf Signalpfaden bei der Vermischung mit der Stromversorgung auf derselben Seite eines 3-D-VLSI-Stapels festzustellen ist. Des Weiteren können Silizium-Durchkontaktierungen, die benötigt werden, um der Prozessorschicht 202 durch das Substrat/die Platine 214 und die Signalisierungs- und Eingabe/Ausgabe-Schicht (E/A-Schicht) 208 Strom zuzuführen, entfernt werden, da der Strom von der Stromzufuhrschicht 204 direkt zugeführt wird. Die Bereitstellung des Stroms von einer Seite spart aktive Siliziumfläche und verursacht keine grundlegenden neuen Schaltungsentwürfe wegen der hervorstehenden Silizium-Durchkontaktierungen, insbesondere bei großen Speicherblöcken.
  • Die 3-D-VLSI-Architektur 200 weist außerdem eine Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 auf, die eine Vielzahl von Hochgeschwindigkeitssignalisierungseinheiten umfasst, zu denen Speicher, Switches, Speichercontroller oder dergleichen gehören können. Um den Hochgeschwindigkeitssignalisierungseinheiten der Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 Strom bereitzustellen, stellt die 3-D-VLSI-Architektur 200 die Mikro-C4-Schicht (μC4-Schicht) 210 bereit. Der Strom fließt von der Stromzufuhrschicht 204 durch C4-Lötkugeln 206, durch die Prozessorschicht 202 über Silizium-Durchkontaktierungen (TSV) innerhalb des Siliziumschips der Prozessorschicht und durch die μC4-Schicht 210 zur Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208. Eine Kontaktfläche auf einer Seite des Chips der Prozessorschicht 202 stellt eine Verbindung von einer oder mehreren C4-Lötkugeln der C4-Lötkugeln 206 zu einer Silizium-Durchkontaktierung in der Prozessorschicht 202 bereit, die Strom durch die Prozessorschicht 202 zu einer Kontaktfläche auf der anderen Seite der Prozessorschicht 202 leitet. Die Kontaktfläche auf der anderen Seite der Prozessorschicht 202 stellt eine Verbindung von jeder Silizium-Durchkontaktierung zu einer μC4-Lötkugel in der μC4-Schicht 210 bereit. Die Verwendung von μC4-Einheiten in der μC4-Schicht 210 ermöglicht eine höhere Verbindungsdichte zwischen der Prozessorschicht 202 und der Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208. Strom kann ferner von der μC4-Schicht 210 zu einer Seite der Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 geleitet werden. Eine Kontaktfläche auf einer Seite der Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 stellt eine Verbindung von einem oder mehreren μC4-Chips in der μC4-Schicht 210 zu einer Silizium-Durchkontaktierung in der Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 bereit, die den Strom durch die Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 zu einer Kontaktfläche auf der anderen Seite der Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 leitet. Obwohl nur eine Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 abgebildet ist, lassen die veranschaulichenden Ausführungsformen erkennen, dass eine beliebige Anzahl von Hochgeschwindigkeitssignalisierungs- und E/A-Schichten realisiert und über weitere Schichten von C4-Lötkugeln und Silizium-Durchkontaktierungen verbunden werden kann.
  • Die μC4-Schicht 210 führt nicht nur der Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 Strom zu, sondern die μC4-Schicht 210 stellt auch, ähnlich wie in der obigen Beschreibung der Stromzufuhr von einer Schicht zur anderen, in umgekehrter Weise Verbindungen zur Signalisierung zwischen der Hochgeschwindigkeits-Prozessorschicht mit hoher Strombelastbarkeit 202 und der Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 bereit. Damit die Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 Signale zum Datenverarbeitungssystem 212 übertragen und von dort empfangen kann, ist die Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 über eine zweite Vielzahl von C4-Lötkugeln 216 mit dem Substrat/der Platine 214 des Datenverarbeitungssystems 212 verbunden. Außer der Bereitstellung von Verbindungen zur Hochgeschwindigkeitssignalisierung und für E/A-Zwecke kann die zweite Vielzahl von C4-Lötkugeln 216 auch Verbindungen für Masse sowie für beliebige Anforderungen zur Versorgung mit geringem Strom bereitstellen, die nicht durch die Stromzufuhrschicht 204 über die μC4-Schicht 210 bereitgestellt werden können. Daher weist die Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 C4-Stifte für Signale auf, die mit Massestiften für Abschirmung, Stromzufuhr, Referenzmasse und optionale Stromzufuhr für Chips mit geringem bzw. geringerem Strombedarf vermischt sind.
  • Daher stellt die 3-D-VLSI-Architektur 200 spezielle E/As für Signale/Masse über eine Seite des 3-D-Stapels und für Spannung/Masse über eine gegenüberliegende Seite des 3-D-Stapels bereit. Für Verbindungen sowohl zur Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit 202 als auch zur Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 stellen die veranschaulichenden Ausführungsformen unterschiedliche spezielle Technologien wie zum Beispiel C4-Einheiten, μC4-Einheiten oder Makro-C4-Einheiten in unterschiedlichen Geometrien und Abständen bereit. Das Stromzufuhrsystem 204 kann Strom über Stromversorgungsflächen oder Stromversorgungsbahnen bereitstellen, während der Hochgeschwindigkeitssignalisierungs- und E/A-Schicht 208 über das Substrat/die Platine 214 induktive, kapazitive oder optische Signale bereitgestellt werden können. Die flexiblere und feiner abgestimmte Anordnung von Stromversorgungsstiften für unterschiedliche Stromversorgungsbereiche der Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit 202 verringert die Einschränkungen, die mit der Vermischung von Signalisierung und E/As mit der Stromversorgung verbunden sind. Das heißt, dass die unterschiedlichen C4-Abstände und -Geometrien die zu einer ersten Vielzahl von C4-Lötkugeln 206 gehören, Stromversorgungsbereiche von Verarbeitungseinheiten/Verarbeitungskernen der Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit 202 abbilden. Des Weiteren werden die Induktivitäten bei der Stromzufuhr und daher das Stromrauschen in den Signal- und E/A-Pfaden verringert, wenn die Stromversorgung nicht mit der Signalisierung und den E/As vermischt wird.
  • In den 3A bis 3C ist ein Beispiel einer Realisierung eines Stromzufuhrsystems gemäß einer veranschaulichenden Ausführungsform abgebildet. Bei der in 3A gezeigten veranschaulichenden Ausführungsform weist der Kühlkörper 302 Nuten 304 an einer Fläche des Kühlkörpers 302 auf, die direkt mit einer ersten Vielzahl von C4-Lötkugeln verbunden werden, die Verbindungen zu einer Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit bereitstellen. Jede Nut der Nuten 304 weist Isoliermaterial 310 zwischen dem Metall des Kühlkörpers 302 und den Leitern 312 auf, die der ersten Vielzahl von C4-Lötkugeln einen Pfad für Strom und Masse von einer angeschlossenen Stromversorgung bereitstellen. Die Isoliermaterialien 310 können aus einem beliebigen Isoliermaterial wie zum Beispiel Keramik oder Oxiden wie beispielsweise Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumdioxid (SiO2) oder Polymeren und dergleichen bestehen. Der Kühlkörper 302 kann aus einem beliebigen wärmeleitfähigen Material wie zum Beispiel Kupfer, Aluminium oder dergleichen bestehen. Die Leiter 312 können aus einem beliebigen elektrisch leitfähigen Material wie zum Beispiel Kupfer, Aluminium oder dergleichen bestehen. Je nach den erforderlichen Spannungen der Verarbeitungseinheiten/Verarbeitungskerne der Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit können ein oder mehrere der Leiter 312 in den Nuten 304 eine Spannung liefern, während einer oder mehrere der anderen Leiter 312 eine andere Spannung liefern, zum Beispiel 1,00 Volt, 1,10 Volt, 1,20 Volt während einer oder mehrere der anderen Leiter 312 in den Nuten 304 Massepotenzial liefern können. Außerdem kann der Kühlkörper 302 als Massepotenzial verwendet werden, solange der Kühlkörper 302 mit dem Massepotenzial des Datenverarbeitungssystems verbunden ist. Die Verwendung des beispielhaften Kühlkörpers 302 stellt in der Stromzufuhr eine sehr niedrige Impedanz bereit, verringert das Rauschen und den Flächenbedarf, die mit anderen Arten von Stromzufuhrsystemen verbunden sind.
  • In 3B ist eine Vorderansicht des Kühlkörpers 302 gezeigt, aus der hervorgeht, dass sich die Nuten 304, die direkt mit einer ersten Vielzahl von C4-Lötkugeln verbunden werden, über die Vorderseite des Kühlkörpers 302 erstrecken. Diese Figur zeigt nur die Nuten ohne das Isoliermaterial oder das leitfähige Material. Bei diesem Beispiel wäre die Architektur der Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit so gestaltet, dass die verschiedenen Stromversorgungsstifte der Verarbeitungseinheiten/Verarbeitungskerne der Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit so angeordnet werden müssten, dass die C4-Stifte auf die Nuten 304 des Kühlkörpers 302 ausgerichtet wären. Die veranschaulichenden Ausführungsformen sind jedoch nicht nur auf die Bereitstellung gerader Nuten 304 beschränkt.
  • In 3C ist eine Vorderansicht des Kühlkörpers 302 abgebildet aus der hervorgeht, dass die Nuten 304 so ausgebildet sind, dass die Nuten 304 in Einklang mit der Anordnung von Verarbeitungseinheiten/Verarbeitungskernen der Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit stehen. Diese Figur zeigt nur die Nuten ohne das Isoliermaterial oder das leitfähige Material. Daher können die Nuten 304 im Gegensatz zu den Nuten 304, die sich in einer geraden Linie über die Vorderseite des Kühlkörpers 302 oder über die gesamte Vorderseite des Kühlkörpers 302 erstrecken, so ausgebildet sein, dass die Nuten 304 mit der Anordnung der C4-Stifte in Einklang stehen, die zu den Verarbeitungseinheiten/Verarbeitungskernen der Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit gehört.
  • Daher stellt der Kühlkörper der veranschaulichenden Ausführungsformen ein leitfähiges Material bereit, sodass der Kühlkörper der Hochleistungs-Prozessorschicht mit hoher Strombelastbarkeit eine Vielzahl von Spannungen ohne Unterbrechung der Verbindung bereitstellt. Die wärmetechnische Verbindung zwischen dem Wärmeleitschichtstoff und dem Kühlkörper kann allgemein mit Wärmeleitmedien (normalerweise mit Partikeln gefüllte Polymere) vorgenommen werden, beispielsweise mit Wärmeleitfett, Wärmeleitkitt, Wärmeleitkissen oder durch Löten oder Aufschmelzen.

Claims (24)

  1. Dreidimensionale VLSI-Einheit (200), aufweisend: eine Prozessorschicht (202), die über eine erste Menge von Verbindungseinheiten (210) mit mindestens einer Signalisierungs- und Eingabe/Ausgabe-Schicht (208) verbunden ist; und einen Kühlkörper (302), der über eine zweite Menge von Verbindungseinheiten mit der Prozessorschicht verbunden ist, wobei: der Kühlkörper an einer Fläche eine Vielzahl von Nuten (304) aufweist, jede Nut in der Vielzahl von Nuten entweder einen Pfad für Strom oder einen Pfad für Masse bereitstellt, die der Prozessorschicht zugeführt werden sollen, der Kühlkörper nur zur Zufuhr von Strom ausgestaltet ist und den Elementen der dreidimensionalen VLSI-Einheit keine Datenaustauschsignale bereitstellt, und die mindestens eine Signalisierungs- und Eingabe/Ausgabe-Einheit nur zum Übertragen der Datenaustauschsignale an die Prozessorschicht und zum Empfangen der Datenaustauschsignale von der Prozessorschicht ausgestaltet ist und den Elementen der Prozessorschicht keinen Strom bereitstellt.
  2. Dreidimensionale VLSI-Einheit nach Anspruch 1, bei der jede Nut in der Vielzahl von Nuten ein Isoliermaterial (310) zwischen dem Kühlkörper und einem Leiter (312) aufweist, der entweder den Pfad für Strom oder den Pfad für Masse bereitstellt.
  3. Dreidimensionale VLSI-Einheit nach Anspruch 2, bei der das Isoliermaterial zumindest eines aus der Gruppe Keramik, ein Oxid oder ein Polymer ist.
  4. Dreidimensionale VLSI-Einheit nach Anspruch 3, bei der das Oxid zumindest eines von Aluminiumoxid oder Siliziumdioxid ist und die Keramik Aluminiumnitrid ist.
  5. Dreidimensionale VLSI-Einheit nach Anspruch 2, bei der der Kühlkörper ein wärmeleitfähiges Material ist und bei der das wärmeleitfähige Material zumindest eines aus der Gruppe Kupfer oder Aluminium ist.
  6. Dreidimensionale VLSI-Einheit nach Anspruch 2, bei der der Leiter aus zumindest einem Material aus der Gruppe von Kupfer oder Aluminium ist.
  7. Dreidimensionale VLSI-Einheit nach Anspruch 1, bei der der Kühlkörper Massepotenzial für die Prozessorschicht bereitstellt.
  8. Dreidimensionale VLSI-Einheit nach Anspruch 1, bei der die Vielzahl von Nuten im Einklang mit der Anordnung einer Vielzahl von Prozessoren in der Prozessorschicht steht.
  9. Datenverarbeitungssystem (212), aufweisend: eine Prozessorschicht (202), die über eine erste Menge von Verbindungseinheiten (210) mit mindestens einer Signalisierungs- und Eingabe/Ausgabe-Schicht (208) verbunden ist; und einen Kühlkörper (302), der über eine zweite Menge von Verbindungseinheiten (206, 204) mit der Prozessorschicht verbunden ist, wobei: der Kühlkörper an einer Fläche eine Vielzahl von Nuten (304) aufweist, jede Nut in der Vielzahl von Nuten entweder einen Pfad für Strom oder einen Pfad für Masse bereitstellt, die der Prozessorschicht zugeführt werden sollen, der Kühlkörper nur zur Zufuhr von Strom ausgestaltet ist und den Elementen des Datenverarbeitungssystems keine Datenaustauschsignale bereitstellt, und die mindestens eine Signalisierungs- und Eingabe/Ausgabe-Einheit nur zum Übertragen der Datenaustauschsignale an die Prozessorschicht und zum Empfangen der Datenaustauschsignale von der Prozessorschicht ausgestaltet ist und den Elementen der Prozessorschicht keinen Strom bereitstellt.
  10. Datenverarbeitungssystem nach Anspruch 9, bei dem jede Nut in der Vielzahl von Nuten ein Isoliermaterial (310) zwischen dem Kühlkörper und einem Leiter (312) aufweist, der entweder den Pfad für Strom oder den Pfad für Masse bereitstellt.
  11. Datenverarbeitungssystem nach Anspruch 10, bei dem das Isoliermaterial zumindest eines aus der Gruppe Keramik, ein Oxid oder ein Polymer ist.
  12. Datenverarbeitungssystem nach Anspruch 11, bei dem das Oxid zumindest eines von Aluminiumoxid oder Siliziumdioxid ist und die Keramik Aluminiumnitrid ist.
  13. Datenverarbeitungssystem nach Anspruch 10, bei dem der Kühlkörper ein wärmeleitfähiges Material ist und bei dem das wärmeleitfähige Material zumindest eines aus der Gruppe von Kupfer oder Aluminium ist.
  14. Datenverarbeitungssystem nach Anspruch 10, bei dem der Leiter zumindest aus einem Material aus der Gruppe Kupfer oder Aluminium ist.
  15. Datenverarbeitungssystem nach Anspruch 9, bei dem der Kühlkörper Massepotenzial für die Prozessorschicht bereitstellt.
  16. Datenverarbeitungssystem nach Anspruch 9, bei dem die Vielzahl von Nuten im Einklang mit der Anordnung einer Vielzahl von Prozessoren in der Prozessorschicht steht.
  17. Verfahren in einem Datenverarbeitungssystem (212) zur integrierten Stromzufuhr für und Stromverteilung auf integrierte Schaltkreise über einen Kühlkörper (302) in einer dreidimensionalen VLSI-Einheit (200), wobei das Verfahren aufweist: Verbinden einer Prozessorschicht (202) mit mindestens einer Signalisierungs- und Eingabe/Ausgabe-Schicht (208) unter Verwendung einer ersten Menge von Verbindungseinheiten (210); und Verbinden des Kühlkörpers (302) mit der Prozessorschicht unter Verwendung einer zweiten Menge von Verbindungseinheiten, wobei: der Kühlkörper an einer Fläche eine Vielzahl von Nuten (304) aufweist, jede Nut in der Vielzahl von Nuten entweder einen Pfad für Strom oder einen Pfad für Masse bereitstellt, die der Prozessorschicht zugeführt werden sollen, der Kühlkörper nur zur Zufuhr von Strom ausgestaltet ist und den Elementen der dreidimensionalen VLSI-Einheit keine Datenaustauschsignale bereitstellt, und die mindestens eine Signalisierungs- und Eingabe/Ausgabe-Einheit nur zum Übertragen der Datenaustauschsignale an die Prozessorschicht und zum Empfangen der Datenaustauschsignale von der Prozessorschicht ausgestaltet Ist und den Elementen der Prozessorschicht keinen Strom bereitstellt.
  18. Verfahren nach Anspruch 17, bei dem jede Nut in der Vielzahl von Nuten ein Isoliermaterial (310) zwischen dem Kühlkörper und einem Leiter (312) aufweist, der entweder den Pfad für Strom oder den Pfad für Masse bereitstellt.
  19. Verfahren nach Anspruch 18, bei dem das Isoliermaterial zumindest eines aus der Gruppe Keramik, ein Oxid oder ein Polymer ist.
  20. Verfahren nach Anspruch 19, bei dem das Oxid zumindest eines von Aluminiumoxid oder Siliziumdioxid ist und die Keramik Aluminiumnitrid ist.
  21. Verfahren nach Anspruch 18, bei dem der Kühlkörper ein wärmeleitfähiges Material ist und bei dem das wärmeleitfähige Material zumindest eines aus der Gruppe Kupfer oder Aluminium ist.
  22. Verfahren nach Anspruch 18, bei dem der Leiter zumindest aus einem Material aus der Gruppe von Kupfer oder Aluminium ist.
  23. Verfahren nach Anspruch 17, bei dem der Kühlkörper Massepotenzial für die Prozessorschicht bereitstellt.
  24. Verfahren nach Anspruch 17, bei dem die Vielzahl von Nuten im Einklang mit der Anordnung einer Vielzahl von Prozessoren in der Prozessorschicht steht.
DE112011102966.7T 2010-10-28 2011-10-21 In den Kühlkörper integrierte Stromversorgung und Stromverteilung für integrierte Schaltungen sowie 3-D-VLSI-Einheit, Datenverarbeitungssystem und Verfahren damit Expired - Fee Related DE112011102966B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/914,697 US8405998B2 (en) 2010-10-28 2010-10-28 Heat sink integrated power delivery and distribution for integrated circuits
US12/914,697 2010-10-28
PCT/EP2011/068427 WO2012055782A1 (en) 2010-10-28 2011-10-21 Heat sink integrated power delivery and distribution for integrated circuits

Publications (2)

Publication Number Publication Date
DE112011102966T5 DE112011102966T5 (de) 2013-06-27
DE112011102966B4 true DE112011102966B4 (de) 2016-11-03

Family

ID=44883231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011102966.7T Expired - Fee Related DE112011102966B4 (de) 2010-10-28 2011-10-21 In den Kühlkörper integrierte Stromversorgung und Stromverteilung für integrierte Schaltungen sowie 3-D-VLSI-Einheit, Datenverarbeitungssystem und Verfahren damit

Country Status (6)

Country Link
US (1) US8405998B2 (de)
JP (1) JP5613334B2 (de)
CN (1) CN103180946B (de)
DE (1) DE112011102966B4 (de)
GB (1) GB2498310B (de)
WO (1) WO2012055782A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253234B2 (en) 2010-10-28 2012-08-28 International Business Machines Corporation Optimized semiconductor packaging in a three-dimensional stack
US8427833B2 (en) * 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
TWI494051B (zh) * 2012-11-19 2015-07-21 Acer Inc 流體熱交換裝置
CN103002722B (zh) * 2012-12-18 2015-03-25 武汉光迅科技股份有限公司 一种功率设备的热控制装置
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
GB2512378A (en) 2013-03-28 2014-10-01 Ibm Device and method for cooling electronic components and for supplying power to the electronic components
US20140321062A1 (en) * 2013-04-25 2014-10-30 Hewlett-Packard Development Company, L.P. Heat sink
US9263379B2 (en) 2013-12-31 2016-02-16 Freescale Semiconductor, Inc. IC package with metal interconnect structure implemented between metal layers of die and interposer
US9679827B2 (en) * 2014-12-24 2017-06-13 Uzi Y. Vishkin 3D VLSI interconnection network with microfluidic cooling, photonics and parallel processing architecture
US20180233430A1 (en) * 2015-08-25 2018-08-16 Nec Corporation Processing device and processing system
US11830804B2 (en) * 2019-04-02 2023-11-28 Invensas Llc Over and under interconnects

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118984A (ja) * 1990-09-10 1992-04-20 Fujitsu Ltd 電子部品の実装構造
JPH0897329A (ja) * 1994-09-28 1996-04-12 Ibiden Co Ltd 電子部品搭載装置
US20030179596A1 (en) * 2000-11-07 2003-09-25 Craig Joseph Electrical bus with associated porous metal heat sink and method of manufacturing same
US20080032446A1 (en) * 2006-08-04 2008-02-07 Steve Wood combination heat dissipation device with termination and a method of making the same

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1229155A (en) 1983-03-29 1987-11-10 Toshihiko Watari High density lsi package for logic circuits
DE3538933A1 (de) 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
US5128831A (en) 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5199165A (en) 1991-12-13 1993-04-06 Hewlett-Packard Company Heat pipe-electrical interconnect integration method for chip modules
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US6088227A (en) 1995-06-07 2000-07-11 Smiths Industries Aerospace And Defense Systems, Inc. Heat sink with integrated buss bar
JP2806357B2 (ja) 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US5811878A (en) 1996-07-09 1998-09-22 Asea Brown Boveri Ag High-power semiconductor module
DE19643717A1 (de) 1996-10-23 1998-04-30 Asea Brown Boveri Flüssigkeits-Kühlvorrichtung für ein Hochleistungshalbleitermodul
SE511425C2 (sv) 1996-12-19 1999-09-27 Ericsson Telefon Ab L M Packningsanordning för integrerade kretsar
US6201701B1 (en) 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
US6355950B1 (en) 1998-09-23 2002-03-12 Intel Corporation Substrate interconnect for power distribution on integrated circuits
JP3445511B2 (ja) 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
JP3605547B2 (ja) * 1999-06-11 2004-12-22 松下電器産業株式会社 放熱基板及びその製造方法
US6351393B1 (en) 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
US6215681B1 (en) 1999-11-09 2001-04-10 Agile Systems Inc. Bus bar heat sink
US6559525B2 (en) 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
JP4608763B2 (ja) 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US6760232B2 (en) 2001-03-16 2004-07-06 Sun Microsystems, Inc. Power distribution system having a dedicated power structure with apertures for mounting integrated circuit packages
JP3666411B2 (ja) 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
US7952194B2 (en) * 2001-10-26 2011-05-31 Intel Corporation Silicon interposer-based hybrid voltage regulator system for VLSI devices
US20030150641A1 (en) 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6994151B2 (en) 2002-10-22 2006-02-07 Cooligy, Inc. Vapor escape microchannel heat exchanger
US7405364B2 (en) 2002-12-30 2008-07-29 Intel Corporation Decoupled signal-power substrate architecture
US6979784B1 (en) * 2003-10-17 2005-12-27 Advanced Micro Devices, Inc. Component power interface board
JP4369728B2 (ja) * 2003-11-12 2009-11-25 大日本印刷株式会社 電子装置の製造方法
JP2004104156A (ja) * 2003-12-26 2004-04-02 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその製造方法
US7160758B2 (en) 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
US7748440B2 (en) 2004-06-01 2010-07-06 International Business Machines Corporation Patterned structure for a thermal interface
US7012414B1 (en) 2004-08-19 2006-03-14 Coldwatt, Inc. Vertically packaged switched-mode power converter
US7602618B2 (en) 2004-08-25 2009-10-13 Micron Technology, Inc. Methods and apparatuses for transferring heat from stacked microfeature devices
US7419852B2 (en) 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7247930B2 (en) 2004-09-30 2007-07-24 Intel Corporation Power management integrated circuit
US7521788B2 (en) 2004-11-15 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor module with conductive element between chip packages
US7394659B2 (en) 2004-11-19 2008-07-01 International Business Machines Corporation Apparatus and methods for cooling semiconductor integrated circuit package structures
US7135766B1 (en) 2004-11-30 2006-11-14 Rf Micro Devices, Inc. Integrated power devices and signal isolation structure
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7791889B2 (en) 2005-02-16 2010-09-07 Hewlett-Packard Development Company, L.P. Redundant power beneath circuit board
US7402854B2 (en) 2006-07-31 2008-07-22 International Business Machines Corporation Three-dimensional cascaded power distribution in a semiconductor device
KR100735759B1 (ko) * 2006-08-04 2007-07-06 삼성전자주식회사 다층 인쇄 회로 기판
TW200820402A (en) 2006-10-26 2008-05-01 Chipmos Technologies Inc Stacked chip packaging with heat sink struct
KR100885911B1 (ko) * 2006-11-16 2009-02-26 삼성전자주식회사 열방출 특성을 개선한 반도체 패키지
JP2008147499A (ja) * 2006-12-12 2008-06-26 Fujitsu Ltd プリント基板
JP2008226945A (ja) 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US20080284037A1 (en) 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US8586465B2 (en) 2007-06-07 2013-11-19 United Test And Assembly Center Ltd Through silicon via dies and packages
US8018047B2 (en) 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8154114B2 (en) 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US7592697B2 (en) * 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
US20090057867A1 (en) 2007-08-30 2009-03-05 Vincent Hool Integrated Circuit Package with Passive Component
US8106505B2 (en) 2007-10-31 2012-01-31 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
US7777330B2 (en) 2008-02-05 2010-08-17 Freescale Semiconductor, Inc. High bandwidth cache-to-processing unit communication in a multiple processor/cache system
US8110415B2 (en) 2008-04-03 2012-02-07 International Business Machines Corporation Silicon based microchannel cooling and electrical package
US7939945B2 (en) 2008-04-30 2011-05-10 Intel Corporation Electrically conductive fluid interconnects for integrated circuit devices
KR101025013B1 (ko) 2008-08-20 2011-03-25 한국전자통신연구원 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법
JP5357510B2 (ja) 2008-10-31 2013-12-04 株式会社日立製作所 半導体集積回路装置
JP5512992B2 (ja) * 2009-03-27 2014-06-04 国立大学法人 鹿児島大学 ヒートシンク一体化パッケージ及びその製造方法
US7898078B1 (en) 2009-09-29 2011-03-01 International Business Machines Corporation Power connector/decoupler integrated in a heat sink
US8427833B2 (en) 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
US8253234B2 (en) 2010-10-28 2012-08-28 International Business Machines Corporation Optimized semiconductor packaging in a three-dimensional stack
US8989532B2 (en) 2010-12-09 2015-03-24 International Business Machines Corporation Integrated circuit package connected to an optical data transmission medium using a coolant
US9064080B2 (en) 2011-01-20 2015-06-23 International Business Machines Corporation Transferring heat through an optical layer of integrated circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118984A (ja) * 1990-09-10 1992-04-20 Fujitsu Ltd 電子部品の実装構造
JPH0897329A (ja) * 1994-09-28 1996-04-12 Ibiden Co Ltd 電子部品搭載装置
US20030179596A1 (en) * 2000-11-07 2003-09-25 Craig Joseph Electrical bus with associated porous metal heat sink and method of manufacturing same
US20080032446A1 (en) * 2006-08-04 2008-02-07 Steve Wood combination heat dissipation device with termination and a method of making the same

Also Published As

Publication number Publication date
GB2498310B (en) 2014-03-12
DE112011102966T5 (de) 2013-06-27
JP5613334B2 (ja) 2014-10-22
US8405998B2 (en) 2013-03-26
GB2498310A (en) 2013-07-10
CN103180946A (zh) 2013-06-26
CN103180946B (zh) 2016-01-13
JP2013539220A (ja) 2013-10-17
WO2012055782A1 (en) 2012-05-03
US20120106074A1 (en) 2012-05-03
GB201307552D0 (en) 2013-06-12

Similar Documents

Publication Publication Date Title
DE112011102966B4 (de) In den Kühlkörper integrierte Stromversorgung und Stromverteilung für integrierte Schaltungen sowie 3-D-VLSI-Einheit, Datenverarbeitungssystem und Verfahren damit
DE112007003111B4 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel, Vorrichtung und System
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
DE112008002459B4 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
US8427833B2 (en) Thermal power plane for integrated circuits
US8476112B2 (en) Optimized semiconductor packaging in a three-dimensional stack
DE102019106314A1 (de) Wärmeableitvorrichtung mit anisotropen thermisch leitfähigen abschnitten und isotropen thermisch leitfähigen abschnitten
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE4015788C2 (de) Baugruppe
DE112015006942T5 (de) Beidseitige Metallisierung mit einer durch das Silizium verteilten Stromversorgung
DE102012109374A1 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE3026183A1 (de) Gehaeuse fuer integrierte logikschaltkreise
US11564317B2 (en) Integrated power delivery board for delivering power to an ASIC with bypass of signal vias in a printed circuit board
DE202011110802U1 (de) Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert
DE112017008031T5 (de) Aktive silizium-brücke
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE102020130849A1 (de) Kühlkörper-aussparung und isolieren durch siliciumdurchverbindungen zum absenken von thermischem übersprechen
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE112014006142B4 (de) Leistungshalbleiteranordnung
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE102014003462B4 (de) Substrat-Routing mit lokaler hoher Dichte und Verfahren zum Herstellen einer entsprechenden Vorrichtung
DE102020110857A1 (de) Thermische lösungen für multi-package-anordnungen
US20130193582A1 (en) Method and apparatus for connecting memory dies to form a memory system
DE10334426A1 (de) Halbleitervorrichtung
DE102020116320A1 (de) Doppelseitiges substrat mit hohlräumen für direkte die-zu-die-verbindung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES , US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee