DE112006003576T5 - Verfahren und Struktur zur Reduzierung des äusseren Widerstands eines dreidimensionalen Transistors durch Verwendung von Epitaxie-Schichten - Google Patents

Verfahren und Struktur zur Reduzierung des äusseren Widerstands eines dreidimensionalen Transistors durch Verwendung von Epitaxie-Schichten Download PDF

Info

Publication number
DE112006003576T5
DE112006003576T5 DE112006003576T DE112006003576T DE112006003576T5 DE 112006003576 T5 DE112006003576 T5 DE 112006003576T5 DE 112006003576 T DE112006003576 T DE 112006003576T DE 112006003576 T DE112006003576 T DE 112006003576T DE 112006003576 T5 DE112006003576 T5 DE 112006003576T5
Authority
DE
Germany
Prior art keywords
gate
forming
dummy gate
dielectric
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112006003576T
Other languages
English (en)
Other versions
DE112006003576B4 (de
Inventor
Brian Portland Doyle
Justin K. Portland Brask
Amlan Portland Majumdar
Suman Beaverton Datta
Jack Portland Kavalieros
Marko Beaverton Radosavljevic
Robert S. Beaverton Chau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112006003576T5 publication Critical patent/DE112006003576T5/de
Application granted granted Critical
Publication of DE112006003576B4 publication Critical patent/DE112006003576B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Ausbildung eines Feldeffekt-Transistors mit den folgenden Schritten:
Ausbilden eines Dummy-Gates über einem Halbleiterkörper aus einem ersten Material;
Aufwachsen einer epitaxialen Halbleiterschicht auf dem Körper in Ausrichtung zu dem Dummy-Gate, so dass auf dem ersten Material kein Wachstum stattfindet;
Ausbilden von Quellbereichen und Senkenbereichen in dem Körper zumindest teilweise in Ausrichtung zu dem Dummy-Gate; und
Ersetzen des Dummy-Gates mit einem von dem Körper isolierten leitenden Gate.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung bezieht sich auf das Gebiet der Halbleiter-Verarbeitung für Transistoren mit dünnen Kanalregionen.
  • STAND DER TECHNIK UND ÄHNLICHE TECHNIK
  • Die Entwicklung in der Herstellung komplementärer Metalloxid-Halbleiter-Transistoren (metal-Oxide-semiconductor transistors, CMOS) geht zu kleinen Kanalregionen. Beispiele eines Transistors mit einem reduzierten Körper, der den Kanalbereich zusammen mit einer Trigate-Struktur umfasst, sind in der US 2004/0036127 gezeigt. Andere Transistoren mit kleinem Kanal sind delta-dotierte Transistoren, die in geringfügig dotierten oder undotierten Epitaxie-Schichten, die auf einem stark dotierten Substrat wachsen gelassen werden, ausgebildet sind. Vergleiche dazu beispielsweise die Anmeldung Nr. 10/955 669, „Metal Gate Transistor with Epitaxial Source and Drain Regions", eingereicht am 29. September 2004 und abgetreten an den Abtretungsempfänger der vorliegenden Anmeldung.
  • Ein Problem einiger dieser Bauteile ist der im Allgemeinen hohe äußere Widerstand, der von dem Ausdünnen der Quellbereiche (Source-Bereiche) und Senkenbereiche (Drain-Bereiche), manchmal an den Kanten der Gates, hervorgerufen wird. Andere Bauteile haben ähnliche zu einem höheren äußeren Widerstand führende Probleme, beispielsweise eine begrenzte verfügbare Querschnittsfläche für die Quell- und Senkenbereiche. Diese Probleme werden in Verbindung mit 1 erörtert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnitts-Seitenansicht eines Transistors nach dem Stand der Technik.
  • 2A ist eine perspektivische Ansicht eines Körpers, der manchmal als Finne (englisch „Fin") bezeichnet wird, sowie eines Dummy-Gates.
  • 2B ist eine Querschnitts-Seitenansicht des Körpers und des Dummy-Gates der 2A entlang der Schnittlinie 2B-2B der 2A.
  • 3 veranschaulicht die Struktur von 2B nach einem epitaxialen Wachstum und während eines ersten Ionenimplantationsprozess.
  • 4 veranschaulicht die Struktur von 3 nach der Herstellung von Abstandselementen und nach einem zweiten Ionenimplantationsschritt.
  • 5 veranschaulicht die Struktur von 4 nach Ausbilden einer dielektrischen Schicht und einem Planarisierungsprozess.
  • 6 veranschaulicht die Struktur von 5 nach der Entfernung des Dummy-Gates.
  • 7 veranschaulicht die Struktur der 6 nach Ausbilden einer Gate-Isolationsschicht mit hoher Dielektrizitätskonstante, und einer metallischen Gate-Schicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Beschrieben werden ein Prozess zur Herstellung von CMOS-Feldeffekt-Transistoren und die sich daraus ergebenden Transistoren. Um ein tiefgehendes Verständnis der vorliegenden Erfindung zu gewährleisten, werden in der nachfolgenden Beschreibung zahlreiche spezifische Einzelheiten ausgeführt, beispielsweise spezifische Abmessungen und chemische Arbeitsbereiche. Dem Fachmann wird offensichtlich sein, dass die vorliegende Erfindung ohne diese spezifischen Einzelheiten zur Ausführung gebracht werden kann. In anderen Fällen werden wohlbekannte Verfahrensschritte, beispielsweise Reinigungsschritte, nicht in ihren Einzelheiten beschrieben, um die vorliegende Erfindung nicht unnötigerweise zu verdecken.
  • Ein bei Transistoren mit kleinem Körper auftretendes Problem ist in 1 veranschaulicht. Gezeigt wird eine Gate-Struktur 10, die einen Körper 12 in einem Kanalbereich 14 eines Transistors mit Quell-/Senken-Bereichen 16 durchsetzt. Der Körper oder die Finne ist an den Kanten 11 des Gates ausgedünnt. Diese Ausdünnung ist das Ergebnis der zur Abgrenzung des Körpers, der Ausbildung der Abstandselemente und der Reinigung von Oxiden verwendeten Bearbeitungsschritte. Diese Bearbeitung kann den Körper verkleinern, so dass er nicht mehr genügend viele Kristallkeime aufweisen kann, um das Wachstum einer Epitaxie-Schicht zu unterstützen. Oft können während einer solchen Bearbeitung bis zu 20–50% des Körpers an der Kante des Gates verloren gehen. Zusätzlich zu dem Ausbeuteverlust führt dies zu einem erhöhten Quell-/Senken-Widerstand und folglich zu einer Herabsetzung der Leistungsfähigkeit des Transistors. Das Problem des Ausdünnens an den Kanten des Gates tritt nicht nur in Trigate-Strukturen mit Silizium-auf-Isolator-Substraten (silicon-on-insulator substrates, SOI) auf, sondern auch in einigen Transistoren mit Bulk-Silizium-Schichten und in delta-dotierten Transistoren.
  • Wie in 2A veranschaulicht, wird ein Halbleiterkörper 20 auf einer verdeckten Oxidschicht (buried oxide layer, BOX) 21 hergestellt. Der Körper 20 wird beispielsweise aus einer einkristallinen Siliziumschicht, die auf der BOX 21 angeordnet ist, hergestellt. Dieses SOI-Substrat ist in der Halbleiter-Industrie wohlbekannt. Beispielsweise kann das SOI-Substrat hergestellt werden, indem die BOX 21 und eine Siliziumschicht mit einem Substrat (nicht gezeigt) verbunden werden und die Siliziumschicht anschließend planarisiert wird, so dass sie verhältnismäßig dünn ist. Andere zur Ausbildung eines SOI-Substrats bekannte Methoden umfassen beispielsweise die Implantation von Sauerstoff in das Silizium-Substrat zur Ausbildung einer verdeckten Oxidschicht. Andere Halbleitermaterialien, die sich von Silizium unterscheiden, können ebenfalls verwendet werden, wie beispielsweise Galliumarsenid.
  • Eine Dummy-Gate-Struktur 25 aus Siliziumnitrid wird beispielsweise auf der BOX 21 quer zu dem Körper 20 ausgebildet. Wo die Gate-Struktur 25 den Körper 20 kreuzt, wird der Kanalbereich eines Transistors definiert, wie es typischerweise in einem Replacement-Gate-Verfahren der Fall ist. Wie später diskutiert wird, kann die Dummy-Gate-Struktur aus anderen Materialien hergestellt werden.
  • In 2B sind der Körper 20 und die Siliziumnitrid-Dummy-Gate-Struktur 25 nochmals ohne die BOX 21 gezeigt. Die Ansicht der 2B erfolgt im Allgemeinen entlang der Schnittlinie 2B-2B der 2A. Die BOX 21 ist in 2B und den nachfolgenden Figuren nicht gezeigt. Die nachfolgend beschriebene Bearbeitung hängt nicht davon ab, dass der Körper 20 auf der BOX 21 hergestellt wird. Tatsächlich kann der Körper 20 aus einem Bulk-Substrat hergestellt sein. Beispielsweise kann der Körper 20 durch selektives Aufwachsen aus einem einkristallinen Siliziumsubstrat oder einem anderen Halbleitersubstrat hergestellt werden. Alternativ kann der Körper 20 durch selektives Ätzen einer einkristallinen Siliziumschicht, so dass mehrere Körper 20 abgegrenzt werden, ausgebildet werden.
  • Wie in 3 gezeigt, wird eine Epitaxie-Schicht 27 durch Aufwachsen auf dem Körper 20 ausgebildet. Durch Aufwachsen kann eine Siliziumschicht oder eine Silizium-Germanium-Schicht oder eine andere Halbleiterschicht ausgebildet werden. Wichtig ist, dass die Schicht 27 nicht auf dem Dummy-Gate 25 wachst. Wie bereits erwähnt, ist das Dummy-Gate 25 in einer Ausführungsform aus Siliziumnitrid hergestellt, und wenn es sich beispielsweise bei dem Körper 20 um einen Siliziumkörper handelt, kann ein epitaxiales Wachstum auf dem Körper 20 stattfinden, ohne dass es auf dem Dummy-Gate 25 stattfindet. Anzumerken ist, dass teilweises epitaxiales Wachstum auf der Dummy-Gate-Struktur stattfinden würde, wenn es sich bei dem Dummy-Gate um ein polykristallines Silizium-Gate handeln würde. Dieses Wachstum lässt sich in einem nachfolgenden Replacement-Gate-Verfahren nicht auf einfache Weise entfernen und wird das Replacement-Gate zu den Quell- und Senkenbereichen kurzschließen, falls es nicht entfernt wird. Das Material für die Dummy-Gate-Struktur wird deshalb danach ausgesucht, dass kein epitaxiales Wachstum auf der Struktur stattfindet, wenn der Körper, wie in 3 gezeigt, verdickt wird. Darüber hinaus sollte das Dummy-Gate ohne Entfernung der Quell-/Senken-Abstandselemente entfernt werden, da andernfalls das Gate nicht innerhalb der kritischen Abmessungen liegen wird.
  • Nun findet ein Ionenimplantations-Schritt statt, der Ionen vom n-Typ für n-Kanal-Transistoren oder Ionen vom p-Typ für einen p-Kanal-Transistor implantiert. Dieser anfängliche Implantationsschritt, der durch die Linien 28 angezeigt wird, bildet die typischerweise verwendeten Spitzen- oder Fortsatz-Quell- und Senkenbereiche (tip or extension source and drain regions). Dieser Implantationsschritt lässt folglich den Körper 20 vergleichsweise geringfügig dotiert.
  • Als nächstes wird eine Siliziumnitrid-Schicht konform über der Struktur der 3 abgeschieden und verwendet, um die in 4 gezeigten Abstandselemente 38 herzustellen. Zur Herstellung der Abstandelemente kann gewöhnliches wohlbekanntes anisotropes Ätzen verwendet werden. In einer Ausführungsform wird für die Abstandselemente ein kohlenstoffdotiertes Nitrid, das mit einer Kohlenstoffkonzentration von 5–13% dotiert ist, verwendet. Andere erwähnte Abstandselemente werden später erörtert. Vor der Ausbildung der Nitridschicht wird jedwedes auf dem Körper 20 vorhandene Oxid entfernt. Dieses Reinigungsverfahren ist eines derjenigen Verfahren, die typischerweise die Dicke des Körpers an den Kanten des Gates vermindern. Nach der Ausbildung der Abstandselemente wird der Hauptteil der Quell- und Senkenbereiche 30 mittels Ionenimplantation 35 ausgebildet. Für das n-Kanal-Bauteil werden Arsen oder Phosphor mit einer Implantationsdosis von bis zu 1 × 1019 bis 1 × 1020 Atomen/cm3 verwendet. Für ein p-Kanal-Bauteil wird Bor mit gleichem Dosisniveau implantiert.
  • Vorangehend werden ein Nitrid-Dummy-Gate und kohlenstoffdotierte Nitrid-Abstandselemente verwendet. Diese Materialkombination gestattet das Wachstum der Epi-Schicht ohne Wachstum auf dem Dummy-Gate und ermöglicht die Entfernung des Dummy-Gates ohne das Ätzen der Abstandselemente. Andere Beispiele von Dummy-Gate-Materialien umfassen ein amorphes Material mit Polarbindung, wie beispielsweise ein CVD-basiertes Siliziumdioxid oder ein kohlenstoffdotiertes Siliziumnitrid. Im Fall des letztgenannten Materials können die Abstandselemente aus einem Oxid hergestellt sein. In diesem Fall hilft die Dotierung der Quell-/Senkenbereiche, die Selektivität zwischen dem Dummy-Gate und den Abstandselementen zu verbessern, oder die Abstandselemente werden dotiert.
  • Nachdem die Abstandselemente 38 ausgebildet sind, kann alternativ eine zweite Epitaxie-Schicht durch Aufwachsen auf der Epitaxie-Schicht 27 ausgebildet werden, um den Körper und die Quell- und Senkenbereiche zusätzlich zu verdicken und auf diese Weise den äußeren Widerstand des nachfolgend ausgebildeten Transistors weiter zu verringern. Die Hauptquell- und Hauptsenkenbereiche 30 werden dann über die Kante der Abstandselemente 38 hinaus erhöht (nicht gezeigt).
  • Für einen p-Kanal-Transistor, wie oben beschrieben, wird das zweite epitaxiale Wachstum verwendet, wobei die Quell- und Senkenbereiche beispielsweise durch selektive Abscheidung von epitaxialem, mit Bor (B) dotiertem Silizium oder SiGe mit Germanium-Konzentrationen bis zu 30% ausgebildet werden können. Unter den Arbeitsbedingungen von 100 sccm Dichlorsilan (DCS), 20 slm H2, 750–800°C, 20 Torr, 150–200 sccm HCl, einem Diboran (B2H6)-Fluss von 150–200 sccm und einem GeH4-Fluss von 150–200 sccm wird eine hoch dotierte Si-Ge-Schicht mit einer Abscheidungsrate von 20 nm/min, einer B-Konzentration von 1E20/cm3 und einer Germanium-Konzentration von 20% erreicht. Ein sich aus der hohen B-Konzentration in der Schicht ergebender niedriger spezifischer Widerstand von 0,7–0,9 mOhm/cm eröffnet den Vorteil einer hohen Leitfähigkeit in den Spitzen-Quell-/Senken-Bereichen und damit eines verringerten Rexternal. SiGe in den Quell-/Senken-Bereichen übt auf den Kanal eine Druckspannung aus, die ihrerseits zu einer gesteigerten Mobilität und verbesserter Transistor-Leistungsfähigkeit führt.
  • Für einen NMOS-Transistor, werden die Quell-/Senken-Bereiche beispielsweise unter Verwendung von in situ phosphordotiertem Silizium, das selektiv unter Bearbeitungsbedingungen von 100 sccm DCS, 25–50 sccm HCl, 200–300 sccm von einprozentigem PH3 mit einem H2-Trägergasfluss von 20 slm bei 750°C und 20 Torr abgeschieden wird, ausgebildet. In der abgelagerten Schicht wird eine Phosphor-Konzentration von 2E20/cm3 mit einem spezifischen Widerstand von 0,4–0,6 mOhm/cm erreicht.
  • Wie in 5 gezeigt, wird über die Struktur der 4 nun eine dielektrische Schicht 40 konform abgeschieden. Diese kann eine Siliziumdioxid-Schicht umfassen, die in einem integrierten Schaltkreis zu einer dielektrischen Zwischenschicht (Interlayer Dielectric, ILD) wird. Eine dielektrische Schicht mit niedriger Dielektrizitätskonstante, oder eine dielektrische Opferschicht können verwendet werden. Die Schicht 40 hat jedenfalls typischerweise die mechanische Festigkeit, einem Planarisierungverfahren, wie beispielsweise dem chemischmechanischen Polieren (Chemical Mechanical Polishing, CMP), zu widerstehen.
  • An diesem oder einem früheren Punkt der Bearbeitung findet ein Tempern statt, um zum Teil die Dotierung zu aktivieren.
  • Nach der Abscheidung und Planarisierung der dielektrischen Schicht 40 wird ein Naßätzen verwendet, um das Dummy-Nitrid-Gate 25 zu entfernen, wodurch die Öffnung 45 entsteht, wie in 6 gezeigt. Jedes verbleibende Dummy-Gate-Oxid wird gleichfalls entfernt. Verwendet wird ein flüssiges Ätzmittel (wie beispielsweise H3PO4), das Nitrid selektiv ätzt, ohne den Körper 25 anzugreifen oder die Abstandselemente 38 wesentlich zu ätzen.
  • Nachfolgend wird auf den freigelegten Oberflächen, die die innerhalb der Öffnung 45 liegenden Seitenflächen und Deckflächen des Körpers 20 umfassen, eine dielektrische Gateschicht 50 ausgebildet. In einer Ausführungform weist die dielektrische Gateschicht eine hohe Dielektrizitätskonstante (k) auf, wie beispielsweise ein Metalloxid-Dielektrikum, zum Beispiel HfO2 oder ZrO2, oder andere Dielektrika mit hoher Dielektrizitätskonstante wie beispielsweise PZT oder BST. Die dielektrische Gateschicht kann mittels jeder wohlbekannten Methode, beispielsweise mittels Atomlagenabscheidung (Atomic Layer Deposition, ALD) oder chemische Gasphasenabscheidung (Chemical Vapor Deposition, CVD), ausgebildet werden. Alternativ kann es sich bei der dielektrischen Gateschicht um ein durch Aufwachsen hergestelltes Dielektrikum handeln. Beispielsweise kann es sich bei der dielektrischen Gateschicht 50 um eine Siliziumdioxid-Schicht handeln, die durch einen Feucht- oder Trockenoxidationsprozess in einer Dicke zwischen 5 und 50 Å aufwachsen gelassen wird.
  • Wie ebenfalls aus 7 ersichtlich ist, wird nachfolgend über der dielektrischen Gateschicht 50 eine (metallische) Gateelektrodenschicht 52 ausgebildet. Die Gateelektrodenschicht 52 kann durch Deckabscheidung (Blanket Deposition) eines geeigneten Gateelektrodenmaterials ausgebildet werden. In einer Ausführungsform umfasst ein Gateelektrodenmaterial eine Metallschicht wie beispielsweise Wolfram, Tantal, Titan und/oder Nitride und Legierungen hiervon. Für die n-Kanal-Transistoren kann eine Austrittsarbeit im Bereich von 3,9 bis 4,6 eV verwendet werden. Für die p-Kanal-Transistoren kann eine Austrittsarbeit von 4,6 bis 5,2 eV verwendet werden. Für Trägermaterialien mit sowohl n-Kanal- als auch p-Kanal-Transistoren kann folglich die Verwendung zweier getrennter Metallabscheideverfahren erforderlich sein.
  • Die Metallschicht 52 wird unter Verwendung von beispielsweise CMP planarisiert, und die Planarisation wird fortgesetzt, bis wenigstens die Deckfläche der dielektrischen Schicht 40 freigelegt ist, wie in 7 gezeigt.
  • Herkömmliche Bearbeitungsschritte werden jetzt zur Fertigstellung des Transistors der 7 eingesetzt, beispielsweise werden Kontakte zu den Gate- und Quell- und Senken-Bereichen ausgebildet.
  • Beim Vergleich des Transistors der 7 mit dem Transistor nach dem Stand der Technik der 1 sollte als bedeutsam festgestellt werden, dass keine in 1 gezeigte Ausdünnung auftritt. Wie in 7 gezeigt, ist vielmehr der Querschnitt des Körpers in der Tat außerhalb des Kanalbereichs größer als innerhalb des Kanalbereichs, da ein epitaxiales Wachstum in Ausrichtung zu dem Dummy-Gate möglich war. Dies steht in deutlichem Gegensatz zur Zeichnung des Standes der Technik in 1, wo eine beträchtliche Ausdünnung des Körpers über den Kanalbereich hinaus auftritt, die zum äußeren Widerstand des Transistors in großem Umfang beiträgt.
  • Zusammenfassung
  • Herstellung eines Tri-Gate-Transistors, der durch einen Replacement-Gate-Prozess ausgebildet wird. Ein Nitrid-Dummy-Gate wird in einer Ausführungsform verwendet, um das Wachstum epitaxialer Quell- und Senkenbereiche in ummittelbarer Nachbarschaft des Dummy-Gates zu gestatten. Dies vermindert den äußeren Widerstand.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2004/0036127 [0002]
  • Zitierte Nicht-Patentliteratur
    • - „Metal Gate Transistor with Epitaxial Source and Drain Regions", eingereicht am 29. September 2004 [0002]

Claims (20)

  1. Verfahren zur Ausbildung eines Feldeffekt-Transistors mit den folgenden Schritten: Ausbilden eines Dummy-Gates über einem Halbleiterkörper aus einem ersten Material; Aufwachsen einer epitaxialen Halbleiterschicht auf dem Körper in Ausrichtung zu dem Dummy-Gate, so dass auf dem ersten Material kein Wachstum stattfindet; Ausbilden von Quellbereichen und Senkenbereichen in dem Körper zumindest teilweise in Ausrichtung zu dem Dummy-Gate; und Ersetzen des Dummy-Gates mit einem von dem Körper isolierten leitenden Gate.
  2. Verfahren nach Anspruch 1, wobei der Körper ein Siliziumkörper ist.
  3. Verfahren nach Anspruch 1, wobei das Dummy-Gate zwei entgegengesetzte Seiten und eine obere Oberfläche des Körpers bedeckt.
  4. Verfahren nach Anspruch 1, wobei das Ausbilden der Quellbereiche und der Senkenbereiche die folgenden Schritte umfasst: Dotieren des Körpers in Ausrichtung zu dem Dummy-Gate; Ausbilden von Abstandselementen auf entgegengesetzten Seiten des Dummy-Gates aus einem zweiten Material, das so gewählt ist, dass das erste Material geätzt werden kann, ohne das zweite Material wesentlich zu ätzen; und Dotieren des Körpers in Ausrichtung zu den Abstandselementen.
  5. Verfahren nach Anspruch 1, wobei das Ersetzen des Dummy-Gates die folgenden Schritte umfasst: Umgeben des Dummy-Gates mit einem dielektrischen Material; und Ätzen des Dummy-Gates ohne wesentliches Ätzen des Körpers und des dielektrischen Materials und dadurch Freilegen eines Kanalbereichs in dem Körper.
  6. Verfahren nach Anspruch 5, das die folgenden Schritte umfasst: Ausbilden eines Dielektrikums mit hoher Dielektrizitätskonstante auf dem Kanalbereich des Körpers; und Ausbilden eines metallischen Gates über dem Dielektrikum mit hoher Dielektrizitätskonstante.
  7. Verfahren nach Anspruch 6, wobei das metallische Gate eine Austrittsarbeit im Bereich von 3,9 bis 5,2 eV aufweist.
  8. Verfahren nach Anspruch 7, wobei das Ausbilden der Quell- und Senken-Bereiche die folgenden Schritte umfasst: Dotieren des Körpers in Ausrichtung zu dem Dummy-Gate; Ausbilden von Abstandselementen auf entgegengesetzten Seiten des Dummy-Gates aus einem zweiten Material, das so gewählt ist, dass das erste Material geätzt werden kann, ohne das zweite Material wesentlich zu ätzen; und Dotieren des Körpers in Ausrichtung zu den Abstandselementen.
  9. Verfahren nach Anspruch 4 mit dem Schritt des Ausbildens eines zusätzlichen epitaxialen Wachstums auf dem Körper im Anschluss an die Ausbildung der Abstandselemente.
  10. Verfahren nach Anspruch 9, wobei der Körper Silizium umfasst.
  11. Verfahren nach Anspruch 9, wobei das Ersetzen des Dummy-Gates die folgenden Schritte umfasst: Umgeben des Dummy-Gates mit einem dielektrischen Material; und Ätzen des Dummy-Gates ohne wesentliches Ätzen des dielektrischen Materials oder des Körpers und dadurch Freilegen eines Kanalbereichs in dem Körper.
  12. Verfahren nach Anspruch 11 mit folgenden Schritten: Ausbilden eines Dielektrikums mit hoher Dielektrizitätskonstante auf dem Kanalbereichs des Körpers; und Ausbilden eines metallischen Gates über dem Dielektrikum mit hoher Dielektrizitätskonstante.
  13. Verfahren nach Anspruch 12, wobei das metallische Gate eine Austrittsarbeit im Bereich zwischen 3,9 bis 5,2 eV aufweist.
  14. Verbesserung bei der Ausbildung eines Feldeffekt-Transistors mit einem Replacement-Gate-Verfahren mit den folgenden Schritten: Ausbilden eines Siliziumnitrid-Opfergates über einem Halbleiterkörper; Erhöhen der Abmessungen des nicht von dem Opfergate bedeckten Halbleiterkörpers mittels epitaxialen Wachstums; und Umgeben des Opfergates mit einem dielektrischen Material, so dass das Opfergate geätzt werden kann, ohne das dielektrische Material oder den Körper wesentlich zu ätzen.
  15. Verfahren nach Anspruch 14 mit dem Schritt des Ausbildens von Quell- und Senkenbereichen in dem Körper zumindest teilweise in Ausrichtung zu dem Opfergate.
  16. Verfahren nach Anspruch 15, wobei das Ausbilden der Quell- und Senkenbereiche die folgenden Schritte umfasst: Dotieren des Körpers in Ausrichtung zu dem Opfergate; Ausbilden von Abstandselementen auf entgegengesetzten Seiten des Opfergates; und Dotieren des Körpers in Ausrichtung zu den Abstandselementen.
  17. Verfahren nach Anspruch 16 mit den folgenden Schritten: Entfernen des Opfergates ohne wesentliches Entfernen des Dielektrikums oder des Körpers und dadurch Definieren eines Kanalbereichs; Ausbilden eines Dielektrikums mit hoher Dielektrizitätskonstante auf dem Kanalbereich des Körpers; und Ausbilden eines metallischen Gates auf dem Dielektrikum mit hoher Dielektrizitätskonstante.
  18. Transistor mit: einem Halbleiterkörper mit einem Kanalbereich und Quell- und Senkenbereichen auf entgegengesetzten Seiten des Kanalbereichs, wobei der Körper epitaxiale Bereiche in unmittelbarer Nähe zu dem Kanalbereich aufweist, die eine größere Querschnittsfläche bereitstellen, wobei die größere Querschnittsfläche des Körpers sowohl einen Spitzen-Quell- und Senkenbereich als auch einen Haupt-Quell- und -Senkenbereich umfasst; einer dielektrischen Gateschicht mit hoher Dielektrizitätskonstante auf dem Kanalbereich des Körpers; und einem auf dem Dielektrikum mit hoher Dielektrizitätskonstante angeordneten metallischen Gate.
  19. Transistor nach Anspruch 18, wobei das metallische Gate eine Austrittsarbeit zwischen 3,9 und 5,2 eV aufweist.
  20. Transistor nach Anspruch 18 mit Abstandselementen, die auf dem Körper über den Spitzen-Quell- und Spitzen-Senkenbereichen angeordnet sind.
DE112006003576T 2005-12-29 2006-12-18 Verfahren zur Ausbildung eines FETs mit Struktur zur Reduzierung des äusseren Widerstands des dreidimensionalen Transistors durch Verwendung von Epitaxie-Schichten und Transistor Expired - Fee Related DE112006003576B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/322,795 US20070152266A1 (en) 2005-12-29 2005-12-29 Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers
US11/322,795 2005-12-29
PCT/US2006/048554 WO2007078957A2 (en) 2005-12-29 2006-12-18 Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers

Publications (2)

Publication Number Publication Date
DE112006003576T5 true DE112006003576T5 (de) 2008-11-06
DE112006003576B4 DE112006003576B4 (de) 2011-06-16

Family

ID=38123800

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006003576T Expired - Fee Related DE112006003576B4 (de) 2005-12-29 2006-12-18 Verfahren zur Ausbildung eines FETs mit Struktur zur Reduzierung des äusseren Widerstands des dreidimensionalen Transistors durch Verwendung von Epitaxie-Schichten und Transistor

Country Status (4)

Country Link
US (1) US20070152266A1 (de)
CN (1) CN101346811A (de)
DE (1) DE112006003576B4 (de)
WO (1) WO2007078957A2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659155B2 (en) * 2007-03-08 2010-02-09 International Business Machines Corporation Method of forming a transistor having gate and body in direct self-aligned contact
US7937675B2 (en) * 2007-11-06 2011-05-03 International Business Machines Corporation Structure including transistor having gate and body in direct self-aligned contact
US7629643B2 (en) * 2007-11-30 2009-12-08 Intel Corporation Independent n-tips for multi-gate transistors
US8022487B2 (en) * 2008-04-29 2011-09-20 Intel Corporation Increasing body dopant uniformity in multi-gate transistor devices
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
CN107039281B (zh) 2011-12-22 2021-06-18 英特尔公司 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法
US9287179B2 (en) * 2012-01-19 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Composite dummy gate with conformal polysilicon layer for FinFET device
US9034701B2 (en) 2012-01-20 2015-05-19 International Business Machines Corporation Semiconductor device with a low-k spacer and method of forming the same
US8912609B2 (en) 2013-05-08 2014-12-16 International Business Machines Corporation Low extension resistance III-V compound fin field effect transistor
US20150118836A1 (en) * 2013-10-28 2015-04-30 United Microelectronics Corp. Method of fabricating semiconductor device
CN104752215B (zh) * 2013-12-30 2017-12-29 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20150214331A1 (en) 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9543410B2 (en) * 2014-02-14 2017-01-10 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9543407B2 (en) 2014-02-27 2017-01-10 International Business Machines Corporation Low-K spacer for RMG finFET formation
CN106571303B (zh) * 2015-10-13 2018-05-04 上海新昇半导体科技有限公司 半导体结构及其形成方法

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4905063A (en) * 1988-06-21 1990-02-27 American Telephone And Telegraph Company, At&T Bell Laboratories Floating gate memories
KR910010043B1 (ko) * 1988-07-28 1991-12-10 한국전기통신공사 스페이서를 이용한 미세선폭 형성방법
JPH08153880A (ja) * 1994-09-29 1996-06-11 Toshiba Corp 半導体装置及びその製造方法
US5595919A (en) * 1996-02-20 1997-01-21 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned halo process for reducing junction capacitance
JPH09293793A (ja) * 1996-04-26 1997-11-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
TW556263B (en) * 1996-07-11 2003-10-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US6063675A (en) * 1996-10-28 2000-05-16 Texas Instruments Incorporated Method of forming a MOSFET using a disposable gate with a sidewall dielectric
US5773331A (en) * 1996-12-17 1998-06-30 International Business Machines Corporation Method for making single and double gate field effect transistors with sidewall source-drain contacts
US5856225A (en) * 1997-11-24 1999-01-05 Chartered Semiconductor Manufacturing Ltd Creation of a self-aligned, ion implanted channel region, after source and drain formation
US6200865B1 (en) * 1998-12-04 2001-03-13 Advanced Micro Devices, Inc. Use of sacrificial dielectric structure to form semiconductor device with a self-aligned threshold adjust and overlying low-resistance gate
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process
FR2788629B1 (fr) * 1999-01-15 2003-06-20 Commissariat Energie Atomique Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur
US7045468B2 (en) * 1999-04-09 2006-05-16 Intel Corporation Isolated junction structure and method of manufacture
EP1063697B1 (de) * 1999-06-18 2003-03-12 Lucent Technologies Inc. Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren
US6541829B2 (en) * 1999-12-03 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP4923318B2 (ja) * 1999-12-17 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
US7391087B2 (en) * 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
TW466606B (en) * 2000-04-20 2001-12-01 United Microelectronics Corp Manufacturing method for dual metal gate electrode
FR2810161B1 (fr) * 2000-06-09 2005-03-11 Commissariat Energie Atomique Memoire electronique a architecture damascene et procede de realisation d'une telle memoire
US6526996B1 (en) * 2000-06-12 2003-03-04 Promos Technologies, Inc. Dry clean method instead of traditional wet clean after metal etch
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR100338778B1 (ko) * 2000-08-21 2002-05-31 윤종용 선택적 실리사이드 공정을 이용한 모스 트랜지스터의제조방법
US6358800B1 (en) * 2000-09-18 2002-03-19 Vanguard International Semiconductor Corporation Method of forming a MOSFET with a recessed-gate having a channel length beyond photolithography limit
US6387820B1 (en) * 2000-09-19 2002-05-14 Advanced Micro Devices, Inc. BC13/AR chemistry for metal overetching on a high density plasma etcher
JP2002100762A (ja) * 2000-09-22 2002-04-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6562665B1 (en) * 2000-10-16 2003-05-13 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology
JP2002198441A (ja) * 2000-11-16 2002-07-12 Hynix Semiconductor Inc 半導体素子のデュアル金属ゲート形成方法
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6921947B2 (en) * 2000-12-15 2005-07-26 Renesas Technology Corp. Semiconductor device having recessed isolation insulation film
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
US6403434B1 (en) * 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric
US6902947B2 (en) * 2001-05-07 2005-06-07 Applied Materials, Inc. Integrated method for release and passivation of MEMS structures
US6635923B2 (en) * 2001-05-24 2003-10-21 International Business Machines Corporation Damascene double-gate MOSFET with vertical channel regions
US6764965B2 (en) * 2001-08-17 2004-07-20 United Microelectronics Corp. Method for improving the coating capability of low-k dielectric layer
US6689650B2 (en) * 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
US6492212B1 (en) * 2001-10-05 2002-12-10 International Business Machines Corporation Variable threshold voltage double gated transistors and method of fabrication
US20030085194A1 (en) * 2001-11-07 2003-05-08 Hopkins Dean A. Method for fabricating close spaced mirror arrays
US7385262B2 (en) * 2001-11-27 2008-06-10 The Board Of Trustees Of The Leland Stanford Junior University Band-structure modulation of nano-structures in an electric field
US6657259B2 (en) * 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
US6610576B2 (en) * 2001-12-13 2003-08-26 International Business Machines Corporation Method for forming asymmetric dual gate transistor
US6555879B1 (en) * 2002-01-11 2003-04-29 Advanced Micro Devices, Inc. SOI device with metal source/drain and method of fabrication
US6722946B2 (en) * 2002-01-17 2004-04-20 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
FR2838238B1 (fr) * 2002-04-08 2005-04-15 St Microelectronics Sa Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
JP4105890B2 (ja) * 2002-04-19 2008-06-25 富士フイルム株式会社 光学活性ポリエステル／アミド、光反応型キラル剤、液晶組成物、液晶カラーフィルター、光学フィルム及び記録媒体、並びに液晶の螺旋構造を変化させる方法、液晶の螺旋構造を固定化する方法
US6537885B1 (en) * 2002-05-09 2003-03-25 Infineon Technologies Ag Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6974729B2 (en) * 2002-07-16 2005-12-13 Interuniversitair Microelektronica Centrum (Imec) Integrated semiconductor fin device and a method for manufacturing such device
KR100477543B1 (ko) * 2002-07-26 2005-03-18 동부아남반도체 주식회사 단채널 트랜지스터 형성방법
JP2004071996A (ja) * 2002-08-09 2004-03-04 Hitachi Ltd 半導体集積回路装置の製造方法
US6891234B1 (en) * 2004-01-07 2005-05-10 Acorn Technologies, Inc. Transistor with workfunction-induced charge layer
US6984585B2 (en) * 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
JP3865233B2 (ja) * 2002-08-19 2007-01-10 富士通株式会社 Ｃｍｏｓ集積回路装置
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7163851B2 (en) * 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
JP3556651B2 (ja) * 2002-09-27 2004-08-18 沖電気工業株式会社 半導体装置の製造方法
US6800910B2 (en) * 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
JP3654285B2 (ja) * 2002-10-04 2005-06-02 セイコーエプソン株式会社 半導体装置の製造方法
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US6787439B2 (en) * 2002-11-08 2004-09-07 Advanced Micro Devices, Inc. Method using planarizing gate material to improve gate critical dimension in semiconductor devices
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6825506B2 (en) * 2002-11-27 2004-11-30 Intel Corporation Field effect transistor and method of fabrication
US6686231B1 (en) * 2002-12-06 2004-02-03 Advanced Micro Devices, Inc. Damascene gate process with sacrificial oxide in semiconductor devices
KR100487922B1 (ko) * 2002-12-06 2005-05-06 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
US7728360B2 (en) * 2002-12-06 2010-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-gate transistor structure
US6869868B2 (en) * 2002-12-13 2005-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a MOSFET device with metal containing gate structures
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
US6716686B1 (en) * 2003-07-08 2004-04-06 Advanced Micro Devices, Inc. Method for forming channels in a finfet device
KR100487567B1 (ko) * 2003-07-24 2005-05-03 삼성전자주식회사 핀 전계효과 트랜지스터 형성 방법
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US6998301B1 (en) * 2003-09-03 2006-02-14 Advanced Micro Devices, Inc. Method for forming a tri-gate MOSFET
US6877728B2 (en) * 2003-09-04 2005-04-12 Lakin Manufacturing Corporation Suspension assembly having multiple torsion members which cooperatively provide suspension to a wheel
US7170126B2 (en) * 2003-09-16 2007-01-30 International Business Machines Corporation Structure of vertical strained silicon devices
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
US6946377B2 (en) * 2003-10-29 2005-09-20 Texas Instruments Incorporated Multiple-gate MOSFET device with lithography independent silicon body thickness and methods for fabricating the same
US7138320B2 (en) * 2003-10-31 2006-11-21 Advanced Micro Devices, Inc. Advanced technique for forming a transistor having raised drain and source regions
US7545001B2 (en) * 2003-11-25 2009-06-09 Taiwan Semiconductor Manufacturing Company Semiconductor device having high drive current and method of manufacture therefor
US6967175B1 (en) * 2003-12-04 2005-11-22 Advanced Micro Devices, Inc. Damascene gate semiconductor processing with local thinning of channel region
US7662689B2 (en) * 2003-12-23 2010-02-16 Intel Corporation Strained transistor integration for CMOS
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7186599B2 (en) * 2004-01-12 2007-03-06 Advanced Micro Devices, Inc. Narrow-body damascene tri-gate FinFET
US6864540B1 (en) * 2004-05-21 2005-03-08 International Business Machines Corp. High performance FET with elevated source/drain region
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7250367B2 (en) * 2004-09-01 2007-07-31 Micron Technology, Inc. Deposition methods using heteroleptic precursors
US7422946B2 (en) * 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US20070023795A1 (en) * 2005-07-15 2007-02-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US7352034B2 (en) * 2005-08-25 2008-04-01 International Business Machines Corporation Semiconductor structures integrating damascene-body FinFET's and planar devices on a common substrate and methods for forming such semiconductor structures
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates

Also Published As

Publication number Publication date
WO2007078957A2 (en) 2007-07-12
WO2007078957A3 (en) 2007-08-30
US20070152266A1 (en) 2007-07-05
DE112006003576B4 (de) 2011-06-16
CN101346811A (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
DE112006003576B4 (de) Verfahren zur Ausbildung eines FETs mit Struktur zur Reduzierung des äusseren Widerstands des dreidimensionalen Transistors durch Verwendung von Epitaxie-Schichten und Transistor
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE112012005166B4 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
DE112008000094B4 (de) CMOS-Vorrichtung mit Dual-Epi-Kanälen und selbstausgerichteten Kontakten und Herstellungsverfahren
DE112008000974B4 (de) Durch Verformung verbesserte Halbleiterbauelemente und Verfahren zu deren Herstellung
DE102005018346B4 (de) Halbleiterchip für eine vollständig verarmte SOI-Mehrfach-Schwellenspannungs-Anwendung und ein Verfahren zu dessen Herstellung
DE112006003550B4 (de) Halbleitervorrichtung in Form einer Mehrgateanordnung mit vertieften und verspannten Source- und Drainbereichen sowie Herstellungsverfahren für diese
DE102016119017B4 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE112007003116B4 (de) Verfahren zur Herstellung eines verspannten Transistors und Transistor
DE112011101433B4 (de) Stressor mit eingebetteter Dotierstoff-Monoschicht für hochentwickelten CMOS-Halbleiter
DE112005002302T5 (de) Metallgate-Transistoren mit epitaktischen Source- und Drainegionen
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE112010000721T5 (de) Verfahren zur Herstellung von MOS-Bauelementen mit epitaktisch aufgewachsenen verspannungsinduzierenden Source- und Draingebieten
DE112010003986B4 (de) Abgestufte flache Grabenisolation für flächeneffiziente Körperkontakte in SOI-MOSFETS
DE102019113052A1 (de) Halbleiterbauelement und verfahren
DE102021109107A1 (de) Gatestrukturen und verfahren zu deren ausbildung
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102012223653A1 (de) Mosfet mit V-Nut-Source/Drain-Zone und Verfahren zur Herstellung desselben
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102018203747A1 (de) Feldeffekttransistoren mit einer T förmigen Gateelektrode
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
DE60317963T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110917

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee