DE112005002118T5 - Variable Verzögerungsschaltung, Makrozellendaten, logisches Verifizierungsverfahren, Prüfverfahren und elektronische Vorrichtung - Google Patents

Variable Verzögerungsschaltung, Makrozellendaten, logisches Verifizierungsverfahren, Prüfverfahren und elektronische Vorrichtung Download PDF

Info

Publication number
DE112005002118T5
DE112005002118T5 DE112005002118T DE112005002118T DE112005002118T5 DE 112005002118 T5 DE112005002118 T5 DE 112005002118T5 DE 112005002118 T DE112005002118 T DE 112005002118T DE 112005002118 T DE112005002118 T DE 112005002118T DE 112005002118 T5 DE112005002118 T5 DE 112005002118T5
Authority
DE
Germany
Prior art keywords
circuit
delay
signal
verification
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112005002118T
Other languages
English (en)
Inventor
Kazuhiro Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE112005002118T5 publication Critical patent/DE112005002118T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

Variable Verzögerungsschaltung, die in einer integrierten Schaltung zu implementieren ist, welche variable Verzögerungsschaltung aufweist:
eine Schaltung zum Zuweisen einer variablen Verzögerung, die einem Eingangssignal bei einer tatsächlichen Operation der integrierten Schaltung eine variable Zeitverzögerung zuweist, welche variable Zeitverzögerung innerhalb eines vorbestimmten Bereichs gemäß einer auf einem Implementierungspegel inhärenten Zeitverzögerung verändert wird; und
eine Schaltung zum Zuweisen einer Verifizierungsverzögerung, die dem Eingangssignal bei einer logischen Verifizierung mit niedriger Geschwindigkeit und/oder einer Auswahlprüfung der integrierten Schaltung mit niedriger Geschwindigkeit eine vorbestimmte feste Zeitverzögerung zuweist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine variable Verzögerungsschaltung, die in einer integrierten Schaltung zu implementieren ist, Makrozellendaten, die eine variable Verzögerungsschaltung definieren, ein logisches Verifizierungsverfahren für Vorrichtungsdaten unter Verwendung der variablen Verzögerungsschaltung und eine elektronische Vorrichtung, die die variable Verzögerungsschaltung verwendet.
  • Die vorliegende Erfindung bezieht sich auf die japanische Patentanmeldung Nr. 2004-250058, die am 30. August 2004 eingereicht wurde und deren Inhalt hier einbezogen wird, wenn dies in dem bezeichneten Staat anwendbar ist.
  • Stand der Technik
  • In jüngster Zeit wurde das computergestützte Entwerfen (CAD) bei einer integrierten Schaltung angewendet, die aus zahlreichen Schaltungsvorrichtungen, wie Transistoren, gebildet ist, da es schwierig ist, alle konkreten Schaltungsstrukturen einer derartigen integrierten Schaltung manuell zu entwerfen. Die Entwicklungsstufe, die CAD verwendet, wird wie folgt durchgeführt: Verwenden sog. Hardware-Beschreibungssprache auf der Grundlage der bestimmten Spezifikation, abstrakte Schaltungsdaten werden gemäß einer Funktion einer zu entwickelnden integrierten Schaltung definiert; eine logische Schaltung wird erzeugt, indem eine logische Synthese oder dergleichen auf der Grundlage der definierten Schaltungsdaten durchgeführt wird; und die konkrete Schaltungsstruktur wird nachher definiert, um auf einem Chip implementiert zu werden (siehe beispielsweise das Patent-Dokument 1).
  • Bei einer integrierten Schaltung, die durch Unterziehen einer derartigen Entwurfsstufe hergestellt wird, werden Verifizierungsoperationen sowohl für den logischen Pegel als auch den tatsächlichen Operationspegel allgemein während der Herstellungsstufe durchgeführt. Beispielsweise wird eine logische Verifizierung unter Verwendung einer Untersuchungsvorrichtung geringer Geschwindigkeit in der Waferpegelstufe durchgeführt, wodurch fehlerhafte Gegenstände aussortiert werden, und die tatsächliche Operationsverifizierung wird in der Stufe, nachdem die Verkapselung von Chips beendet ist, durchgeführt, so dass nur Produkte, die als fehlerfrei beurteilt wurden, versandt werden.
  • In der Stufe der tatsächlichen Bildung entworfener Schaltungen auf einem Halbleitersubstrat ist es nicht einfach, die elektrischen Charakteristiken der entworfenen Schaltungsstruktur vollständig wiederzugeben, aufgrund von Prozessschwankungen und dergleichen. Es gibt Fälle, in denen die Charakteristik zwischen der entworfenen Schaltung und der implementierten Schaltung unterschiedlich ist. Es bewirkt im praktischen Sinn kein Problem, wenn ein derartiger Charakteristikunterschied gering ist. Jedoch gibt es in solchen Abschnitten, die mit hoher Geschwindigkeit arbeiten, Fälle, in denen die Operationen aufgrund einer Differenz in der durch Verdrahtungslängen Veränderungen und dergleichen bewirkten Zeitverzögerung nachteilig beeinflusst werden.
  • Um diesem Problem zu begegnen, wurden bereits integrierte Schaltungen vorgeschlagen, die eine variable Verzögerungsschaltung zum Zuweisen einer variablen Zeitverzögerung für die Absorption von Schwankungen der Zeitverzögerung, die Prozessveränderungen und dergleichen zuschreibbar sind, und zum Realisieren der entworfenen Charakteristiken enthalten. Durch Einstellen der Zeitverzögerung mittels Verwendung einer derartigen variablen Verzögerungsschaltung wird es möglich, Zeitverzögerungsschwankungen, die Prozessveränderungen und dergleichen zuschreibbar sind, zu absorbieren und weiterhin die Ausbeute der integrierten Schaltungen zu verbessern.
    • [Patent-Dokument 1] japanische Patentanmeldungsveröffentlichung Nr. H10-283388
  • Offenbarung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Jedoch hat eine integrierte Schaltung, die eine herkömmliche variable Verzögerungsschaltung enthält, das Problem, dass eine logische Verifizierung mittels einer Untersuchungsvorrichtung mit niedriger Geschwindigkeit schwierig ist. Das Problem ist im Einzelnen wie folgt:
  • 9 ist ein schematisches Diagramm, das ein Beispiel für eine Schaltungsstruktur zeigt, die eine herkömmliche variable Verzögerungsschaltung verwendet. Die in 9 illustrierte Schaltung ist zusammengesetzt aus einer variablen Verzögerungsschaltung 101, Flip-Flop-Schaltungen 102 und 103 und Verzögerungsschaltungen 104 und 105. Die folgenden Probleme treten auf, wenn eine Verifizierung mit niedriger Geschwindigkeit bei einer derartigen Schaltung unter Verwendung einer Untersuchungsvorrichtung mit niedriger Geschwindigkeit durchgeführt wird.
  • Herkömmliche variable Verzögerungsschaltungen können die Zeitverzögerung bei einem bestimmten Wert selbst bei der Verifizierung mit niedriger Geschwindigkeit nicht definieren, da die Größe der zuzuweisenden Zeitverzögerung variabel ist. Demgemäß ist es, wenn beispielsweise eine variable Verzögerungsschaltung in der wie in 9 gezeigten Schaltungsstruktur verwendet wird, nicht sicher, ob es möglich ist, eine ausreichende Haltezeit zum Halten der in die Flip-Flop-Schaltung 102, die in der späteren Stufe angeordnet ist, einzugebenden Daten vorzusehen. Demgemäß kann, wenn eine Schaltungsstruktur, wie in 9 gezeigt, unter Verwendung einer herkömmlichen variab len Verzögerungsschaltung realisiert ist, eine Verifizierung mit geringer Geschwindigkeit diese manchmal als einen defekten Gegenstand ansehen, selbst wenn die Flip-Flop-Schaltung 102 selbst kein Problem hat und ohne Schwierigkeiten arbeiten kann, wenn eine variable Verzögerungsschaltung nach der Einstellung der Zeitverzögerung verwendet wird, was eine Verschlechterung der Verifizierungsgenauigkeit bedeutet.
  • Dies gilt auch für die logische Verifizierung in der Entwurfsstufe. Es ist schwierig, integrierte Schaltungen, die herkömmliche variable Verzögerungsschaltungen enthalten, für ein normales logisches Entwurfsumfeld zu verwenden, und die Anzahl von für eine analoge Verifizierung erforderlichen Prozessen nimmt stark zu.
  • Die vorliegende Erfindung wurde angesichts des vorstehenden gemacht.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine variable Verzögerungsschaltung, Makrozellendaten, ein logisches Verifizierungsverfahren, ein Prüfverfahren und eine elektronische Vorrichtung zu realisieren, die in der Lage sind, für eine Verifizierung einer auf einem Substrat gebildeten integrierten Schaltung mit niedriger Geschwindigkeit und für ein logisches Entwurfsumfeld während einer Entwurfsstufe für eine integrierte Schaltung verwendet zu werden.
  • Mittel zum Lösen der Probleme
  • Um die vorgenannten Probleme zu lösen, ist gemäß dem ersten Aspekt der vorliegenden Erfindung eine in einer integrierten Schaltung zu implementierende variable Verzögerungsschaltung vorgesehen, welche vari able Verzögerungsschaltungen enthält: eine Zuweisungsschaltung für eine variable Verzögerung, die einem Eingangssignal bei einer tatsächlichen Operation der integrierten Schaltung eine variable Zeitverzögerung zuweist, wobei die variable Zeitverzögerung innerhalb eines vorbestimmten Bereichs gemäß einer in einem Implementierungspegel inhärenten Zeitverzögerung variiert wird; und eine Verifizierungsverzögerungs-Zuweisungsschaltung, die dem Eingangssignal bei der logischen Verifizierung mit niedriger Geschwindigkeit und/oder bei einer Auswahlprüfung der integrierten Schaltung mit niedriger Geschwindigkeit eine vorbestimmte feste Zeitverzögerung zuweist.
  • Die durch die Verifizierungsverzögerungs-Zuweisungsschaltung zugewiesene Zeitverzögerung kann entweder größer als ein maximaler Wert der durch die Zuweisungsschaltung für variable Verzögerung zugewiesenen Zeitverzögerung oder kleiner als ein minimaler wert der durch die Zuweisungsschaltung für variable Verzögerung zugewiesenen Zeitverzögerung sein.
  • Die variable Verzögerungsschaltung kann weiterhin enthalten: Eine Auswahlvorrichtung, die die Zuweisungsschaltung für variable Verzögerung bei der tatsächlichen Operation auswählt und die Verifizierungsverzögerungs-Zuweisungsschaltung bei der logischen Verifizierung mit niedriger Geschwindigkeit und/oder der Auswahlprüfung mit niedriger Geschwindigkeit auswählt.
  • Die variable Verzögerungsschaltung kann weiterhin enthalten: Eine Ausgangssignalerfassungsschaltung, die die Anwesenheit oder Abwesenheit eines über die Zuweisungsschaltung für variable Verzögerung und die Verifizierungsverzögerungs-Zuweisungsschaltung ausge gebenen Signals erfasst.
  • Gemäß dem zweiten Aspekt der vorliegenden Erfindung sind Makrozellendaten vorgesehen, die beim Entwerfen einer integrierten Schaltung verwendet werden und eine Zeitverzögerungsfunktion von Vorrichtungsdaten entsprechend der integrierten Schaltung definieren, welche Makrozellendaten enthalten: Zuweisungsschaltungsdaten für variable Verzögerung, die eine Funktion des Zuweisens einer variablen Zeitverzögerung zu einem Eingangssignal definieren, indem sie bei einer tatsächlichen Operation der integrierten Schaltung ausgewählt werden, wobei die variable Zeitverzögerung innerhalb eines vorbestimmten Bereichs gemäß einer bei einem Implementierungspegel inhärenten Zeitverzögerung variiert wird; und Verifizierungsverzögerungs-Zuweisungsschaltungsdaten, die eine Funktion des Zuweisens einer vorbestimmten festen Zeitverzögerung zu dem Eingangssignal definieren, indem sie in einer logischen Verifizierungsoperation der integrierten Schaltung ausgewählt werden.
  • Es ist auch möglich, eine derartige Anordnung zu bilden, dass die Makrozellendaten eine logische Spezifizierung definieren, bei der, wenn die Zuweisungsschaltungsdaten für variable Verzögerung ausgewählt werden, ein Ausgangssignalwert für andere Makrozellendaten, die mit den Makrozellendaten verbunden sind, als undefiniert bestimmt werden, und wenn die Verifizierungsverzögerungs-Zuweisungsschaltungsdaten ausgewählt werden, ein Ausgangssignalwert für die anderen Makrozellendaten, die mit den Makrozellendaten verbunden sind, bestimmt wird, als ein Wert gleich dem Eingangssignal oder einem umgekehrten Wert des Eingangssignals.
  • Es ist auch möglich, eine Anordnung derart zu bilden, dass die Makrozellendaten eine logische Spezifizierung definieren, bei der, wenn die Zuweisungsschaltungsdaten für variable Verzögerung ausgewählt sind und das Eingangssignal ein Impulssignal ist, das Werte sowohl der positiven Logik als auch der negativen Logik annimmt, ein Ausgangssignalwert für andere Makrozellendaten, die mit den Makrozellendaten verbunden sind, als undefiniert bestimmt ist, und wenn die Verifizierungsverzögerungs-Zuweisungsschaltungsdaten ausgewählt sind oder wenn die Zuweisungsschaltungsdaten für variable Verifizierungsverzögerungs-Zuweisungsschaltung ausgewählt sind und das Eingangssignal auf einen bestimmten Wert gehalten wird, ein Ausgangssignalwert für die anderen Makrozellendaten, die mit den Makrozellendaten verbunden sind, bestimmt wird als ein Wert gleich dem Eingangssignal oder ein umgekehrter Wert des Eingangssignals.
  • Die Makrozellendaten können weiterhin enthalten: Auswahlschaltungsdaten, die bei der Verarbeitung des Eingangssignals eine Funktion des Auswählens entweder der Zuweisungsschaltungsdaten für variable Verzögerung oder der Verifizierungsverzögerungs-Zuweisungsschaltungsdaten definieren.
  • Die Makrozellendaten können weiterhin enthalten: Ausgangssignalerfassungsschaltungsdaten, die eine Funktion des Erfassens der Anwesenheit oder Abwesenheit eines Signals, das als ein Ergebnis der Auswahl der Zuweisungsschaltungsdaten für variable Verzögerung und der Verifizierungsverzögerungs-Zuweisungsschaltungsdaten ausgegeben wurde, definieren.
  • Die Makrozellendaten können eine logische Spezifizierung definieren, bei der, selbst wenn die Zuweisungs schaltungsdaten für variable Verzögerung oder die Verifizierungsverzögerungs-Zuweisungsschaltungsdaten ausgewählt sind, ein Ausgangssignalwert für die Signalerfassungsschaltungsdaten bestimmt sind als ein Wert gleich dem Eingangssignal oder einem umgekehrten Wert des Eingangssignals.
  • Gemäß dem dritten Aspekt der vorliegenden Erfindung ist ein logisches Verifizierungsverfahren vorgesehen, das für Vorrichtungsdaten enthaltend Schaltungsdaten verwendet wird, die sowohl eine Funktion des Zuweisens einer variablen Zeitverzögerung, die innerhalb eines vorbestimmten Bereichs gemäß einer einem Implementierungspegel inhärenten Zeitverzögerung verändert wird, zu einem Eingangssignal als auch eine Funktion des Zuweisens einer vorbestimmten festen Zeitverzögerung zu dem Eingangssignal definieren, vorgesehen, welches logische Verifizierungsverfahren enthält: Einen Funktionsauswahlschritt zum Auswählen einer Funktion des Zuweisens der vorbestimmten festen Verzögerungszeit in den Schaltungsdaten; und einen Verifizierungsschritt zum Durchführen einer logischen Verifizierung unter Verwendung der in dem Funktionsauswahlschritt ausgewählten Funktion.
  • Gemäß dem vierten Aspekt der vorliegenden Erfindung ist ein Prüfverfahren zum Durchführen einer Auswahl- und/oder logischen Verifizierung einer integrierten Schaltung mit einer variablen Verzögerungsschaltung vorgesehen, welche variable Verzögerungsschaltung enthält: Eine Zuweisungsschaltung für variable Verzögerung, die einem Eingangssignal eine variable Zeitverzögerung, die innerhalb eines vorbestimmten Bereichs gemäß einer in einem Implementierungspegel inhärenten Zeitverzögerung verändert wird, zuweist; und eine Verifizierungsverzögerungs-Zuweisungsschaltung, die dem Eingangssignal eine vorbestimmte feste Zeitverzögerung zuweist, welches Prüfverfahren enthält: Einen Auswahlschritt zum Auswählen der Verifizierungsverzögerungs-Zuweisungsschaltung in der variablen Verzögerungsschaltung; und einen Prüfschritt zum Durchführen der Auswahl oder der logischen Verifizierung, während ein elektrisches Signal von geringerer Geschwindigkeit als bei einer tatsächlichen Operation verwendet wird, und während das zu der variablen Verzögerungsschaltung gerichtete Eingangssignal um den Betrag der durch die Verifizierungsverzögerungs-Zuweisungsschaltung zugewiesenen vorbestimmten festen Zeitverzögerung verzögert wird.
  • Gemäß dem fünften Aspekt der vorliegenden Erfindung ist eine elektronische Vorrichtung mit einer elektronischen Schaltung vorgesehen, welche elektronische Vorrichtung enthält: Eine Zuweisungsschaltung für variable Verzögerung, die bei einer tatsächlichen Operation der elektronischen Vorrichtung ein Eingangssignal zu einer zweiten Vorrichtung innerhalb der elektronischen Schaltung ausgibt, indem es durch eine erste Zeitverzögerung verzögert wird, die entsprechend Charakteristiken der elektronischen Vorrichtung verändert wird, wobei das Eingangssignal entweder von einem äußeren Eingangsanschluss der elektronischen Vorrichtung oder von einer ersten Vorrichtung innerhalb der elektronischen Schaltung eingegeben wurde; und eine Verzögerungs-Zuweisungsschaltung mit geringer Geschwindigkeit, die bei einer Operation der elektronischen Vorrichtung mit geringer Geschwindigkeit das Eingangssignal zu der zweiten Vorrichtung in der elektronischen Schaltung ausgibt, indem es durch eine voreingestellte zweite Zeitverzögerung verzögert wird.
  • Die Verzögerungs-Zuweisungsschaltung für eine Niedriggeschwindigkeitsoperation kann das Eingangssignal durch die zweite Zeitverzögerung in dem Fall einer logischen Verifizierung mit niedriger Geschwindigkeit oder einer Prüfung der elektronischen Vorrichtung mit niedriger Geschwindigkeit verzögern.
  • Die elektronische Vorrichtung enthält weiterhin: Einen Prüfmodus-Eingangsanschluss, der ein Prüfmodussignal zum Bezeichnen der logischen Verifizierung mit niedriger Geschwindigkeit oder der Prüfung mit niedriger Geschwindigkeit mit Bezug auf die elektronische Vorrichtung aufnimmt, wobei die Verzögerungs-Zuweisungsschaltung für Niedriggeschwindigkeitsoperationen das Eingangssignal zu der zweiten Vorrichtung ausgibt, indem es um die zweite Zeitverzögerung verzögert wird, wenn das Prüfmodussignal an dem Prüfmodus-Eingangsanschluss eingegeben wurde.
  • Die elektronische Vorrichtunglenthält weiterhin: Ein Prüfregister, das einen Prüfmodus setzt, bei dem die elektronische Vorrichtung einer logischen Verifizierung mit niedriger Geschwindigkeit oder der Prüfung mit niedriger Geschwindigkeit unterzogen wird, wobei die Verzögerungs-Zuweisungsschaltung für Niedriggeschwindigkeitsoperationen das Eingangssignal zu der zweiten Vorrichtung ausgibt, indem es um Zeitverzögerung verzögert wird, wenn der Prüfmodus in dem Prüfregister gesetzt wurde.
  • Die Verzögerungsschaltung für Niedriggeschwindigkeitsoperationen kann das Eingangssignal um eine feste Zeitverzögerung bei der Niedriggeschwindigkeitsoperation der elektronischen Vorrichtung verzögern.
  • Die Zusammenfassung der Erfindung beschreibt nicht notwendigerweise alle erforderlichen Merkmale der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der vorbeschriebenen Merkmale sein.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist ein schematisches Diagramm, das eine Konfiguration einer sich auf das erste Ausführungsbeispiel beziehenden variablen Verzögerungsschaltung zeigt.
  • 2 ist ein schematisches Diagramm, das einen Operationsmodus einer variablen Verzögerungsschaltung bei der tatsächlichen Operation zeigt.
  • 3 ist ein schematisches Diagramm, das einen Operationsmodus einer variablen Verzögerungsschaltung bei der Verifizierung mit niedriger Geschwindigkeit zeigt.
  • 4 ist ein schematisches Diagramm zum Erläutern der Vorteile einer variablen Verzögerungsschaltung.
  • 5 ist ein schematisches Diagramm, das eine Konfiguration einer sich auf das zweite Ausführungsbeispiel beziehenden variablen Verzögerungsschaltung zeigt.
  • 6 ist ein schematisches Diagramm, das eine Konfiguration von auf das dritte Ausführungsbeispiel bezogenen Makrozellendaten zeigt.
  • 7 ist ein schematisches Diagramm, das eine Konfiguration von auf das vierte Ausführungsbeispiel be zogenen Makrozellendaten zeigt.
  • 8 ist ein Diagramm, das eine Konfiguration einer sich auf das fünfte Ausführungsbeispiel beziehenden elektronischen Vorrichtung zeigt.
  • 9 ist ein schematisches Diagramm, das ein Beispiel für eine Schaltungskonfiguration zeigt, die eine herkömmliche variable Verzögerungsschaltung verwendet.
  • Beste Art der Ausführung der Erfindung
  • Im folgenden werden eine variable Verzögerungsschaltung, Makrozellendaten, ein logisches Verifizierungsverfahren und ein Prüfverfahren gemäß der vorliegenden Erfindung auf der Grundlage bevorzugter Ausführungsbeispiele (nachfolgend einfach „Ausführungsbeispiele") gemäß denen sie implementiert sind, beschrieben. Es ist selbstverständlich, dass die folgenden Ausführungsbeispiele den Bereich der vorliegenden Erfindung nicht beschränken. Zusätzlich ist „Verifizierung mit niedriger Geschwindigkeit" einer variablen Verzögerungsschaltung, ein in der folgenden Beschreibung gefundener Ausdruck, der allgemeine Operationen mit niedriger Geschwindigkeit bedeutet, die unter Verwendung eines elektrischen Signals von geringerer Geschwindigkeit (geringer Frequenz) als der eines für tatsächliche Operationen verwendeten elektrischen Signals durchgeführt werden und enthält beispielsweise sowohl eine Auswahlprüfung mit niedriger Geschwindigkeit als auch eine logische Verifizierung mit niedriger Geschwindigkeit.
  • (Erstes Ausführungsbeispiel)
  • Zuerst wird eine variable Verzögerungsschaltung gemäß dem ersten Ausführungsbeispiel beschrieben. 1 ist ein schematisches Schaltungsdiagramm, das eine Konfiguration der das erste Ausführungsbeispiel betreffenden variablen Verzögerungsschaltung illustriert. Es ist festzustellen, dass das erste Ausführungsbeispiel die variable Verzögerungsschaltung als eine Kombination von bestimmten Torschaltungen definiert, wie auch in 1 gezeigt ist. Jedoch ist es selbstverständlich, dass die tatsächlich auf einem Halbleitersubstrat usw. gebildete variable Verzögerungsschaltung aus konkreten Schaltungsvorrichtungen (z.B. Transistoren) gebildet ist, die die Torschaltungen wie in solchen Zeichnungen wie in 1 gezeigt, realisieren.
  • Wie in 1 gezeigt ist, enthält die variable Verzögerungsschaltung nach dem vorliegenden Ausführungsbeispiel: Einen Eingangsanschluss 1 für die Signaleingabe; eine eine variable Verzögerung zuweisende Schaltung 2 zum Zuweisen einer vorbestimmten Zeitverzögerung zu einem Eingangssignal, indem es bei einer tatsächlichen Operation ausgewählt wird, eine eine Verifizierungsverzögerung zuweisende Schaltung 3 zum Zuweisen einer vorbestimmten Zeitverzögerung zu einem Eingangssignal, indem bei einer Verifizierungsoperation mit niedriger Geschwindigkeit ausgewählt wird; eine Auswahlvorrichtung 4 zum Auswählen entweder der Schaltung 2 für die Zuweisung einer variablen Verzögerung oder der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung; einen Ausgangsanschluss 5 für die Ausgabe eines Eingangssignals, dem eine Zeitverzögerung durch die Schaltung 2 für die Zuweisung einer variablen Verzögerung und die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung zugewiesen wurde, zu anderen Schaltungsvorrichtungen; und eine Signalerfassungsschaltung 6 zum Erfassen der Anwesenheit oder Abwesenheit der Ausgabe eines Eingangssignals, dem eine Zeitverzögerung durch die Schaltung 2 für die Zuweisung einer variablen Verzögerung und die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung zugewiesen wurde. Die Schaltung 2 für die Zuweisung einer variablen Verzögerung empfängt die Eingabe eines vorbestimmten Signals über den Eingangsanschluss 1 bei einer tatsächlichen Operation, und sie ist betätigbar zum Zuweisen einer Zeitverzögerung, die innerhalb eines vorbestimmten Bereichs verändert werden kann. Insbesondere enthält die Schaltung 2 für die Zuweisung einer variablen Verzögerung: UND-Schaltungen 7a–7c, wobei der eine eingangsseitige Anschluss jeder UND-Schaltung mit dem Eingangsanschluss 1 verbunden ist und der andere eingangsseitige Anschluss mit der Auswahlvorrichtung 4 verbunden ist; ODER-Schaltungen 8a–8c, wobei der eine eingangsseitige Anschluss jeder ODER-Schaltung mit einem ausgangsseitigen Anschluss einer jeweiligen der UND-Schaltungen 7a–7c verbunden ist; und Verzögerungsschaltungen 9a–9c, die mit den ausgangsseitigen Anschlüssen der ODER-Schaltungen 8a–8c verbunden sind. Darüber hinaus ist der andere eingangsseitige Anschluss der ODER-Schaltung 8a mit dem ausgangsseitigen Anschluss der später beschriebenen Verzögerungsschaltung 11-n verbunden, während die anderen eingangsseitigen Anschlüsse der ODER-Schaltungen 8b und 8c mit den ausgangsseitigen Anschlüssen der Verzögerungsschaltungen 9a bzw. 9b verbunden sind. Es ist festzustellen, dass, wie auch aus der folgenden Erläuterung deutlich wird, die in der Schaltung 2 für die Zuweisung einer variablen Verzögerung enthaltenen Verzögerungsschaltungen 9a–9c auch funktionieren, wenn die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung eine Zeitverzögerung zuweisen, und somit haben in strengem Sinne die Verzögerungsschaltungen 9a–9c auch eine Funktion als die Schaltung 3 zur Zuweisung einer Verifizierungsverzögerung. Jedoch werden nachfolgend zur Erleichterung des Verständnisses der vorliegenden die Verzögerungsschaltungen 9a–9c als Teil der Schaltung 2 für die Zuweisung einer variablen Verzögerung erläutert.
  • Die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung wird bei einer Prüfung einer integrierten Schaltung mit niedriger Geschwindigkeit verwendet, und sie ist betätigbar zum Zuweisen einer größeren Zeitverzögerung als der maximale Wert der durch die Schaltung 2 zum Zuweisen einer variablen Verzögerung zugewiesenen Zeitverzögerung. Konkret enthält die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung: Eine UND-Schaltung 10, deren eingangsseitige Anschlüsse mit dem Eingangsanschluss 1 und der Auswahlvorrichtung 4 verbunden sind; und Verzögerungsschaltungen 11-1 bis 11-n (worin n eine natürliche Zahl ist), die aufeinander folgend in Reihe mit einem ausgangsseitigen Anschluss der UND-Schaltung 10 verbunden sind. Zeitverzögerungen, die durch die Verzögerungsschaltungen 9a–9c und durch die Verzögerungsschaltungen 11-1 bis 11-n, die in 1 gezeigt sind, zugewiesen sind, können einander unterschiedliche Werte haben, aber werden aus Gründen der Einfachheit in der folgenden Erläuterung als Δt angenommen.
  • Die Auswahlvorrichtung 4 ist betätigbar, um entweder die Schaltung 2 zur Zuweisung einer variablen Verzögerung oder die Schaltung 3 zur Zuweisung einer Verifizierungsverzögerung auszuwählen als das Element zum Zuweisen einer Verzögerung zu einem über den Eingangsanschluss 1 eingegebenen Signals. Wenn die Schaltung 2 zur Zuweisung einer variablen Verzögerung ausgewählt ist, ist die Auswahlvorrichtung 4 weiterhin betätigbar, um eine Zeitverzögerung auszuwählen. Konkret ist die Auswahlvorrichtung 4 ausgebildet zum Ausgeben eines Auswahlsignals zu einem der eingangsseitigen Anschlüsse der UND-Schaltungen 7a–7c und der UND-Schaltung 10, und sie ist betätigbar zum Durchführen eines Auswahlvorgangs gemäß dem Auswahlsignal. Es ist festzustellen, dass die Auswahlvorrichtung 4 so erläutert ist, dass sie in der variablen Verzögerungsschaltung nach dem ersten Ausführungsbeispiel enthalten ist. Jedoch braucht eine Auswahlvorrichtung nicht in der variablen Verzögerungsschaltung nach dem ersten Ausführungsbeispiel vorgesehen zu sein, sondern stattdessen ist eine Konfiguration möglich, bei der ein Auswahlsignal direkt von einer vorbestimmten externen Schaltung eingegeben wird. Weiterhin wird bei dem ersten Ausführungsbeispiel angenommen, dass der Auswahlvorgang der Auswahlvorrichtung 4 gemäß einem von außen eingegebenen Steuersignal durchgeführt wird.
  • Die Signalerfassungsschaltung 6 dient zum Erfassen eines Signals, dem eine Verzögerung über die Schaltung 2 zum Zuweisen einer variablen Verzögerung oder die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung zugewiesen ist. Insbesondere ist die Signalerfassungsschaltung 6 betätigbar, um die Anwesenheit oder Abwesenheit eines gebrochenen Drahts in der variablen Verzögerungsschaltung, zu bestimmen, beispielsweise durch Ermöglichen des Durchgangs eines Signals in der variablen Verzögerungsschaltung über die Schaltung 2 zum Zuweisen einer variablen Verzögerung und die Schaltung 3 zum Zuweisen einer Verifi zierungsverzögerung, wodurch geprüft wird, ob das Signal zu dem Ausgangsanschluss 5 ausgegeben wird. Die Signalerfassungsschaltung 6 ist auch betätigbar, um die Anwesenheit oder Abwesenheit eines Kurzschlusses in der variablen Verzögerungsschaltung zu bestätigen, durch Erfassen der der Anwesenheit oder Abwesenheit eines Signals, während weder die Schaltung 2 für die Zuweisung einer variablen Verzögerung noch die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung ausgewählt wurde. Es ist festzustellen, dass die Signalerfassungsschaltung 6 so erläutert wird, dass sie in der variablen Verzögerungsschaltung nach dem ersten Ausführungsbeispiel enthalten ist, jedoch kann sie alternativ getrennt außerhalb der variablen Verzögerungsschaltung vorgesehen sein.
  • Als nächstes wird die von der variablen Verzögerungsschaltung gemäß dem vorliegenden Ausführungsbeispiel durchgeführte Operation beschrieben. In der folgenden Erläuterung wird die Operation der variablen Verzögerungsschaltung für die beiden Fälle beschrieben, in denen eine die variable Verzögerungsschaltung enthaltende integrierte Schaltung tatsächlich betätigt wird (nachfolgend gelegentlich einfach „bei der tatsächlichen Operation") und die integrierte Schaltung einer Verifizierungsoperation mit niedriger Geschwindigkeit (nachfolgend gelegentlich einfach „in der Verifizierungsoperation mit niedriger Geschwindigkeit") unterzogen wird.
  • 2 ist ein schematisches Diagramm, das den Operationsmodus der variablen Verzögerungsschaltung bei der tatsächlichen Operation zeigt. Bei der tatsächlichen Operation absorbiert die variable Verzögerungsschaltung gemäß dem ersten Ausführungsbeispiel die Wirkung der Zeitverzögerung, die unerwarteterweise Prozessveränderungen oder dergleichen auf dem Implementierungspegel zuschreibbar bewirkt wurde. Zu diesem Zweck wird der konkrete Wert der Zeitverzögerung eingestellt durch Ausgabe eines Auswahlsignals von der Auswahlvorrichtung 4 zu Schaltung 2 für die Zuweisung einer variablen Verzögerung und weiterhin durch Einstellen einer Ausgangsbestimmung für das Auswahlsignal.
  • 2 zeigt einen Zustand, in welchem ein Auswahlsignal aus den Ausgangsbestimmungen eines Auswahlsignals innerhalb der Schaltung 2 für die Zuweisung einer variablen Verzögerung zu der UND-Schaltung 7b geliefert wird. Ein Signal, wie ein Taktsignal oder ein Datensignal, wird an einem eingangsseitigen Anschluss der UND-Schaltung 7b von Außen über den Eingangsanschluss 1 eingegeben (aus Gründen der Einfachheit wird angenommen, dass immer 1 ausgegeben wird). Demgemäß wird durch Zuführen eines Auswahlsignals zu dem anderen eingangsseitigen Anschluss der UND-Schaltung 7b dasselbe Signal wie das über den Eingangsanschluss 1 eingegebene Signal von dem ausgangsseitigen Anschluss der UND-Schaltung 7b ausgegeben. Nachfolgend geht das über den Eingangsanschluss 1 eingegebene Signal durch die ODER-Schaltung 8b, die Verzögerungsschaltung 9b, die ODER-Schaltung 8c und die Verzögerungsschaltung 9c hindurch und wird schließlich über den Ausgangsanschluss 5 nach Außen ausgegeben. Folglich wird in dem Beispiel nach 2 dem über den Eingangsanschluss 1 eingegebenen Signal eine Verzögerung durch die Verzögerungsschaltungen 9b und 9c zugewiesen. Dies bedeutet, dass, indem Δt als die durch jede Verzögerungsschaltung zugewiesene Zeitverzögerung gesetzt ist, die in dem Beispiel nach 2 zugewiesene Zeitverzögerung gleich 2 Δt ist.
  • Dieselbe Operation wird durchgeführt, wenn die Auswahlvorrichtung 4 entweder die UND-Schaltung 7a oder die UND-Schaltung 7c auswählt. Genauer gesagt, wenn ein Auswahlsignal zu der UND-Schaltung 7a geliefert wird, geht das über den Eingangsanschluss 1 eingegebene Signal aufeinander folgend durch die UND-Schaltung 7a, die ODER-Schaltung 8a, die Verzögerungsschaltung 9a, die ODER-Schaltung 8b, die Verzögerungsschaltung 9b, die ODER-Schaltung 8c und die Verzögerungsschaltung 9c hindurch, um schließlich ausgegeben zu werden. Folglich geht das über den Eingangsanschluss 1 eingegebene Signal durch die Verzögerungsschaltungen 9a bis 9c hindurch, und somit beträgt die zugewiesene Verzögerung 3 Δt. Wenn ein Auswahlsignal von der Auswahlvorrichtung 4 zu der UND-Schaltung 7c geliefert wird, geht das über den Eingangsanschluss 1 eingegebene Signal durch die UND-Schaltung 7c, die ODER-Schaltung 8c und die Verzögerungsschaltung 9c hindurch, so dass eine Verzögerung von Δt mittels der Verzögerungsschaltung 9c zugewiesen wird.
  • Auf diese Weise wird es durch Zuführen eines Auswahlsignals zu einer der in der Schaltung 2 für die Zuweisung einer variablen Verzögerung enthaltenen UND-Schaltungen 7a–7c möglich, die einem über den Eingangsanschluss 1 eingegebenen Signal zuzuweisende Zeitverzögerung zu ändern. Durch eine derartige Funktion verhindert die variable Verzögerungsschaltung nach dem ersten Ausführungsbeispiel ein Problem, bei dem eine auf einer unregelmäßigen Basis, die Prozessveränderungen oder dergleichen auf dem Implementierungspegel zuschreibbar ist, bewirkte Zeitverzögerung die Operation der gesamten integrierten Schaltung beeinträchtigt.
  • Es wird beispielsweise der Fall angenommen, dass die variable Verzögerungsschaltung gemäß dem bei einer integrierten Schaltung implementierten ersten Ausführungsbeispiel so entworfen wurde, dass sie eine Zeitverzögerung von 3 Δt in der Entwurfsstufe zuweist, jedoch eine Zeitverzögerung von Δt in der externen Verdrahtung aufgrund von Herstellungsschwankungen oder dergleichen auf dem Implementierungspegel, der nicht entworfen wurde, aufgetreten ist. In einem derartigen Fall gibt die Auswahlvorrichtung 4 ein Auswahlsignal zu der in der Schaltung 2 für die Zuweisung einer variablen Verzögerung enthaltenen UND-Schaltung 7b aus, um eine Zeitverzögerung von zwei 2 Δt für den Zuweisungszweck zu erzeugen. Folglich ist die Zeitverzögerung von 3 Δt gleich dem entworfenen Wert in der Lage, insgesamt zugewiesen zu werden, wodurch die Wirkung von Herstellungsschwankungen und dergleichen eliminiert wird. Es sollte im Gedächtnis gehalten werden, dass der konkrete Wert der durch Herstellungsschwankungen oder dergleichen bewirkten Zeitverzögerung normalerweise unbekannt ist. Angesichts dessen besteht die praktisch durchgeführte Einstellung der Zeitverzögerung darin, ein Prüfsignal über den Eingangsanschluss 1 einzugeben, aufeinander folgend zwischen den Zuführungsbestimmungen eines von der Auswahlvorrichtung 4 ausgegebenen Auswahlsignals zu schalten, wodurch eine variable Zeitverzögerung zugewiesen wird.
  • Im Folgenden wird die Operation der variablen Verzögerungsschaltung bei der Verifizierung mit niedriger Geschwindigkeit gemäß dem ersten Ausführungsbeispiel beschrieben. Die Verifizierung mit niedriger Geschwindigkeit ist eine Verifizierungsoperation, die durchgeführt wird durch Betreiben der integrierten Schaltung mit einer niedrigeren Geschwindigkeit als bei der tatsächlichen Operation. Die Verifizierung mit niedriger Geschwindigkeit bezweckt, eine logische Verbindung zwischen jeder in einer integrierten Schaltung gebildeten Schaltung usw. vor der Durchführung der Verifizierung auf dem Operationspegel zu prüfen, und entspricht so der logischen Verifizierung während der Entwurfsstufe.
  • 3 ist ein schematisches Diagramm, das einen Operationsmodus der variablen Verzögerungsschaltung bei der Verifizierung mit niedriger Geschwindigkeit zeigt. Wie in 3 gezeigt ist, liefert bei der Verifizierung mit niedriger Geschwindigkeit die Auswahlvorrichtung 4 ein Auswahlsignal zu einem eingangsseitigen Anschluss der in der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung enthaltenen UND-Schaltung 10. Da ein Signal über den Eingangsanschluss 1 zu dem anderen eingangsseitigen Anschluss der UND-Schaltung 10 gegeben wird, wird dasselbe Signal wie das über den Eingangsanschluss 1 eingegebene Signal von einem ausgegebenen Anschluss der UND-Schaltung 10 ausgegeben. Das durch die UND-Schaltung 10 hindurch gegangene Signal geht danach aufeinander folgend durch die Verzögerungsschaltungen 11-1 bis 11-n, die ODER-Schaltung 8a, die Verzögerungsschaltung 9a, die ODER-Schaltung 8b, die Verzögerungsschaltung 9b, die ODER-Schaltung 8c und die Verzögerungsschaltung 9c hindurch und wird schließlich über den Ausgangsanschluss 5 nach Außen ausgegeben, wie auch in 3 gezeigt ist.
  • Folglich wird durch Liefern eines Ausgangssignals zu der in der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung enthaltenen UND-Schaltung 10 einem über den Eingangsanschluss 1 eingegebenen Signal eine vorbestimmte Zeitverzögerung durch die Ver zögerungsschaltungen 11-1 bis 11-n und die Verzögerungsschaltungen 9a–9c zugewiesen. Konkret wird die Zeitverzögerung von (n+3) Δt zugewiesen. Dieser wert bleibt konstant, so lange ein Auswahlsignal zu der in der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung enthaltenen UND-Schaltung 10 geliefert wird. In diesem Sinn ist die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung betätigbar, um einem über den Eingangsanschluss 1 eingegebenen Signal eine bestimmte Zeitverzögerung zuzuweisen.
  • Im folgenden werden Vorteile der variablen Verzögerungsschaltung nach dem ersten Ausführungsbeispiel beschrieben. Wie vorstehend erwähnt ist, haben herkömmliche variable Verzögerungsschaltungen eine geringe Genauigkeit bei der Verifizierung mit niedriger Geschwindigkeit, da die zuzuweisende Zeitverzögerung variabel ist. Konkret gibt es solche Fälle, in denen die Verifizierung mit niedriger Geschwindigkeit durch herkömmliche variable Verzögerungsschaltungen eine integrierte Schaltung als einen defekten Gegenstand ansehen, selbst wenn die integrierte Schaltung tatsächlich ohne Schwierigkeiten arbeiten kann.
  • Im Gegensatz hierzu ist die variable Verzögerungsschaltung nach dem ersten Ausführungsbeispiel mit der bei der Verifizierung mit niedriger Geschwindigkeit verwendeten Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung ausgestattet und betätigbar ist, um eine vorbestimmte feste Zeitverzögerung zuzuweisen, zusätzlich zu der Schaltung 2 für die Zuweisung einer variablen Verzögerung, die betätigbar ist, um ursprüngliche Funktionen einer variablen Verzögerungsschaltung zu realisieren. Durch Auswahl der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung bei der Verifizierung mit niedriger Ge schwindigkeit als ein wesentliches Element für die Zuweisung einer Zeitverzögerung zu einem Eingangssignal ist die variable Verzögerungsschaltung nach dem ersten Ausführungsbeispiel in der Lage, logische Defekte bei der Verifizierung mit niedriger Geschwindigkeit genau zu erfassen.
  • 4 ist ein Zeitdiagramm, das Eingangsdaten und einen in die Flip-Flop-Schaltung 102 eingegebenen Operationstakt für den Fall zeigt, dass die variable Verzögerungsschaltung gemäß dem ersten Ausführungsbeispiel in 9 gezeigten Schaltungskonfiguration verwendet wird. Wie bei dem ersten Ausführungsbeispiel gezeigt ist, weist die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung einen Takt, der durch die variable Verzögerungsschaltung hindurch geht, eine vorbestimmte feste Zeitverzögerung zu. Demgemäß wird es möglich, eine Einstellzeit und eine Haltezeit, die konstant und ausreichend sind, mit Bezug auf die in die Flip-Flop-Schaltung 102 eingegebenen Eingangsdaten aufrechtzuerhalten, wie in 4 gezeigt ist. Daher hat durch Verwenden der variablen Verzögerungsschaltung nach dem ersten Ausführungsbeispiel die Schaltungsoperation bei der Verifizierung mit niedriger Geschwindigkeit keine Probleme, die einer zeitlichen Nacheilung zwischen in die Flip-Flop-Schaltung 102 eingegebenen Eingangsdaten und dem die Treiberzeiten der Flip-Flop-Schaltung 102 zuschreibbar sind. Demgemäß wird es möglich, derartige Probleme, wie die falsche Beurteilung fehlerfreier Gegenstände als fehlerhaft zu vermeiden.
  • Es ist hier festzustellen, dass der konkrete Wert, der durch die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung zugewiesenen Zeitverzögerung durch die Struktur einer entsprechenden integrierten Schaltung usw. zu definieren ist, jedoch ist es vorzugsweise als ein größerer Wert als der maximal mögliche Wert der durch die Schaltung 2 zum Zuweisen einer variablen Verzögerung zuweisbaren Zeitverzögerung gesetzt. Durch Anwenden der beschriebenen Konfiguration ergeben sich solche Vorteile, dass ermöglicht wird, eine ausreichende Haltezeit in dem Beispiel der Schaltungsstruktur nach 9 aufrechtzuerhalten. Weiterhin kann der konkrete Wert der Zeitverzögerung alternativ kleiner als der minimal mögliche Wert der Zeitverzögerung sein, die durch die Schaltung 2 zum Zuweisen einer variablen Verzögerung zuweisbar ist.
  • Zusätzlich ist die variable Verzögerungsschaltung nach dem ersten Ausführungsbeispiel so ausgebildet, dass sie die Signalerfassungsschaltung 6 in der vorhergehenden Stufe des Ausgangsanschlusses 5 enthält, zum Erfassen der Anwesenheit oder Abwesenheit eines über den Ausgangsanschluss 5 auszugebenden Signals. Durch Vorsehen der beschriebenen Konfiguration wird es möglich, solche Defekte zu erfassen, dass eine Signalausgabe nicht durchgeführt wird, selbst wenn in der variablen Verzögerungsschaltung ablaufende Operationen eine derartige Signalausgabe annehmen oder dass eine Signalausgabe durchgeführt wird, selbst wenn in der variablen Verzögerungsschaltung ablaufende Operationen eine derartige Signalausgabe nicht annehmen. Demgemäß bietet das erste Ausführungsbeispiel einen Vorteil, die Implementierung der variablen Verzögerungsschaltung in einer integrierten Schaltung zu ermöglichen, um die Verifizierungsoperation auf dem gleitenden Pegel durchzuführen.
  • Weiterhin ist, indem die vorbeschriebene Konfiguration vorgesehen ist, die variable Verzögerungsschaltung nach dem ersten Ausführungsbeispiel in der Lage, ein Prüfverfahren, wie eine einfache und genaue logische Verifizierung mit niedriger Geschwindigkeit und/oder eine Auswahl von defekten Gegenständen mit niedriger Geschwindigkeit durchzuführen. Genauer gesagt, durch das Durchführen eines Prüfverfahrens wird die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung zwischen der Schaltung 2 für die Zuweisung einer variablen Verzögerung und der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung ausgewählt. Dann verzögert, während ein elektrisches Signal mit niedrigerer Geschwindigkeit als bei der tatsächlichen Operation über den Eingangsanschluss 1 eingegeben wird, die variable Verzögerungsschaltung das eingegebene elektrische Signal um einen vorbestimmten festen Wert, durch Verwendung der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung. Demgemäß wird es möglich, eine logische Verifizierung mit niedriger Geschwindigkeit und/oder eine Auswahl mit niedriger Geschwindigkeit durchzuführen.
  • (Zweites Ausführungsbeispiel)
  • Als nächstes wird eine variable Verzögerungsschaltung gemäß dem zweiten Ausführungsbeispiel beschrieben. Die variable Verzögerungsschaltung gemäß dem zweiten Ausführungsbeispiel hat eine Schaltung 2 für die Zuweisung einer variablen Verzögerung und eine Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung, wie bei dem ersten Ausführungsbeispiel, mit der Ausnahme, dass die Auswahlvorrichtung in einen Teil, der den Zeitverzögerungswert bei der Betätigung der Schaltung 2 für die Zuweisung einer variablen Verzögerung schaltet, und einen Teil, der steuert, ob die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung zu betreiben ist, geteilt ist, und sie hat eine Konfiguration für die Eingabe eines vorbe hat eine Konfiguration für die Eingabe eines vorbestimmten Signals für Verifikationsoperationen des leitenden Pegels.
  • 5 ist ein schematisches Diagramm, das eine Konfiguration der variablen Verzögerungsschaltung gemäß dem zweiten Ausführungsbeispiel zeigt. In 5 enthält die variable Verzögerungsschaltung nach dem zweiten Ausführungsbeispiel: UND-Schaltungen 12a–12c, wobei ein ausgangsseitiger Anschluss jeder UND-Schaltung 12a–12c mit einem eingangsseitigen Anschluss einer jeweiligen der UND-Schaltungen 7a–7c, die in der Schaltung 2 für die Zuweisung einer variablen Verzögerung enthalten sind, verbunden ist; und eine Auswahlvorrichtung 13, die mit einem eingangsseitigen Anschluss der UND-Schaltungen 12a–12c verbunden ist, und hat eine Konfiguration zum zuführen eines EN-Signals von Außen zu den anderen eingangsseitigen Anschlüssen der UND-Schaltungen 12a–12c.
  • Ein EN-Signal wird zu den eingangsseitigen Anschlüssen der UND-Schaltungen 12a–12c geliefert. Demgemäß geben, wenn ein EN-Signal eingegeben wird, sowie ein Auswahlsignal von der Auswahlvorrichtung 13 eingegeben wird, die UND-Schaltungen 12a–12c ein Auswahlsignal zu den in der Schaltung 2 für die Zuweisung einer variablen Verzögerung enthaltenden UND-Schaltungen 7a–7c aus. Wenn andererseits kein EN-Signal eingegeben wird, wird keine der UND-Schaltungen 12a–12c in den EIN-Zustand gebracht, und somit wird die Schaltung 2 zum Zuweisen einer variablen Verzögerung nicht ausgewählt, ungeachtet der Anwesenheit oder Abwesenheit eines von der Auswahlvorrichtung 13 zugeführten Auswahlsignals.
  • Darüber hinaus unterscheidet sich in der variablen Verzögerungsschaltung nach dem zweiten Ausführungsbeispiel die Konfiguration der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung und ihrer Peripherie von dem Gegenstück bei dem ersten Ausführungsbeispiel. Insbesondere ist ein eingangsseitiger Anschluss der UND-Schaltung 10 in der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung mit dem ausgangsseitigen Anschluss der Verzögerungsschaltung 9c, die in der Schaltung 2 für die Zuweisung einer variablen Verzögerung enthalten ist, verbunden, und der andere eingangsseitige Anschluss der UND-Schaltung 10 ist mit dem ausgangsseitigen Anschluss einer neuen UND-Schaltung 16 verbunden. Die UND-Schaltung 16 ist so ausgebildet, dass ein TEST-Signal an einem eingangsseitigen Anschluss von dieser eingegeben wird, und ein TESTEN-Signal wird an dem anderen eingangsseitigen Anschluss von dieser eingegeben.
  • Weiterhin ist der ausgangsseitige Anschluss der Verzögerungsschaltung 11-n, die in der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung enthalten ist, so ausgebildet, dass er mit einem eingangsseitigen Anschluss der ODER-Schaltung 18 verbunden ist. Der andere eingangsseitige Anschluss der ODER-Schaltung 18 ist mit der UND-Schaltung 17 verbunden. Ein eingangsseitiger Anschluss der UND-Schaltung 17 ist mit dem ausgangsseitigen Anschluss der Verzögerungsschaltung 9c, die in der Schaltung 2 für die Zuweisung einer variablen Verzögerung enthalten ist, verbunden, und der andere eingangsseitige Anschluss der UND-Schaltung 17 ist mit dem ausgangsseitigen Anschluss der UND-Schaltung 15 verbunden. Die UND-Schaltung 15 ist so ausgebildet, dass ein TESTEN-Signal an einem eingangsseitigen Anschluss von dieser eingegeben wird, und der andere eingangsseitige An schluss der UND-Schaltung 15 ist mit dem ausgangsseitigen Anschluss der NOT-Schaltung 14 verbunden, und ein umgekehrtes Signal eines TEST-Signals wird zu dem anderen eingangsseitigen Anschluss der UND-Schaltung 15 geliefert.
  • Ein TEST-Signal ist ein Signal zum Betreiben der Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung bei der Verifizierung mit niedriger Geschwindigkeit. Ein TESTEN-Signal ist vorgesehen, um eine Untersuchung des leitenden Pegels, wie ein EN-Signal, durchzuführen. Genauer gesagt, während kein TESTEN-Signal zugeführt wird, wird die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung nicht ausgewählt, ungeachtet der Anwesenheit oder Abwesenheit eines TEST-Signals, wodurch verhindert wird, dass die Verzögerungsschaltungen 11-1 bis 11-n einem von Außen eingegebenen Signal eine Zeitverzögerung zuweisen.
  • Die durch die variable Verzögerungsschaltung nach dem zweiten Ausführungsbeispiel durchgeführte Operation wird beschrieben. Zuerst wird bei der tatsächlichen Operation ein SEL-Signal zu der Auswahlvorrichtung 13 ausgegeben und ein EN-Signal wird zu den UND-Schaltungen 12a–12c ausgegeben. Zusätzlich wird ein TEST-Signal in den AUS-Zustand gebracht, während ein TESTEN-Signal zu den UND-Schaltungen 15 und 16 geliefert wird.
  • Aufgrund des Zuführungsmodus dieser Steuersignale wirkt die variable Verzögerungsschaltung nach dem zweiten Ausführungsbeispiel auf ein Eingangssignal (Signal CLKIN in 5) in der folgenden Weise. Ein Auswahlsignal wird von der Auswahlvorrichtung 13 über eine der UND-Schaltungen 12a–12c zu einem eingangs seitigen Anschluss einer entsprechenden der UND-Schaltungen 7a–7c geliefert. Da das von Außen ausgegebene Signal CLKIN zu den anderen eingangsseitigen Anschlüssen der UND-Schaltung 7a–7c geliefert wird, geht das Signal CLKIN durch eine der UND-Schaltungen 7a–7c gemäß dem Inhalt des Auswahlsignals von der Auswahlvorrichtung 13 hindurch und ihm wird wie in dem Fall des ersten Ausführungsbeispiels eine vorbestimmte Zeitverzögerung durch die Schaltung 2 zur Zuweisung einer variablen Verzögerung zugewiesen.
  • Zusätzlich wird, da das TEST-Signal in den AUS-Zustand gebracht ist, die UND-Schaltung 16 ebenfalls in den AUS-Zustand gebracht. Ein TEST-Signal, das durch die NOT-Schaltung 14 einer Umkehrung unterzogen wurde, und ein TESTEN-Signal werden zu der UND-Schaltung 15 geliefert, und die UND-Schaltung 15 gibt ein vorbestimmtes Signal zu einem eingangsseitigen Anschluss der UND-Schaltung 17 aus. Ein Signal CLKIN, dem durch die Verzögerungsschaltung 9c eine vorbestimmte Zeitverzögerung zugewiesen ist, wird zu dem anderen eingangsseitigen Anschluss der UND-Schaltung 17 geliefert, wodurch die UND-Schaltung 17 in den EIN-Zustand gebracht wird. Das Signal CLKIN, dem eine Zeitverzögerung zugewiesen ist, geht durch die UND-Schaltung 17 und die ODER-Schaltung 18 hindurch und wird als ein Signal CLKOUT, das nach Außen auszugeben ist, und als ein Signal CLKDET, das zu der Signalerfassungsschaltung auszugeben ist, ausgegeben.
  • Als nächstes wird die von der variablen Verzögerungsschaltung bei der Verifizierung mit niedriger Geschwindigkeit durchgeführte Operation beschrieben. Bei der Verifizierung mit niedriger Geschwindigkeit werden nicht nur ein TESTEN-Signal und ein EN-Signal zugeführt, sondern ein TEST-Signal wird ebenfalls ausgegeben. Daher wird die UND-Schaltung 15 in den AUS-Zustand gebracht, während die UND-Schaltung 16 in den EIN-Zustand gebracht wird. Demgemäß geht das über die Verzögerungsschaltung 9c eingegebene Signal CLKIN durch die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung und die ODER-Schaltung 18 hindurch und wird als ein Signal CLKOUT und ein Signal CLKDET ausgegeben. Es ist festzustellen, dass bei der Verifizierungsoperation mit niedriger Geschwindigkeit, um dem Signal CLKIN zu ermöglichen, die UND-Schaltung zu erreichen, ein vorbestimmtes Signal SIL zugeführt wird, wodurch dem Signal CLKIN ermöglicht wird, durch eine der UND-Schaltungen 7a bis 7c hindurchzugehen, um in die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung eingegeben zu werden. Jedoch zeigt die beschriebene Operation nicht an, dass die Schaltung 2 für die Zuweisung einer Verifizierungsverzögerung ihre Funktion ausübt, sondern sollte statt dessen wahrgenommen werden als durchgeführt werden angesichts der Aufrechterhaltung eines Durchgangspfades für das Signal CLKIN. Demgemäß besteht bei der Verifizierungsoperation mit niedriger Geschwindigkeit der Inhalt des Signals SIL in der Fortführung der Auswahl einer der UND-Schaltungen 7a bis 7c vom Anfang bis zum Ende der Verifizierungsoperation, so dass die variable Verzögerungsschaltung nach dem zweiten Ausführungsbeispiel einem Eingangssignal strikt eine bestimmte feste Zeitverzögerung bei der Verifizierungsoperation mit niedriger Geschwindigkeit zuweist.
  • Indem in der vorstehenden Weise verfahren wird, weist die variable Verzögerungsschaltung nach dem zweiten Ausführungsbeispiel bei der tatsächlichen Operation eine variable Verzögerungszeit zu, während sie in der Lage ist, bei der Verifizierung mit niedriger Ge schwindigkeit wie bei dem ersten Ausführungsbeispiel eine vorbestimmte Zeitverzögerung zuzuweisen. Demgemäß werden bei der Verifizierung mit niedriger Geschwindigkeit Verifizierungsfehler nicht bewirkt, und es ist möglich, einen Vorteil dahingehend vorzuweisen, dass ein derartiges Problem wie die Falschbeurteilung einer fehlerfreien integrierten Schaltung, die die variable Verzögerungsschaltung enthält, als fehlerhaft zu vermeiden. Weiterhin ist die variable Verzögerung Ausführungsbeispiel in der Lage eine Verifizierung auf dem leitenden Pegel durchzuführen, indem eine Steuerung mittels eines EN-Signals und eines TESTEN-Signals durchgeführt wird. Das heißt, indem das EN-Signal und das TESTEN-Signal in den AUS-Zustand gebracht werden, ist die variable Verzögerungsschaltung nach dem zweiten Ausführungsbeispiel in der Lage, die Ausgabe eines Signals anzuhalten ungeachtet des Inhalts des TESTEN-Signals und des SEL-Signals. Durch Erfassen der Anwesenheit oder Abwesenheit des CLK DAT-Signals unter einer derartigen Einstellung wird es möglich zu erfassen, ob ein Kurzschluss innerhalb der variablen Verzögerungsschaltung aufgetreten ist.
  • (Drittes Ausführungsbeispiel)
  • Als nächstes werden Makrozellendaten gemäß dem dritten Ausführungsbeispiel beschrieben. Die Makrozellendaten gemäß dem dritten Ausführungsbeispiel sind eine Definition über die variable Verzögerungsschaltung mit der in dem ersten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel beschriebenen Funktion. Genauer gesagt, die Makrozellendaten werden beim Entwerfen einer integrierten Schaltung verwendet und definieren eine Zeitverzögerungsfunktion für Vorrichtungsdaten entsprechend der integrierten Schaltung.
  • Die Makrozellendaten sind so ausgebildet, dass sie Schaltungsdaten für die Zuweisung einer variablen Verzögerung, Schaltungsdaten für die Zuweisung einer Verifizierungsverzögerung und Schaltungsdaten für eine Auswahl enthalten, die jeweils der Schaltung für die Zuweisung einer variablen Verzögerung, der Schaltung für die Zuweisung einer Verifizierungsverzögerung und der Auswahlvorrichtung, die in dem ersten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel erläutert wurden, entsprechen.
  • Wie vorstehend beschrieben ist, bewirken herkömmliche variable Verzögerungsschaltungen Probleme bei der Verifizierung mit niedriger Geschwindigkeit, die durchgeführt wird, nachdem sie tatsächlich in entsprechenden integrierten Schaltungen aufgenommen sind. Jedoch können derartige Probleme auch bei der logischen Verifizierung in der Entwurfsstufe gefunden werden.
  • Insbesondere wird, wenn beispielsweise eine logische Verifizierung bei einer Schaltung durchgeführt wird, die bis zu dem Torschaltungspegel entworfen ist und eine herkömmliche variable Verzögerungsschaltung enthält, ein derartiges Problem dadurch bewirkt, dass ein logischer Defekt nicht mit Genauigkeit erfasst werden kann. Es ist möglich, das genannte Problem zu lösen, indem neue Schaltungsdaten zugewiesen werden, die einer Schaltung zum Zuweisen einer Verifizierungsverzögerung entsprechen, mit Bezug auf eine variable Verzögerungsschaltung, die in der Entwurfsstufe definiert wurde, wobei das Konzept wie bei dem ersten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel beschrieben angewendet wird.
  • Um eine derartige variable Verzögerungsschaltung wie in der vorstehenden Weise entworfen in dem logischen Pegel zu realisieren, ist es vorteilhafter in Bezug auf eine Verringerung der Entwurfslast, eine Modularisierung als Makrozellendaten wie einer Flip-Flop-Schaltung, eines Addierers und eines Zählers anstelle der Ausarbeitung per Hand für jeden Entwurf durchzuführen. Die Makrozellendaten nach dem dritten Ausführungsbeispiel werden auf der Grundlage eines derartigen Konzepts realisiert.
  • Es ist festzustellen, dass bei der folgenden Beschreibung die Makrozellendaten gemäß dem dritten Ausführungsbeispiel als die Funktion der variablen Verzögerungsschaltung nach dem zweiten Ausführungsbeispiel reflektierend erläutert werden. Jedoch sollten, wie später ebenfalls erläutert wird, die Makrozellendaten nach dem dritten Ausführungsbeispiel als nicht durch eine derartige Konfiguration beschränkt angesehen werden.
  • Die Makrozellendaten nach dem dritten Ausführungsbeispiel definieren als eine logische Spezifizierung ein CLKIN-Signal, ein EN-Signal, ein TESTEN-Signal, ein TEST-Signal und ein SEL-Signal als Eingangssignale, wie bei der variablen Verzögerungsschaltung nach dem zweiten Ausführungsbeispiel. Die Makrozellendaten nach dem dritten Ausführungsbeispiel definieren auch als Ausgangssignale ein CLKOUT-Signal und ein CLK DAT-Signal. Die Makrozellendaten nach dem dritten Ausführungsbeispiel definieren die Beziehung zwischen diesen Eingangs-/Ausgangssignalen mittels der in 6 gezeigten logischen Schaltung.
  • Konkret enthalten die Makrozellendaten nach dem dritten Ausführungsbeispiel: eine UND-Schaltung 21, in die ein EN-Signal und ein TESTEN-Signal eingegeben werden; eine NOT-Schaltung 22, die ein TEST-Signal umkehrt; eine UND-Schaltung 23, in die ein CLKIN- Signal sowie ein Ausgangssignal der UND-Schaltung 21 eingegeben werden; und eine UND-Schaltung 24, in die ein Ausgangssignal der UND-Schaltung 21 und ein Ausgangssignal der NOT-Schaltung 22 eingegeben werden. Weiterhin sind die Makrozellendaten gemäß dem dritten Ausführungsbeispiel mit einer Auswahlvorrichtung 25 zum Schalten von Ausgangssignalen gemäß dem Ausgangssignal der UND-Schaltung 24 ausgestattet, während sie zur Ausgabe eines Ausgangssignals der UND-Schaltung 23 als das CLK DAT-Signal ausgebildet sind, wodurch ein Schalten zwischen den Werten des CLKOUT-Signals gemäß dem Wert des Ausgangssignals der UND-Schaltung 24 realisiert wird. Konkret setzt, wenn das Ausgangssignal der UND-Schaltung 24 gleich 0 ist, die Auswahlvorrichtung 25 das Ausgangssignal der UND-Schaltung 23 als das CLKOUT-Signal sowie das CLK DAT-Signal. Andererseits arbeitet, wenn das Ausgangssignal der UND-Schaltung 24 gleich 1 ist, die Auswahlvorrichtung 25 derart, dass das CLKOUT-Signal als X (unbeachtlich) gesetzt wird.
  • Im Folgenden wird die Beziehung zwischen einem Eingangssignal und einem Ausgangssignal unter Verwendung der in 6 gezeigten logischen Schaltung beschrieben. Zuerst wird, da die eine variable Verzögerung zuweisende Schaltung die Zeitverzögerung bei der logischen Verifizierung nicht einzustellen braucht, der Wert des SEL-Signals durch die Makrozellendaten nicht herangezogen. Zusätzlich ist, indem das EN-Signal und das TESTEN-Signal als 1 gesetzt werden, das Ausgangssignal der UND-Schaltung 21 gleich 1, und daher gibt die UND-Schaltung 23 1 aus, wenn das CLKIN-Signal gleich 1 wird.
  • Wenn der Wert des TEST-Signals gleich 1 wird, was das Betreiben der Schaltung für die Zuweisung der Verifi ziexungsverzögerung anzeigt, wird die NOT-Schaltung 22 betätigt, um in die UND-Schaltung 24 das Ausgangssignal 1 der UND-Schaltung 21 sowie das Ausgangssignal 0 der NOT-Schaltung 22 einzugeben, wodurch das Ausgangssignal 0 der UND-Schaltung 24 erhalten wird. Demgemäß wird von der UND-Schaltung 24 zu der Auswahlvorrichtung 24 geliefert, und der Ausgangswert der UND-Schaltung 23, d.h. 1, wird als das CLKOUT-Signal ausgegeben.
  • Wenn andererseits das TEST-Signal gleich 0 ist, wird die NOT-Schaltung 22 betätigt, um jedes in die UND-Schaltung 24 eingegebene Signal auf 1 zu bringen. Demgemäß wird 1 von der UND-Schaltung 24 zu der Auswahlvorrichtung 25 geliefert und die Auswahlvorrichtung 25 gibt (unbeachtlich) als das CLKOUT-Signal aus.
  • Das CLK DAT-Signal wird wie folgt beschrieben. Wie in 6 gezeigt ist, wird der Wert des CLK DAT-Signals nicht durch die Operation der Auswahlvorrichtung 25 beeinträchtigt, und es wird daher ungeachtet des Wertes des TEST-Signals bestimmt. Konkret ist, wenn der Wert des CLKIN-Signals und der Wert des Ausgangssignals der UND-Schaltung 21 beide gleich 1 sind, der Wert des CLKOUT-Signals gleich 1 und anderenfalls ist er gleich 0. Der Fall, in welchem der Wert des Ausgangssignals der UND-Schaltung 21 gleich 0 wird, ist gegeben, wenn sowohl das EN-Signal als auch das TESTEN-Signal gleich 0 sind, was der Verifizierung des leitenden Pegels bei dem zweiten Ausführungsbeispiel entspricht.
  • Es werden die Vorteile der Makrozellendaten nach dem dritten Ausführungsbeispiel beschrieben. Zuerst ist durch Verwenden der Makrozellendaten nach dem dritten Ausführungsbeispiel ein Designer in der Lage, leicht Vorrichtungsdaten zu schaffen, die Schaltungsdaten entsprechend der variablen Verzögerungsschaltung nach dem ersten und zweiten Ausführungsbeispiel verwenden, bei dem Entwerfen einer integrierten Schaltung. Das heißt, ein Designer ist in der Lage, eine variable Verzögerungsschaltung als eine vorbestimmten Funktion definierende Makrodaten zu realisieren wie die anderen Makrozellendaten, und somit wird ein prompter Schaltungsentwurf möglich, ohne das Erfordernis, jedes Mal das Entwerfen durchgeführt wird, konkrete Konfigurationen zu definieren.
  • Zusätzlich wird, wenn die Vorrichtungsdaten unter Verwendung der Makrozellendaten nach dem dritten Ausführungsbeispiel erzeugt werden, der Vorteil der Verbesserung der Sicherheit bei der logischen Verifizierung erzielt. Im Folgenden wird ein derartiger Vorteil erläutert.
  • Wie vorstehend beschrieben ist, wird unter Berücksichtigung der Makrozellendaten nach dem dritten Ausführungsbeispiel, wenn der Wert des TEST-Signals gleich 1 ist, der Wert des CLKOUT-Signals als ein bestimmter Wert gemäß dem Wert des CLKIN-Signals bestimmt. Andererseits ist, wenn der Wert des TEST-Signals gleich 0 ist (solange wie der Ausgangswert der UND-Schaltung 21 gleich 0 ist), der wert des CLKOUT-Signals gleich X.
  • Hier dient das TEST-Signal zum Bestimmen der Anwesenheit oder Abwesenheit der Betätigung der Schaltung für die Zuweisung der Verifizierungsverzögerung, die bei der logischen Verifizierung arbeitet, wie bereits bei dem zweiten Ausführungsbeispiel erläutert wurde. Konkret wird, wenn das TEST-Signal gleich 1 ist, das CLKIN-Signal über die Schaltung für die Zuweisung der Verifizierungsverzögerung ausgegeben, während, wenn das TEST-Signal gleich 0 ist, das CLKIN-Signal in den Zustand ausgegeben, in welchem ihm eine variable Zeitverzögerung durch die eine variable Verzögerung zuweisende Schaltung zugewiesen wird, ohne durch die Schaltung zum Zuweisen einer Verifizierungsverzögerung hindurchzugehen.
  • Wie bereits erwähnt wurde, wird bei der logischen Verifizierung oder bei der Verifizierung mit niedriger Geschwindigkeit die logische Verifizierung oder dergleichen ungewiss, wenn eine herkömmliche variable Verzögerungsschaltung verwendet wird. Bei einer tatsächlichen variablen Verzögerungsschaltung nimmt ein Ausgangssignal einen ungewissen Wert an, und die Operation der Flip-Flop-Schaltung oder dergleichen, die in den späteren Stufen angeordnet ist, und unter Verwendung des Ausgangssignals bestätigt wird, wird unbestimmt. Eine derartige Ungewissheit ist der variablen Verzögerungsschaltung zuzuschreiben.
  • Daher verwenden das erste Ausführungsbeispiel und das zweite Ausführungsbeispiel die Konfiguration, die die Schaltung 3 für die Zuweisung einer Verifizierungsverzögerung bei der Verifizierung mit niedriger Geschwindigkeit getrennt verwendet, d.h. bei der logischen Verifizierung des logischen Schaltungspegels. Eine derartige Funktion wird in gleicher Weise bei den Makromoduldaten gemäß dem dritten Ausführungsbeispiel verwendet. Jedoch kann die Möglichkeit nicht ausgeschlossen werden, dass aufgrund des Auftretens eines Fehlers in dem für die logische Verifizierung verwendeten Prüfmuster die Funktion der Schaltung für die Zuweisung einer Verifizierungsverzögerung selbst während der logischen Verifizierung nicht verwendet werden kann, und somit weist die Schaltung für die Zuweisung einer variablen Verzögerung eine Zeitverzögerung zu, die beispielsweise nicht als ein bestimmter Wert definiert ist.
  • Daher ist, wenn die Funktion der Schaltung für die Zuweisung einer Verifizierungsverzögerung bei dem dritten Ausführungsbeispiel nicht verwendet werden kann, d.h. wenn die logische Verifizierung durchgeführt wird, wenn das TEST-Signal in den in 6 gezeigten Makrozellendaten gleich 0 ist, X als das CLKOUT-Signal auszugeben. Durch Verwenden einer derartigen Konfiguration wird es möglich, selbst wenn ein Prüfmuster für die Nichtverwendung der Funktion der Schaltung für die Zuweisung einer Verifizierungsverzögerung fehlerhaft verwendet wird, klarzustellen, dass der fehlerhafte logische Defekt erfasst wird durch Setzen des TEST-Signals auf 0, durch Verfolgen gemäß einem Antwortergebnis der Vorrichtungsdaten. Dies stellt einen Vorteil der Verbesserung der Genauigkeit bei der logischen Verifizierung dar.
  • Wie aus der vorstehenden Beschreibung ersichtlich ist, ist festzustellen, dass die konkrete logische Struktur der Makrozellendaten gemäß dem dritten Ausführungsbeispiel nicht wie in 6 gezeigt beschränkt werden sollte. Mit anderen Worten, um die Vorteile der Makrozellendaten nach dem dritten Ausführungsbeispiel zu erhalten, ist es ausreichend, wenn die logische Spezifizierung so konfiguriert ist, dass die Funktion der Zuweisung einer variablen Verzögerung und die Funktion der Zuweisung einer Verifizierungsverzögerung als eine Schaltungsfunktion definiert sind, und dass in dem Fall, wenn die Funktion der Zuweisung einer variablen Verzögerung fälschlicherweise ausgewählt ist, X (unbeachtlich) als das CLKOUT-Signal auszugeben ist. Weiterhin ist vorzugs weise die logische Spezifizierung so konfiguriert, dass das für die Signalerfassung verwendete CLK DAT-Signal als der Wert des CLKIN-Signals gesetzt wird ungeachtet des Auswahlmodus, und dass 0 ausgegeben wird, wenn weder die Funktion des Zuweisens der Verifizierungsverzögerung noch die Funktion des Zuweisens der variablen Verzögerung wirksam sind, wodurch Makrozellendaten realisiert werden, die die vorgenannten Vorteile präsentieren.
  • (Viertes Ausführungsbeispiel)
  • Als nächstes werden Makrozellendaten gemäß dem vierten Ausführungsbeispiel beschrieben. Die Makrozellendaten gemäß dem vierten Ausführungsbeispiel enthalten: eine variable Verzögerung zuweisende Schaltungsdaten; eine Verifizierungsverzögerung zuweisende Schaltungsdaten; und Auswahlschaltungsdaten als eine grundsätzliche Konfiguration wie bei dem dritten Ausführungsbeispiel, und sind weiterhin als eine logische Spezifizierung konfiguriert, um den Inhalt des CLKOUT-Signals gemäß dem Inhalt des CLKIN-Signals zu ändern, wenn das TEST-Signal gleich 0 ist, anstelle immer X als das CLKOUT-Signal auszugeben.
  • 7 ist ein schematisches Diagramm, das ein Beispiel für die logische Schaltung zeigt, die die Makrozellendaten gemäß dem vierten Ausführungsbeispiel bildet. Wie in 7 gezeigt ist, sind die Makrozellendaten nach dem vierten Ausführungsbeispiel mit UND-Schaltungen 21, 23, 24, einer NOT-Schaltung 22 und einer Auswahlvorrichtung 25 wie die Makrozellendaten nach dem dritten Ausführungsbeispiel ausgestattet. Zusätzlich sind die Makrozellendaten nach dem vierten Ausführungsbeispiel weiterhin mit einer ODER-Schaltung 26 und einer UND-Schaltung 27 ausgestattet.
  • Die ODER-Schaltung 2 ist so angeordnet, dass sie Eingangssignale empfängt, d.h., ein Ausgangssignal von der UND-Schaltung 23 und ein Ausgangssignal von der UND-Schaltung 27. Die UND-Schaltung 27 ist so angeordnet, dass sie Eingangssignale empfängt, d.h., ein Ausgangssignal der UND-Schaltung 24 und ein Ausgangssignal der ODER-Schaltung 26, Weiterhin ist bei dem vierten Ausführungsbeispiel die Auswahlvorrichtung 25 betätigbar, um einen Auswahlvorgang bei Eingangssignalen auf der Grundlage eines Ausgangssignals der UND-Schaltung 27 durchzuführen.
  • Als nächstes wird die Beziehung zwischen dem in die Makrozellendaten eingegebenen CLKIN-Signal und dem aus den Makrozellendaten ausgegebenen CLKOUT-Signal nach dem vierten Ausführungsbeispiel unter Verwendung der in 7 gezeigten logischen Schaltung erläutert. Es ist festzustellen, dass das bei dem vierten Ausführungsbeispiel ausgegebene CLK DAT-Signal denselben Inhalt wie sein Gegenstück bei dem dritten Ausführungsbeispiel hat, und daher wird die Erläuterung hier weggelassen. Zusätzlich hat das CLKOUT-Signal bei der logischen Verifizierung (d.h., in dem Fall, in welchem das TEST-Signal gleich 1 ist) ebenfalls denselben Inhalt wie sein Gegenstück bei dem dritten Ausführungsbeispiel, und daher ist die folgende Erläuterung beschränkt auf den Inhalt des CLKOUT-Signals für den Fall, dass das TEST-Signal gleich 0 ist.
  • Wenn ein Impulssignal als ein CLKIN-Signal eingegeben wird, ist aufgrund des Impulsanstiegs der Wert des CLKIN-Signals gleich 1. Wenn der Wert des CLKIN-Signals gleich 1 wird, ist der Wert des Ausgangssignals der UND-Schaltung 23 ebenfalls 1, und somit hat zumindest ein in die ODER-Schaltung 26 eingegebenes Signal den Wert 1. Demgemäß ist der Wert eines von der ODER-Schaltung 26 ausgegebenen Signals gleich 1, und der wert eines Ausgangssignals der UND-Schaltung 24 ist ebenfalls 1, wenn der Wert des TEST-Signals gleich 0 ist. Als eine Folge ist der Wert eines von der UND-Schaltung 27 ausgegebenen Signals gleich 1. Da ein derartiges Signal in die Auswahlvorrichtung 25 eingegeben wird, ergibt sich der Inhalt des CLKOUT-Signals zu X (unbeachtlich).
  • Auch setzen, wenn der Impuls abfällt, d.h., wenn der Wert des CLKIN-Signals sich von 1 in 0 ändert, die Makrozellendaten nach dem vierten Ausführungsbeispiel die Ausgabe von X (unbeachtlich) fort. Das heißt, unmittelbar bevor der Impuls abfällt, ist der Wert des von der UND-Schaltung 27 ausgegebenen Signals gemäß dem vorbeschriebenen Mechanismus gleich 1. Zusätzlich ist der Ausgang der UND-Schaltung 27 nicht nur mit der Auswahlvorrichtung 25 verbunden, sondern auch mit einer Eingangsseite der ODER-Schaltung 26, wie in 7 gezeigt ist. Folglich empfängt die ODER-Schaltung 26 die Eingabe eines von der UND-Schaltung 27 ausgegebenen Signals, d.h., eines Signals, dessen Wert gleich 1 ist. Demgemäß bleibt der Wert eines von der ODER-Schaltung 26 ausgegebenen Signals bei 1 ohne Änderung, selbst wenn die andere Eingangsseite der ODER-Schaltung 26 0 empfängt aufgrund der Änderung des Werts des CLKIN-Signals in 0. Als eine Folge ist der Wert eines in die Auswahlvorrichtung 25 ausgegebenen Signals gleich 1, wodurch der Inhalt des CLKOUT-Signals als X (unbeachtlich) aufrechterhalten wird. Auf diese Weise ist, wenn der Wert des TEST-Signals in der in 7 gezeigten logischen Schaltung gleich 0 ist, wenn ein Signal, das sich wiederholt zwischen 1 und 0 ändert (d.h., ein Impulssignal) als das CLKIN-Signal eingegeben wird, der Inhalt des auszugebenden CLKOUT-Signals immer gleich X (unbeachtlich).
  • Wenn andererseits der Wert des CLKIN-Signals immer gleich 0 wird, ist der Inhalt des CLKOUT-Signals immer der Wert des CLKIN-Signals selbst. Das heißt, durch Einstellen des Vorgabewerts des Ausgangssignals der UND-Schaltung 27 auf 0 wird jedes in die ODER-Schaltung 26 eingegebene Signal gleich 0. Dies ergibt sich daraus, dass das von der ODER-Schaltung 26 ausgegebene Signal auch den Wert 0 hat, und demgemäß hat das von der UND-Schaltung 27 ausgegebene Signal den Wert 0. Zusammengefasst, wenn das TEST-Signal den Wert 0 annimmt, setzen die Makrozellendaten nach dem vierten Ausführungsbeispiel nicht gleichermaßen den Inhalt des CLKOUT-Signals, das ein Ausgangssignal ist, auf X (unbeachtlich), sondern geben statt dessen den Wert des CLKIN-Signals als den Wert des CLKOUT-Signals aus unter der Bedingung, dass das CLKIN-Signal den Wert 0 aufrechterhält.
  • Als nächstes werden die Vorteile der Makrozellendaten nach dem vierten Ausführungsbeispiel beschrieben. Bei dem dritten Ausführungsbeispiel wird, wenn das TEST-Signal den Wert 0 annimmt, der Inhalt des CLOUT-Signals, das ein Ausgangssignal von den Makrozellendaten ist, gleichermaßen als X (unbeachtlich) gesetzt, da das Ergebnis der logischen Verifizierung oder dergleichen unbestimmt wird, wenn dieselbe Verarbeitung wie in dem Fall, in welchem das TEST-Signal den Wert 1 annimmt, durchgeführt wird. Jedoch tritt eine tatsächliche Unbestimmtheit auf von der Zeit an, zu der das CLKIN-Signal sich ändert, und kein Problem wird in anderen Fällen bewirkt, dass der Zeitverzögerung zuschreibbar ist. Angesichts dessen ist das vierte Ausführungsbeispiel so ausgebildet, dass, wenn das CLKIN-Signal den Wert 0 aufrechterhält, der wert des CLKIN-Signals als der Wert des CLKOUT-Signals ausgegeben wird, selbst wenn das TEST-Signal den Wert 0 annimmt. Dies vermeidet eine der logischen Verifizierung inhärente Schwierigkeit und realisiert Makrozellendaten, die die Funktion der tatsächlichen variablen Verzögerungsschaltung getreu wiedergeben.
  • Es ist festzustellen, dass die Makrozellendaten gemäß dem vierten Ausführungsbeispiel nicht als auf die in 7 gezeigte logische Konfiguration beschränkt anzusehen sind, so wie bei dem dritten Ausführungsbeispiel. Das heißt, die Makrozellendaten gemäß dem vierten Ausführungsbeispiel können eine logische Spezifizierung gemäß einer logischen Schaltung, die eine andere als die in 7 gezeigte logische Schaltung ist, haben, solange eine logische Spezifizierung definiert wird, die X (unbeachtlich) als das CLKOUT-Signal ausgegeben wird, wenn das TEST-Signal gleich 0 ist (d.h. wenn das CLKIN-Signal, das als das Eingangssignal unter einer Bedingung funktioniert, dass die Schaltung zum Zuweisen einer variablen Verzögerung ausgewählt ist, ein Impulssignal ist), und ebenfalls wie ein Signal gleich dem CLKIN-Signal als das CLKOUT-Signal ausgegeben wird, wenn das CLKIN-Signal als der Wert 0 aufrechterhalten wird.
  • Darüber hinaus haben das dritte Ausführungsbeispiel und das vierte Ausführungsbeispiel eine derartige logische Spezifizierung, dass, wenn der Wert des TEST-Signals gleich 1 ist (bei dem vierten Ausführungsbeispiel schließt dies den Fall ein, in welchem der Wert des TEST-Signals gleich 0 ist und der Wert des CLKIN-Signals als 0 aufrechterhalten wird) der Wert des CLKOUT-Signals gleich dem Wert des CLKIN-Signals ist.
  • Jedoch ist es nicht erforderlich, sich auf eine derartige Konfiguration zu beschränken. Konkret kann der Wert des Ausgangssignals mittels entweder einer positiven Logik oder einer negativen Logik eines Eingangssignals realisiert werden. Angesichts dessen ist es auch möglich, das CLKOUT-Signal so zu setzen, dass es einen Wert hat, der umgekehrt zu dem CLKIN-Signal ist, sowohl bei dem dritten als auch dem vierten Ausführungsbeispiel.
  • (Fünftes Ausführungsbeispiel)
  • Als nächstes wird eine elektronische Vorrichtung nach dem fünften Ausführungsbeispiel beschrieben. Die elektronische Vorrichtung nach dem fünften Ausführungsbeispiel ist eine integrierte Schaltung, die mit einer variablen Verzögerungsschaltung ausgestattet ist, die die bei dem ersten Ausführungsbeispiel beschriebene Funktion hat.
  • 8 illustriert eine Konfiguration der elektronischen Vorrichtung nach dem vorliegenden Ausführungsbeispiel. Die elektronische Vorrichtung nach dem vorliegenden Ausführungsbeispiel enthält einen Eingangsanschluss 1, eine Schaltung 2 zum Zuweisen einer variablen Verzögerung, eine Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung, eine Auswahlvorrichtung 4 und einen Ausgangsanschluss 5, die in der in 1 gezeigten variablen Verzögerungsschaltung enthalten sind. Die elektronische Vorrichtung nach dem vorliegenden Ausführungsbeispiel enthält weiterhin eine eingangsseitige elektronische Schaltung 31, eine ausgangsseitige elektronische Schaltung 32, ein Prüfregister 33 und einen Prüfmodus-Eingangsanschluss 34.
  • Die eingangsseitige elektronische Schaltung 31 gibt ein elektrisches Signal von einer in ihr enthaltenen Vorrichtung aus. Das von der eingangsseitigen elektronischen Schaltung 31 ausgegebene elektrische Signal wird als ein Eingangssignal in die variable Verzögerungsschaltung an dem Eingangsanschluss 1 eingegeben. Die ausgangsseitige elektronische Schaltung 32 empfängt die Eingabe eines an dem Ausgangsanschluss 5 ausgegebenen Signals in eine in ihr enthaltene Vorrichtung. Mit anderen Worten, die ausgangsseitige elektronische Schaltung 32 empfängt die Eingabe eines Signals, das durch die variable Verzögerungsschaltung verzögert wurde.
  • Ein Operationsmodus der elektronischen Vorrichtung wird in dem Prüfregister 33 gesetzt. Konkret wird entweder ein tatsächlicher Operationsmodus zum tatsächlichen Betreiben der elektronischen Vorrichtung oder ein Prüfmodus, in welchem die elektronische Vorrichtung entweder der logischen Verifizierung mit niedriger Geschwindigkeit oder der Prüfung mit niedriger Geschwindigkeit unterzogen wird, als der Operationsmodus gesetzt. Der in dem Prüfregister 33 gesetzte Operationsmodus wird entsprechend einem über den Prüfmodus-Eingangsanschluss 34 von außen eingegebenes Prüfmodussignal geändert.
  • Die Auswahlvorrichtung 4 wählt entweder die Schaltung 2 zum Zuweisen einer variablen Verzögerung oder die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung gemäß dem in dem Prüfregister 33 gesetzten Modus aus. Weiterhin wählt die Auswahlvorrichtung 4 die Zeitverzögerung aus, wenn die Schaltung 2 zum Zuweisen einer variablen Verzögerung ausgewählt ist.
  • Konkret wählt, wenn der tatsächliche Operationsmodus im Prüfregister 33 gesetzt ist, die Auswahlvorrichtung 4, die Schaltung 2 zum Zuweisen einer variablen Verzögerung aus, die zur Veränderung der Zeitverzögerung betätigbar ist, und stellt die durch die Schaltung 2 zum Zuweise einer variablen Verzögerung verwendete Zeitverzögerung auf eine geeignete Zeit ein, die in Übereinstimmung mit den Charakteristiken der elektronischen Vorrichtung ist. Als ein Beispiel stellt die Auswahlvorrichtung 4 die Zeitverzögerung ein, die dem in die ausgangsseitige elektronische Schaltung 32 eingegebenen Signal ermöglicht, mit dem von einer anderen elektronischen Schaltung ausgegebenen Signal synchronisiert zu werden. Indem der Auswahlvorrichtung 4 ermöglicht wird, die Schaltung 2 zum Zuweisen einer variablen Verzögerung und die darin verwendeten Zeitverzögerung auszuwählen, ist die elektronische Vorrichtung nach dem vorliegenden Ausführungsbeispiel in der Lage, einem von der eingangsseitigen elektronischen Schaltung 31 ausgegebenen elektrischen Signal eine zweckmäßige Verzögerung zuzuweisen und das elektrische Signal, dem die Verzögerung zugewiesen wurde, in die ausgangsseitige elektronische Schaltung 32 einzugeben.
  • Zusätzlich wählt die Auswahlvorrichtung 4 die Schaltung 3 zum Zuweisen der Verifizierungsverzögerung, die eine feste Zeitverzögerung zuweist, für den Fall aus, dass ein Prüfmodus in dem Prüfregister 33 gesetzt wurde. Die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung ist ein Beispiel für eine Schaltung zum Zuweisen einer Operationsverzögerung mit niedriger Geschwindigkeit nach der vorliegenden Erfindung. Wenn die Auswahlvorrichtung 4 die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung auswählt, liefert die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung ein Eingangssignal, das um eine vorbestimmte feste Zeitverzögerung verzögert wurde, zu der ausgangsseitigen elektronischen Schaltung 32. Demgemäß kann die elektronische Vorrichtung, wenn sie der logischen Verifizierung mit niedriger Geschwindigkeit oder einer Prüfung mit niedriger Geschwindigkeit unterzogen wird, zu einem optimalen Zeitpunkt geprüft werden und derartige Probleme wie die Beurteilung eines fehlerfreien Gegenstands als fehlerhaft werden verhindert.
  • Es ist festzustellen, dass die eingangsseitige elektronische Schaltung 31 in der elektronischen Vorrichtung nach dem vorliegenden Ausführungsbeispiel oder außerhalb der elektronischen Vorrichtung installiert sein kann. Wenn die eingangsseitige elektronische Schaltung 31 außerhalb installiert ist, wird ein Eingangssignal von einem äußeren Eingangsanschluss der eingangsseitigen elektronischen Schaltung 31 zu dem Eingangsanschluss 1 eingegeben.
  • Zusätzlich wird ein von dem Prüfmodus-Eingangsanschluss 34 eingegebenes Prüfmodussignal direkt in die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung eingegeben, und wenn sie das Prüfmodus-Eingangssignal empfängt, kann die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung ein Eingangssignal, dem eine voreingestellte feste Zeitverzögerung zugewiesen wurde, zu der ausgangsseitigen elektronischen Vorrichtung 32 liefern.
  • Weiterhin kann während des Prüfmodus die elektronische Vorrichtung nach dem vorliegenden Ausführungsbeispiel direkt ein Signal, dem durch die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung eine Verzögerung zugewiesen wurde, in die ausgangsseitige elektronische Schaltung 32 eingehen, ohne dass es durch die Schaltung 2 zum Zuweisen einer variablen Verzögerung hindurchgegangen ist oder sie kann alternativ ein Eingangssignal in die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung eingeben, nachdem es vorher durch die Schaltung 2 zum Zuweisen einer variablen Verzögerung hindurchgegangen ist.
  • Zusätzlich kann die elektronische Vorrichtung nach dem vorliegenden Ausführungsbeispiel, wenn ein Modus zum einfachen Verlängern der Zeitverzögerung gesetzt ist, ein Eingangssignal um eine feste Zeitverzögerung verzögern, indem die Schaltung 3 zum Zuweisen einer Verifizierungsverzögerung ausgewählt wird.
  • Zusammenfassung:
  • Es ist eine variable Verzögerungsschaltung vorgesehen, die in eine integrierte Schaltung zu implementieren ist, wobei die variable Verzögerungsschaltung enthält: eine Schaltung (2) zum Zuweisen einer variablen Verzögerung, die einem Eingangssignal bei einer tatsächlichen Operation der integrierten Schaltung eine variable Zeitverzögerung zuweist, welche variable Zeitverzögerung innerhalb eines vorbestimmten Bereichs gemäß einer auf einem Implementierungspegel inhärenten Zeitverzögerung verändert wird; und eine Schaltung (3) zum Zuweisen einer Verifizierungsverzögerung, die dem Eingangssignal bei einer logischen Verifizierung mit niedriger Geschwindigkeit und/oder einer Auswahlprüfung für die integrierte Schaltung mit niedriger Geschwindigkeit eine vorbestimmte feste Zeitverzögerung zuweist. Beispielsweise ist die durch die Schaltung zum Zuweisen einer Verifizierungsverzögerung zugewiesene Zeitverzögerung länger als ein maximaler Wert, der durch die Schaltung zum Zuweisen einer variablen Verzögerung zugewiesenen Zeitverzögerung.

Claims (17)

  1. Variable Verzögerungsschaltung, die in einer integrierten Schaltung zu implementieren ist, welche variable Verzögerungsschaltung aufweist: eine Schaltung zum Zuweisen einer variablen Verzögerung, die einem Eingangssignal bei einer tatsächlichen Operation der integrierten Schaltung eine variable Zeitverzögerung zuweist, welche variable Zeitverzögerung innerhalb eines vorbestimmten Bereichs gemäß einer auf einem Implementierungspegel inhärenten Zeitverzögerung verändert wird; und eine Schaltung zum Zuweisen einer Verifizierungsverzögerung, die dem Eingangssignal bei einer logischen Verifizierung mit niedriger Geschwindigkeit und/oder einer Auswahlprüfung der integrierten Schaltung mit niedriger Geschwindigkeit eine vorbestimmte feste Zeitverzögerung zuweist.
  2. Variable Verzögerungsschaltung nach Anspruch 1, bei der die durch die Schaltung zum Zuweisen einer Verifizierungsverzögerung zugewiesene Zeitverzögerung entweder größer als ein maximaler Wert der durch die Schaltung zum Zuweisen einer variablen Verzögerung zugewiesenen Zeitverzögerung oder kleiner als ein minimaler Wert, der durch die Schaltung zum Zuweisen einer Verzögerung zugewiesenen Zeitverzögerung ist.
  3. Variable Verzögerungsschaltung nach Anspruch 1 oder Anspruch 2, welche weiterhin aufweist: eine Auswahlvorrichtung, die bei der tatsächlichen Operation die Schaltung zum Zuweisen einer variablen Verzögerung auswählt und bei der logischen Verifizierung mit niedriger Geschwindigkeit und/oder der Auswahlprüfung mit niedriger Geschwindigkeit die Schaltung zum Zuweisen einer Verifizierungsverzögerung auswählt.
  4. Variable Verzögerungsschaltung nach einem der Ansprüche 1 bis 3, welche weiterhin aufweist: eine Ausgangssignal-Erfassungsschaltung, die die Anwesenheit oder Abwesenheit eines über die Schaltung zum Zuweisen einer variablen Verzögerung und die Schaltung zum Zuweisen einer Verifizierungsverzögerung ausgegebenen Signals erfasst.
  5. Makrozellendaten, die zum Entwerfen einer integrierten Schaltung verwendet werden und eine Zeitverzögerungsfunktion von Vorrichtungsdaten entsprechend der integrierten Schaltung definieren, welche Makrozellendaten aufweisen: Schaltungsdaten zum Zuweisen einer variablen Verzögerung, die eine Funktion des Zuweisens einer variablen Zeitverzögerung zu einem Eingangssignal definieren, indem sie bei einer tatsächlichen Operation der integrierten Schaltung ausgewählt werden, wobei die variable Zeitverzögerung innerhalb eines vorbestimmten Bereichs gemäß einer auf einem Implementierungspegel inhärenten Zeitverzögerung verändert werden; und Schaltungsdaten zum Zuweisen einer Verifizierungsverzögerung, die eine Funktion des Zuweisens einer vorbestimmten festen Zeitverzögerung zu dem Eingangssignal definieren, indem sie in einer logischen Verifizierungsoperation der integrierten Schaltung ausgewählt werden.
  6. Makrozellendaten nach Anspruch 5, bei denen die Makrozellendaten eine logische Spezifizierung definieren, bei der, wenn die Schaltungsdaten zum Zuweisen der variablen Verzögerung ausgewählt sind, ein Ausgangssignalwert für andere Makrozellendaten, die mit den Makrozellendaten verbunden sind, als undefiniert bestimmt ist, und wenn die Schaltungsdaten zum Zuweisen der Verifizierungsverzögerung ausgewählt sind, ein Ausgangssignalwert für die anderen Makrozellendaten, die mit den Makrozellendaten verbunden sind, als ein Wert gleich dem Eingangssignal oder dem umgekehrten Wert des Eingangssignals bestimmt ist.
  7. Makrozellendaten nach Anspruch 5, bei denen die Makrozellendaten eine logische Spezifizierung definieren, bei der, wenn die Schaltungsdaten zum Zuweisen einer variablen Verzögerung ausgewählt sind und das Eingangssignal ein Impulssignal ist, das Werte sowohl der positiven Logik als auch der negativen Logik annimmt, ein Ausgangssignalwert für andere Makrozellendaten, die mit den Makrozellendaten verbunden sind, als undefiniert bestimmt ist, und wenn die Schaltungsdaten zum Zuweisen einer Verifizierungsverzögerung ausgewählt sind oder wenn die Schaltungsdaten zum Zuweisen einer variablen Verzögerung ausgewählt sind und das Eingangssignal als ein bestimmter Wert aufrechterhalten wird, ein Ausgangssignalwert für die anderen Makrozellendaten, die mit den Makrozellendaten verbunden sind, als ein Wert gleich dem Eingangssignal oder ein umgekehrter Wert des Eingangssignals bestimmt ist.
  8. Makrozellendaten nach einem der Ansprüche 5 bis 7, welche weiterhin aufweisen: Auswahlschaltungsdaten, die bei der Verarbeitung des Eingangssignals eine Funktion des Auswählens entweder der Schaltungsdaten zum Zuweisen einer variablen Verzögerung oder der Schaltungsdaten zum Zuweisen einer Verifizierungsverzögerung definieren.
  9. Makrozellendaten nach einem der Ansprüche 5 bis 8, welche weiterhin aufweisen: Schaltungsdaten zur Ausgangssignalerfassung, die eine Funktion des Erfassens der Anwesenheit oder Abwesenheit eines Signals, das als ein Ergebnis der Auswahl der Schaltungsdaten zum Zuweisen einer variablen Verzögerung und der Schaltungsdaten zum Zuweisen einer Verifizierungsverzögerung ausgegeben wurde, definieren.
  10. Makrozellendaten nach Anspruch 9, bei denen die Makrozellendaten eine logische Spezifizierung definieren, bei der, selbst wenn entweder die Schaltungsdaten zum Zuweisen einer variablen Verzögerung oder die Schaltungsdaten zum Zuweisen einer Verifizierungsverzögerung ausgewählt sind, ein Ausgangssignalwert für die Signalerfassungs-Schaltungsdaten bestimmt ist als ein wert gleich dem Eingangssignal oder dem umgekehrten Wert des Eingangssignals.
  11. Logisches Verifizierungsverfahren, das für Vorrichtungsdaten enthaltend Schaltungsdaten, die sowohl eine Funktion des Zuweisens einer innerhalb eines vorbestimmten Bereichs gemäß einer auf einem Implementierungspegel inhärenten Zeitverzögerung veränderten variablen Zeitverzögerung zu einem Eingangssignal als auch eine Funktion des Zuweisens einer vorbestimmten festen Zeitverzögerung zu dem Eingangssignal definieren, verwendet wird, welches logische Verifizierungsverfahren aufweist: einen Funktionsauswahlschritt zum Auswählen einer Funktion des Zuweisens der vorbestimmten festen Zeitverzögerung in den Schaltungsdaten; und einen Verifizierungsschritt zum Durchführen einer logischen Verifizierung unter Verwendung der in dem Funktionsauswahlschritt ausgewählten Funktion.
  12. Prüfverfahren zum Durchführen einer Auswahl und/oder logischen Verifizierung für eine integrierte Schaltung mit einer variablen Verzögerungsschaltung, welche variable Verzögerungsschaltung enthält: eine Schaltung zum Zuweisen einer variablen Verzögerung, die einem Eingangssignal eine variable Zeitverzögerung, die innerhalb eines vorbestimmten Bereichs gemäß einer auf einem Implementierungspegel inhärenten Zeitverzögerung verändert wird, zuweist; und eine Schaltung zum Zuweisen einer Verifizierungsverzögerung, die dem Eingangssignal eine vorbestimmte feste Zeitverzögerung zuweist, welches Prüfverfahren aufweist: einen Auswahlschritt zum Auswählen der Schaltung zum Zuweisen einer Verifizierungsverzögerung in der variablen Verzögerungsschaltung; und einen Prüfschritt zum Durchführen der Auswahl oder der logischen Verifizierung, während ein elektrisches Signal mit geringerer Geschwindigkeit als bei einer tatsächlichen Operation verwendet wird und während das zu der variablen Verzögerungsschaltung gerichtete Eingangssignal durch die Schaltung zum Zuweisen einer Verifizierungsverzögerung um die vorbestimmte feste Zeitverzögerung verzögert wird.
  13. Elektronische Vorrichtung mit einer elektronischen Schaltung, welche elektronische Vorrichtung aufweist: eine Schaltung zum Zuweisen einer variablen Verzögerung, die bei einer tatsächlichen Operation der elektronischen Vorrichtung ein Eingangssignal zu einer zweiten Vorrichtung innerhalb der elektronischen Schaltung ausgibt, in dem es um eine erste Zeitverzögerung verzögert wird, die gemäß den Charakteristiken der elektronischen Vorrichtung verändert wird, wobei das Eingangssignal entweder von einem äußeren Eingangsanschluss der elektronischen Vorrichtung oder von einer ersten Vorrichtung innerhalb der elektronischen Schaltung eingegeben wurde; und eine Schaltung zum Zuweisen einer Verzögerung für eine Operation mit niedriger Geschwindigkeit, die bei einer Operation der elektronischen Vorrichtung mit niedriger Geschwindigkeit das Eingangssignal zu der zweiten Vorrichtung innerhalb der elektronischen Schaltung ausgibt, indem es um eine voreingestellte zweite Zeitverzögerung verzögert wird.
  14. Elektronische Vorrichtung nach Anspruch 13, bei der die Schaltung zum Zuweisen einer Verzögerung für eine Operation mit niedriger Geschwindigkeit das Eingangssignal um die zweite Zeitverzögerung in dem Fall einer logischen Verifizierung mit niedriger Geschwindigkeit oder einer Prüfung der elektronischen Vorrichtung mit niedriger Geschwindigkeit verzögert.
  15. Elektronische Vorrichtung nach Anspruch 14, welche weiterhin aufweist: einen Prüfmodus-Eingangsanschluss, der ein Prüfmodussignal zum Bezeichnen der logischen Verifizierung mit niedriger Geschwindigkeit oder der Prüfung mit niedriger Geschwindigkeit mit Bezug auf die elektronische Vorrichtung aufnimmt, wobei die Schaltung zum Zuweisen einer Verzögerung für eine Operation mit niedriger Geschwindigkeit das Eingangssignal zu der zweiten Vorrichtung ausgibt, indem es um die zweite Zeitverzögerung verzögert wird, wenn das Prüfmodussignal von dem Prüfmodus-Eingangsanschluss eingegeben wurde.
  16. Elektronische Vorrichtung nach Anspruch 14, welche weiterhin aufweist: ein Prüfregister, das einen Prüfmodus setzt, in welchem die elektronische Vorrichtung der logischen Verifizierung mit niedriger Geschwindigkeit oder der Prüfung mit niedriger Geschwindigkeit unterzogen wird, wobei die Schaltung zum Zuweisen einer Verzögerung für eine Operation mit niedriger Geschwindigkeit das Eingangssignal zu der zweiten Vorrichtung ausgibt, indem es um die zweite Zeitverzögerung verzögert wird, wenn der Prüfmodus in dem Prüfregister gesetzt wurde.
  17. Elektronische Vorrichtung nach Anspruch 13, bei der die Verzögerungsschaltung für eine Operation mit niedriger Geschwindigkeit das Eingangssignal bei der Operation der elektronischen Vorrichtung mit niedriger Geschwindigkeit um eine feste Zeitverzögerung verzögert.
DE112005002118T 2004-08-30 2005-08-26 Variable Verzögerungsschaltung, Makrozellendaten, logisches Verifizierungsverfahren, Prüfverfahren und elektronische Vorrichtung Withdrawn DE112005002118T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004250058 2004-08-30
JP2004-250058 2004-08-30
PCT/JP2005/015558 WO2006025285A1 (ja) 2004-08-30 2005-08-26 可変遅延回路、マクロセルデータ、論理検証方法、試験方法および電子デバイス

Publications (1)

Publication Number Publication Date
DE112005002118T5 true DE112005002118T5 (de) 2007-08-02

Family

ID=35999939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005002118T Withdrawn DE112005002118T5 (de) 2004-08-30 2005-08-26 Variable Verzögerungsschaltung, Makrozellendaten, logisches Verifizierungsverfahren, Prüfverfahren und elektronische Vorrichtung

Country Status (6)

Country Link
US (1) US7694255B2 (de)
JP (1) JPWO2006025285A1 (de)
KR (1) KR101220137B1 (de)
DE (1) DE112005002118T5 (de)
TW (1) TWI379381B (de)
WO (1) WO2006025285A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8065102B2 (en) * 2008-08-28 2011-11-22 Advantest Corporation Pulse width measurement circuit
CN105654992B (zh) * 2016-01-15 2018-10-26 上海华虹宏力半导体制造有限公司 Sram的ip地址建立时间的测量电路和方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084104B2 (ja) * 1987-01-16 1996-01-17 株式会社東芝 半導体集積回路装置の試験方法
JPH0479516A (ja) * 1990-07-19 1992-03-12 Mitsubishi Electric Corp 集積回路装置における遅延回路
JPH05191233A (ja) * 1992-01-13 1993-07-30 Toshiba Corp 遅延素子
JPH0613857A (ja) * 1992-06-25 1994-01-21 Fujitsu Ltd ディレイ調整回路
JPH06291604A (ja) * 1993-04-06 1994-10-18 Olympus Optical Co Ltd 可変遅延回路
JP3378667B2 (ja) * 1994-08-10 2003-02-17 株式会社アドバンテスト 周期クロックの可変遅延回路
JPH10135801A (ja) * 1996-10-30 1998-05-22 Rhythm Watch Co Ltd 遅延回路及び信号遅延用集積回路
JP3672061B2 (ja) * 1997-01-30 2005-07-13 三菱電機株式会社 半導体装置
JPH10283388A (ja) 1997-04-08 1998-10-23 Mitsubishi Electric Corp 論理検証装置
JPH11298306A (ja) * 1998-04-16 1999-10-29 Nec Corp 半導体装置および遅延設定方法
JP3733389B2 (ja) * 1999-02-08 2006-01-11 富士通株式会社 半導体集積回路装置及びそのテスト方法
JP2002100966A (ja) * 2000-09-22 2002-04-05 Advantest Corp 調整装置及び試験装置
US7296246B1 (en) * 2003-11-05 2007-11-13 Cadence Design Systems, Inc. Multi-domain clock skew scheduling
EP1696564A1 (de) * 2003-11-20 2006-08-30 Advantest Corporation Schaltung mit variabler verzögerung
US7158443B2 (en) * 2005-06-01 2007-01-02 Micron Technology, Inc. Delay-lock loop and method adapting itself to operate over a wide frequency range

Also Published As

Publication number Publication date
KR20070058536A (ko) 2007-06-08
WO2006025285A1 (ja) 2006-03-09
TW200627588A (en) 2006-08-01
TWI379381B (en) 2012-12-11
KR101220137B1 (ko) 2013-01-11
JPWO2006025285A1 (ja) 2008-05-08
US20070226670A1 (en) 2007-09-27
US7694255B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
DE3709032C2 (de)
DE10045568B4 (de) Ereignisgestütztes Halbleiterprüfsystem
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE69030528T2 (de) Verfahren und Anordnung zum Testen von Schaltungsplatten
DE19915398B4 (de) Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät
DE69126848T2 (de) Integrierte Halbleiterschaltung
DE602005002931T2 (de) Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal
DE3888301T2 (de) Digitalschaltungsprüfgerät.
DE112005001517B4 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE2555435A1 (de) Monolithische hochintegrierte halbleiterschaltung
DE3788586T2 (de) Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung.
DE3106727A1 (de) "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise"
DE2349607C2 (de) Verfahren zur Prüfung der Schaltgeschwindigkeit von integrierten Schaltkreiselementen
DE10315248A1 (de) Eingebaute Selbsttestschaltung
DE10339940A1 (de) System und Verfahren zum heterogenen Mehrstellentesten
DE3702408A1 (de) Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung
DE3428580C2 (de)
DE19807237C2 (de) Halbleiterbauelement-Testgerät
DE102006011706B4 (de) Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren
DE10052211A1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE2615787A1 (de) Schaltungsanordnung zur pruefung der wechselstromeigenschaften von monolithisch integrierten halbleiterschaltungen
DE3686989T2 (de) Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips.
DE3817143C2 (de)
DE112005002118T5 (de) Variable Verzögerungsschaltung, Makrozellendaten, logisches Verifizierungsverfahren, Prüfverfahren und elektronische Vorrichtung
DE602004007349T2 (de) Vorrichtung zur Bestimmung der Zugriffszeit und/oder der minimalen Zykluszeit eines Speichers

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120301