KR20070058536A - 가변 지연 회로, 매크로 셀 데이터, 논리 검증 방법, 시험방법 및 전자 디바이스 - Google Patents

가변 지연 회로, 매크로 셀 데이터, 논리 검증 방법, 시험방법 및 전자 디바이스 Download PDF

Info

Publication number
KR20070058536A
KR20070058536A KR1020077006993A KR20077006993A KR20070058536A KR 20070058536 A KR20070058536 A KR 20070058536A KR 1020077006993 A KR1020077006993 A KR 1020077006993A KR 20077006993 A KR20077006993 A KR 20077006993A KR 20070058536 A KR20070058536 A KR 20070058536A
Authority
KR
South Korea
Prior art keywords
delay
circuit
signal
verification
variable delay
Prior art date
Application number
KR1020077006993A
Other languages
English (en)
Other versions
KR101220137B1 (ko
Inventor
카즈히로 야마모토
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20070058536A publication Critical patent/KR20070058536A/ko
Application granted granted Critical
Publication of KR101220137B1 publication Critical patent/KR101220137B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pulse Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

집적 회로에 탑재되는 가변 지연 회로에 있어서, 상기 집적 회로의 실제 동작시에, 입력 신호에 대해서, 실장(實裝) 레벨에서 발생하는 시간 지연에 대응하여 소정의 범위에서 가변인 지연 시간을 부여하는 가변 지연 부여 수단과, 상기 집적 회로의 저속 논리 검증 및/또는 저속 선별 시험시에, 입력 신호에 대해, 소정의 값으로 고정된 지연 시간을 부여하는 검증용 지연 부여 수단을 포함하는 가변 지연 회로를 제공한다. 예를 들면, 검증용 지연 부여 수단은, 가변 지연 부여 수단에 의해서 부여되는 지연 시간의 최대값보다 큰 지연 시간을 부여한다.
집적 회로, 지연, 논리 검증, 가변 지연 회로, 저속 검사, 매크로 셀 데이터

Description

가변 지연 회로, 매크로 셀 데이터, 논리 검증 방법, 시험 방법 및 전자 디바이스 {VARIABLE DELAY CIRCUIT, MACRO CELL DATA, LOGIC VERIFYING METHOD, TESTING METHOD, AND ELECTRONIC DEVICE}
본 발명은, 집적 회로에 탑재되는 가변 지연 회로, 가변 지연 회로를 정의한 매크로 셀 데이터(macro cell data), 가변 지연 회로를 이용한 디바이스 데이터의 논리 검증 방법 및 가변 지연 회로를 이용한 전자 디바이스에 관한 것이다. 본 출원은, 아래의 일본 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입시키고, 본 출원의 기재의 일부로 한다.
특허출원 2004-250058 출원일 2004년 8월 30일
막대한 수의 트랜지스터 등의 회로 소자에 의해서 구성되는 집적 회로는, 모든 구체적인 회로 구조를 수작업으로 설계하는 것이 곤란하기 때문에, 현재로서는 컴퓨터 지원에 의한 설계 방법(CAD)가 채용되고 있다. 이러한 CAD를 이용한 개발 공정에서는, 결정한 사양에 기초해 소위 하드웨어 기술(記述) 언어를 이용하여 개 발 대상인 집적 회로의 기능에 대응하는 추상적인 회로 데이터를 정의하고, 정의한 회로 데이터에 기초하여 논리 합성 등을 행하여 논리 회로를 생성한 후, 칩(chip) 상에 탑재하는 구체적인 회로 구조를 결정하고 있다(예를 들면, 특허문헌 1 참조).
이러한 설계 공정을 거쳐 제조되는 집적 회로는, 제조 공정의 단계에 있어서 논리 레벨 및 실동작 레벨의 검증 동작이 행하여지는 것이 일반적이다. 예를 들면, 웨이퍼 레벨의 단계에 있어서, 저속 검사 장치에 의한 논리 검증을 행하여 불량품을 배제하고, 칩의 패키징이 종료한 단계에서 실동작의 검증을 행하고, 양품이라고 판정된 것만을 제품으로서 출하하고 있다.
그런데, 설계된 회로를 현실로 반도체 기판 상에 형성하는 단계에 있어서는 프로세스 편차 등에 기인하여, 설계한 회로 구조의 전기 특성을 완전히 재현하는 것은 용이하지 않고, 설계 회로와 실장 회로와의 사이에 특성의 차이가 발생하는 경우가 있다. 이러한 특성의 차이가 경미한 것이면 실제 사용에서 문제가 되지는 않지만, 예를 들면, 고속 동작하는 부분에 있어서는, 배선 길이의 편차 등에 의해서 생기는 지연 시간의 차이에 의해서 동작에 지장을 초래하는 경우도 있다.
이에 대해, 프로세스 편차 등에 기인한 지연 시간의 변동을 흡수하고, 설계대로의 특성을 실현하기 위해 가변의 지연 시간을 부여하는 가변 지연 회로를 편입시킨 집적 회로가 제안되고 있다. 이러한 가변 지연 회로를 이용하여 지연 시간을 조정함으로써, 프로세스 편차 등에 기인한 지연 시간의 변동을 흡수하고, 집적 회로의 수율(yield)의 향상을 실현하는 것이 가능하다.
특허문헌 1: 일본 특허출원공개 평10-283388호 공보
[발명이 해결하고자 하는 과제]
그러나, 종래의 가변 지연 회로를 편입한 집적 회로에서는, 저속 검사 장치에 의한 논리 검증을 행하는 것이 곤란하다는 문제가 있다. 이하, 이러한 문제에 관하여 설명한다.
도 9는, 종래의 가변 지연 회로를 이용한 회로 구성의 일 예에 관하여 도시하는 모식도이다. 도 9에 도시한 회로는, 가변 지연 회로 101, 플립플롭 회로 102, 103 및 지연 회로 104, 105에 의해서 구성되어 있다. 이러한 회로에 관하여 저속 검사 장치를 이용한 저속 검증을 행한 경우, 이하의 문제가 발생하게 된다.
종래의 가변 지연 회로는, 부여하는 지연 시간양이 가변인데 따라서 저속 검증을 할 때에도 지연 시간을 일정한 값으로 정할 수 없다. 그 때문에, 예를 들면 도 9에 도시한 회로 구성에 가변 지연 회로를 이용한 경우에는, 후단에 위치하는 플립플롭 회로 102에 입력되는 데이터를 보유하는데 필요한 보유 기간(hold time)이 충분히 주어지는지 아닌지 불명확하게 되어 버린다는 문제점이 존재한다. 따라서, 종래의 가변 지연 회로를 이용하여 도 9와 같은 회로 구조를 실현하는 경우에는, 플립플롭 회로 102 그 자체에 문제가 없고, 지연 시간을 조정한 후에 있어서의 가변 지연 회로를 이용한 경우에는 지장없이 동작함에도 불구하고, 저속 검증에 의해서 불량품이라고 판정되어 버리는 경우도 존재하게 되고, 검증의 정확도가 저하된다는 문제가 발생했다.
또한, 이러한 것은 설계 단계에 있어서의 논리 검증에서도 마찬가지여서, 종래의 가변 지연 회로를 편입시킨 집적 회로는, 통상의 논리 설계 환경에 적용하는 것이 곤란하고, 아날로그 검증에 필요한 공정 수가 대폭적으로 증가한다는 문제가 있다.
본 발명은, 상기에 비추어 이루어진 것이며, 기판 상에 형성된 집적 회로의 저속 검증에 대한 적용 및 집적 회로의 설계 단계에서의 논리 설계 환경에 대한 적용이 가능한 가변 지연 회로, 매크로 셀 데이터, 논리 검증 방법, 시험 방법 및 전자 디바이스를 실현하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
상기 과제를 해결하기 위해, 본 발명의 제1 형태에 있어서는, 집적 회로에 탑재되는 가변 지연 회로에 있어서, 상기 집적 회로의 실제 동작시에, 입력 신호에 대해서, 실장(實裝) 레벨에서 발생하는 시간 지연에 대응하여 소정의 범위에서 가변인 지연 시간을 부여하는 가변 지연 부여 수단과, 상기 집적 회로의 저속 논리 검증 및/또는 저속 선별 시험시에, 입력 신호에 대해, 소정의 값으로 고정된 지연 시간을 부여하는 검증용 지연 부여 수단을 포함하는 가변 지연 회로를 제공한다.
상기 검증용 지연 부여 수단은, 상기 가변 지연 부여 수단에 의해서 부여되는 지연 시간의 최대값보다 큰 지연 시간 또는 상기 가변 지연 부여 수단에 의해서 부여되는 지연 시간의 최소값보다 작은 지연 시간을 부여해도 좋다.
상기 가변 지연 회로는, 실제 동작시에 상기 가변 지연 부여 수단을 선택하고, 저속 논리 검증 및/또는 저속 선별 시험시에 상기 검증용 지연 부여 수단을 선택하는 선택 수단을 더 포함해도 좋다.
상기 가변 지연 회로는, 상기 가변 지연 부여 수단 및 상기 검증용 지연 부여 수단을 거쳐 출력된 신호의 유무를 검출하는 출력 신호 검출 수단을 더 포함해도 좋다.
본 발명의 제2 형태에 있어서는, 집적 회로의 설계시에 사용되고, 상기 집적 회로에 대응한 디바이스 데이터에 있어서의 시간 지연 기능을 정의한 매크로 샐 데이터에 있어서, 상기 집적 회로의 실제 동작시에 선택되고, 입력 신호에 대해서, 실장 레벨에서 발생하는 시간 지연에 대응하여, 소정의 범위에서 가변인 지연 시간을 부여하는 기능을 정의한 가변 지연 부여 회로 데이터와, 상기 집적 회로의 논리 검증 동작시에 선택되고, 입력 신호에 대해, 소정의 값으로 고정된 지연 시간을 부여하는 기능을 정의한 검증용 지연 부여 회로 데이터를 포함하는 매크로 셀 데이터를 제공한다.
상기 매크로 셀 데이터는, 논리 사양으로서, 상기 가변 지연 부여 회로 데이터가 선택된 경우에는, 당해 매크로 셀 데이터와 접속된 다른 매크로 셀 데이터에 대한 출력 신호 값을 부정(不定)으로 정하고, 상기 검증용 지연 부여 회로 데이터가 선택된 경우에는, 당해 매크로 셀 데이터와 접속된 다른 매크로 셀 데이터에 대한 출력 신호 값을 입력 신호와 같은 값 또는 입력 신호의 반전값으로 정해도 좋다.
상기 매크로 셀 데이터는, 논리 사양으로서, 상기 가변 지연 부여 회로 데이터가 선택된 경우에, 상기 입력 신호가 정(正)논리와 부(負)논리의 쌍방의 값을 취하는 펄스 신호인 경우에는, 당해 매크로 셀 데이터와 접속된 다른 매크로 셀 데이터에 대한 출력 신호 값을 부정으로 정하고, 상기 검증용 지연 부여 회로 데이터가 선택된 경우, 또는 상기 가변 지연 부여 회로 데이터가 선택되고 상기 입력 신호가 일정한 값으로 유지되는 경우에는, 당해 매크로 셀 데이터와 접속된 다른 매크로 셀 데이터에 대한 출력 신호의 값을 입력 신호와 같은 값 또는 입력 신호의 반전값으로 정해도 좋다.
상기 매크로 셀 데이터는, 입력 신호의 처리에 관하여 상기 가변 지연 부여 회로 데이터와 상기 검증용 지연 부여 회로 데이터의 어느 한쪽을 선택하는 기능을 정의한 선택 회로 데이터를 더 포함해도 좋다.
상기 매크로 셀 데이터는, 상기 가변 지연 부여 회로 데이터 및 상기 검증용 지연 부여 회로 데이터를 거쳐 출력된 신호의 유무를 검출하는 출력 신호 검출 회로 데이터를 더 포함해도 좋다.
상기 매크로 셀 데이터는, 논리 사양으로서, 상기 가변 지연 부여 회로 데이터 및 상기 검증용 지연 부여 회로 데이터 중 어느 것이 선택된 경우에도, 상기 신호 검출 회로 데이터에 대한 출력 신호 값이 입력 신호와 같은 값 또는 입력 신호의 반전값으로 정해도 좋다.
본 발명의 제3 형태에 있어서는, 입력 신호에 대해서, 실장 레벨에서 발생하는 시간 지연에 대응하여, 소정의 범위에서 가변인 지연 시간을 부여하는 기능 및 소정의 값으로 고정된 지연 시간을 부여하는 기능의 쌍방을 정의한 회로 데이터를 포함하는 디바이스 데이터의 논리 검증 방법에 있어서, 상기 회로 데이터에 있어서 소정의 값으로 고정된 지연 시간을 부여하는 기능을 선택하는 기능 선택 공정과, 상기 기능 선택 공정에 있어서 선택된 기능을 이용하여 논리 검증을 행하는 검증 공정을 포함하는 논리 검증 방법을 제공한다.
본 발명의 제4 형태에 있어서는, 입력 신호에 대해서, 실장 레벨에서 발생하는 시간 지연에 대응하여 소정의 범위에서 가변인 지연 시간을 부여하는 가변 지연 부여 수단 및 입력 신호에 대해서 소정의 값으로 고정된 지연 시간을 부여하는 검증용 지연 부여 수단의 쌍방을 포함하는 가변 지연 회로를 포함하는 집적 회로의 선별 및/또는 논리 검증을 행하는 시험 방법에 있어서, 상기 가변 지연 회로에 있어서 상기 검증용 지연 부여 수단을 선택하는 선택 공정과, 실제 동작시보다 저속인 전기 신호를 사용하고, 상기 가변 지연 회로에 대한 입력 신호를, 상기 검증용 지연 부여 수단에 의해서 소정의 고정값만큼 지연시키면서 선별 또는 논리 검증을 행하는 시험 공정을 포함하는 시험 방법을 제공한다.
본 발명의 제5 형태에 있어서는, 전자 회로를 포함하는 전자 디바이스에 있어서, 상기 전자 디바이스를 실제 동작시키는 경우에 있어서, 상기 전자 디바이스의 외부 입력 단자 또는 상기 전자 회로 내의 제1 소자로부터 입력되는 입력 신호를, 상기 전자 디바이스의 특성에 따라 가변인 제1 지연 시간 지연시켜서 상기 전자 회로 내의 제2 소자로 출력하는 가변 지연 부여부와, 상기 전자 디바이스를 저속 동작시키는 경우에 있어서, 상기 입력 신호를, 미리 설정된 제2 지연 시간 지연시켜서 상기 전자 회로 내의 제2 소자로 출력하는 저속 동작용 지연 부여부를 포함하는 전자 디바이스를 제공한다.
상기 저속 동작용 지연 부여부는, 상기 전자 디바이스를 저속 논리 검증 또는 저속 시험하게 하는 경우에 있어서, 상기 입력 신호를, 상기 제2 지연 시간 지연시켜도 좋다.
상기 전자 디바이스는, 상기 전자 디바이스를 저속 논리 검증 또는 저속 시험하는 것을 지정하는 테스트 모드 신호를 입력하는 테스트 모드 입력 단자를 더 포함하고, 상기 저속 동작용 지연 부여부는, 상기 테스트 모드 입력 단자로부터 상기 테스트 모드 신호가 입력된 경우에, 상기 입력 신호를, 상기 제2 지연 시간 지연시켜서 상기 제2 소자로 출력해도 좋다.
상기 전자 디바이스는, 상기 전자 디바이스를 저속 논리 검증 또는 저속 시험하는 테스트 모드를 설정하는 테스트 레지스터를 더 포함하고, 상기 저속 동작용 지연 부여부는, 상기 테스트 레지스터에 상기 테스트 모드가 설정된 경우에, 상기 입력 신호를, 상기 제2 지연 시간 지연시켜서 상기 제2 소자로 출력해도 좋다.
상기 저속 동작 지연 회로는, 상기 전자 디바이스를 상기 저속 동작시키는 경우에 있어서, 상기 입력 신호를, 고정된 지연 시간 지연시키는 고정 지연 회로여도 좋다.
또한 상기 발명의 개요는, 본 발명에 필요한 특징의 전체를 열거한 것은 아니며, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 실시의 형태 1에 관련된 가변 지연 회로의 구성을 도시하는 모식도이다.
도 2는 실제 동작시의 가변 지연 회로의 동작 상태를 도시하는 모식도이다.
도 3은 저속 검증시의 가변 지연 회로의 동작 상태를 도시하는 모식도이다.
도 4는 가변 지연 회로의 이점을 설명하기 위한 모식도이다.
도 5는 실시의 형태 2에 관련된 가변 지연 회로의 구성을 도시하는 모식도이다.
도 6은 실시의 형태 3에 관련된 매크로 셀(macro cell) 데이터의 구성을 도시하는 모식도이다.
도 7은 실시의 형태 4에 관련된 매크로 셀 데이터의 구성을 도시하는 모식도이다.
도 8은 실시의 형태 5에 관련된 전자 디바이스의 구성을 도시하는 도면이다.
도 9는 종래의 가변 지연 회로를 이용한 회로 구성의 일 예를 도시하는 모식도이다.
[부호의 설명]
1...입력 단자, 2...가변 지연 부여부(附與部), 3...검증용 지연 부여부, 4...선택부, 5...출력 단자, 6...신호 검출부, 7...AND 회로, 8...OR 회로, 9...지연 회로
이하, 본 발명의 가변 지연 회로, 매크로 셀 데이터, 논리 검증 방법 및 시험 방법을 실시하기 위한 최선의 형태(이하, 간단히 "실시의 형태"라고 칭한다)에 관하여 설명한다. 또한, 이하에 설명하는 실시의 형태에 의해서 본 발명이 한정되지 않음은 물론이다. 또한, 이하의 설명에 있어서, 가변 지연 회로에 있어서의 "저속 검증"이란, 실제 동작시에 사용되는 전기 신호보다도 저속(저주파수)의 전기 신호를 이용하여 행하여지는 저속 동작 일반을 의미하는 어구이고, 예를 들면 저속 선별 시험 및 저속 논리 검증의 쌍방을 포함하는 것으로 한다.
(실시의 형태 1)
우선, 실시의 형태 1에 관련된 가변 지연 회로에 관하여 설명한다. 도 1은, 본 실시의 형태에 관련된 가변 지연 회로의 구성을 도시하는 모식도인 회로도이다. 또한, 본 실시의 형태 1에서는, 도 1에도 도시한 바와 같이 가변 지연 회로를 소정의 게이트 회로의 조합으로서 정의하고 있지만, 실제로 반도체 기판상 등에 형성되는 가변 지연 회로는, 도 1 등에 도시하는 게이트 회로를 실현하는 트랜지스터 등의 구체적인 회로 소자에 의해서 형성됨은 물론이다.
도 1에 도시된 바와 같이, 본 실시의 형태에 관련된 가변 지연 회로는, 신호 입력을 위한 입력 단자 1과, 실제 동작시에 선택되어 입력 신호에 소정의 지연 시간을 부여하는 가변 지연 부여부 2와, 저속 검증 동작시에 선택되어 입력 신호에 소정의 지연 시간을 부여하는 검증용 지연 부여부 3과, 가변 지연 부여부 2 또는 검증용 지연 부여부 3의 어느 일방을 선택하는 선택부 4와, 가변 지연 부여부 2 및 검증용 지연 부여부 3에 의해서 지연 시간이 부여된 입력 신호를 다른 회로 소자에 출력하기 위한 출력 단자 5와, 가변 지연 부여부 2 및 검증용 지연 부여부 3에 의해서 지연 시간이 부여된 입력 신호의 출력의 유무를 검출하는 신호 검출부 6을 포함한다.
가변 지연 부여부 2는, 실제 동작시에 입력 단자 1을 거쳐 소정의 신호가 입력되고, 소정 범위에 걸쳐서 가변인 지연 시간을 부여하는 기능을 갖는다. 구체적으로는, 가변 지연 부여부 2는, 각각 일방의 입력측 단자가 입력 단자 1과 접속되고, 타방의 입력측 단자가 선택부 4와 접속된 AND 회로 7a~7c와, 일방의 입력측 단자가 각각 AND 회로 7a~7c의 출력측 단자와 접속된 OR 회로 8a~8c와, OR 회로 8a~8c의 출력측 단자와 접속된 지연 회로 9a~9c를 포함한다. 또한, OR 회로 8a의 타방의 입력측 단자는 후술하는 지연 회로 11-n의 출력측 단자와 접속되고, OR 회로 8b, 8c의 타방의 입력측 단자는, 각각 지연 회로 9a, 9b의 출력측 단자와 접속되어 있다. 또한, 후술하는 설명으로부터 명확한 바와 같이, 가변 지연 부여부 2에 포함되는 지연 회로 9a~9c는, 실제로는 검증용 지연 부여부 3에 의한 지연 시간의 부여시에도 기능하고, 엄밀히는 지연 회로 9a~9c는, 검증용 지연 부여부 3으로서의 기능도 함께 갖는 것이다. 그런데, 이하에서는 발명의 이해를 용이하게 하기 위해, 편의상 지연 회로 9a~9c는, 가변 지연 부여부 2의 일부로서 설명을 행한다.
검증용 지연 부여부 3은, 집적 회로의 저속 시험시에 이용되고, 가변 지연 부여부 2에 의해서 부여되는 지연 시간의 최대값 보다 큰 지연 시간을 부여하는 기능을 갖는다. 구체적으로는, 검증용 지연 부여부 3은, 입력측 단자가 입력 단자 1 및 선택부 4와 접속된 AND 회로 10과, AND 회로 10의 출력측 단자에 대해 직렬로 순차적으로 접속된 지연 회로 11-1~11-n(n:자연수)을 포함한다. 또한, 도 1에 도시한 지연 회로 9a~9c 및 지연 회로 11-1~11-n에 의해서 부여되는 지연 시간은, 각각 다른 값이어도 좋지만, 이하에서는 간단히, 어느 것이든 △t의 지연 시간을 부여하는 것으로 한다.
선택부 4는, 입력 단자 1을 거쳐 입력된 신호에 지연을 부여하는 구성요소로서, 가변 지연 부여부 2와 검증용 지연 부여부 3의 어느 일방을 선택하는 기능을 갖고, 가변 지연 부여부 2를 선택한 때에는, 또한 지연 시간의 선택을 행하는 기능을 갖는 것이다. 구체적으로는, 선택부 4는, 선택 상태에 따라, 선택 신호를 AND 회로 7a~7c 및 AND 회로 10의 입력측 단자 중 어느 하나에 출력하도록 구성되어 있고, 이러한 선택 신호에 의해서 선택 동작을 행하는 기능을 갖는다. 또한, 본 실시의 형태 1에서는 선택부 4가 가변 지연 회로에 내포된 것으로서 설명을 행하지만, 본 실시 형태 1에 관련된 가변 지연 회로 그 자체가 선택부를 포함하지 않고, 외부의 소정의 회로로부터 직접 선택 신호가 입력되는 구성을 채용해도 좋다. 또한, 본 실시의 형태 1에서는, 선택부 4의 선택 동작은, 외부로부터 입력되는 제어 신호에 기초하여 행하여지는 것으로 한다.
신호 검출부 6은, 가변 지연 부여부 2 또는 검증용 지연 부여부 3을 거쳐 지연이 부여된 신호의 검출을 행하기 위한 것이다. 구체적으로는, 신호 검출부 6은, 예를 들면 실장(實裝)된 가변 지연 회로에 있어서, 가변 지연 부여부 2 및 검증용 지연 부여부 3을 거쳐 신호를 통과시킨 경우에 출력 단자 5측에 신호가 출력되는지 아닌지의 판정을 행함으로써, 가변 지연 회로 내에 있어서의 단선의 유무를 확인하는 기능을 갖는다. 또한, 가변 지연 부여부 2 및 검증용 지연 부여부 3의 어느 것도 선택되지 않은 경우에 신호의 유무를 검출함으로써, 가변 지연 회로 내에 있어서의 단락(短絡)의 유무의 확인을 행하는 기능도 갖는다. 또한, 본 실시의 형태 1에 있어서, 신호 검출부 6은 가변 지연 회로에 내포되어 있는 것으로 하였지만, 가변 지연 회로의 외부에 별도로 설치된 구성으로 하는 것도 가능하다.
다음으로, 본 실시의 형태에 관련된 가변 지연 회로의 동작에 관하여 설명한다. 이하에서는, 가변 지연 회로가 탑재되는 집적 회로의 실제 동작시 및 저속 검증 동작시의 가변 지연 회로의 동작에 관하여 설명한다.
도 2는, 실제 동작시에 있어서의 가변 지연 회로의 동작 상태에 대해서 도시하는 모식도이다. 본 실시의 형태 1에 관련된 가변 지연 회로는, 실제 동작시에는, 실장 레벨에 있어서의 프로세스 편차 등에 기인하여 예상 외로 발생하는 시간 지연에 의한 영향을 흡수하기 위해, 선택부 4로부터 가변 지연 부여부 2에 대해 선택 신호가 출력되고, 선택 신호의 출력처를 조정함으로써, 지연 시간의 구체적인 값을 조정하고 있다.
여기서, 도 2는, 가변 지연 부여부 2에 있어서의 선택 신호의 출력처 중, AND 회로 7b에 대해 선택 신호가 공급된 상태를 도시하고 있다. AND 회로 7b의 일방의 입력측 단자에 대해서는, 입력 단자 1을 거쳐 외부에서 클록 신호 또는 데이터 신호 등의 신호(단순화를 위해, 항상 1이 출력되는 것으로 한다)가 입력되고 있기 때문에, 타방의 입력측 단자에 대해 선택 신호가 공급되는 것에 의해, AND 회로 7b의 출력측 단자로부터는, 입력 단자 1을 거쳐 입력된 신호와 동일한 신호가 출력되게 된다. 이 때문에, 입력 단자 1을 거쳐 입력된 신호는, 이하, OR 회로 8b, 지연 회로 9b, OR 회로 8c, 지연 회로 9c를 통과하여, 출력 단자 5를 거쳐 외부로 출력된다. 따라서, 도 2의 예에서는, 입력 단자 1을 거쳐 입력된 신호는, 지연 회로 9b, 9c에 의해서 지연이 주어지게 되고, 각 지연 회로에 의해서 부여되는 지연 시간을 △t로 하면, 2△t 만큼 지연 시간이 주어지게 된다.
이러한 동작은, 선택부 4에 의해 AND 회로 7a 또는 AND 회로 7c가 선택된 경우도 마찬가지이다. 구체적으로는, AND 회로 7a에 대해서 선택 신호가 공급된 경우에는, 입력 단자 1을 거쳐 입력된 신호는, AND 회로 7a, OR 회로 8a, 지연 회로 9a, OR 회로 8b, 지연 회로 9b, OR 회로 8c 및 지연 회로 9c를 순차적으로 통과하여 출력된다. 따라서, 입력 단자 1을 거쳐 입력된 신호는, 지연 회로 9a~9c를 통과하게 되고, 3△t 만큼 지연이 부여되게 된다. 또한, 선택부 4로부터 AND 회로 7c에 대해서 선택 신호가 공급된 경우에는, 입력 단자 1을 거쳐 입력된 신호는, AND 회로 7c, OR 회로 8c 및 지연 회로 9c를 통과하게 되기 때문에, 지연 회로 9c에 의해서 △t 만큼 지연이 부여된다.
이와 같이, 가변 지연 부여부 2에 포함되는 AND 회로 7a~7c의 어느 하나에 대해서 선택 신호를 공급함으로써, 입력 단자 1을 거쳐 입력된 신호에 주어지는 지연 시간을 변화시키는 것이 가능하다. 이러한 기능에 의해서, 본 실시의 형태 1에 관련된 가변 지연 회로는, 실장 레벨에 있어서의 프로세스 편차 등에 기인하여 불규칙하게 발생하는 지연 시간에 대해, 이러한 지연 시간의 존재가 집적 회로 전체 의 동작에 악영향을 미치는 것을 방지한다.
예를 들면, 집적 회로 상에 탑재된 본 실시의 형태 1에 관련된 가변 지연 회로가, 설계 단계에 있어서는 3△t의 지연 시간을 부여하도록 설계되어 있는 경우에 있어서, 실장 레벨에 있어서의 제조 편차 등에 의해서 외부 배선에 있어서 설계 외의 △t의 지연 시간이 발생했다고 한다. 이러한 경우에는, 선택부 4가 가변 지연 부여부 2에 포함되는 AND 회로 7b에 대해 선택 신호를 출력함으로써, 부여할 지연 시간을 2△t로 하고, 전체로서 설계값과 같은 3△t의 지연 시간을 부여함으로써, 제조 편차 등의 영향을 배제하는 것이 가능하다. 또한, 제조 편차 등에 의해서 발생하는 지연 시간의 구체적인 값은 명확하지 않은 것이 일반적이다. 이 때문에, 실제로 행하여지는 지연 시간의 조정으로서는, 입력 단자 1을 거쳐 테스트용의 신호를 입력하고, 선택부 4의 선택 신호의 공급처를 순차적으로 전환함으로써, 가변인 지연 시간의 부여를 행하는 것에 의해 지연 시간의 조정이 행하여 진다.
다음으로, 본 실시의 형태 1에 관련된 가변 지연 회로의 저속 검증시에 있어서의 동작에 대해서 설명한다. 저속 검증이란, 실제 동작의 경우보다 낮은 속도로 집적 회로를 구동함으로써 행하여지는 검증 동작이고, 실제 동작 레벨의 검증을 행하는데 앞서, 집적 회로 상에 형성된 각 회로 사이의 논리적인 접속 관계 등을 확인하기 위한 것이며, 설계 단계에 있어서의 논리 검증에 상당하는 것이다.
도 3은, 저속 검증시에 있어서의 가변 지연 회로의 동작 상태를 도시하는 모식도이다. 도 3에 도시한 바와 같이, 저속 검증시에는, 선택부 4는, 검증용 지연 부여부 3에 포함되는 AND 회로 10의 일방의 입력측 단자에 대해 선택 신호를 공급 한다. AND 회로 10의 타방의 입력측 단자에는 입력 단자 1을 거쳐 신호가 입력되기 때문에, AND 회로 10의 출력측 단자로부터는, 입력 단자 1을 거쳐 입력된 신호와 동일한 신호가 출력된다. 그리고, AND 회로 10을 통과한 신호는, 이하, 도 3에도 도시한 바와 같이 지연 회로 11-1~11-n, OR 회로 8a, 지연 회로 9a, OR 회로 8b, 지연 회로 9b, OR 회로 8c 및 지연 회로 9c를 순차적으로 통과하고, 출력 단자 5를 거쳐 외부로 출력된다.
따라서, 검증용 지연 부여부 3에 포함되는 AND 회로 10에 대해서 선택 신호가 공급됨으로써, 입력 단자 1을 거쳐 입력된 신호는, 지연 회로 11-1~11-n 및 지연 회로 9a~9c에 의해서 소정의 지연 시간이 부여되고, 구체적으로는 (n+3)△t 만큼 지연 시간이 부여되게 된다. 이러한 값은 검증용 지연 부여부 3에 포함되는 AND 회로 10에 대해서 선택 신호가 공급되는 한 일정하고, 이 의미에서, 검증용 지연 부여부 3은, 입력 단자 1을 거쳐 입력되는 신호에 대하여, 일정량의 지연 시간을 부여하는 기능을 갖게 된다.
다음으로, 본 실시의 형태 1에 관련된 가변 지연 회로의 이점에 대해서 설명한다. 이미 설명한 바와 같이, 종래의 가변 지연 회로는, 부여하는 지연 시간량이 가변인데 이에 따라 저속 검증의 정확도가 낮고, 실제로는 문제없이 동작하는 집적 회로임에도 불구하고 저속 검증에 의해서 불량품이라고 판정되어 버리는 경우도 존재했다.
이에 대해, 본 실시의 형태 1에 관련된 가변 지연 회로에서는, 가변 지연 회로의 본래적인 기능을 실현하는 가변 지연 부여부 2에 더하여, 저속 검증시에 사용 되고, 미리 정해진 일정한 지연 시간을 부여하는 기능을 갖는 검증용 지연 부여부 3을 포함하는 것으로 한다. 그리고, 저속 검증시에 검증용 지연 부여부 3을, 입력 신호에 대해 지연 시간을 부여하는 구성요소로서 선택함으로써, 저속 검증시에 논리 불량을 정확하게 검출하는 것을 가능하게 하고 있다.
도 4는, 도 9에 도시한 회로 구조에 본 실시의 형태 1에 관련된 가변 지연 회로를 적용한 경우에 플립플롭 회로 102에 대해 입력되는 입력 데이터 및 동작 클록에 관하여 도시하는 타이밍 차트이다. 본 실시의 형태 1에 도시한 바와 같이, 기변 지연 회로를 통과하는 클록에 대해 검증용 지연 부여부 3에 의해서 미리 정해진 일정한 지연 시간을 부여함으로써, 도 4에 도시한 바와 같이, 플립플롭 회로 102에 입력되는 입력 데이터에 관하여 일정하고 충분한 셋업 기간(setup time) 및 보유 기간(hold time)을 확보하는 것이 가능하다. 따라서, 본 실시의 형태 1에 관련된 가변 지연 회로를 이용한 경우, 저속 검증시에 있어서, 플립플롭 회로 102에 입력되는 입력 데이터와, 플립플롭 회로 102의 구동 타이밍을 규정하는 클록의 사이에 있어서의 타이밍의 차이에 의해서 회로 동작에 문제가 발생하지 않고, 양품임에도 불구하고 불량품으로 판정되는 등의 문제가 발생하는 것도 회피하는 것이 가능하다.
또한, 검증용 지연 부여부 3에 의해서 부여되는 지연 시간의 구체적인 값은, 탑재되는 집적 회로의 구조 등에 의해서 정해져야 하는 것이지만, 예를 들면, 가변 지연 부여부 2에 있어서 부여 가능한 지연 시간의 최대값 보다도 큰 값이 되는 것이 바람직하다. 이러한 구성으로 함으로써, 예를 들면 도 9의 회로 구조의 예에서 는, 충분한 보유 기간을 확보할 수 있는 등의 이점을 발생시키게 된다. 또한, 지연 시간의 구체적인 값으로서, 가변 지연 부여부 2에 있어서 부여 가능한 지연 시간의 최소값보다도 작은 값이어도 좋다.
또한, 본 실시의 형태 1에 관련된 가변 지연 회로는, 출력 단자 5의 전단(前段)에 출력 단자 5를 거쳐 외부로 출력되는 신호의 유무를 검출하기 위한 신호 검출부 6을 포함한 구성을 갖는다. 이러한 구성을 가짐으로써, 가변 지연 회로에 관하여, 신호가 출력되도록 동작하고 있음에도 불구하고 신호가 출력되지 않는, 또는 신호를 출력하지 않은 상태에서 동작하고 있음에도 불구하고 신호가 출력된다는 오류를 검출하는 것이 가능하게 되기 때문에, 집적 회로 상에 탑재한 가변 지연 회로에 관해서, 도통(導通) 레벨의 검증 동작을 행하는 것이 가능하다는 이점을 갖는다.
또한, 상기의 구성을 가짐으로써, 본 실시의 형태 1에 관련된 가변 지연 회로로는, 간이하고 정확한 저속 논리 검증 및/또는 불량품의 저속 선별이라는 시험 방법을 실현하는 것이 가능하다. 즉, 시험 방법의 실시에 있어서, 우선 가변 지연 부여부 2와 검증용 지연 부여부 3 중에서 검증용 지연 부여부 3을 선택하고, 실제 동작 시보다도 저속의 전기 신호를 입력 단자 1을 걸쳐 입력하고, 입력한 전기 신호에 대하여 검증용 지연 부여부 3을 이용하여 소정의 고정값만큼 지연시킴으로써 저속 논리 검증 및/또는 저속 선별을 행하는 것이 가능하다.
(실시의 형태 2)
다음으로, 실시의 형태 2에 관련된 가변 지연 회로에 관하여 설명한다. 본 실시의 형태 2에 관련되는 가변 지연 회로는, 실시의 형태 1과 마찬가지로 가변 지연 부여부 2 및 검증용 지연 부여부 3을 포함하는 한편으로, 선택부에 관해서, 가변 지연 부여부 2의 동작시에 지연 시간 값을 전환하는 부분과, 검증용 지연 부여부 3의 구동의 유무를 제어하는 부분으로 분리된 구성을 갖고, 도통 레벨의 검증 동작을 위한 소정의 신호 입력을 행하는 구성을 채용하고 있다.
도 5는, 본 실시의 형태 2에 관련된 가변 지연 회로의 구성을 도시하는 모식도이다. 도 5에 도시된 바와 같이, 본 실시의 형태 2에 관련된 가변 지연 회로는, 가변 지연 부여부 2에 포함되는 AND 회로 7a~7c의 일방의 입력측 단자에 각각 출력측 단자가 접속된 AND 회로 12a~12c와, AND 회로 12a~12c의 각각의 일방의 입력측 단자와 접속된 선택부 13을 포함하고, AND 회로 12a~12c의 타방의 입력측 단자에 대해 외부로부터 EN 신호를 공급하는 구성을 갖는다.
EN 신호는, AND 회로 12a~12c의 입력측 단자에 공급되는 것이므로, EN 신호가 입력되고, 선택부 13으로부터 선택 신호가 입력된 경우, AND 회로 12a~12c는, 가변 지연 부여부 2에 포함되는 AND 회로 7a~7c에 대해 선택 신호를 출력하게 된다. 한편, EN 신호가 입력되지 않는 경우에는, AND 회로 12a~12c의 어느 것에 대해서도 온(ON) 하는 것이 없기 때문에, 선택부 13으로부터의 선택 신호의 공급의 유무에 관계없이, 가변 지연 부여부 2가 선택되는 경우는 없다.
또한, 본 실시의 형태 2에 관련된 가변 지연 회로는, 검증용 지연 부여부 3의 주변에 있어서도 실시의 형태 1과 다른 구성을 갖는다. 구체적으로는, 검증용 지연 부여부 3에 포함되는 AND 회로 10의 일방의 입력측 단자는 가변 지연 부여부 2에 포함되는 지연 회로 9c의 출력측 단자와 접속되고, 타방의 입력측 단자는 새로운 AND 회로 16의 출력측 단자와 접속되어 있다. AND 회로 16은, 일방의 입력측 단자에 대해 TEST 신호가 입력되고, 타방의 입력측 단자에 대해 TESTEN 신호가 입력되도록 구성되어 있다.
또한, 검증용 지연 부여부 3에 포함되는 지연 회로 11-n의 출력 단자는, OR 회로 18의 일방의 입력측 단자와 접속된 구성을 갖는다. OR 회로 18의 타방의 입력측 단자는, AND 회로 17과 접속되어 있다. AND 회로 17의 일방의 입력측 단자는 가변 지연 부여부 2에 포함되는 지연 회로 9c의 출력측 단자와 접속되고, 타방의 입력측 단자는, AND 회로 15의 출력측 단자와 접속된다. AND 회로 15는, 일방의 입력측 단자에 대해 TESTEN 신호가 입력되고, 타방의 입력측 단자는, NOT 회로 14의 출력측 단자와 접속되며, TEST 신호의 반전 신호를 공급받는 구성을 갖는다.
TEST 신호는, 저속 검증에 있어서 검증용 지연 부여부 3을 구동시키기 위한 신호이다. 또한, TESTEN 신호는, EN 신호와 마찬가지로, 도통 레벨의 검사를 행하기 위해 제공된 것이다. 구체적으로는, TESTEN 신호가 공급되지 않은 경우에는, TEST 신호의 유무에 관계없이, 검증용 지연 부여부 3은 선택되지 않고, 외부로부터 입력된 신호에 대해 지연 회로 11-1~11-n에 의한 지연 시간의 부여는 행하여지지 않게 된다.
본 실시의 형태 2에 관련되는 가변 지연 회로의 동작에 대해서 설명한다. 우선, 실제 동작시에 있어서는, SEL 신호가 선택부 13에 대해서 출력되고, EN 신호가 AND 회로 12a~12c에 대해 출력된다. 또한, TEST 신호가 오프(OFF)가 되는 한편 TESTEN 신호는 AND 회로 15, 16에 대해 공급되고 있다.
이러한 제어 신호의 공급 상태에 따라, 본 실시의 형태 2에 관련된 가변 지연 회로는, 입력되는 신호(도 5에 있어서의 CLKIN 신호)에 대해 이하와 같이 작용한다. 즉, 선택부 13으로부터 공급되는 선택 신호가 AND 회로 12a~12c 중 어느 것을 거쳐 AND 회로 7a~7c의 일방의 입력측 단자에 대해 공급된다. 외부로부터 입력되는 CLKIN 신호는, AND 회로 7a~7c의 타방의 입력측 단자에 대해 공급되기 때문에, CLKIN 신호는, 선택부 13의 선택 신호의 내용에 따라 AND 회로 7a~7c 중 어느 것을 통과하여, 실시의 형태 1과 마찬가지로 가변 지연 부여부 2에 의해서 소정의 지연 시간을 부여받는다.
또한, TEST 신호가 오프로 되어 있기 때문에, AND 회로 16이 오프가 되는 한편, AND 회로 15에 대해서는, NOT 회로 14에 의해서 반전된 TEST 신호와, TESTEN 신호가 공급되고, 소정의 신호를 AND 회로 17의 일방의 입력측 단자에 대해 출력한다. AND 회로 17의 타방의 입력측 단자에 대해서는, 지연 회로 9c로부터 소정의 지연 시간이 부여된 CLKIN 신호가 공급되기 때문에 AND 회로 17은 온(ON) 하고, 지연 시간이 부여된 CLKIN 신호는 AND 회로 17 및 OR 회로 18을 통과하여, 외부에 대한 출력 신호인 CLKOUT 신호 및 신호 검출부에 대해 출력되는 신호인 CLKDET 신호로서 출력된다.
다음으로, 저속 검증시에 있어서의 가변 지연 회로의 동작에 관하여 설명한 다. 저속 검증시에는, TESTEN 신호 및 EN 신호가 공급될 뿐만 아니라, TEST 신호도 출력되고 있다. 이 때문에, AND 회로 15가 오프가 되는 한편 AND 회로 16이 ON하고, 지연 회로 9c를 거쳐 입력되는 CLKIN 신호는, 검증용 지연 부여부 3을 통과한 후, OR 회로 18을 경유하여 CLKOUT 신호 및 CLKDET 신호로서 출력되게 된다. 또한, 저속 검증 동작시에는, CLKIN 신호를 AND 회로 10까지 도달시키기 위해, 소정의 SEL 신호가 공급됨으로써, CLKIN 신호는, AND 회로 7a~7c 중 어느 하나를 통과하여 검증용 지연 부여부 3에 입력된다. 그렇지만, 이러한 동작은 저속 검증시에 가변 지연 부여부 2가 그 기능을 발휘한다는 것을 의미하는 것은 아니고, 어디까지나 CLKIN 신호의 통과 경로를 확보한다는 관점으로부터 행해지는 것이다. 따라서, 저속 검증 동작시에는, SEL 신호의 내용으로서는, 검증 동작의 개시로부터 종료까지를 통해, AND 회로 7a~7c 중 어느 하나를 계속하여 선택하는 것으로 하고, 본 실시의 형태 2에 관련된 가변 지연 회로는, 저속 검증 동작시에는, 입력되는 신호에 대해 어디까지나 일정하게 고정된 지연 시간을 부여하는 것으로 한다.
상기과 같이 동작함으로써, 본 실시의 형태 2에 관련된 가변 지연 회로는, 실시의 형태 1과 마찬가지로, 실제 동작시에는 가변의 시간 지연을 부여하는 한편, 저속 검증시에는 미리 정해진 지연 시간을 부여하는 기능을 갖는다. 이 때문에, 저속 검증시에 검증 오류가 발생하지 않고, 가변 지연 회로가 탑재된 집적 회로에 있어서, 양품을 불량품으로 오인하는 등의 문제를 회피하는 것이 가능하다는 이점 을 갖는다.
또한, 본 실시의 형태 2에 관련된 가변 지연 회로는, EN 신호 및 TESTEN 신호에 의한 제어를 행함으로써, 도통 레벨의 검증을 행하는 것이 가능하다. 즉, EN 신호 및 TESTEN 신호를 오프로 함으로써, 본 실시의 형태 2에 관련된 가변 지연 회로는, TESTEN 신호 및 SEL 신호의 내용에 관계없이, 신호의 출력이 행하여지게 된다. 이러한 설정하에서 CLKDET 신호의 유무를 검출함으로써, 가변 지연 회로 내부에 있어서 단락이 발생하고 있는지 아닌지를 검출하는 것이 가능하다.
(실시의 형태 3)
다음으로, 실시의 형태 3에 관련된 매크로 셀 데이터에 대하여 설명한다. 본 실시의 형태 3에 관련된 매크로 셀 데이터는, 실시의 형태 1, 2에 관하여 설명한 기능을 갖는 가변 지연 회로에 관해서 정의한 것이고, 보다 구체적으로는, 집적 회로의 설계시에 사용되고, 상기 집적 회로에 대응한 디바이스 데이터에 있어서의 시간 지연 기능을 정의한 매크로 셀 데이터이며, 실시의 형태 1, 2에서 설명한 가변 지연 부여부, 검증용 지연 부여부 및 선택부에 각각 대응한 가변 지연 부여 회로 데이터, 검증용 지연 부여 회로 데이터 및 선택 회로 데이터를 포함하는 구성을 갖는다.
상술한 바와 같이, 종래의 가변 지연 회로에 있어서는, 실제로 집적 회로에 탑재된 단계에 있어서의 저속 검증시에 문제가 발생하였지만, 이러한 문제는, 설계 단계에 있어서의 논리 검증에 있어서도 마찬가지로 성립한다. 즉, 예를 들면 게이 트 회로 레벨까지 설계한 회로에 있어서 종래의 가변 지연 회로를 편입시킨 경우에는, 논리 검증을 행한 때에, 논리 불량의 검출 정확도에 문제가 발생하였다. 이러한 문제의 해결책으로서는, 실시의 형태 1, 2와 유사한 사상에 기초하여, 설계 단계에서 정의되는 가변 지연 회로에 관해서, 새로운 검증용 지연 부여부에 상당하는 회로 데이터를 부가함으로써 해결하는 것이 가능하다.
그리고, 이러한 연구를 응집한 가변 지연 회로를 논리 레벨에서 실현함에 있어서, 설계마다 수작업으로 실현하는 것이 아니라, 플립플롭 회로, 가산기, 카운터 등과 같이 매크로 셀 데이터로서 모듈화하는 쪽이 설계시의 부담을 경감하는 것이 가능하다. 본 실시의 형태 3에 관련된 매크로 셀 데이터는, 이러한 사상에 기초하여 실현된다.
또한, 이하의 설명에 있어서, 본 실시의 형태 3에 관련된 매크로 셀 데이터는, 실시의 형태 2에 관련된 가변 지연 회로의 기능을 반영한 것으로서 설명한다. 그렇지만, 후술하는 바와 같이, 본 실시의 형태 3에 관련된 매크로 셀 데이터는, 이러한 구성으로 한정하여 해석해야 하는 것은 아니다.
본 실시의 형태 3에 관련된 매크로 셀 데이터는, 논리 사양으로서, 실시의 형태 2에 관련된 가변 지연 회로와 마찬가지로, 입력 데이터로서 CLKIN 신호, EN 신호, TESTEN 신호, TEST 신호 및 SEL 신호를 정의하고, 출력 신호로서 CLKOUT 신호 및 CLKDET 신호를 정의하고 있다. 그리고, 이러한 입출력 신호의 관계에 대해서, 도 6에 도시한 논리 회로에 의해서 정의하고 있다.
구체적으로는, 본 실시의 형태 3에 관련된 매크로 셀 데이터는, EN 신호 및 TESTEN 신호가 입력되는 AND 회로 21과, TEST 신호를 반전시키는 NOT 회로 22와, CLKIN 신호 및 AND 회로 21의 출력 신호가 입력되는 AND 회로 23과, AND 회로 21의 출력 신호 및 NOT 회로 22의 출력 신호가 입력되는 AND 회로 24를 포함한다. 또한, 본 실시의 형태 3에 관련된 매크로 셀 데이터는, AND 회로 23으로부터의 출력 신호를 CLKDET 신호로서 출력하는 구성을 갖는 한편, AND 회로 24의 출력 신호에 따라 출력 신호를 스위칭하는 선택기 25를 포함함으로써, AND 회로 24의 출력 신호의 값에 따라 CLKOUT 신호의 값을 스위칭하는 구성을 갖는다. 구체적으로는, 선택기 25는, AND 회로 24의 출력 신호가 0인 경우에는 CLKDET 신호와 마찬가지로 AND 회로 23의 출력 신호를 CLKOUT 신호로 하는 한편, AND 회로 24의 출력 신호가 1인 경우에는, CLKOUT 신호가 X(Don't care)가 되도록 동작한다.
이하, 도 6에 도시된 논리 회로를 이용하여 입력 회로와 출력 회로의 관계를 설명한다. 우선, 논리 검증시에는 가변 지연 부여부에 있어서의 지연 시간의 조정 동작은 필요하지 않기 때문에, SEL 신호의 값은 매크로 셀 데이터에 있어서 참조되는 것은 아니다. 또한, EN 신호 및 TESTEN 신호가 1로 설정됨으로써, AND 회로 21의 출력 신호는 1이 되고, CLKIN 신호가 1이 된 시점에서 AND 회로 23은 1을 출력한다.
그리고, TEST 신호의 값이 검증용 지연 부여부의 구동을 의미하는 1이 된 경 우에는, NOT 회로 22의 작용에 의해, AND 회로 24에 대해서 AND 회로 21로부터의 출력 1 및 NOT 회로 22로부터의 출력 0이 입력되고, AND 회로 24의 출력은 0이 된다. 따라서, AND 회로 24로부터 선택기 25에 대해 0이 공급되고, CLKOUT 신호로서는, AND 회로 23의 출력값, 즉 1이 출력되게 된다.
한편, TEST 신호가 0인 경우에는, NOT 회로 22의 작용에 의해서 AND 회로 24에 입력되는 신호는 모두 1이 된다. 따라서, AND 회로 24로부터 선택기 25에 대해 1이 공급되고, 선택기 25는, X(Don't care)를 CLKOUT 신호로서 출력한다.
CLKDET 신호에 관해서는, 다음과 같다. 도 6에 도시한 바와 같이, CLKDET 신호의 값은, 선택기 25의 작용을 받지 않기 때문에, TEST 신호의 값과 관계없이 정해지게 된다. 구체적으로는, CLKIN 신호의 값과 AND 회로 21의 출력 신호의 값의 쌍방이 1인 경우에는, CLKOUT 신호의 값은 1이 되고, 그 이외의 경우에는 0이 된다. AND 회로 21의 출력 신호의 값이 0이 되는 경우로서는, 예를 들면 EN 신호 및 TESTEN 신호의 쌍방이 0이 되어 있는 경우를 들 수 있고, 이러한 경우는 실시의 형태 2에 있어서의 도통 레벨의 검증에 대응한다.
본 실시의 형태 3에 관련된 매크로 셀 데이터의 이점에 관하여 설명한다. 우선, 본 실시의 형태 3에 관련된 매크로 셀 데이터를 이용함으로써, 설계자는 집적 회로의 설계시에, 실시의 형태 1, 2에 관련되는 가변 지연 회로에 대응한 회로 데이터를 이용한 디바이스 데이터를 용이하게 제작하는 것이 가능하다. 즉, 다른 매크로 셀 데이터와 마찬가지로, 설계자는 미리 소정의 기능이 정의된 매크로로서 가변 지연 회로를 실현하는 가능하기 때문에, 설계를 행하는데 구체적인 구성을 정의할 필요가 없이, 신속한 회로 설계를 행하는 것이 가능하다는 이점을 갖는다.
또한, 본 실시의 형태 3에 관련된 매크로 셀 데이터를 이용하여 디바이스 데이터를 생성한 경우, 논리 검증의 확실성을 향상시킬 수 있다는 이점을 갖는다. 이하, 이러한 이점에 관하여 설명한다.
상기와 같이, 본 실시의 형태 3에 관련된 매크로 셀 데이터에 있어서는, TEST 신호의 값이 1인 경우에는 CLKOUT 신호의 값이 CLKIN 신호의 값에 따른 일정한 값으로 정해진다. 한편, TEST 신호의 값이 0인 경우에는, (AND 회로 21의 출력값이 0인 한) CLKOUT 신호의 값은 X가 된다.
여기서, TEST 신호는, 실시의 형태 2에 관해서도 설명한 것처럼, 논리 검증시 등에 기능하는 검증용 지연 부여부의 작용의 유무를 규정하기 위한 것이다. 구체적으로는, TEST 신호가 1인 경우에는 CLKIN 신호는 검증용 지연 부여부를 경유하여 출력되고, TEST 신호가 0인 경우에는 CLKIN 신호는 검증용 지연 부여부를 경유하지 않고 가변 지연 부여부에서 가변의 지연 시간이 부여된 상태로 출력된다.
이미 설명한 바와 같이, 논리 검증 또는 저속 검증에 있어서는, 종래의 가변 지연 회로를 이용함으로써 논리 검증 등이 불확실하게 된다. 현실의 가변 지연 회로에 있어서는, 출력되는 신호의 값은 어떤 값이 되고, 출력 신호를 이용하여 동작하는 후단의 플립플롭 회로 등의 동작이 불확실하게 되지만, 이러한 불확실성은, 가변 지연 회로에 기인하는 것이었다.
이 때문에, 실시의 형태 1, 2에서는 저속 검증시, 즉 논리 회로 레벨에 있어서의 논리 검증시에는 별도 검증용 지연 부여부 3을 이용한 구성을 채용하고, 이러한 기능은 본 실시의 형태 3에 관련된 매크로 셀 데이터에서도 유사하게 채용되고 있다. 그렇지만, 예를 들면 논리 검증시에 이용되는 테스트 패턴에 오류가 발생함으로써, 논리 검증시임에도 불구하고, 검증용 지연 부여부의 기능이 이용되지 않고, 가변 지연 부여부에 의해서 일정값으로 정해지지 않은 지연 시간이 부여되어 버릴 가능성을 부정할 수 없다.
따라서, 본 실시의 형태 3에서는, 검증용 지연 부여부의 기능이 이용되지 않는 경우, 즉 도 6에 도시된 매크로 셀 데이터에 있어서 TEST 신호가 0이 되어 있는 상태에서 논리 검증이 행해진 경우에는, CLKOUT 신호로서 X를 출력하는 것으로 하고 있다. 이러한 구성을 채용함으로써, 잘못해서 검증용 지연 부여부의 기능을 이용하지 않는다는 내용의 테스트 패턴이 이용된 경우에도, 디바이스 데이터의 응답 결과에 따라 추적함으로써, TEST 신호를 0으로 한 것에 의해 잘못된 논리 불량이 검출되었음을 명확하게 하는 것이 가능하고, 논리 검증의 확실성을 향상시키는 것이 가능하다는 이점을 갖게 된다.
또한, 이상의 설명으로부터도 명확한 바와 같이, 본 실시의 형태 3에 관련된 매크로 셀 데이터의 구체적인 논리 구성으로서는, 도 6에 도시된 것으로 한정할 필요는 없다. 즉, 본 실시의 형태 3에 관련된 매크로 셀 데이터의 이점을 누리기 위 해서는, 회로의 기능으로서, 가변 지연 부여 기능 및 검증용 지연 부여 기능이 정의되고, 가변 지연 부여 기능이 잘못 선택된 경우에 CLKOUT 신호로서 X(Don't care)가 출력되도록 논리 사양이 구성되어 있으면 좋다. 또한, 바람직한 구성으로서는, 신호 검출에 이용되는 CLKDET 신호에 관해서는, 선택 상태에 관계없이 CLKIN 신호의 값으로 하고, 검증용 지연 부여 기능 및 가변 지연 부여 기능의 어느 것도 기능하지 않는 경우에는, 0을 출력하도록 논리 사양을 구성함으로써, 상기한 이점을 누리는 매크로 셀 데이터를 실현하는 것이 가능하다.
(실시의 형태 4)
다음으로, 실시의 형태 4에 관련된 매크로 셀 데이터에 대해서 설명한다. 본 실시의 형태 4에 관련된 매크로 셀 데이터는, 기본적인 구성으로서는 실시의 형태 3과 유사하게 가변 지연 부여 회로 데이터, 검증용 지연 부여 회로 데이터 및 선택기 회로 데이터를 포함하는 한편, 논리 사양으로서, TEST 신호가 0인 경우에, CLKOUT 신호로서 항상 X를 출력하는 것이 아니라, CLKIN 신호의 내용에 따라 CLKOUT 신호의 내용을 변화시키는 구성을 갖는다.
도 7은, 본 실시의 형태 4에 관련된 매크로 셀 데이터를 구성하는 논리 회로의 일 예를 도시하는 모식도이다. 도 7에 도시된 바와 같이, 본 실시의 형태 4에 관련된 매크로 셀 데이터는, 실시의 형태 3에 관련된 매크로 셀 데이터와 유사하게, AND 회로 21, 23, 24와, NOT 회로 22와 선택기 25를 포함한다. 그 한편으로, 본 실시의 형태 4에 관련된 매크로 셀 데이터는, OR 회로 26과, AND 회로 27을 새 롭게 포함한다.
OR 회로 26은, AND 회로 23의 출력 신호 및 AND 회로 27의 출력 신호가 입력 신호로서 입력되도록 배치되고, AND 회로 27은, AND 회로 24의 출력 신호 및 OR 회로 26의 출력 신호가 입력 신호로서 입력되도록 배치된다. 또한, 본 실시의 형태 4에 있어서는, 선택기 25는, AND 회로 27의 출력 신호에 기초하여 입력 신호의 선택기 동작을 행하는 기능을 갖는다.
다음으로, 도 7에 도시된 논리 회로를 이용하여 본 실시의 형태 4에 관련된 매크로 셀 데이터에 입력되는 CLKIN 신호와 매크로 셀 데이터로부터 출력되는 CLKOUT 신호의 관계를 설명한다. 또한, 본 실시의 형태 4에 있어서의 CLKDET 신호는, 실시의 형태 3과 같은 내용의 것이 출력되기 때문에, 여기서의 설명을 생략한다. 또한, 논리 검증시(즉, TEST 신호가 1인 경우)에 있어서의 CLKOUT 신호에 관해서도 실시의 형태 3과 같은 내용이기 때문에, 이하에서는, TEST 신호가 0이 되는 경우에 있어서의 CLKOUT 신호의 내용에 대해서 설명한다.
CLKIN 신호로서 펄스 신호가 입력된 경우, 펄스가 상승함으로써 CLKIN 신호의 값은 1이 된다. CLKIN 신호의 값이 1이 된 경우에는, AND 회로 23으로부터의 출력 신호의 값도 1이 되고, 적어도 OR 회로 26에 입력되는 신호의 한쪽의 값이 1이 된다. 따라서, OR 회로 26으로부터 출력되는 신호의 값은 1이 되고, TEST 신호의 값이 0이 되는 경우에는 AND 회로 24로부터의 출력 신호의 값도 1이 되기 때문에, AND 회로 27로부터 출력되는 신호의 값은 1이 된다. 이러한 신호가 선택기 25에 입력되기 때문에, CLKOUT 신호의 내용으로서는, X(Don't care)가 된다.
또한, 펄스가 하강한 경우, 즉 CLKIN 신호의 값이 1로부터 0으로 변화한 경우에도, 본 실시의 형태 4에 관련된 매크로 셀 데이터는, X(Don't care)의 출력을 지속한다. 즉, 펄스의 하강 직전에 있어서는, 상술한 메커니즘에 의해 AND 회로 27로부터 출력되는 신호의 값은 1이 되어 있다. 그리고, 도 7에 도시한 바와 같이, AND 회로 27의 출력은 선택기 25와 접속될 뿐만 아니라, OR 회로 26의 일방의 입력측과도 접속되기 때문에, OR 회로 26에는, AND 회로 27로부터 출력된 신호, 즉 값이 1이 되는 신호가 입력된다. 따라서, CLKIN 신호의 값이 0으로 변화함으로써 OR 회로 26의 타방의 입력측에 0이 입력되게 되어도 OR 회로 26으로부터 출력되는 신호의 값은 1인 채 변화하지 않고, 결과로서 선택기 25에 입력하는 신호의 값은 1이 되고, CLKOUT 신호의 내용은, 여전히 X(Don't care)가 된다. 이와 같이, 도 7에 도시된 논리 회로에 있어서 TEST 신호의 값이 0이 된 때에 있어서, 펄스 신호와 같이 1과 0이 반복되는 신호가 CLKIN 신호로서 입력된 경우에는, CLKOUT 신호의 내용으로서 언제나 X(Don't care)가 출력되게 된다.
한편, CLKIN 신호의 값이 항상 0이 되는 경우에는, CLKOUT 신호의 내용은, CLKIN 신호의 값 그 자체가 된다. 즉, AND 회로 27로부터 출력 신호의 값의 초기값을 0으로 함으로써, OR 회로 26에 입력되는 신호는, 어느 것이든 0이 된다. 이 경 우, OR 회로 26으로부터 출력되는 신호의 값도 0이 되고, 결과로서 AND 회로 27로부터 출력되는 신호의 값도 0이 되기 때문이다. 따라서, 본 실시의 형태 4에 관련된 매크로 셀 데이터는, TEST 신호의 값이 0의 값이 된 경우에, 출력 신호인 CLKOUT 신호의 내용을 일률적으로 X(Don't care)로 하는 것이 아니라, CLKIN 신호가 0의 값을 유지하는 경우에는, CLKIN 신호의 값을 CLKOUT 신호의 값으로서 출력하도록 하고 있다.
다음으로, 본 실시의 형태 4에 관련된 매크로 셀 데이터의 이점에 관하여 설명한다. 실시의 형태 3에서는, 상술한 바와 같이 TEST 신호의 값이 0이 된 경우에는, TEST 신호의 값이 1인 경우와 유사한 처리를 행하는 것으로 하면, 논리 검증 등의 결과에 불확실성이 발생하기 때문에 매크로 셀 데이터로부터의 출력 신호인 CLKOUT 신호의 내용을 일률적으로 X(Don't care)로 하였다. 그렇지만, 실제로 불확실성이 발생하게 되는 것은, CLKIN 신호가 변화한 때 이후여서, 다른 경우에는 지연 시간에 기인한 문제가 발생하지 않는다. 따라서, 본 실시의 형태 4에서는, CLKIN 신호가 0의 값을 유지하는 경우에는, TEST 신호의 값이 0임에도 불구하고 CLKIN 신호의 값을 CLKOUT 신호의 값으로서 출력하는 것으로 하고, 논리 검증시에 일어날 수 있는 오류를 회피하면서, 실제의 가변 지연 회로의 기능을 충실히 재현한 매크로 셀 데이터를 실현하는 것을 가능하게 하고 있다.
또한, 본 실시의 형태 4에 관련된 매크로 셀 데이터에 관해서, 실시의 형태 3의 경우와 마찬가지로, 도 7에 도시한 논리 구조로 한정하여 해석할 필요는 없다. 즉, 본 실시의 형태 4에 관련된 매크로 셀 데이터는, TEST 신호가 0인 경우, 즉 가변 지연 부여 회로가 선택된 상태에 있어서, 입력 신호로서 기능하는 CLKIN 신호가 펄스 신호이면 CLKOUT 신호로서 X(Don't care)를 출력하고, CLKIN 신호가 0의 값으로 유지되는 경우에는 CLKIN 신호와 같은 신호를 CLKOUT 신호로서 출력하도록 논리 사양을 정하는 것이면, 도 7에 도시된 논리 회로 이외의 논리 회로에 대응하는 논리 사양으로 해도 좋다.
또한, 실시의 형태 3 및 실시의 형태 4에 있어서, TEST 신호의 값이 1이 된 경우(실시의 형태 4에서는 또한 TEST 신호의 값이 0이고, CLKIN 신호의 값이 0으로 유지되는 경우도 포함한다)에 CLKOUT 신호의 값을 CLKIN 신호의 값과 일치시키는 논리 사양이라고 했지만, 이러한 구성으로 한정할 필요는 없다. 구체적으로는, 출력 신호의 값으로서는 입력 신호의 정(正)논리에 의해서 실현하는 경우와, 부(負)논리에 의해서 실현되는 경우를 생각할 수 있고, 실시의 형태 3 및 실시의 형태 4에 있어서, CLKOUT 신호의 값을, CLKIN 신호를 반전시킨 것으로 해도 좋다.
(실시의 형태 5)
다음으로, 실시의 형태 5에 관련된 전자 디바이스에 대해서 설명한다. 실시의 형태 5에 관련된 전자 디바이스는, 실시의 형태 1에 있어서 설명한 기능을 갖는 가변 지연 회로를 포함하는 집적 회로이다.
도 8은, 본 실시의 형태에 관련된 전자 디바이스의 구성을 도시한다. 본 실시의 형태에 관련된 전자 디바이스는, 도 1에 도시된 가변 지연 회로에 포함된 입력 단자 1, 가변 지연 부여부 2, 검증용 지연 부여부 3, 선택부 4, 출력 단자 5에 더하여, 입력측 전자 회로 31과, 출력측 전자 회로 32와, 테스트 레지스터 33과, 테스트 모드 입력 단자 34를 더 포함한다.
입력측 전자 회로 31은, 내부에 포함되는 소자로부터 전기 신호를 출력한다. 입력측 전자 회로 31로부터 출력된 전기 신호는, 가변 지연 회로의 입력 신호로서, 입력 단자 1에 입력된다. 출력측 전자 회로 32는, 내부에 포함되는 소자에, 출력 단자 5로부터 출력된 신호가 입력된다. 즉, 출력 단자 회로 32는, 가변 지연 회로에 의해 지연된 신호가 입력된다.
테스트 레지스터 33에는, 당해 전자 디바이스의 동작 모드가 설정된다. 구체적으로는, 동작 모드로서, 당해 전자 디바이스를 실제 동작하는 실동작 모드, 또는, 당해 전자 디바이스를 저속 논리 검증 또는 저속 시험하는 테스트 모드의 어느 한 쪽이 설정된다. 테스트 레지스터 33에 설정되는 동작 모드는, 테스트 모드 입력 단자 34를 거쳐 외부로부터 입력되는 테스트 모드에 따라 변경된다.
선택부 4는, 테스트 레지스터 33에 설정되어 있는 모드에 따라, 가변 지연 부여부 2 또는 검증용 지연 부여부 3의 어느 한쪽을 선택한다. 또, 선택부 4는, 가변 지연 부여부 2를 선택한 경우에는, 또한 지연 시간을 선택한다.
구체적으로는, 선택부 4는, 테스트 레지스터 33에 실동작 모드가 설정되어 있는 경우에 있어서는, 지연 시간이 가변인 가변 지연 부여부 2를 선택하는 동시 에, 가변 지연 부여부 2에 의한 지연 시간을 당해 전자 디바이스의 특성에 따른 적절한 시간으로 조정한다. 일 예로서, 선택부 4는, 출력측 전자 회로 32에 입력할 신호를, 다른 전자 회로로부터 출력된 신호와 동기시키는 지연 시간으로 조정한다. 이러한 선택부 4에 의해 가변 지연 부여부 2 및 그 지연 시간이 선택됨으로써, 본 실시의 형태의 전자 디바이스는, 입력측 전자 회로 31로부터 출력된 전자 신호에 대해 적절한 지연을 부여하여, 출력측 전자 회로 32에 입력할 수 있다.
또한, 선택부 4는, 테스트 레지스터 33에 테스트 모드가 설정되어 있는 경우에 있어서는, 고정된 지연 시간을 지연시키는 검증용 지연 부여부 3을 선택한다. 검증용 지연 부여부 3은, 본 발명의 저속 동작용 지연 부여부의 일 예이다. 선택부 4에 의해 검증용 지연 부여부 3이 선택되면, 당해 검증용 지연 부여부 3은, 미리 설정된 고정된 지연 시간만큼의 지연을 가한 입력 신호를, 출력측 전자 회로 32에 공급한다. 이에 의해, 당해 전자 디바이스에 대해 저속 논리 검증 또는 저속 시험하는 경우에, 최적인 타이밍에서 시험할 수 있고, 양품임에도 불구하고 불량품이라고 판단되는 등의 문제를 회피할 수 있다.
또한, 입력측 전자 회로 31은, 당해 본 실시의 형태에 관련된 전자 디바이스에 내장되어 있어도, 당해 전자 디바이스의 외부에 설치되어 있어도 좋다. 외부에 설치되어 있는 경우, 입력측 전자 회로 31의 외부 입력 단자로부터, 입력 단자 1에 대해 입력 신호가 입력된다.
또한, 검증용 지연 부여부 3은, 테스트 모드 입력 단자 34로부터 입력된 테스트 모드 신호가 직접 입력되고, 당해 테스트 모드 입력 신호가 입력된 경우에, 미리 설정된 고정된 지연 시간만큼의 지연을 가한 입력 신호를 출력측 전자 회로 32에 공급해도 좋다.
또한, 본 실시의 형태에 관련된 전자 디바이스는, 테스트 모드 시에 있어서, 가변 지연 부여부 2를 거치치 않고 검증용 지연 부여부 3에 의해 지연된 신호를 직접 출력측 전자 회로 32에 입력해도 좋고, 입력 신호를 먼저 가변 지연 부여부 2를 통과시키고 그 후에 검증용 지연 부여부 3에 입력해도 좋다.
또한, 본 실시의 형태에 관련된 전자 디바이스는, 간단히 지연량을 보다 길게 하는 모드가 설정된 경우, 검증용 지연 부여부 3을 선택하여 입력 신호를 고정된 지연 시간만큼 지연시켜도 좋다.

Claims (17)

  1. 집적 회로에 탑재되는 가변 지연 회로에 있어서,
    상기 집적 회로의 실제 동작시에, 입력 신호에 대해서, 실장(實裝) 레벨에서 발생하는 시간 지연에 대응하여 소정의 범위에서 가변인 지연 시간을 부여하는 가변 지연 부여 수단과,
    상기 집적 회로의 저속 논리 검증 및/또는 저속 선별 시험시에, 입력 신호에 대해, 소정의 값으로 고정된 지연 시간을 부여하는 검증용 지연 부여 수단을 포함하는 가변 지연 회로.
  2. 제1항에 있어서,
    상기 검증용 지연 부여 수단은, 상기 가변 지연 부여 수단에 의해서 부여되는 지연 시간의 최대값보다 큰 지연 시간 또는 상기 가변 지연 부여 수단에 의해서 부여되는 지연 시간의 최소값보다 작은 지연 시간을 부여하는 것을 특징으로 하는 가변 지연 회로.
  3. 제1항 또는 제2항에 있어서,
    실제 동작시에 상기 가변 지연 부여 수단을 선택하고, 저속 논리 검증 및/또 는 저속 선별 시험시에 상기 검증용 지연 부여 수단을 선택하는 선택 수단을 더 포함하는 것을 특징으로 하는 가변 지연 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 가변 지연 부여 수단 및 상기 검증용 지연 부여 수단을 거쳐 출력된 신호의 유무를 검출하는 출력 신호 검출 수단을 더 포함하는 것을 특징으로 하는 가변 지연 회로.
  5. 집적 회로의 설계시에 사용되고, 상기 집적 회로에 대응한 디바이스 데이터에 있어서의 시간 지연 기능을 정의한 매크로 샐 데이터에 있어서,
    상기 집적 회로의 실제 동작시에 선택되고, 입력 신호에 대해서, 실장 레벨에서 발생하는 시간 지연에 대응하여, 소정의 범위에서 가변인 지연 시간을 부여하는 기능을 정의한 가변 지연 부여 회로 데이터와,
    상기 집적 회로의 논리 검증 동작시에 선택되고, 입력 신호에 대해, 소정의 값으로 고정된 지연 시간을 부여하는 기능을 정의한 검증용 지연 부여 회로 데이터를 포함하는 매크로 셀 데이터.
  6. 제5항에 있어서,
    논리 사양으로서,
    상기 가변 지연 부여 회로 데이터가 선택된 경우에는, 당해 매크로 셀 데이터와 접속된 다른 매크로 셀 데이터에 대한 출력 신호 값을 부정(不定)으로 정하고,
    상기 검증용 지연 부여 회로 데이터가 선택된 경우에는, 당해 매크로 셀 데이터와 접속된 다른 매크로 셀 데이터에 대한 출력 신호 값을 입력 신호와 같은 값 또는 입력 신호의 반전값으로 정하는 것을 특징으로 하는 매크로 셀 데이터.
  7. 제5항에 있어서,
    논리 사양으로서,
    상기 가변 지연 부여 회로 데이터가 선택된 경우에, 상기 입력 신호가 정(正)논리와 부(負)논리의 쌍방의 값을 취하는 펄스 신호인 경우에는, 당해 매크로 셀 데이터와 접속된 다른 매크로 셀 데이터에 대한 출력 신호 값을 부정으로 정하고,
    상기 검증용 지연 부여 회로 데이터가 선택된 경우, 또는 상기 가변 지연 부 여 회로 데이터가 선택되고 상기 입력 신호가 일정한 값으로 유지되는 경우에는, 당해 매크로 셀 데이터와 접속된 다른 매크로 셀 데이터에 대한 출력 신호의 값을 입력 신호와 같은 값 또는 입력 신호의 반전값으로 정하는 것을 특징으로 하는 매 크로 셀 데이터.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    입력 신호의 처리에 관하여 상기 가변 지연 부여 회로 데이터와 상기 검증용 지연 부여 회로 데이터의 어느 한 쪽을 선택하는 기능을 정의한 선택 회로 데이터를 더 포함하는 것을 특징으로 하는 매크로 셀 데이터.
  9. 제5항 내지 제8항의 어느 한 항에 있어서,
    상기 가변 지연 부여 회로 데이터 및 상기 검증용 지연 부여 회로 데이터를 거쳐 출력된 신호의 유무를 검출하는 출력 신호 검출 회로 데이터를 더 포함하는 것을 특징으로 하는 매크로 셀 데이터.
  10. 제9항에 있어서,
    논리 사양으로서, 상기 가변 지연 부여 회로 데이터 및 상기 검증용 지연 부여 회로 데이터 중 어느 것이 선택된 경우에도, 상기 신호 검출 회로 데이터에 대한 출력 신호 값이 입력 신호와 같은 값 또는 입력 신호의 반전값으로 정해지는 것을 특징으로 하는 매크로 셀 데이터.
  11. 입력 신호에 대해서, 실장 레벨에서 발생하는 시간 지연에 대응하여, 소정의 범위에서 가변인 지연 시간을 부여하는 기능 및 소정의 값으로 고정된 지연 시간을 부여하는 기능의 쌍방을 정의한 회로 데이터를 포함하는 디바이스 데이터의 논리 검증 방법에 있어서,
    상기 회로 데이터에 있어서 소정의 값으로 고정된 지연 시간을 부여하는 기능을 선택하는 기능 선택 공정과,
    상기 기능 선택 공정에 있어서 선택된 기능을 이용하여 논리 검증을 행하는 검증 공정을 포함하는 논리 검증 방법.
  12. 입력 신호에 대해서, 실장 레벨에서 발생하는 시간 지연에 대응하여 소정의 범위에서 가변인 지연 시간을 부여하는 가변 지연 부여 수단 및 입력 신호에 대해서 소정의 값으로 고정된 지연 시간을 부여하는 검증용 지연 부여 수단의 쌍방을 포함하는 가변 지연 회로를 포함하는 집적 회로의 선별 및/또는 논리 검증을 행하는 시험 방법에 있어서,
    상기 가변 지연 회로에 있어서 상기 검증용 지연 부여 수단을 선택하는 선택 공정과,
    실제 동작시보다 저속인 전기 신호를 사용하고, 상기 가변 지연 회로에 대한 입력 신호를, 상기 검증용 지연 부여 수단에 의해서 소정의 고정값만큼 지연시키면서 선별 또는 논리 검증을 행하는 시험 공정을 포함하는 시험 방법.
  13. 전자 회로를 포함하는 전자 디바이스에 있어서,
    상기 전자 디바이스를 실제 동작시키는 경우에 있어서, 상기 전자 디바이스의 외부 입력 단자 또는 상기 전자 회로 내의 제1 소자로부터 입력되는 입력 신호를, 상기 전자 디바이스의 특성에 따라 가변인 제1 지연 시간 지연시켜서 상기 전자 회로 내의 제2 소자로 출력하는 가변 지연 부여부와,
    상기 전자 디바이스를 저속 동작시키는 경우에 있어서, 상기 입력 신호를, 미리 설정된 제2 지연 시간 지연시켜서 상기 전자 회로 내의 제2 소자로 출력하는 저속 동작용 지연 부여부를 포함하는 전자 디바이스.
  14. 제13항에 있어서,
    상기 저속 동작용 지연 부여부는, 상기 전자 디바이스를 저속 논리 검증 또는 저속 시험하게 하는 경우에 있어서, 상기 입력 신호를, 상기 제2 지연 시간 지연시키는 전자 디바이스.
  15. 제14항에 있어서,
    상기 전자 디바이스를 저속 논리 검증 또는 저속 시험하는 것을 지정하는 테스트 모드 신호를 입력하는 테스트 모드 입력 단자를 더 포함하고,
    상기 저속 동작용 지연 부여부는, 상기 테스트 모드 입력 단자로부터 상기 테스트 모드 신호가 입력된 경우에, 상기 입력 신호를, 상기 제2 지연 시간 지연시켜서 상기 제2 소자로 출력하는 전자 디바이스.
  16. 제14항에 있어서,
    상기 전자 디바이스를 저속 논리 검증 또는 저속 시험하는 테스트 모드를 설정하는 테스트 레지스터를 더 포함하고,
    상기 저속 동작용 지연 부여부는, 상기 테스트 레지스터에 상기 테스트 모드가 설정된 경우에, 상기 입력 신호를, 상기 제2 지연 시간 지연시켜서 상기 제2 소자로 출력하는 전자 디바이스.
  17. 제13항에 있어서,
    상기 저속 동작 지연 회로는, 상기 전자 디바이스를 상기 저속 동작시키는 경우에 있어서, 상기 입력 신호를, 고정된 지연 시간 지연시키는 고정 지연 회로인 전자 디바이스.
KR1020077006993A 2004-08-30 2005-08-26 가변 지연 회로, 매크로 셀 데이터의 기록매체, 논리 검증 방법, 시험 방법 및 전자 디바이스 KR101220137B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004250058 2004-08-30
JPJP-P-2004-00250058 2004-08-30
PCT/JP2005/015558 WO2006025285A1 (ja) 2004-08-30 2005-08-26 可変遅延回路、マクロセルデータ、論理検証方法、試験方法および電子デバイス

Publications (2)

Publication Number Publication Date
KR20070058536A true KR20070058536A (ko) 2007-06-08
KR101220137B1 KR101220137B1 (ko) 2013-01-11

Family

ID=35999939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006993A KR101220137B1 (ko) 2004-08-30 2005-08-26 가변 지연 회로, 매크로 셀 데이터의 기록매체, 논리 검증 방법, 시험 방법 및 전자 디바이스

Country Status (6)

Country Link
US (1) US7694255B2 (ko)
JP (1) JPWO2006025285A1 (ko)
KR (1) KR101220137B1 (ko)
DE (1) DE112005002118T5 (ko)
TW (1) TWI379381B (ko)
WO (1) WO2006025285A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8065102B2 (en) * 2008-08-28 2011-11-22 Advantest Corporation Pulse width measurement circuit
CN105654992B (zh) * 2016-01-15 2018-10-26 上海华虹宏力半导体制造有限公司 Sram的ip地址建立时间的测量电路和方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084104B2 (ja) * 1987-01-16 1996-01-17 株式会社東芝 半導体集積回路装置の試験方法
JPH0479516A (ja) * 1990-07-19 1992-03-12 Mitsubishi Electric Corp 集積回路装置における遅延回路
JPH05191233A (ja) * 1992-01-13 1993-07-30 Toshiba Corp 遅延素子
JPH0613857A (ja) * 1992-06-25 1994-01-21 Fujitsu Ltd ディレイ調整回路
JPH06291604A (ja) * 1993-04-06 1994-10-18 Olympus Optical Co Ltd 可変遅延回路
JP3378667B2 (ja) * 1994-08-10 2003-02-17 株式会社アドバンテスト 周期クロックの可変遅延回路
JPH10135801A (ja) * 1996-10-30 1998-05-22 Rhythm Watch Co Ltd 遅延回路及び信号遅延用集積回路
JP3672061B2 (ja) * 1997-01-30 2005-07-13 三菱電機株式会社 半導体装置
JPH10283388A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 論理検証装置
JPH11298306A (ja) 1998-04-16 1999-10-29 Nec Corp 半導体装置および遅延設定方法
JP3733389B2 (ja) * 1999-02-08 2006-01-11 富士通株式会社 半導体集積回路装置及びそのテスト方法
JP2002100966A (ja) * 2000-09-22 2002-04-05 Advantest Corp 調整装置及び試験装置
US7296246B1 (en) * 2003-11-05 2007-11-13 Cadence Design Systems, Inc. Multi-domain clock skew scheduling
JPWO2005050844A1 (ja) * 2003-11-20 2007-06-14 株式会社アドバンテスト 可変遅延回路
US7158443B2 (en) * 2005-06-01 2007-01-02 Micron Technology, Inc. Delay-lock loop and method adapting itself to operate over a wide frequency range

Also Published As

Publication number Publication date
TWI379381B (en) 2012-12-11
US20070226670A1 (en) 2007-09-27
US7694255B2 (en) 2010-04-06
TW200627588A (en) 2006-08-01
WO2006025285A1 (ja) 2006-03-09
JPWO2006025285A1 (ja) 2008-05-08
KR101220137B1 (ko) 2013-01-11
DE112005002118T5 (de) 2007-08-02

Similar Documents

Publication Publication Date Title
US6070260A (en) Test methodology based on multiple skewed scan clocks
JP2871291B2 (ja) 論理集積回路
US7036055B2 (en) Arrangements for self-measurement of I/O specifications
JP2001147255A (ja) 自動テスト装置で、集積回路をテストする方法
US20080129357A1 (en) Adaptive Integrated Circuit Clock Skew Correction
JP2000507702A (ja) プログラム可能な遅延を与える装置および方法
US7944237B2 (en) Adjustable hold flip flop and method for adjusting hold requirements
JP2003098222A (ja) 検査用基板、検査装置及び半導体装置の検査方法
JP4130329B2 (ja) スキャンパス回路および当該スキャンパス回路を備えた半導体集積回路
KR101220137B1 (ko) 가변 지연 회로, 매크로 셀 데이터의 기록매체, 논리 검증 방법, 시험 방법 및 전자 디바이스
US7216279B2 (en) Testing with high speed pulse generator
JP2003028928A (ja) 半導体装置およびそのテスト方式
US7984350B2 (en) Logic circuitry and recording medium
US7228515B2 (en) Methods and apparatuses for validating AC I/O loopback tests using delay modeling in RTL simulation
US6427218B2 (en) Method of generating test pattern for semiconductor integrated circuit and method of testing the same
US7593831B2 (en) Method and apparatus for testing delay lines
JPH05189517A (ja) シミュレーション回路
JP3202722B2 (ja) クロック同期式回路用動作速度評価回路及び方法
JPH0627195A (ja) Ｌｓｉ試験装置
US20080180150A1 (en) Digital circuit semiconductor device, and clock adjusting method
JPH11101850A (ja) Ｉｃ試験装置
JP2005003628A (ja) Ｌｓｉテスト回路およびそのテスト方法
JP2008275337A (ja) テスト装置及びテスト方法
JP4192429B2 (ja) Ｉｃ試験装置、その制御方法、及び記憶媒体
JP2007110686A (ja) デジタル回路、半導体デバイス及びクロック調整方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee