JPH084104B2 - 半導体集積回路装置の試験方法 - Google Patents
半導体集積回路装置の試験方法Info
- Publication number
- JPH084104B2 JPH084104B2 JP62007843A JP784387A JPH084104B2 JP H084104 B2 JPH084104 B2 JP H084104B2 JP 62007843 A JP62007843 A JP 62007843A JP 784387 A JP784387 A JP 784387A JP H084104 B2 JPH084104 B2 JP H084104B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- speed
- semiconductor integrated
- operation confirmation
- speed operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、高速動作する半導体集積回路装置の動作
試験を容易に行なうことができる半導体集積回路装置の
試験方法に関する。
試験を容易に行なうことができる半導体集積回路装置の
試験方法に関する。
（従来の技術） 半導体集積回路装置（IC）の中には例えば2GHz〜3GHz
程度の高周波領域で動作するものがある。このようなIC
の動作試験を行なう場合、従来では、試験されるICより
も高速に動作する測定装置を用意し、この測定装置を用
いて直接に試験を行なうのが通常の方法である。
程度の高周波領域で動作するものがある。このようなIC
の動作試験を行なう場合、従来では、試験されるICより
も高速に動作する測定装置を用意し、この測定装置を用
いて直接に試験を行なうのが通常の方法である。
ところが、より高い周波数領域で動作するICを開発す
るような場合、例えば、現存するものよりも高速で動作
する測定装置を構成する上で必要なICを開発する場合、
このようなICを試験することができる測定装置は実在し
ていない。また、仮に高速の測定装置が存在していたと
しても、このような測定装置は非常に高価であり、かつ
正確に測定することが不可能に近い、測定に極めて長時
間を要する、等の不都合がある。このため、高速ICの測
定を直接行なうことには限界がある。
るような場合、例えば、現存するものよりも高速で動作
する測定装置を構成する上で必要なICを開発する場合、
このようなICを試験することができる測定装置は実在し
ていない。また、仮に高速の測定装置が存在していたと
しても、このような測定装置は非常に高価であり、かつ
正確に測定することが不可能に近い、測定に極めて長時
間を要する、等の不都合がある。このため、高速ICの測
定を直接行なうことには限界がある。
（発明が解決しようとする問題点） このような高速の半導体集積回路装置の動作試験を測
定装置を用いて直接行なう場合には種々の制約があり、
従来ではこれを簡単に行なうことができないという問題
がある。
定装置を用いて直接行なう場合には種々の制約があり、
従来ではこれを簡単に行なうことができないという問題
がある。
この発明は上記のような事情を考慮してなされたもの
であり、その目的は、高速の半導体集積回路装置の動作
試験を高価な測定装置を用いず、比較的簡単に行なうこ
とができる半導体集積回路装置の試験方法を提供するこ
とにある。
であり、その目的は、高速の半導体集積回路装置の動作
試験を高価な測定装置を用いず、比較的簡単に行なうこ
とができる半導体集積回路装置の試験方法を提供するこ
とにある。
［発明の構成］ （問題点を解決するための手段と作用） この発明の半導体集積回路装置の試験方法は、半導体
集積回路装置を実際の速度よりも低速で動作させて動作
試験を行ない、このときの試験結果が満足するものにつ
いてのみ高速で動作させ、この高速試験の際に集積回路
装置に設けられた高速動作確認用回路の動作を確認する
ことにより全体の良否判定を行なうようにしている。
集積回路装置を実際の速度よりも低速で動作させて動作
試験を行ない、このときの試験結果が満足するものにつ
いてのみ高速で動作させ、この高速試験の際に集積回路
装置に設けられた高速動作確認用回路の動作を確認する
ことにより全体の良否判定を行なうようにしている。
しかも高速動作確認用回路としてリング発振回路や、
多段接続されたインバータで構成されたインバータチェ
ーン回路を用いるようにしている。これらの出力信号は
動作周波数よりも十分に周波数が低い信号となるので、
現在ある測定装置で十分に測定が可能である。
多段接続されたインバータで構成されたインバータチェ
ーン回路を用いるようにしている。これらの出力信号は
動作周波数よりも十分に周波数が低い信号となるので、
現在ある測定装置で十分に測定が可能である。
（実施例） 以下、図面を参照してこの発明の一実施例を説明す
る。
る。
この発明の試験方法は、例えば2GHz〜3GHz程度の高周
波領域で動作するICの動作試験を行なうに当り、まず通
常の動作速度よりも十分に遅い周波数、例えば1MHz程度
で動作させ、このときの機能確認を従来から存在してい
る低速の測定装置で行なう。そして、この低速試験で良
品と判断されたものについてのみ、通常の2GHz〜3GHz程
度の高周波領域で動作させる。ここでこの動作試験が行
われるICについては予め、第１図のパターン平面図に示
すように、ICチップの空きスペースに本体回路とは別に
高速動作確認用回路10を形成しておく。この高速動作確
認用回路10としては、例えば第２図の回路図に示すよう
に複数のインバータ20が多段接続されて構成されたイン
バータチェーン回路や、第３図の回路図に示すように多
段接続された複数のインバータ30の終段出力を初段に帰
還するようにしたリング発振回路などが使用される。こ
の高速動作確認用回路10としてインバータチェーン回路
が使用される場合、この回路に対する信号供給は第１図
中の電極パッド11から行われ、信号出力は電極パッド12
から行われる。
波領域で動作するICの動作試験を行なうに当り、まず通
常の動作速度よりも十分に遅い周波数、例えば1MHz程度
で動作させ、このときの機能確認を従来から存在してい
る低速の測定装置で行なう。そして、この低速試験で良
品と判断されたものについてのみ、通常の2GHz〜3GHz程
度の高周波領域で動作させる。ここでこの動作試験が行
われるICについては予め、第１図のパターン平面図に示
すように、ICチップの空きスペースに本体回路とは別に
高速動作確認用回路10を形成しておく。この高速動作確
認用回路10としては、例えば第２図の回路図に示すよう
に複数のインバータ20が多段接続されて構成されたイン
バータチェーン回路や、第３図の回路図に示すように多
段接続された複数のインバータ30の終段出力を初段に帰
還するようにしたリング発振回路などが使用される。こ
の高速動作確認用回路10としてインバータチェーン回路
が使用される場合、この回路に対する信号供給は第１図
中の電極パッド11から行われ、信号出力は電極パッド12
から行われる。
そして、上記低速試験の後の高速試験の際にはこの高
速動作確認用回路10の特性確認等の動作試験が行われ
る。インバータチェーン回路やリング発振回路などの高
速動作確認用回路10は、インバータ１段当りの動作速度
が高速でも全体で見ればその動作速度は遅くなる。例え
ばインバータを100段接続すれば、パッド12からの出力
信号はパッド11からの入力信号の1/100となり、この場
合にも高速動作確認用回路10の動作測定を従来から存在
している低速の測定装置で行なうことができる。
速動作確認用回路10の特性確認等の動作試験が行われ
る。インバータチェーン回路やリング発振回路などの高
速動作確認用回路10は、インバータ１段当りの動作速度
が高速でも全体で見ればその動作速度は遅くなる。例え
ばインバータを100段接続すれば、パッド12からの出力
信号はパッド11からの入力信号の1/100となり、この場
合にも高速動作確認用回路10の動作測定を従来から存在
している低速の測定装置で行なうことができる。
ここで予め測定を行なうICチップ内の本体回路の実際
の動作速度Ｔと、上記高速動作確認用回路10のインバー
タ１段当りの遅延時間tdとの相関を第４図に示すように
求めておき、実際に測定された値からそのICの良否判定
を行なう。すなわち、高速試験の際に測定されたインバ
ータ１段当りの遅延時間tdがそのICのある動作速度TOに
関するインバータ１段当りの遅延時間の最低値tdlと最
高値tdhとの範囲内にあれば、この高速動作確認用回路1
0の特性は正常である。このとき、高速動作確認用回路1
0以外の回路の特性も正常であると見なすことができ
る。これは試験される半導体集積回路装置の製造歩留ま
りが十分に確保されているということが前提であり、こ
れが満足されているならば、高速動作確認用回路と本体
回路とは同一の製造条件（回路定数等）で製造されてお
り、その一部回路である高速動作確認用回路が高速動作
試験をパスするならば同一の製造条件で製造された同一
集積回路装置内の本体回路についても同じように高速動
作試験をパスするはずであるという考え方に基づいてい
る。従って、上記最低値tdlをICの良否判定基準として
選別することが可能である。
の動作速度Ｔと、上記高速動作確認用回路10のインバー
タ１段当りの遅延時間tdとの相関を第４図に示すように
求めておき、実際に測定された値からそのICの良否判定
を行なう。すなわち、高速試験の際に測定されたインバ
ータ１段当りの遅延時間tdがそのICのある動作速度TOに
関するインバータ１段当りの遅延時間の最低値tdlと最
高値tdhとの範囲内にあれば、この高速動作確認用回路1
0の特性は正常である。このとき、高速動作確認用回路1
0以外の回路の特性も正常であると見なすことができ
る。これは試験される半導体集積回路装置の製造歩留ま
りが十分に確保されているということが前提であり、こ
れが満足されているならば、高速動作確認用回路と本体
回路とは同一の製造条件（回路定数等）で製造されてお
り、その一部回路である高速動作確認用回路が高速動作
試験をパスするならば同一の製造条件で製造された同一
集積回路装置内の本体回路についても同じように高速動
作試験をパスするはずであるという考え方に基づいてい
る。従って、上記最低値tdlをICの良否判定基準として
選別することが可能である。
なお、上記高速試験はICがウエハ状態のときには電極
パッド12に測定装置のプローブカードを直接に接触させ
て行なうことができ、またウエハから各ICチップに分割
されて外囲器に収納された後でも電極パッドと接続され
た外部端子を介して行なうことができる。
パッド12に測定装置のプローブカードを直接に接触させ
て行なうことができ、またウエハから各ICチップに分割
されて外囲器に収納された後でも電極パッドと接続され
た外部端子を介して行なうことができる。
［発明の効果］ 以上説明したようにこの発明によれば、高速の半導体
集積回路装置の動作試験を高価な測定装置を用いず、比
較的簡単に行なうことができる半導体集積回路装置の試
験方法を提供することができる。
集積回路装置の動作試験を高価な測定装置を用いず、比
較的簡単に行なうことができる半導体集積回路装置の試
験方法を提供することができる。
【図面の簡単な説明】 第１図はこの発明の方法で用いられるICのパターン平面
図、第２図及び第３図はそれぞれ上記IC上の一部の回路
を示す回路図、第４図は上記実施例を説明するための相
関図である。 10……高速動作確認用回路、11,12……電極パッド。
図、第２図及び第３図はそれぞれ上記IC上の一部の回路
を示す回路図、第４図は上記実施例を説明するための相
関図である。 10……高速動作確認用回路、11,12……電極パッド。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04
Claims (5)
- 【請求項１】チップの空きスペースに、直列接続された
複数個のインバータからなる高速動作確認用回路を本体
回路と同一の製造条件の下で形成し、予め上記本体回路
の実際の動作速度と上記高速動作確認用回路内のインバ
ータにおける遅延時間との相関を求めておき、動作試験
を行なう場合に、上記本体回路を実際の動作速度よりも
低速で動作させて試験を行ない、この低速動作試験結果
が満足するものについてのみ上記高速動作確認用回路を
上記本体回路の実際の動作速度で動作させて上記インバ
ータにおける遅延時間を測定し、この測定値から上記相
関関係に基づいて良否判定を行うようにしたことを特徴
とする半導体集積回路装置の試験方法。 - 【請求項２】前記高速動作確認用回路がリング発振回路
である特許請求の範囲第１項に記載の半導体集積回路装
置の試験方法。 - 【請求項３】前記高速動作確認用回路がインバータチェ
ーン回路である特許請求の範囲第１項に記載の半導体集
積回路装置の試験方法。 - 【請求項４】前記高速動作確認用回路内のインバータに
おける遅延時間の測定は、この高速動作確認用回路の出
力信号が取出される電極パッドにプローブカードを直接
に接触させて行われる特許請求の範囲第１項に記載の半
導体集積回路装置の試験方法。 - 【請求項５】前記高速動作確認用回路内のインバータに
おける遅延時間の測定は、半導体集積回路装置が外囲器
に収納された後に、高速動作確認用回路の出力信号が取
出される電極パッドと接続された外部端子を介して行わ
れる特許請求の範囲第１項に記載の半導体集積回路装置
の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007843A JPH084104B2 (ja) | 1987-01-16 | 1987-01-16 | 半導体集積回路装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007843A JPH084104B2 (ja) | 1987-01-16 | 1987-01-16 | 半導体集積回路装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63177437A JPS63177437A (ja) | 1988-07-21 |
| JPH084104B2 true JPH084104B2 (ja) | 1996-01-17 |
Family
ID=11676893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62007843A Expired - Lifetime JPH084104B2 (ja) | 1987-01-16 | 1987-01-16 | 半導体集積回路装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084104B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3667665B2 (ja) | 2001-08-01 | 2005-07-06 | 松下電器産業株式会社 | 集積回路の特性評価方法及びその設計方法 |
| KR101220137B1 (ko) | 2004-08-30 | 2013-01-11 | 주식회사 아도반테스토 | 가변 지연 회로, 매크로 셀 데이터의 기록매체, 논리 검증 방법, 시험 방법 및 전자 디바이스 |
| US7653888B2 (en) * | 2007-04-25 | 2010-01-26 | International Business Machines Corporation | System for and method of integrating test structures into an integrated circuit |
-
1987
- 1987-01-16 JP JP62007843A patent/JPH084104B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63177437A (ja) | 1988-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4782283A (en) | Apparatus for scan testing CMOS integrated systems | |
| US4875003A (en) | Non-contact I/O signal pad scan testing of VLSI circuits | |
| JPH0770573B2 (ja) | 半導体集積回路装置 | |
| US3781670A (en) | Ac performance test for large scale integrated circuit chips | |
| EP0313229A2 (en) | VSLI chip with ring oscillator | |
| EP1293791B1 (en) | Semiconductor integrated circuit device and device for testing same | |
| US20240175920A1 (en) | Benchmark circuit on a semiconductor wafer and method for operating the same | |
| JPH084104B2 (ja) | 半導体集積回路装置の試験方法 | |
| KR102380338B1 (ko) | 전력증폭기 칩의 웨이퍼 레벨 테스트 방법 및 장치 | |
| JPH07130803A (ja) | 半導体の電気特性測定方法 | |
| JP3442226B2 (ja) | ディレー評価回路付き集積回路 | |
| JPH063838B2 (ja) | 半導体集積回路装置 | |
| JPH08185762A (ja) | プリスケーラｉｃテスト方法及びテストプローブカード | |
| JPH04160377A (ja) | 半導体集積回路 | |
| JP2891312B2 (ja) | 半導体集積回路のテスト回路 | |
| JPH01500927A (ja) | 集積回路およびその試験方法 | |
| JPH01194432A (ja) | 集積回路チップの選別装置 | |
| JP3287590B2 (ja) | 半導体集積回路装置 | |
| JPS63271966A (ja) | 半導体集積回路 | |
| JPH03108676A (ja) | 集積回路の遅延時間測定方法 | |
| JP2003258045A (ja) | プローブテスト方法 | |
| JPS5936914Y2 (ja) | 半導体集積回路 | |
| JP3722808B2 (ja) | 半導体集積回路の試験方法及び半導体集積回路 | |
| JPS63155736A (ja) | 集積回路の選別方法 | |
| US20020000827A1 (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |