JPS63155736A - 集積回路の選別方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は集積回路の選゛別方法に関し、特に５００Ｍ、
Ｉ（ｚ以上のクロック周波数で動作する集積回路のウニ
ハシロービングにおける選別方法に関するものである。

（従来の技術） 集積回路の良品の選別は通常、２段階にわたって行なわ
れる（文献、１９８５アイ・トリプル・イー　・ＧａＡ
ｓ　ＩＣシンポジウム（ＩＥＥＥ　ＧａＡｓ　ＩＣＳｙ
ｍ−ｐｏｓｉｕｍ　）＋ｐ−ｐ。８７−９０参照）。第
１段階は、ウェハ状態で各回路の端子を構成するパッド
に針を当てて、当該の集積回路と選別用の装置間の電気
的接触を保ち、電気的特性を評価するものであシ、ウェ
ハープロービングと呼ばれるものである。第２段階は、
ウェハ状態の選別において良品であったチップをパッケ
ージに収納した後、再度電気的特性を評価するものであ
る。

ところで、クロック周波数が数百ＭＨ２を越える速度の
集積回路の評価選別は、その高速性により、汎用ＩＣテ
スタでは不可能であり、複雑な測定回路を用意しなけ扛
ばならない。したがって、通常、このような高速集積回
路のウニハシロービンクハ実際に動作させる周波数の数
分の１〜数十分の１のクロック周波数で行ない、そこで
選別された良品のチップをパッケージに収納した後に、
実動作のクロック周波数で選別する。

第２図Ｋ　ＧａＡｓ　ＦＥＴを用いて構成した１：２デ
マルチプレクサの一構成例を示す。第２図において、８
〜１２はＤフリップフロップであり、Ｄフリップフロッ
プ８はデータ人力りとデータ出力頁が結線してありＴフ
リップフロップを形成している。

したがってクロックの入力端子１より、クロック信号を
入力すると、出力端子３よりクロックのイ分周信号が出
力する。更に、データの入力端子２より入力したデータ
は、クロックの周期にしたがって、時系列に交互にデー
タ出力端子５と７に交互に分配されて出力する。またデ
ータ出力端子４および６は、各々、データ出力端子５お
よび７より出力されるデータの反転した信号となってい
る。

この１：２デマルチプレクサが２　ＧＨｚ程度のクロッ
ク周波数で動作する場合を一例にとると、この１：２デ
マルチプレクザは、汎用のＩＣテスタを用いてクロック
周波数１００　ＭＨｚ程度でウエノ・プロービングを行
ない、その時の良品に対してノヤノケージに収納後に、
最終の選別を２　ＧＨｚのクロック周波数で、誤まり測
定器、サンプリングオシロスコープ等の専用の測定器を
用いて行なっていた。

（発明が解決しようとする問題点） しかしながら、このような従来の方法ではウェハプロー
ビングの段階において集積回路の高速性がチェックされ
ておらず、チップを７Ｎ６ツケージに収納した後に行わ
れる高速性等の最終の選別段階における歩留まりは悪く
、・ぐツケージ等の材料費やチップのボンディングコス
ト等に大きな損失があった。

また、実際の動作周波数でウェハグローピングを行々う
方法も可能であるが、この方法は各集積回路毎に、専用
の測定器を多数プローバに接続しなければならず、多大
の作業時間を要するため、実用的でなかった。

本発明は、以上のべたウェハプロービンダ段階で、高速
で動作する集積回路の高速性の評価ができないという問
題点を除去し、最終の選別段階における歩留１りを高め
るための、優詐たウェハプロービングの容易な方法を提
供することを目的とする。

（問題点を解決するだめの手段） 本発明は前記問題点を解決するために、５００■（２以
上のクロック周波数で動作する集積回路をウェハ状態に
おいて選別するに当って、実動作クロック周波数よシ十
分に低いクロック周波数で集積回路の論理機能の検査を
行い、更に、５００　ＭＨｚ以上の集積回路の実動作ク
ロック周波数のクロック信号を、集積回路のクロック信
号入力端子に入力することによシ、当該クロック信号を
もとに出力されるクロック出力信号もしくは当該クロッ
ク信号を分周した出力信号の検査を行なうものである。

（作用） 以上のように本発明によれば、５００　ＭＨｚ以上のク
ロック周波数で動作する集積回路をウエノ・状態におい
て選別するに当って、実動作クロック周波数より十分に
低いクロック周波数で論理機能の検査を行い、更に実動
作クロック周波数のクロック信号を入力しこのクロック
信号をもとに出力さく５） れるクロック出力信号もしくはこのクロック信号を分周
した出力信号を検査することによシ選別しているので、
その周辺の回路の動作速度もクロック部分の動作速度と
きわめて高い正の相関があり、ウェハプロービングの段
階で動作速度の遅い集積回路を不良品として選別するこ
とができる。

（実施例） 第１図は本発明の詳細な説明するための、ウェハプロー
ビング時の測定器の配線を示すブロック図であシ、以下
図面を用いて説明する。

第１図に示すように、１：２デマルチプレクサ３０等の
集積回路はウエハプローバ２０上にウェハの状態で置か
れている。２　ＧＨｚ帯の正弦波を発生する信号発生器
２１は、同軸ケーブルおよび同軸型のプローバ用の針で
構成される同軸伝送線２２テモってｌ：２デマルチプレ
クサのクロック信号の入力端子用パッド３１に接続され
ており、更にｌ：２デマルチプレクサ２２の出力端子用
パッド′３２は、同軸型のプローバ用の針および同軸ケ
ーブルで構成さ扛る同軸伝送線２３で周波数カランタ２
４に接続されている。また接地用パッド３３と電源用・
ぐラド３４の間には、定電圧電源２５でバイアスがかけ
られている。そして、クロック信号の入力端子用ノクツ
ド３１に２　ＧＨｚの正弦波信号を入力した場合、出力
端子用／、ｏツド３２からＩＧＨ７゜のくりかえし信号
が出力されるので周波数カウンタ２４で、１：２デマル
チプレクサ３０のクロック部分の回路がタロツク周波数
２　ＧＨｚの高速動作をしているかどうか確認選別する
ことができる。

したがって、・ぐツケージに収納した後の最終段階の集
積回路の選別時に、その良品の歩留捷りを８０係以上と
することができる。

尚、本発明の実施例では１：２デマルチゾレクザの選別
方法について述べたが、ウエハプローバ２０に信号発生
器２１および周波数カウンタ２４を常備しておくことに
より、上記の選別方法を他の多くの種類の集積回路に適
用することができる。

（発明の効果） 以上、詳細に説明したように本発明によ扛ば、高速で動
作する集積回路に対し、クロック部の機能の実動作速度
での評価を行ない選別をしておシ、その周辺の回路の動
作速度も当該のクロック部の機能の動作速度ときわめて
高い正の相関をもっているので、ウェハプロービングの
段階で動作速度の遅い集積回路を不良品として選別する
ことができる。したがって、パッケージに収納した後の
最終段階の集積回路の選別時の良品の歩留シを向上する
ことができ不良の集積回路の多くをパッケージに実装す
るむだを省くことができるので、パッケージの組み立て
コストを低減することができる。

【図面の簡単な説明】

第１図はこの発明の詳細な説明するためのウェハプロー
ビング時の測定器の配線を示すブロソクロ、第２図ばＧ
ａＡｓ　ＦＥＴを用いて構成した１：２子゛ ７マルチプレクサの一構成例を示す回路図である。 ｌ・・・クロック信号の入力端子、２・・・データ信号
の入力端子、３・・・出力端子、４，５，６．７・・・
データ出力端子、８，９，１０，１１．１２・・・Ｄフ
リップフロップ、２０・・・ウエハプローバ、２１・・
・信号発生器、２２　、２３・・・同軸伝送線、２４・
・・周波数カウンタ、２５・・・定電圧電源、３θ・・
・１：２デマルチゾレクサ、３１・・・入力端子用ノク
ツド、３２・・・出力端子用バンド、３３・・・接地用
パッド、３４・・・電源用パッド。 特許　出　願人　沖電気工業株式会社 手続補正書（自発） ６２．９．２４ 昭和　　年　　月　　日

Claims (1)

【特許請求の範囲】
1. ５００ＭＨｚ以上のクロック周波数で動作する集積回路
   をウェハ状態において選別するに当って、実動作クロッ
   ク周波数より十分に低いクロック周波数で集積回路の論
   理機能の検査を行い、更に５００ＭＨｚ以上の実動作ク
   ロック周波数のクロック信号をクロック信号入力端子に
   入力することにより当該クロック信号をもとに出力され
   るクロック出力信号もしくは当該クロック信号を分周し
   た出力信号の検査を行なうことを特徴とする集積回路の
   選別方法。